KR101143750B1 - 그래픽 소스들 간에 전환하기 위한 방법 및 장치 - Google Patents

그래픽 소스들 간에 전환하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR101143750B1
KR101143750B1 KR1020097001872A KR20097001872A KR101143750B1 KR 101143750 B1 KR101143750 B1 KR 101143750B1 KR 1020097001872 A KR1020097001872 A KR 1020097001872A KR 20097001872 A KR20097001872 A KR 20097001872A KR 101143750 B1 KR101143750 B1 KR 101143750B1
Authority
KR
South Korea
Prior art keywords
graphics processor
display
graphics
signal
output
Prior art date
Application number
KR1020097001872A
Other languages
English (en)
Other versions
KR20090048441A (ko
Inventor
데이비드 지. 콘로이
마이클 에프. 컬버트
윌리암 씨. 아다스
브라이언 디. 하워드
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20090048441A publication Critical patent/KR20090048441A/ko
Application granted granted Critical
Publication of KR101143750B1 publication Critical patent/KR101143750B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Power Sources (AREA)
  • Image Generation (AREA)

Abstract

본 발명의 일 실시예는 디스플레이를 구동하기 위해 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하는 시스템을 제공하는 것이다. 동작 중에, 시스템은 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 디스플레이를 구동하는 신호 소스를 전환하는 요청을 수신한다. 요청에 응답하여, 시스템은 먼저 제2 그래픽 프로세서를 구성하여 제2 그래픽 프로세서가 디스플레이를 구동시킬 준비가 된다. 다음으로, 시스템은 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 디스플레이를 구동하는 신호 소스를 전환하여, 제2 그래픽 프로세서가 디스플레이를 구동하도록 한다.
Figure R1020097001872
그래픽 프로세서, 그래픽 소스, GPU, 부하, 전환, 스위칭

Description

그래픽 소스들 간에 전환하기 위한 방법 및 장치{METHOD AND APPARATUS FOR SWITCHING BETWEEN GRAPHICS SOURCES}
본 발명은 컴퓨터 시스템 내 그래픽 소스들 간에 전환하기 위한 기술과 관련된 것이다. 보다 구체적으로, 본 발명은 컴퓨터 시스템 내의 그래픽 소스들 간에 전환함으로써 전력을 감소시키기 위한 방법 및 장치에 관련된 것이다.
컴퓨터 기술의 급속한 발전으로 종종 1조 비트 크기의 데이터 세트에 대해 매 초당 수많은 컴퓨터 연산을 수행할 수 있게 되었다. 이러한 발전은 집적 회로의 크기 및 복잡성의 기하급수적인 성장에 많은 부분 기인한다고 할 수 있다. 불행히도, 집적 회로의 크기 및 복잡성의 향상은 비슷하게 전력 소모의 증가를 동반해왔다.
이와 평행선상의 발전에 있어서, 광역 무선 네트워크의 급속한 확장으로 인해 휴대용 컴퓨터 시스템에 대한 수요가 급증하였다. 하지만, 휴대용 컴퓨터 시스템은 가용한 배터리 전력이 제한되어 있어, 보통 엄격한 전력 제약을 갖게 된다. 이러한 발전은 전력을 절약하는 기술 및 시스템에 대한 강한 수요를 창출해 왔다.
3D 그래픽 기술이 발전하여, 현대 컴퓨터 시스템의 대부분이 전용 그래픽 프로세서(종종 그래픽 프로세싱 유닛(GPU)라고 불림)를 사용하게 되었다. 불행히도, 오늘날의 GPU는 다량의 전력을 소비하여, 휴대용 컴퓨터 시스템의 배터리 수명을 심각하게 단축시키며 열 발산의 문제를 야기시킨다.
그래픽 디스플레이 동작 중에, 예컨대 사용자가 디스플레이 상의 문서를 읽는 경우와 같이 종종 매우 적은 그래픽 처리가 요구되는 시점이 있다. 불행히도, 종래의 그래픽 프로세서는 이러한 "저-활동성" 기간에 충분한 전력을 보전하기 위해 충분한 저-전력 모드로 전환할 수 없다.
"저 활동성" 기간에 전력을 절약할 수 있는 한가지 방법으로, 디스플레이를 고-전력 그래픽 소스(예컨대, 고 성능 GPU)로부터 저-전력 그래픽 소스(예컨대, 저성능 GPU)로 전환하는 것이다. 이상적으로 이러한 전환 동작은 사용자가 분별할 수 있지 않아야 하며, 이에 따라 시스템은 그래픽 프로세싱 요구가 변화됨에 따라 또는 전력 소모를 제한하는 시스템의 요구가 변화함에 따라 연속적으로 전환할 수 있다.
종전 기술은 사용자로 하여금 저성능 그래픽 소스 및 고성능 그래픽 소스 간에 전환할 수 있도록 하는 기계적 스위치를 제공한다. 하지만, 이러한 억지 기법(brute force technique)은 사용자가 하나의 그래픽 소스에서 다른 것으로 전환할 때마다 컴퓨터 시스템을 전체적으로 재-개시(re-initialize)할 것을 요구한다. 일 그래픽 소스로부터 다른 것으로 전환하기 위해 사용자로 하여금 컴퓨터 시스템을 재개시하도록 요구하는 것은 여러 상황에서 단순히 용납되지 않는다. 개시 절차는 컴퓨터 상에서 수행되는 가장 번거로운 동작 중 하나이다. 통상적으로 사용자는 컴퓨터를 재개시하기 전에 그의 작업을 전부 저장해야하며, 이는 완료하기까 지 상당한 시간이 소요된다. 또한, 사용자는 먼저 그래픽 처리 요구가 추후 높을지 낮을지에 대해 판단해야하고, 시스템이 재개시되기까지 대기해야 하며, 만약 요구가 변화되면 추가적인 재개시 절차를 기다려야할 수 있다.
그러므로, 상이한 그래픽 소스들 간에 신속하고 연속적인 전환을 제공하는 방법 및 장치가 요구된다고 할 수 있다.
본 발명의 일 실시예는 디스플레이를 구동시키기 위해 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하는 시스템을 제공하는 것이다. 동작 중에, 시스템은 디스플레이를 구동시키는 신호 소스를 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하는 요청을 수신한다. 요청에 응답하여, 시스템은 먼저 제2 그래픽 프로세서가 디스플레이 구동을 준비하도록 제2 그래픽 프로세서를 구성한다. 다음으로, 시스템은 디스플레이를 구동하는 신호 소스를 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하여, 제2 그래픽 프로세서가 디스플레이를 구동하도록 한다.
본 발명의 변형례에서, 제1 그래픽 프로세서의 출력 디스플레이 신호는 선택 장치의 제1 입력 세트로 연결되며, 제2 그래픽 프로세서의 출력 디스플레이 신호는 선택 장치의 제2 입력 세트로 연결된다. 선택 장치의 출력은 디스플레이의 입력으로 연결되고, 디스플레이를 구동시키는 신호 소스를 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하기 이전에, 제1 입력 세트는 선택 장치의 출력으로 연결된다. 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하는 것은 선택 장치의 출력으로부터 제1 입력 세트를 연결해제하는 것과 제2 입력 세트를 선택 장치의 출력으로 연결하는 것을 포함한다.
본 실시예에 대한 추가 변형례에서, 디스플레이를 구동하는 신호 소스를 제1 그래픽 프로세서에서 제2 그래픽 프로세서로 전환하기 이전에, 시스템은 제1 그래픽 프로세서의 출력 디스플레이 신호 및 제2 그래픽 프로세서의 출력 디스플레이 신호를 실질적으로 동기화하여, 디스플레이 상에 그래픽 출력이 중단되지 않는 연속적인 전환 프로세스를 용이하게 한다.
본 실시예에 대한 추가 변형례에서, 시스템은 (1)제1 그래픽 프로세서의 타이밍 신호 및 제2 그래픽 프로세서의 타이밍 신호를 실질적으로 동기화, (2)제1 그래픽 프로세서의 데이터 신호 및 제2 그래픽 프로세서의 데이터 신호를 실질적으로 동기화 함으로써, 출력 디스플레이 신호를 실질적으로 동기화한다.
본 실시예에 대한 추가 변형례에서, 시스템은 두 그래픽 프로세서로부터의 동기화 신호를 실질적으로 정렬함으로써 출력 디스플레이 신호를 실질적으로 동기화한다.
본 실시예에 대한 추가 변형례에서, 동기화 신호는 디스플레이 블랭킹 신호(display blanking signal)이다.
본 실시예에 대한 추가 변형례에서, 디스플레이 블랭킹 신호는 수직 블랭킹 신호이다.
본 실시예에 대한 추가 변형례에서, 전환은 디스플레이 블랭킹 신호와 연관되어 블랭킹 구간에서 수행된다.
본 실시예에 대한 추가 변형례에서, 블랭킹 구간은 수직 블랭킹 구간이다.
본 실시예에 대한 추가 변형례에서, 선택 장치는 멀티플렉서 또는 와이어드 논리합 논리(wired-OR logic)를 포함할 수 있다.
본 실시예에 대한 변형례에서, 시스템은 (1)필요하다면 제2 그래픽 프로세서를 파워업 (2) 제2 그래픽 프로세서를 개시 (3) 제2 그래픽 프로세서로부터 출력 신호를 생성함으로써, 제2 그래픽 프로세서를 구성한다.
본 실시예에 대한 변형례에서, 전환 요청을 수신하기 이전에, 시스템은 그래픽 프로세싱 부하의 레벨을 모니터링할 수 있다. 이후 시스템은 그래픽 프로세싱 부하의 레벨에 기초하여 전환 요청을 생성한다.
본 실시예에 대한 추가 변형례에서, 제1 그래픽 프로세서는 고전력 그래픽 프로세싱 유닛(GPU)이며, 제2 그래픽 프로세서는 저전력 GPU이다. 이 경우, 전환 요청은 그래픽 프로세싱 부하의 레벨이 낮은 경우 생성된다.
본 실시예에 대한 추가 변형례에서, 제1 그래픽 프로세서는 저전력 그래픽 프로세싱 유닛(GPU)이며, 제2 그래픽 프로세서는 고전력 GPU이다. 이 경우, 전환 요청은 그래픽 프로세싱 부하의 레벨이 높은 경우 생성된다.
본 실시예에 대한 추가 변형례에서, 저전력 GPU는 시스템 칩 중 하나에 통합된다.
본 실시예에 대한 변형례에서, 시스템은 제1 그래픽 프로세서를 전환 이후 파워다운시킨다.
본 실시예에 대한 변형례에서, 시스템은 하나 이상의 위상 고정 루프(phase-locked loops; PLL)를 사용함으로써 출력 디스플레이 신호를 실질적으로 동기화시킨다.
본 실시예에 대한 변형례에서, 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하는 것은 제1 그래픽 프로세서를 사용하여 디스플레이를 페이딩 아웃(fading out)시키는 것을 포함한다.
본 실시예에 대한 변형례에서, 시스템은 (1) 필요하다면 디스플레이를 개시 (2) 디스플레이를 리드로우(redraw) (3) 디스플레이를 페이드-인 함으로써, 제2 그래픽 프로세서를 사용하여 디스플레이를 구동시킨다.
도 1은 본 발명의 실시예에 따른 컴퓨터 시스템을 나타내는 도면.
도 2는 본 발명의 실시예에 따라 동일 디스플레이를 구동키는 상이한 그래픽 소스들 간에 전환할 수 있는 컴퓨터 시스템을 나타내는 도면.
도 3은 본 발명의 실시예에 따라 디스플레이를 구동시키기 위해 제1 그래픽 소스로부터 제2 그래픽 소스로 전환하는 프로세스를 나타내는 흐름도.
도 4는 본 발명의 실시예에 따라 출력 디스플레이 신호를 동기화시키지 않고 제1 그래픽 소스로부터 제2 그래픽 소스로 전환하는 프로세스를 나타내는 흐름도.
도 5a는 본 발명의 일 실시예에 따라 그래픽 소스에 의해 생성된 단일 수직블랭킹 구간(vertical blanking interval; VBI) 및 해당 수직 동기화(vertical syncronization; V-sync) 펄스를 나타내는 도면.
도 5b는 본 발명의 실시예에 따라 두 그래픽 소스에 의해 생성된 오버랩 핑(overlapping)되는 두 VBI를 나타내는 도면.
도 6a는 본 발명의 실시예에 따라 두 그래픽 소스들 간에 타이밍 신호를 동기화시키는 기술의 간략도.
도 6b는 본 발명의 실시예에 따라 두 그래픽 소스들 간에 타이밍 신호를 동기화시키는 다른 기술의 간략도.
도 7은 본 발명의 실시예에 따라 두 그래픽 소스를 포함하는 컴퓨터 시스템을 나타내는 도면.
후술하는 실시예는 당업자가 본 발명을 이해하고 사용하도록 하기 위함이며, 특정 응용예의 문맥 및 그 요구 조건의 문맥 내에서 제공되었다. 당업자는 개시된 실시예의 다양한 변형예가 있음을 쉽게 알 수 있으며, 본 명세서에 정의된 일반 원칙은 본 발명의 사상 및 범위를 벗어나지 않은 채로 다른 실시예 및 응용예에 적용될 수 있음을 쉽게 알 수 있다. 그러므로, 본 발명은 나타난 실시예에만 제한되어서는 아니되며, 청구항에 의거하여 가장 넓은 범위를 포괄한다.
실시예에 기술된 데이터 구조 및 코드는, 통상적으로 컴퓨터 시스템에 의해 사용되는 코드 및/또는 데이터를 저장할 수 있는 임의의 컴퓨터 판독 가능 저장 매체에 저장된다. 컴퓨터 판독 가능 저장 매체로는, 이에 제한되는 것은 아니지만, 휘발성 메모리, 비휘발성 메모리, 디스크 드라이브, 자기 테이프, CD(compact disk), DVD(digital versatile disc or digital video discs)와 같은 자기 및 광학 저장 장치 또는 현재 알려지거나 추후 개발될 컴퓨터 판독 가능 매체를 저장할 수 있는 매체를 포함한다.
컴퓨터 시스템
도 1은 본 발명의 실시예에 따른 컴퓨터 시스템(100)을 나타낸다. 도 1에 나타난 바와 같이, 컴퓨터 시스템(100)은 브릿지(104)를 통해 메모리 서브시스템(106), 주변 버스(108) 및 그래픽 프로세서(110)로 연결되는 프로세서(102)를 포함한다. 브릿지(104)는 임의 형식의 코어 논리 유닛, 브릿지 칩, 또는 컴퓨팅 시스템(100) 내의 구성요소를 서로 연결하는 일반적인 칩셋을 포함할 수 있다. 본 발명의 일 실시예에서 브릿지(104)는 노스브리지(northbridge) 칩이다. 프로세서(102)는 이에 제한되는 것은 아니지만, 장치 내의 마이크로프로세서, 디지털 신호 프로세서, 장치 제어기 또는 컴퓨터 엔진(computational engine)을 포함하는 임의 형식의 프로세서를 포함할 수 있다.
컴퓨터 시스템(100)의 하나 이상의 구성요소는 원격에 위치할 수 있으며 네트워크를 통해 엑세스될 수 있음을 이해해야한다.
프로세서(102)는 브릿지(104)를 통해 메모리 서브시스템(106)과 통신한다. 메모리 서브시스템(106)은 고속에서 프로세서(102)에 의해 엑세스될 수 있는 하나 이상의 메모리 칩을 포함하는 수개의 구성 요소를 포함할 수 있다.
프로세서(102)는 브릿지(104) 및 주변 버스(108)을 통해 저장 장치(112)와 통신할 수 있다. 저장 장치(112)는 컴퓨터 시스템에 연결될 수 있는 임의 형식의 비휘발성 저장 장치를 포함할 수 있다. 이는 플래시메모리 및/또는 배터리 백업 메모리에 기초한 저장 장치 뿐만 아니라 자기, 광학, 자기광학 저장 장치를 포함하 지만 이에 제한되는 것은 아니다.
프로세서(102)는 브릿지(104)를 통해 그래픽 프로세서(110)와도 통신할 수 있다. 그래픽 프로세서(110)는 디스플레이(114)에 신호 소스를 제공하고 디스플레이(114)를 구동시키는 특화된 그래픽 렌더링 장치이다. 디스플레이(114)는 사용자에게 (이미지 및 텍스트를 포함하는) 시각 포맷으로 정보를 제공할 수 있는 임의 형식의 디스플레이 장치를 포함한다. 이는 CRT(cathode ray tube) 디스플레이, LED(light emitting diode), LCD(liquid-crystal display), 유기 LED(organic LED), SED(surface conduction electron emitter display), 또는 전자 종이를 포함하지만 이에 제한되는 것은 아니다.
그래픽 프로세서(110)는 라이팅(lighting), 쉐이딩(shading), 트랜스포밍(transforming)과 같은 2D 및 3D 그래픽 렌더링 동작을 고성능으로 수행한다. 고성능으로 동작하기 위해, 그래픽 프로세서(110)는 프레임 버퍼, 텍스쳐, 정점 배열(vertax array) 및/또는 디스플레이 리스트를 저장하기 위한 전용 비디오 메모리(116)를 활용할 수 있다.
브릿지(104)는 또한 임베디드 그래픽 프로세서(118)를 포함할 수 있다. 임베디드 그래픽 프로세서(118)는 통상적으로 적당한 성능의 그래픽 처리를 목적으로 도입되었기 때문에, 그래픽 프로세서(110) 보다 적은 전력을 소비한다. 도 1에서, 임베디드 그래픽 프로세서(118)는 디스플레이(114)에 직접 연결되지 않았으며, 이를 구동시키지 않음에 주의한다.
본 발명이 도 1에 나타난 컴퓨팅 시스템(100)의 문맥에서 기술되었음에도, 본 발명은 하나 이상의 그래픽 프로세서를 지원하는 임의 형태의 컴퓨팅 장치를 구동할 수 있다. 그러므로, 본 발명은 도 1에 나타난 컴퓨팅 시스템(100)에 제한되지 않는다.
그래픽 소스 간에 선택적으로 전환하기
도 2는 본 발명의 실시예에 따라 동일 디스플레이를 구동시키는 상이한 그래픽 소스 간에 전환할 수 있는 컴퓨팅 시스템(200)을 나타낸다. 도 2에서, 두 그래픽 소스: 그래픽 프로세서(210) 및 임베디드 그래픽 프로세서(218)가 각각 독립적으로 디스플레이(214)를 구동시킬 수 있음을 주의한다. 그러나, 디스플레이(214)를 주어진 시간에 활성적으로 구동하는 그래픽 소스는 두 그래픽 소스 간에 선택할 수 있는 선택 장치(220)에 의해 결정된다. 특히, 컴퓨터 시스템(200)은 현재의 동작 상태에 기초하여 그래픽 소스를 선택하는데 선택 장치(220)를 사용할 수 있다.
보다 구체적으로, 그래픽 프로세서(210)로부터의 출력 디스플레이 신호(222) 및 임베디드 그래픽 프로세서(218)로부터의 출력 디스플레이 신호(224)는 모두 2-1 멀티플렉서(MUX; 220)의 입력에 연결된다. MUX(220)의 출력은 두 그래픽 소스 중 어떤 것이 디스플레이(214)를 구동해야하는지 판정하는 소스 선택(226)에 의해 제어된다. 이 실시예에서, 소스 선택(226)은, 소스 선택(226)을 생성하기 위한 특정 논리를 포함하는 브릿지 칩(204)의 출력이다. 소스 선택(226)은 브릿지(204) 이외의 다른 논리 블록에 의해서도 생성될 수 있음을 주의한다.
선택된 그래픽 소스로부터의 출력 디스플레이 신호는 디스플레이(214)의 입력으로 연결되고 이것을 활성적으로 구동한다. 비록 선택 장치가 멀티플렉서로서 표현되어 있지만, 단순 와이어드 논리합 논리(wired-OR logic)와 같은 임의 형식의 선택 장치를 포함할 수 있다.
본 발명의 일 실시예에서, 그래픽 프로세서(210) 및 임베디드 그래픽 프로세서(218)는 경로(path; 228)를 통해서 협동하여, 그들의 출력 디스플레이 신호를 동기화시킬 수 있다. 출력 디스플레이 신호가 타이밍 신호 및 데이터 신호를 모두 포함하기 때문에, 출력 디스플레이 신호를 동기화시키는 것은 각 타이밍 신호 및 각 데이터 신호를 동기화시키는 것에 연관될 수 있다. 경로(228)는 두 그래픽 소스를 동기화시키는데 하드웨어 및/또는 소프트웨어를 사용하여 구현될 수 있음에 주의한다.
본 발명의 일 실시예에서, 그래픽 프로세서(210)는 다량의 전력을 소비하는 고성능 그래픽 프로세서 유닛(GPU)인 반면에, 임베디드 그래픽 프로세서(218)는 소량의 전력을 소비하는 저성능 GPU이다. 이 실시예에서, 그래픽 프로세싱 부하가 낮다면(light) 시스템은 디스플레이(214)를 구동하기 위해 그래픽 프로세서(210)로부터 임베디드 그래픽 프로세서(218)로 그래픽 소스를 전환하고, 이후 그래픽 프로세서(210)의 전력을 끔으로서, 전력을 절약할 수 있다. 다른 한편, 그래픽 프로세싱 부하가 다시 커짐에 따라, 시스템은 임베디드 그래픽 프로세서(218)로부터 그래픽 프로세서(210)로 다시 전환한다.
도 2에서는 독립형 그래픽 프로세서와 통합형 그래픽 프로세서 사이의 관점에서 그래픽 프로세서 간 전환에 대해 기술하였지만, 본 발명은 일반적으로 두개 이상의 그래픽 프로세서를 포함하는 컴퓨터 시스템에 적용될 수 있으며, 각 그래픽 프로세서는 적절히 구성된 경우 디스플레이를 독립적으로 구동할 수 있다. 더욱이, 이러한 다중 그래픽 프로세서는 상이한 전력 소비 레벨을 포함한 상이한 동작 특성을 가질 수 있다. 더 나아가, 다중 그래픽 프로세서 각각은 칩내 통합형 그래픽 프로세서 또는 독립형 그래픽 프로세서 일 수 있다. 그러므로, 본 발명은 도 2에 도시된 컴퓨터 시스템(200)에 제한되지 않는다.
상기 기술된 상이한 그래픽 소스 간의 전환 기술은 컴퓨터 시스템을 끄거나 재-개시할 것을 요하지 않는 것에 주목한다. 그 결과, 전환 프로세스는 재-개시가 필요한 경우 걸리는 시간에 비해 실질적으로 적은 시간이 걸린다. 결과적으로, 본 발명은 그래픽 프로세서간 신속하고 빈번한 전환을 허용한다.
도 3은 본 발명의 실시예에 따라 디스플레이를 구동하기 위해 제1 그래픽 소스로부터 제2 그래픽 소스로 전환하는 프로세스를 나타내는 흐름도이다.
동작 중에, 시스템은 먼저 디스플레이를 활성적으로 구동하는 제1 그래픽 프로세서로부터 비활성화 상태에 있는 제2 그래픽 프로세서로 디스플레이에 대한 신호 소스를 전환하는 요청을 수신한다(단계 302).
전환 요청은 그래픽 프로세싱 부하의 레벨을 인지하는 사용자에 의해 생성될 수 있다. 대안적으로, 전환 요청은 시스템에 의해 내부적으로 생성될 수 있다.
본 발명의 일 실시예에서, 시스템 소프트웨어는 그래픽 프로세싱 부하의 레벨을 연속적으로 모니터링한다. 보다 구체적으로, 시스템은 그래픽 프로세서와 연관된 그래픽 명령 큐(queue)의 상태에 기초하여 그래픽 프로세싱 부하의 레벨을 판정할 수 있다. 예컨대, 명령 큐가 거의 비었다면(empty), 시스템은 낮은 그래픽 프로세싱 부하를 요구한다. 반면에, 명령 큐가 거의 찼다면(full), 시스템은 높은 그래픽 프로세싱 부하를 요구한다.
다음으로, 그래픽 프로세싱 부하의 레벨에 기초하여, 시스템 소프트웨어는 두 그래픽 프로세서 중 하나를 선택하고, 이후 비활성 그래픽 프로세서가 선택된 경우 전환하는 요청을 생성한다.
예컨대, 만약 제1 그래픽 프로세서가 높은 전력을 소모하는 고성능 GPU이고, 시스템 소프트웨어가 그래픽 프로세싱 부하 레벨의 현저한 감소를 탐지할 때, 시스템 소프트웨어는 낮은 성능을 가지며 낮은 전력을 소모하는 제2 그래픽 소프트웨어로 전환하는 요청을 발행할 수 있다. 이와 반대로, 만약 제1 그래픽 프로세서가 저전력, 저성능 GPU이고, 시스템 소프트웨어가 그래픽 프로세싱 부하 레벨의 현저한 증가를 탐지할 때, 시스템은 높은 성능을 가지며 높은 전력을 소모하는 제2 그래픽 소프트웨어로 전환하는 요청을 발행할 수 있다.
그래픽 프로세싱 부하를 모니터링하고 전환 요청을 자동적으로 발행하는 시스템 소프트웨어를 사용하는 것은 사람이 요청을 개시하는 것 보다 현저하게 빠르며, 보다 좋은 에너지 효율을 보일 수 있음에 주의한다. 더 나아가, 시스템 소프트웨어를 사용하는 것은 사용자로 하여금 모니터링 작업을 하지 않도록 한다.
다음으로, 전환 요청에 응답하여, 시스템은 디스플레이를 구동시키는 준비과정으로 제2 그래픽 프로세서를 설정한다(단계 304). 본 발명의 일 실시예에서, 제2 그래픽 프로세서를 설정하는 것은 (1)프로세서가 현재 파워 다운 상태에 있다면 파워업시키는 단계 (2)그래픽 프로세서를 개시하는 단계 (3)디스플레이를 파워업시 키기 위해 출력 신호를 생성하는 단계 중 하나 이상의 단계를 포함할 수 있다.
시스템은 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 디스플레이를 구동시키는 신호 소스를 전환하여, 제2 그래픽 프로세서가 디스플레이를 구동시키도록 한다(단계 306). 본 발명의 일 실시예에서, 전환은 도 2의 MUX(220)과 같은 선택 장치를 사용하는 것을 포함하여, 이는 제1 그래픽 프로세서를 연결 해제하고 제2 그래픽 프로세서를 디스플레이에 연결시킨다. 전환 동작 중에, 상이한 타이밍 제어가 사용될 수 있으며 이는 이하 더 상세히 기술한다. 일반적으로 원활한 전환 이행을 이루기 위해서는 정확한 타이밍 제어가 필요하며, 따라서 통상적으로 보다 복잡한 전환-제어 메커니즘이 필요하다.
제2 그래픽 프로세서가 제1 그래픽 프로세서로부터 인수받으면, 시스템은 전력을 보존하기 위해 제1 그래픽 프로세서을 파워 오프시킨다. 상술한 전환 프로세서는 전체 시스템을 재-개시할 것을 요하지 않음에 주의한다.
비록 그래픽 프로세싱 부하에 기초하여 전환을 기술하였지만, 전환 요청은 또한 전력 조건(예컨대, 시스템이 배터리 또는 외부 전력원으로서 구동되는지 여부 또는 배터리 전력 잔존량이 작은지 여부)에 기초하여, 시스템 열 발산을 감소시키는 요구에 기초하여, 사용자 편의에 기초하여 또는 두 그래픽 프로세서 간에 다른 임의의 특징 또는 기능에 기초하여 생성될 수 있다.
전환 중 타이밍
동일한 디스플레이 장치를 구동하기 위한 상이한 그래픽 프로세서 간 전환은 실질적으로 연속적인 이행을 보증하기 위해 그래픽 프로세서 간 일정 레벨의 협동 을 요한다. 이하, 동기화가 출력 디스플레이 신호에 연관되었는지 여부에 기초하여, 전환 중의 상이한 타이밍 기술들을 구별함으로써 이에 대해 논의한다.
동기화가 생략된 전환
도 4는 본 발명의 실시예에 따라 출력 디스플레이 신호를 동기화하지 않고 제1 그래픽 소스로부터 제2 그래픽 소스로 전환하는 프로세스를 나타내는 흐름도이다.
동작 중에, 제1 그래픽 프로세서는 디스플레이를 페이드-아웃시킨다(단계 402). 이는, 이에 제한되는 것은 아니지만 스크린 상에 검정색 또는 다른 색을 디스플레이시키기, 백라이트를 턴오프시키기, 또는 전체 디스플레이를 파워 다운시키기 등을 포함하는 여러 방법에 의해 수행될 수 있다.
다음으로, 시스템은 제1 그래픽 프로세서로부터 디스플레이를 구동시키도록 설정된 제2 그래픽 프로세서로, 디스플레이를 구동시키는 신호 소스를 전환한다(단계 404). 보다 구체적으로, 전환은 제1 그래픽 프로세서의 출력 신호를 디스플레이의 입력으로부터 연결 해제시키고, 제2 그래픽 프로세서의 출력 신호를 디스플레이의 입력으로 연결시키는 것을 포함한다.
전환을 종료시킨 이후, 필요하다면 제2 그래픽 프로세서는 디스플레이를 초기화(initialize)한다(단계 406). 다음으로, 제2 그래픽 프로세서는 디스플레이 스크린을 리드로우(redraw)시킨 이후 디스플레이 스크린을 페이드-인 한다(단계 408).
이 실시예에서, 두 그래픽 소스는 서로를 동기화시킬 필요가 없다. 이에 따 라, 제2 신호 소스는 전환이 일어나기 전에 디스플레이를 리드로우하도록 구성될 필요가 없다. 더욱이, 제1 신호 소스는 전환이 수행되기 전에 (예컨대, 페이드 오프 동작을 통해) 턴-오프될 수 있다.
동기화가 없는 전환은 단순하지만, 사용자가 전환이 일어나는 것에 대해 알 수 있다. 하지만, 만약 전환이 일초내에 완료된다면 사용자는 전환 조차 알지 못할 수 잇다. 대안적으로, 만약 전환이 보다 천천히 수행된다면, 디스플레이 해상도가 변경될 때 페이드-아웃/페이드-인 효과와 같은 적절한 시각 효과를 사용함으로써 시각적 중단(visual disruption)을 감소시킬 수 있다. 일반적으로, 한 세트의 디스플레이 신호로부터 비동기화된 상이한 다른 세트의 디스플레이 신호로의 디스플레이 전환에 대한 임의의 원치 않는 시각 효과는, 전환이 수행되는 동안에 디스플레이를 페이딩 아웃(fading out) 시킴으로써 숨겨질 수 있다.
동기화와 함께 전환
전환 이전에 출력 신호를 동기화시키는 것은 디스플레이 상 그래픽 출력을 중단하지 않으며, 보다 원활하고 눈에 띄지 않으며 연속적인 전환 프로세스를 용이하게 한다. 하지만, 동기화는 제2 그래픽 소스가 전환 전에 디스플레이를 구동시키기 위해 출력 신호를 생성 개시하는 것을 요하여, 두 그래픽 소스로부터의 출력 디스플레이 신호가 동기화될 수 있다.
본 발명의 일 실시예에서, 두 그래픽 소스로부터의 출력 신호를 동기화하는 것은 출력 신호에 임베디드된 타이밍 정보를 매칭시킴으로써 달성될 수 있다. 그러한 타이밍 정보는 이에 제한되는 것은 아니지만, 수평 동기화(H-sync) 펄스, 수 직 동기화 (V-sync) 펄스, 수평 블랭킹(vertical blanking) 신호 및 수직 블랭킹 신호를 포함한다. 특히, 수직 동기화 펄스는 데이터의 새로운 프레임의 스캐닝을 언제 개시할지 나타냄으로써 디스플레이 상의 이미지 리프레시(refresh)를 제어한다. 통상적으로, 수직 동기화 펄스는 수직 블랭킹 구간(vertical blanking interval; VBI)이라고 불리는 두 연속적인 이미지 프레임 사이의 짧은 시간 간격 내에 발생하며, 이 기간 동안 스크린 상의 디스플레이는 다양한 하우스키핑(housekeeping) 목적으로 불변 상태가 유지된다. 도 5a는 본 발명의 실시예에 따라 그래픽 소스에 의해 생성된 단일 VBI(502) 및 해당 수직 동기화 펄스(504)를 나타낸다. 수직 동기화 펄스(504)는 VBI(502) 내에 포함된다.
이 실시예에서, 컴퓨터 시스템은 제1 그래픽 소스 내에 수직 동기화 펄스가 언제 발생하였는지 추적하고, 수직 동기화 펄스가 제1 그래픽 소스와 정렬될 때 까지 제2 그래픽 소스의 타이밍 시퀀스를 조정한다. 일 실시예에서, 두 그래픽 소스로부터 수직 동기화 펄스를 정렬(align)하는 것은 제2 그래픽 소스의 타이밍 시퀀스를 제1 그래픽 소스와 일치시키기 위해 소프트웨어 또는 하드웨어를 사용하는 것과 관계된다. 이 정렬 기간동안, 제1 그래픽 소스는 디스플레이를 계속적으로 구동한다. 수직 동기화 펄스가 두 소스들 간에 충분히 정렬될 때, 다음 VBI 동안에 전환이 수행될 수 있다.
도 5b는 본 발명의 실시예에 따라 두 그래픽 소스에 의해 생성된 두 오버랩핑되는 VBI(즉, VBI(506) 및 VBI(508))를 나타낸다. 전환이 두 VBI의 오버랩핑 기간(510)에 발생함에 주의한다. 전환 프로세스는 만약 오버랩핑 기간(510) 내에 완 료될 수 있다면 사용자에게 보이지 않을 수 있다. 또한, 두 그래픽 소스 간의 실질적인 동기화는 제2 그래픽 소스가 디스플레이를 즉시 구동 개시하도록 할 수 있어, 사용자로 하여금 디스플레이에 변화가 없다고 보이게 할 수 있다.
하지만, 전환 프로세스가 완료되기까지 단일 VBI보다 더 오래 걸리거나 해상(resolve)하기까지 몇 프레임 시간이 걸릴 수 있다. 이러한 경우, 시스템은 스크린을 완전하게 블랭킹 또는 페이딩 아웃함으로써 전환 효과를 감출 수 있다.
본 발명의 다른 실시예에서, 제2 그래픽 소스를 제1 그래픽 소스로 정렬하게 하는 것 대신에, 시스템은 제2 그래픽 소스의 수직 동기화 신호가 제1 그래픽 소스에 대해 어긋나는 것(drift against)을 허용할 수 있다. 타이밍 신호의 그러한 어긋남(drift)은 하나 이상의 타이밍 차이로부터 야기될 수 있다. 예컨대, 두 그래픽 프로세서의 클럭 주파수의 미세한 차이에 의해 어긋남이 야기될 수 있다. 대안적으로, 두 그래픽 프로세서를 미세하게 다른 디스플레이 프레임 레이트에서 동작하도록 프로그래밍하는 것에 의해 어긋남이 야기될 수 있다.
동기화의 이 실시예에서, 시스템은 두 수직 동기화 신호를 모니터링하여 두 소스로부터의 두 수직 동기화 신호가 오버랩핑되는 시점에 대해 탐지할 수 있으며, 이러한 모니터링은 소프트웨어 또는 하드웨어에서 수행될 수 있다. 이것이 수행되는 경우, 시스템은 두 신호가 서로로부터 어긋나가기 이전에 한 그래픽 소스로부터 다른 그래픽 소스로 전환할 수 있다.
하드웨어 기반 동기화로 전환하기
본 발명의 일 실시예에서, 그래픽 소스 중 하나는 추가 하드웨어를 사용하여 다른 그래픽 소스로 동기화되어, 두 그래픽 소스의 디스플레이 출력 타이밍이 정확하게 정렬될 수 있다. 전환은 다음 VBI 동안에 이루어질 수 있기 때문에, 사용자가 전환을 탐지할 수 없다. 본 발명에서, 디스플레이 출력 타이밍을 제1 그래픽 소스에 정렬하기 위해 제2 그래픽 소스의 디스플레이 타이밍 생성기의 위상 및 주파수를 조정하기 위한 추가적인 하드웨어를 부가함으로써 원활한 전환이 이루어질 수 있다.
도 6a는 본 발명의 실시예에 따라 두 그래픽 소스 간의 타이밍 신호를 동기화시키기 위한 기술의 간략화한 도면을 나타낸다. 도 6a에 나타난 바와 같이, 두 그래픽 소스 A, B는 각각 타이밍 생성기(602) 및 타이밍 생성기(604)를 포함한다. 타이밍 생성기(602)는 그래픽 소스 A에 대하여 출력 V-SYNC(606) 내에 수직 동기화 펄스를, 출력 VBI(608) 내에 수직 블랭킹 구간을 생성하며, 타이밍 생성기(604)는 그래픽 소스 B에 대하여 출력 V-SYNC(610) 내에 수직 동기화 펄스를, 출력 VBI(612) 내에 수직 블랭킹 구간을 생성한다.
그래픽 소스 A 및 B는 또한 위상 고정 루프(phase locked loop; PLL; 614) 및 PLL(616)를 사용하여, 타이밍 생성기(602 및 604)에게 주파수 기준(frequency reference)을 제공한다. 보다 구체적으로, PLL(614) 및 PLL(616)은 왼편으로부터 주파수 입력 fA REF(618) 및 fB REF(620)를 수신하고, 타이밍 생성기(602 및 604)의 입력으로서 기준 주파수 출력 fA OUT(622) 및 fB OUT(624)를 생성한다. PLL 및 관련 구성 요소의 기능에 대한 상세한 설명은 PLL에 대한 수개의 참고 서류에서 찾아볼 수 있다(Floyd M. Gardner, "Charge-Pump Phase-Lock Loops," IEEE transaction on Communications, Vol. 28, Nov. 11, 1998년 11월 출판 등 참조)
주파수 동기화를 위하여, PLL(614)는 디바이더 MA(626) 및 디바이더 NA(628)을 포함한다. 유사하게, PLL(616)는 디바이더 MA(630) 및 디바이더 NA(632)를 포함한다. 위상이 고정되는 경우, PLL(614) 및 PLL(616)의 출력은 각각 fA OUT=fA REF * (MA/NA) 및 fB OUT=fB REF * (MB/NB)가 된다.
본 발명의 일 실시예에서, 주파수 스칼라 값은 MA, MB, NA 및 NB는 프로그래밍 가능하며, 프로그래밍 가능 레지스터에 저장된다. 특히, 스칼라 MA, MB, NA 및 NB 는 제어기(634)에 연결되어 있으며, 제어기(634)를 통해 프로그램 가능하며, 이는 마이크로제어기 또는 유한 상태 기계(finite state machine)로서 하드웨어 또는 소프트웨어로 구현될 수 있다. 제어기(634)는 REQSW(636) 즉 입력 전환 요청을 수신하며, 추가적으로 그래픽 소스 A로부터 클럭 신호 V-SYNCA(606) 및 VBIA(608)를, 그래픽 소스 B로부터 V-SYNCB(610) 및 VBIB(612)를 수신한다. 제어기(634)는 두 그래픽 소스의 수직 동기화 신호들 또는 VBI 신호들 간의 위상 차이를 측정한다. 측정된 위상 차이를 피드백 신호로서 사용하여, 제어기(634)는 연관된 PLL 내의 M 및 N 값을 동기적으로 변경(synchronously changing)시킴으로써, 일 그래픽 소스로부터 의 수직 동기화 및 VBI의 위상을 다른 그래픽 소스와 관련하여 조정할 수 있다.
피드백 루프를 사용하여, 제어기(634)는 위상차를 계속하여 측정하고 조정한다. 제어기(634)가, 위상차이가 미리 정해진 한계 값 내에 속한다고 판정할 때, 전환 인에이블 즉 OK2SWITCH(638)을 생성한다. 본 발명의 일 실시예에서, OK2SWITCH(638)는 MUX(220)가 소스를 플립(flip)할 수 있도록 하는 도 2의 소스 선택(204)에 연결된다.
상기 설명에서는 활성 그래픽 소스 및 비활성 그래픽 소스에서의 클럭이 변화할 수 있다. 특히, 만약 변한 PLL 스칼라 값이 디스플레이를 활성적으로 구동하는 소스와 연관되어있다면, 연관된 주파수를 천천히 그리고 원활히 조정하는 것이 바람직할 수 있다. 또한 전환을 허용하기 위해 완벽한 클럭 정렬이 필요하지 않을 수도 있음에 주의한다. 일 실시예에서, 제어기(634)는 충분한 오버랩핑(overlap)을 얻기 위해 VBI를 정렬하도록 구성되어, 전환 동작이 시각적 결과(artifact)를 야기시키지 않도록 할 수 있다. 제어기가 충분한 오버랩핑을 탐지하는 경우, OK2SWITCH 신호를 어서트(assert)하여 동기화를 완료한다.
도 6b는 본 발명의 실시예에 따라서 두 그래픽 소스 간에 타이밍 신호를 동기화하기 위한 다른 기술에 대한 간략화한 도면을 나타낸다.
이 실시예에서, 단일 PLL(640)이 그래픽 소스 A 및 B 간의 타이밍 신호를 동기화하는데 사용된다. 도 6a에 나타난 바와 같이, 제어기에 의한 PLL의 직접 제어가 없음을 주의한다. 대신에, PLL(640)은 타이밍 생성기 중 하나와 함께 폐루프를 형성한다.
도 6b에 나타난 바와 같이, 타이밍 생성기(602 및 604)는 각각 기준 주파수 입력 fREF_A(642) 및 fREF_B(644)을 수신한다. 타이밍 생성기(602 및 604)로부터의 네개의 출력인 V-SYNCA(606), VBIA(608), V-SYNCB(610), VBIB(612)는 4-2 멀티플렉서 MUX(646)에 연결되어 있으며, 이는 그것의 출력으로 V-SYNCA(606)와 V-SYNCB(610) 또는 VBIA(608)와 VBIB(612)를 선택할 수 있다. MUX(646)의 출력은 PLL(640)의 위상 탐지기의 입력에 연결된다. 본 실시예에서 수직 동기화 신호 또는 VBI 신호가 정렬을 위해 사용될수 있음에 주의한다.
다음으로, PLL(640)으로부터의 VCO 출력은 타이밍 생성기 중 하나에 대해 입력 기준 주파수로 동작하고, 이에 따라 해당 타이밍 생성기와 함께 폐루프를 완성한다. 보다 구체적으로, PLL(640)으로부터의 출력은 먼저 두 멀티플렉서 MUX(648 및 650)의 입력에 연결되며, 각 멀티플렉서 MUX(648 및 650) 또한 외부 클럭 신호 EXTCLK_A(652) 및 EXTCLK_B(654)를 입력으로서 수신한다. MUX(648 및 650)의 출력은 제어기(656)에 의해 제어되는데, 외부 클럭 신호 또는 PLL 출력 중 하나가 각각의 타이밍 생성기에 대한 기준 주파수 입력으로서 선택된다. 제어기(656)는 PLL(640)의 위상 탐지기로부터 입력을 수신하고 그 입력에 기초하여 PLL(640)이 고정되었는지 여부를 탐지한다.
동작 동안에, 그래픽 소스 A가 활성적으로 디스플레이를 구동한다고 가정하자. 그 동안 PLL(640)의 VCO 출력은 그래픽 소스 B의 타이밍 생성기(604)에 대한 기준 주파수 fREF_B(644)로서 선택된다. 그러므로, PLL(640) 및 타이밍 생성기(604)는 폐루프를 형성하고, 두 타이밍 생성기로부터의 선택된 타이밍 신호(수직 동기 또는 VBI)가 동기화(sync up)되도록 한다. 제어기(656)가 PLL(640)이 위상 고정되었다고 탐지하는 경우, 이는 다음 블랭킹 구간 동안 디스플레이를 구동하는 그래픽 소스를 그래픽 소스 A에서 그래픽 소스 B로 전환한다. 보다 구체적으로, 다음 블랭킹 구간에서, 제어기(656)는 PLL(640)로부터의 fREF_B 입력을 외부 클럭 소스 EXTCLK_B(654)로 전환한다. 전환 이후, PLL(640)은 그래픽 소스 A를 현재 활성적으로 디스플레이를 구동하는 그래픽 소스 B로 고정하는데 사용될 수 있다.
전환 없이 그래픽 프로세서를 선택하기
본 발명의 일 실시예에서는, 동일 디스플레이 장치를 구동하기 위해 두 그래픽 프로세서간 전환하는 대신에, 저성능, 저전력 그래픽 프로세서가 언제나 디스플레이를 구동한다. 이 실시예에서, 만약 부가적인 그래픽 성능이 요구되면, 더 높은 성능의 프로세서가 그래픽 프로세싱 부하를 넘겨받게 되고 그 디스플레이 이미지를 저성능 프로세서에 의해 사용된 동일한 프레임 버퍼로 렌더링한다. 시스템이 이러한 방법으로 동작하면, 모든 그래픽 프로세싱은 고성능 장치가 수행하지만, 프레임 버퍼로부터의 이미지 데이터를 디스플레이로 전송하는 등, 순수한 디스플레이 출력 장치로서의 동작은 저성능 프로세서가 하게 된다. 만약, 보다 작은 성능이 요구되면, 저성능 장치가 그래픽 프로세싱 작업을 넘겨 받고, 고성능 장치는 이에 따라 파워 다운될 수 있다.
도 7은 본 발명의 실시예에 따라 두 그래픽 소스를 포함하는 컴퓨터 시스템(700)을 나타낸다. 저성능, 저전력 그래픽 프로세서(712)가 디스플레이(714)로 직접 연결되고 언제나 이를 구동하는 점에 주의한다. 반면에, 고성능, 고전력 그래픽 프로세서(716)는 그래픽 프로세서(712)로 연결되며, 통상적으로는 사용되지 않을 때 파워 다운되어 있다.
부가적인 그래픽 프로세싱 전력이 필요할 때, 시스템은 그래픽 프로세서(716)를 파워업 하여 부가적인 그래픽 렌더링 용량을 제공한다. 하지만, 그래픽 프로세서(716)는, 그래픽을 자신의 프레임 버퍼로 렌더링하지 않고 대신, 디스플레이(714) 상의 그래픽을 연속적으로 리프레시함으로써 디스플레이(714) 상에 그래픽을 디스플레이하는 그래픽 프로세서(712)의 프레임 버퍼로 직접 이미지를 렌더링한다.
디스플레이가 언제나 동일 그래픽 프로세서에 의해 구동되기 때문에, 이러한 방식에서는 전환 하드웨어가 필요 없고, 사용자에게 갖추어야할 하드웨어 전환 이행 효과도 존재하지 않는다.
본 발명의 실시예의 전술한 설명은 설명 및 기재만을 목적으로 제공되었다. 이는 기재된 형식으로 본 발명을 제한하기 위함이 이니다. 따라서, 당업자는 수많은 수정 및 변경이 이루어질 수 있음을 알 수 있을 것이다. 부가적으로, 상술한 것은 본 발명의 범위를 제한하고자 함이 아니다. 본 발명의 범위는 후술하는 특허청구범위에 의해 정의된다.

Claims (35)

  1. 디스플레이를 구동하기 위해 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하는 방법으로서,
    상기 디스플레이를 구동하는 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하라는 요청을 수신하는 단계; 및
    상기 요청에 응답하여,
    상기 제2 그래픽 프로세서가 상기 디스플레이를 구동할 준비가 되도록 상기 제2 그래픽 프로세서를 구성하는 단계 - 상기 제2 그래픽 프로세서를 구성하는 단계는 하나 이상의 위상 고정 루프(phase-locked loops; PLL)를 사용하여 상기 제1 그래픽 프로세서로부터의 출력 디스플레이 신호 및 상기 제2 그래픽 프로세서로부터의 출력 디스플레이 신호를 실질적으로 동기화하는 단계를 포함함 -;
    상기 디스플레이를 구동하는 상기 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하고, 그리함으로써, 상기 제2 그래픽 프로세서가 상기 디스플레이를 구동하도록 하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 그래픽 프로세서의 출력 디스플레이 신호는 선택 장치의 제1 입력 세트로 연결되고;
    상기 제2 그래픽 프로세서의 출력 디스플레이 신호는 상기 선택 장치의 제2 입력 세트로 연결되고;
    상기 선택 장치의 출력은 상기 디스플레이의 입력으로 연결되고;
    상기 디스플레이를 구동하는 상기 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하기 이전에, 상기 제1 입력 세트는 상기 선택 장치의 출력에 연결되고;
    상기 디스플레이를 구동하는 상기 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하는 단계는,
    상기 제1 입력 세트를 상기 선택 장치의 출력으로부터 연결해제 하는 것; 및
    상기 제2 입력 세트를 상기 선택 장치의 출력으로 연결하는 것을 포함하는, 방법.
  3. 제2항에 있어서,
    상기 선택장치는 멀티플렉서 또는 와이어드 논리합 논리(wired-OR logic)를 포함할 수 있는, 방법.
  4. 제1항에 있어서,
    상기 출력 디스플레이 신호를 실질적으로 동기화하는 단계는,
    상기 제1 그래픽 프로세서의 타이밍 신호 및 상기 제2 그래픽 프로세서의 타이밍 신호를 실질적으로 동기화시키는 단계; 및
    상기 제1 그래픽 프로세서의 데이터 신호를 상기 제2 그래픽 프로세서의 데이터 신호와 실질적으로 동기화시키는 단계를 포함하는, 방법.
  5. 제1항에 있어서,
    상기 출력 디스플레이 신호를 실질적으로 동기화하는 단계는 상기 두 그래픽 프로세서의 동기화 신호를 실질적으로 정렬하는 단계를 포함하는, 방법.
  6. 제5항에 있어서,
    상기 동기화 신호는 디스플레이 블랭킹 신호(display blanking signal)인, 방법.
  7. 제6항에 있어서,
    상기 디스플레이 블랭킹 신호는 수직 블랭킹 신호인, 방법.
  8. 제6항에 있어서,
    상기 전환은 상기 디스플레이 블랭킹 신호와 연관된 블랭킹 구간 동안 일어나는, 방법.
  9. 제8항에 있어서,
    상기 블랭킹 구간은 수직 블랭킹 구간(vertical blanking interval)인, 방법.
  10. 제1항에 있어서,
    상기 제2 그래픽 프로세서를 구성하는 단계는,
    필요한 경우 상기 제2 그래픽 프로세서를 파워업(power up)하는 단계;
    상기 제2 그래픽 프로세서를 개시하는 단계; 및
    상기 제2 그래픽 프로세서로부터 출력 신호를 생성하는 단계를 포함하는, 방법.
  11. 제1항에 있어서,
    상기 전환 요청을 수신하는 단계 이전에,
    그래픽 프로세싱 부하의 레벨을 모니터링하는 단계; 및
    상기 그래픽 프로세싱 부하의 레벨에 기초하여 상기 전환 요청을 생성하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서,
    상기 제1 그래픽 프로세서는 고전력 그래픽 프로세싱 유닛(Graphics Processing Unit: GPU)이고, 상기 제2 그래픽 프로세서는 저전력 GPU이고;
    상기 그래픽 프로세싱 부하의 레벨이 낮을 때 전환 요청이 생성되는, 방법.
  13. 제11항에 있어서,
    상기 제1 그래픽 프로세서는 저전력 그래픽 프로세싱 유닛(GPU)이고, 상기 제2 그래픽 프로세서는 고전력 GPU이고;
    상기 그래픽 프로세싱 부하의 레벨이 높을 때 전환 요청이 생성되는, 방법.
  14. 제1항에 있어서,
    상기 전환 이후에 상기 제1 그래픽 프로세서를 파워다운(power down)하는 단계를 더 포함하는 방법.
  15. 컴퓨터에 의해 실행될 때, 상기 컴퓨터로 하여금, 디스플레이를 구동하기 위해 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하는 방법을 수행하도록 하는 명령어를 저장하는 컴퓨터 판독가능 저장매체로서,
    상기 방법은,
    상기 디스플레이를 구동하는 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하라는 요청을 수신하는 단계; 및
    상기 요청에 응답하여,
    상기 제2 그래픽 프로세서가 상기 디스플레이를 구동할 준비가 되도록 상기 제2 그래픽 프로세서를 구성하는 단계 - 상기 제2 그래픽 프로세서를 구성하는 단계는 하나 이상의 위상 고정 루프(PLL)를 사용하여 상기 제1 그래픽 프로세서로부터의 출력 디스플레이 신호 및 상기 제2 그래픽 프로세서로부터의 출력 디스플레이 신호를 실질적으로 동기화하는 단계를 포함함 -;
    상기 디스플레이를 구동하는 상기 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하고, 그리함으로써, 상기 제2 그래픽 프로세서가 상기 디스플레이를 구동하도록 하는 단계
    를 포함하는, 컴퓨터 판독가능 저장매체.
  16. 디스플레이를 구동하기 위해 제1 그래픽 프로세서로부터 제2 그래픽 프로세서로 전환하는 컴퓨터 시스템으로서,
    프로세서;
    메모리;
    제1 그래픽 프로세서;
    제2 그래픽 프로세서 - 상기 제1 그래픽 프로세서 및 상기 제2 그래픽 프로세서는 상이한 동작 특성을 가짐 - ;
    상기 제1 그래픽 프로세서 및 상기 제2 그래픽 프로세서에 연결된 전환 메커니즘(mechanism);
    상기 전환 메커니즘에 연결된 디스플레이 - 상기 전환 메커니즘은 소정 시간에 상기 두 그래픽 프로세서 중 하나를 상기 디스플레이에 연결시키도록 구성되고, 상기 디스플레이는 처음에 상기 제1 그래픽 프로세서에 연결됨 - ;
    상기 디스플레이를 구동하는 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하라는 요청을 수신하도록 구성된 수신 메커니즘;
    상기 제2 그래픽 프로세서가 상기 디스플레이를 구동할 준비가 되도록 상기 제2 그래픽 프로세서를 구성하도록 구성된 구성 메커니즘 - 상기 제2 그래픽 프로세서를 구성하는 것은 하나 이상의 위상 고정 루프(PLL)를 사용하여 상기 제1 그래픽 프로세서로부터의 출력 디스플레이 신호 및 상기 제2 그래픽 프로세서로부터의 출력 디스플레이 신호를 실질적으로 동기화하는 것을 포함함 -;
    을 포함하고,
    상기 전환 메커니즘은 상기 디스플레이를 구동하는 상기 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하고, 그리함으로써, 상기 제2 그래픽 프로세서가 상기 디스플레이를 구동하도록 구성되는, 컴퓨터 시스템.
  17. 제16항에 있어서,
    상기 제1 그래픽 프로세서의 출력 디스플레이 신호는 선택 장치의 제1 입력 세트로 연결되고;
    상기 제2 그래픽 프로세서의 출력 디스플레이 신호는 상기 선택 장치의 제2 입력 세트로 연결되고;
    상기 선택 장치의 출력은 상기 디스플레이의 입력으로 연결되고;
    상기 디스플레이를 구동하는 상기 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하기 이전에, 상기 제1 입력 세트는 상기 선택 장치의 출력에 연결되고;
    상기 디스플레이를 구동하는 상기 신호 소스를 상기 제1 그래픽 프로세서로부터 상기 제2 그래픽 프로세서로 전환하는 것은,
    상기 제1 입력 세트를 상기 선택 장치의 출력으로부터 연결해제 하는 것; 및
    상기 제2 입력 세트를 상기 선택 장치의 출력으로 연결하는 것을 포함하는, 컴퓨터 시스템.
  18. 제17항에 있어서,
    상기 선택장치는 멀티플렉서 또는 와이어드 논리합 논리를 포함할 수 있는, 컴퓨터 시스템.
  19. 제16항에 있어서,
    상기 출력 디스플레이 신호를 실질적으로 동기화하는 것은,
    상기 제1 그래픽 프로세서의 타이밍 신호 및 상기 제2 그래픽 프로세서의 타이밍 신호를 실질적으로 동기화시키는 것; 및
    상기 제1 그래픽 프로세서의 데이터 신호를 상기 제2 그래픽 프로세서의 데이터 신호와 실질적으로 동기화시키는 것을 포함하는, 컴퓨터 시스템.
  20. 제16항에 있어서,
    상기 출력 디스플레이 신호를 실질적으로 동기화하는 것은 상기 두 그래픽 프로세서의 동기화 신호를 실질적으로 정렬하는 것을 포함하는, 컴퓨터 시스템.
  21. 제20항에 있어서,
    상기 동기화 신호는 수직 블랭킹 신호인, 컴퓨터 시스템.
  22. 제16항에 있어서,
    상기 제2 그래픽 프로세서를 구성하는 것은,
    필요한 경우 상기 제2 그래픽 프로세서를 파워업(power up)하는 것;
    상기 제2 그래픽 프로세서를 개시하는 것; 및
    상기 제2 그래픽 프로세서로부터 출력 신호를 생성하는 것을 포함하는, 컴퓨터 시스템.
  23. 제16항에 있어서,
    그래픽 프로세싱 부하의 레벨을 모니터링하도록 구성된 모니터링 메커니즘; 및
    상기 그래픽 프로세싱 부하의 레벨에 기초하여 상기 전환 요청을 생성하도록 구성된 생성 메커니즘
    을 더 포함하는 컴퓨터 시스템.
  24. 제23항에 있어서,
    상기 제1 그래픽 프로세서는 고전력 그래픽 프로세싱 유닛(GPU)이고, 상기 제2 그래픽 프로세서는 저전력 GPU이고;
    상기 그래픽 프로세싱 부하의 레벨이 낮을 때 전환 요청이 생성되는, 컴퓨터 시스템.
  25. 제16항에 있어서,
    상기 제1 그래픽 프로세서는 고전력 그래픽 프로세싱 유닛(GPU)이고, 상기 제2 그래픽 프로세서는 저전력 GPU이거나;
    상기 제1 그래픽 프로세서는 저전력 그래픽 프로세싱 유닛(GPU)이고, 상기 제2 그래픽 프로세서는 고전력 GPU인, 컴퓨터 시스템.
  26. 제24항에 있어서,
    상기 저전력 GPU는 시스템 칩에 통합되는, 컴퓨터 시스템.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020097001872A 2006-08-04 2007-06-14 그래픽 소스들 간에 전환하기 위한 방법 및 장치 KR101143750B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/499,167 2006-08-04
US11/499,167 US8681159B2 (en) 2006-08-04 2006-08-04 Method and apparatus for switching between graphics sources
PCT/US2007/014033 WO2008016424A1 (en) 2006-08-04 2007-06-14 Method and apparatus for switching between graphics sources

Publications (2)

Publication Number Publication Date
KR20090048441A KR20090048441A (ko) 2009-05-13
KR101143750B1 true KR101143750B1 (ko) 2012-05-14

Family

ID=38661529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097001872A KR101143750B1 (ko) 2006-08-04 2007-06-14 그래픽 소스들 간에 전환하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US8681159B2 (ko)
EP (2) EP2052315A1 (ko)
JP (1) JP5421104B2 (ko)
KR (1) KR101143750B1 (ko)
CN (1) CN101501624B (ko)
HK (1) HK1137526A1 (ko)
WO (1) WO2008016424A1 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496695B2 (en) 2005-09-29 2009-02-24 P.A. Semi, Inc. Unified DMA
US8199155B2 (en) * 2006-11-22 2012-06-12 Nvidia Corporation System, method, and computer program product for saving power in a multi-graphics processor environment
US11714476B2 (en) 2006-12-31 2023-08-01 Google Llc Apparatus and method for power management of a computing system
US9275430B2 (en) 2006-12-31 2016-03-01 Lucidlogix Technologies, Ltd. Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation
TW200928982A (en) * 2007-12-19 2009-07-01 Micro Star Int Co Ltd Host device and computer system for reducing power consumption in graphic cards
US8358314B2 (en) * 2008-02-08 2013-01-22 Apple Inc. Method for reducing framebuffer memory accesses
US20090248910A1 (en) * 2008-04-01 2009-10-01 Apple Inc. Central dma with arbitrary processing functions
US8386672B2 (en) * 2008-07-08 2013-02-26 Dell Products L.P. Systems, methods and media for disabling graphic processing units
JP4748188B2 (ja) * 2008-07-11 2011-08-17 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
US8041848B2 (en) 2008-08-04 2011-10-18 Apple Inc. Media processing method and device
US8610830B2 (en) * 2008-09-11 2013-12-17 Apple Inc. Video rotation method and device
US8356200B2 (en) 2008-09-26 2013-01-15 Apple Inc. Negotiation between multiple processing units for switch mitigation
US8181059B2 (en) 2008-09-26 2012-05-15 Apple Inc. Inter-processor communication channel including power-down functionality
US8300056B2 (en) * 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US9165493B2 (en) 2008-10-14 2015-10-20 Apple Inc. Color correction of electronic displays utilizing gain control
US9135889B2 (en) 2008-10-14 2015-09-15 Apple Inc. Color correction of electronic displays
US9063713B2 (en) * 2008-10-28 2015-06-23 Apple Inc. Graphics controllers with increased thermal management granularity
US9865233B2 (en) 2008-12-30 2018-01-09 Intel Corporation Hybrid graphics display power management
US8508538B2 (en) * 2008-12-31 2013-08-13 Apple Inc. Timing controller capable of switching between graphics processing units
US8207974B2 (en) * 2008-12-31 2012-06-26 Apple Inc. Switch for graphics processing units
US9542914B2 (en) 2008-12-31 2017-01-10 Apple Inc. Display system with improved graphics abilities while switching graphics processing units
US9075559B2 (en) * 2009-02-27 2015-07-07 Nvidia Corporation Multiple graphics processing unit system and method
US20100220101A1 (en) * 2009-02-27 2010-09-02 Nvidia Corporation Multiple graphics processing unit system and method
US8542240B2 (en) * 2009-03-31 2013-09-24 Intel Corporation Electronic device having switchable graphics processors
CN101887292A (zh) * 2009-05-12 2010-11-17 鸿富锦精密工业（深圳）有限公司 电脑主机板及其上的供电控制电路
US9336028B2 (en) 2009-06-25 2016-05-10 Apple Inc. Virtual graphics device driver
TWI405077B (zh) * 2009-08-14 2013-08-11 Via Tech Inc 可省電電腦系統、圖像處理模組及其省電方法
CN101661326B (zh) * 2009-08-25 2012-09-05 威盛电子股份有限公司 图像处理模块、可省电的计算机系统及其省电方法
US8370605B2 (en) * 2009-11-11 2013-02-05 Sunman Engineering, Inc. Computer architecture for a mobile communication platform
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8797334B2 (en) * 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8648868B2 (en) * 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US9128849B2 (en) 2010-04-13 2015-09-08 Apple Inc. Coherent memory scheme for heterogeneous processors
CN102243607B (zh) * 2010-05-14 2014-10-22 技嘉科技股份有限公司 绘图处理器超频工作性能的检分方法
US8730251B2 (en) * 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
EP2450786A1 (en) * 2010-11-03 2012-05-09 Giga-Byte Technology Co., Ltd. A detection switch system of a video operation module
CN102467361A (zh) * 2010-11-11 2012-05-23 技嘉科技股份有限公司 显示运算模组之侦测切换系统
US20120140121A1 (en) * 2010-12-01 2012-06-07 Giga-Byte Technology Co., Ltd. Detection switch system for video operation modules
US8692833B2 (en) * 2011-08-09 2014-04-08 Apple Inc. Low-power GPU states for reducing power consumption
KR101748587B1 (ko) * 2011-12-16 2017-06-19 인텔 코포레이션 외부 디스플레이-데이터 입력/출력 포트를 통해 그래픽 처리를 확장하는 방법, 장치 및 시스템
CN103593040B (zh) * 2012-08-17 2016-06-01 宏碁股份有限公司 电源管理系统及电源管理方法
US20140082307A1 (en) * 2012-09-17 2014-03-20 Mobileye Technologies Limited System and method to arbitrate access to memory
JP2014085861A (ja) * 2012-10-24 2014-05-12 Canon Inc 表示システム、端末装置、表示装置、表示システムの制御方法、端末装置の制御方法、及び、表示装置の制御方法
US9164134B2 (en) 2012-11-13 2015-10-20 Nvidia Corporation High-resolution phase detector
US9471091B2 (en) 2012-11-28 2016-10-18 Nvidia Corporation Periodic synchronizer using a reduced timing margin to generate a speculative synchronized output signal that is either validated or recalled
US9135672B2 (en) 2013-05-08 2015-09-15 Himax Technologies Limited Display system and data transmission method thereof
TWI493537B (zh) * 2013-06-05 2015-07-21 Himax Tech Ltd 顯示系統及其資料傳遞方法
TWI514358B (zh) * 2013-08-23 2015-12-21 Himax Tech Ltd 顯示系統及其資料傳遞方法
CN105446462B (zh) * 2014-06-27 2020-12-18 联想(北京)有限公司 一种显示方法、装置、电路及电子设备
CN104503783B (zh) 2014-12-11 2018-02-13 华为技术有限公司 一种呈现服务器硬件初始化程度的方法及服务器
KR102478018B1 (ko) * 2016-01-13 2022-12-16 삼성전자주식회사 콘텐트 표시 방법 및 이를 수행하는 전자 장치
TWI581247B (zh) * 2016-02-02 2017-05-01 奇景光電股份有限公司 顯示裝置及其控制方法
CN108572891B (zh) * 2017-03-10 2022-06-17 鸿富锦精密工业(武汉)有限公司 显卡连接提示电路
US10540318B2 (en) * 2017-04-09 2020-01-21 Intel Corporation Graphics processing integrated circuit package
US10224003B1 (en) * 2017-09-29 2019-03-05 Intel Corporation Switchable hybrid graphics
CN118051111A (zh) * 2019-11-28 2024-05-17 华为技术有限公司 一种高能效的显示处理方法及设备
KR102166644B1 (ko) * 2020-06-08 2020-10-16 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
US11763414B2 (en) * 2020-09-23 2023-09-19 Ati Technologies Ulc Glitchless GPU switching at a multiplexer
US12051390B2 (en) * 2020-12-15 2024-07-30 Intel Corporation Runtime switchable graphics with a smart multiplexer
US11699408B2 (en) 2020-12-22 2023-07-11 Ati Technologies Ulc Performing asynchronous memory clock changes on multi-display systems
CN114627825B (zh) * 2022-02-28 2023-09-29 海宁奕斯伟集成电路设计有限公司 显示控制方法、显示控制装置、控制装置及显示设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012749A1 (en) * 2003-07-15 2005-01-20 Nelson Gonzalez Multiple parallel processor computer graphics system
US20060007203A1 (en) * 2004-07-09 2006-01-12 Yu Chen Display processing switching construct utilized in information device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155595A (en) 1991-01-31 1992-10-13 Lsi Logic Corp. Genlock frequency generator
JPH05113785A (ja) 1991-10-23 1993-05-07 Fujitsu General Ltd 静止画再生装置
US5621431A (en) 1994-04-29 1997-04-15 Atari Games Corporation Animation system having variable video display rate
US6385267B1 (en) * 1998-12-22 2002-05-07 Microsoft Corporation System and method for locking disparate video formats
US6424320B1 (en) * 1999-06-15 2002-07-23 Ati International Srl Method and apparatus for rendering video
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
US6778187B1 (en) * 1999-12-27 2004-08-17 Oak Technology, Inc. Methods and devices to process graphics and/or video data
US7576748B2 (en) 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US6535208B1 (en) * 2000-09-05 2003-03-18 Ati International Srl Method and apparatus for locking a plurality of display synchronization signals
EP1189198A1 (en) * 2000-09-18 2002-03-20 Siemens Aktiengesellschaft A method and system for operating a unified memory and graphics controller combination
US7119815B1 (en) 2000-10-31 2006-10-10 Intel Corporation Analyzing alpha values for flicker filtering
US6807232B2 (en) 2000-12-21 2004-10-19 National Instruments Corporation System and method for multiplexing synchronous digital data streams
AU2002338475A1 (en) 2001-04-23 2002-11-05 Quantum 3D, Inc. System and method for synchronization of video display outputs from multiple pc graphics subsystems
US8730230B2 (en) * 2002-10-19 2014-05-20 Via Technologies, Inc. Continuous graphics display method for multiple display devices during the processor non-responding period
TW589880B (en) 2003-03-07 2004-06-01 Asustek Comp Inc Processing method and system for real-time video stream
US6911983B2 (en) 2003-03-12 2005-06-28 Nvidia Corporation Double-buffering of pixel data using copy-on-write semantics
US7483031B2 (en) 2003-04-17 2009-01-27 Nvidia Corporation Method for synchronizing graphics processing units
US7499044B2 (en) 2003-10-30 2009-03-03 Silicon Graphics, Inc. System for synchronizing display of images in a multi-display computer system
US6985152B2 (en) 2004-04-23 2006-01-10 Nvidia Corporation Point-to-point bus bridging without a bridge controller
JP2005316176A (ja) 2004-04-28 2005-11-10 Toshiba Corp 電子機器及び表示制御方法
US7634615B2 (en) 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US8446417B2 (en) 2004-06-25 2013-05-21 Nvidia Corporation Discrete graphics system unit for housing a GPU
GB2415852B (en) 2004-07-02 2010-07-14 Filmlight Ltd Method and apparatus for image processing
US8066515B2 (en) 2004-11-17 2011-11-29 Nvidia Corporation Multiple graphics adapter connection systems
US7576745B1 (en) * 2004-11-17 2009-08-18 Nvidia Corporation Connecting graphics adapters
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7613346B2 (en) * 2005-05-27 2009-11-03 Ati Technologies, Inc. Compositing in multiple video processing unit (VPU) systems
US20070139445A1 (en) 2005-12-16 2007-06-21 Intel Corporation Method and apparatus for displaying rotated images
US20080186319A1 (en) 2007-02-05 2008-08-07 D.S.P. Group Ltd. Dynamically activated frame buffer
JP5113785B2 (ja) 2009-02-27 2013-01-09 パナソニック株式会社 ドーム型カメラ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012749A1 (en) * 2003-07-15 2005-01-20 Nelson Gonzalez Multiple parallel processor computer graphics system
US20060007203A1 (en) * 2004-07-09 2006-01-12 Yu Chen Display processing switching construct utilized in information device

Also Published As

Publication number Publication date
EP2244181A3 (en) 2011-01-26
WO2008016424A1 (en) 2008-02-07
JP5421104B2 (ja) 2014-02-19
EP2052315A1 (en) 2009-04-29
CN101501624A (zh) 2009-08-05
US8681159B2 (en) 2014-03-25
CN101501624B (zh) 2014-04-23
HK1137526A1 (en) 2010-07-30
US20080030509A1 (en) 2008-02-07
KR20090048441A (ko) 2009-05-13
JP2009545770A (ja) 2009-12-24
EP2244181A2 (en) 2010-10-27

Similar Documents

Publication Publication Date Title
KR101143750B1 (ko) 그래픽 소스들 간에 전환하기 위한 방법 및 장치
KR101207117B1 (ko) 전력 관리 및/또는 보안을 용이하게 하는 그래픽 소스들 간의 전환
US9336560B2 (en) Facilitating efficient switching between graphics-processing units
US7657775B1 (en) Dynamic memory clock adjustments
TW525051B (en) A method and apparatus to power up an integrated device from a low power state
US20120092351A1 (en) Facilitating atomic switching of graphics-processing units
US10019971B2 (en) Switching video streams for a display without a visible interruption
CN110277069B (zh) 一种电视屏幕背光控制方法、装置及电视
US20110133793A1 (en) Clock divider with seamless clock frequency change
JPH11202842A (ja) 液晶ディスプレイ装置
JP4200969B2 (ja) 半導体装置及び電子機器
JP2000066654A (ja) ビデオコントローラ及びその消費電力制御回路
US11893925B2 (en) Always-on display signal generator
JP2008158811A (ja) 情報処理装置および情報処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8