CN101501624A - 用于在图形源之间进行切换的方法和装置 - Google Patents

用于在图形源之间进行切换的方法和装置 Download PDF

Info

Publication number
CN101501624A
CN101501624A CNA2007800290055A CN200780029005A CN101501624A CN 101501624 A CN101501624 A CN 101501624A CN A2007800290055 A CNA2007800290055 A CN A2007800290055A CN 200780029005 A CN200780029005 A CN 200780029005A CN 101501624 A CN101501624 A CN 101501624A
Authority
CN
China
Prior art keywords
process unit
graph processor
graphic process
display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800290055A
Other languages
English (en)
Other versions
CN101501624B (zh
Inventor
D·G·康罗伊
M·F·卡波特
W·C·阿塞思
B·D·霍华德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN101501624A publication Critical patent/CN101501624A/zh
Application granted granted Critical
Publication of CN101501624B publication Critical patent/CN101501624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens

Abstract

本发明的一个实施例提供了一种从第一图形处理器切换到第二图形处理器以驱动显示器的系统。在操作期间，系统接收对于将驱动显示器的信号源从第一图形处理器切换到第二图形处理器的请求。响应于该请求，系统首先配置第二图形处理器，使得第二图形处理器准备好驱动显示器。然后，系统将驱动显示器的信号源从第一图形处理器切换到第二图形处理器，从而使第二图形处理器驱动显示器。

Description

用于在图形源之间进行切换的方法和装置
技术领域
本申请涉及用于在计算机系统中的图形源(graphics source)之间进行切换的技术。更具体地，本发明涉及用于通过在计算机系统中的图形源之间进行切换来减小功率的方法和装置。
背景技术
计算机技术的迅速发展使得对有时多达万亿字节的数据集每秒执行上万亿次的计算操作成为可能。这些进展可大大归功于集成电路的大小和复杂度的指数增长。不幸的是，集成电路的大小和复杂度的增长伴随有其功耗的类似增长。
同时，宽带无线网络的迅速流行产生了对便携式计算机系统的强劲需求。不幸的是，由于便携式计算机系统可获得的电池电能有限，所以便携式计算机系统通常具有严格的功率限制。这些发展产生了对于节省功率的技术和系统的强烈需求。
3D图形技术的发展已经使得大部分现代计算机系统使用专用图形处理器(有时被称为图形处理单元(GPU))来驱动图形显示设备。不幸的是，当前的GPU要消耗大量功率，这严重地缩短了便携式计算机系统的电池寿命，并且还导致了散热问题。
在图形显示操作期间，经常只需要非常少的图形处理，例如当用户在显示器上阅读文档时。不幸的是，现有技术中的图形处理器不能切换到充分低功率模式中，以便在这些“低活动”时间段期间节省足够的功率。
在这样的“低活动”时间段期间节省功率的一个解决方案是将显示器从大功率图形源(例如高性能GPU)切换到低功率图形源(例如低性能GPU)。理想地，该切换操作对于用户而言应该是感觉不到的，从而系统可在图形处理要求变化时、或在系统对限制功耗的需要变化时在不同图形源之间无缝地来回切换。
一种现有技术提供了一种机械开关，其允许用户在低性能图形源和高性能图形源之间进行切换。但是，这种强制作用(brute-force)技术要求用户在每次用户从一个图形源切换到另一图形源时都彻底重新初始化计算机系统。在许多情况下，为了从一个图形源切换到另一图形源而要求用户重新初始化计算机系统是不可接受的。初始化过程是可在计算机上执行的最具破坏性的操作之一。通常，用户不得不在重新初始化计算机之前保存其所有工作，这会花费相当多的时间来完成。而且，用户必须首先决定他们的图形处理需求在最近的将来将是高还是低，然后等待系统重新初始化，并且如果需求改变，则然后还要愿意等待另一次重新初始化。
因此，需要一种有助于在不同图形源之间进行迅速和/或无缝切换的方法和装置。
发明内容
本发明的一个实施例提供了一种系统，该系统从第一图形处理器切换到第二图形处理器以驱动显示器。在操作期间，该系统接收对于将驱动显示器的信号源从第一图形处理器切换到第二图形处理器的请求。相应于该请求，系统首先配置第二图形处理器，使得第二图形处理器准备好驱动显示器。接下来，系统将驱动显示器的信号源从第一图形处理器切换到第二图形处理器，从而使第二图形处理器驱动显示器。
在该实施例的一个变型中，第一图形处理器的输出显示信号被耦接到选择设备的第一组输入端，而第二图形处理器的输出显示信号被耦接到选择设备的第二组输入端。选择设备的输出端被耦接到显示器的输入端，并且在将驱动显示器的信号源从第一图形处理器切换到第二图形处理器之前，第一组输入端被耦接到选择设备的输出端。从第一图形处理器切换到第二图形处理器包括：将第一组输入端从选择设备的输出端去耦接，以及将第二组输入端耦接到选择设备的输出端。
在该实施例的另一变型中，在将驱动显示器的信号源从第一图形处理器切换到第二图形处理器之前，系统使第一图形处理器的输出显示信号和第二图形处理器的输出显示信号基本同步，从而有助于无缝切换过程，其中无缝切换过程不干扰显示器上的图形输出。
在该实施例的又一变型中，系统通过以下步骤使输出显示信号基本同步：(1)使第一图形处理器的定时信号和第二图形处理器的定时信号基本同步；以及(2)使第一图形处理器的数据信号和第二图形处理器的数据信号基本同步。
在该实施例的再一变型中，系统通过使两个图形处理器的同步信号基本对准，而使输出显示信号基本同步。
在该实施例的另外一个变型中，同步信号是显示消隐信号。
在该实施例的另外一个变型中，显示消隐信号是垂直消隐信号。
在该实施例的另外一个变型中，切换发生在与显示消隐信号相关联的消隐间隔期间。
在该实施例的另外一个变型中，消隐间隔是垂直消隐间隔。
在该实施例的另外一个变型中，选择设备可包括复用器或者线或(wired-OR)逻辑电路。
在该实施例的一个变型中，系统通过以下步骤来配置第二图形处理器：(1)在必要时给第二图形处理器加电；(2)初始化第二图形处理器；以及(3)从第二图形处理器生成输出信号。
在该实施例的一个变型中，在接收切换请求之前，系统监视图形处理负载的水平。系统然后基于图形处理负载的水平而生成切换请求。
在该实施例的另一变型中，第一图形处理器是大功率图形处理单元(GPU)，第二图形处理器是低功率GPU。在这种情况中，当图形处理负载的水平低时，生成切换请求。
在该实施例的另一变型中，第一图形处理器是低功率图形处理单元(GPU)，第二图形处理器是大功率GPU。在这种情况中，当图形处理负载的水平高时生成切换请求。
在该实施例的另一变型中，低功率GPU与系统芯片之一集成。
在该实施例的一个变型中，系统在切换之后将第一图形处理器断电。
在该实施例的另一变型中，通过使用一个或多个锁相环(PLL)来使输出显示信号基本同步。
在该实施例的一个变型中，从第一图形处理器切换到第二图形处理器包括：利用第一图形处理器使显示器渐隐。
在该实施例的一个变型中，系统通过以下步骤来利用第二图形处理器驱动显示器：(1)在必要时初始化显示器；(2)刷新(redrawing)显示器；以及(3)使显示器渐显。
附图说明
图1说明根据本发明一个实施例的计算机系统。
图2说明根据本发明一个实施例的可在不同图形源之间切换以驱动同一显示器的计算机系统。
图3示出一个流程图，其说明根据本发明一个实施例的从第一图形源切换到第二图形源以驱动显示器的过程。
图4示出一个流程图，其说明根据本发明一个实施例的在不使输出显示信号同步的情况下从第一图形源切换到第二图形源的过程。
图5A说明根据本发明一个实施例的由图形源所生成的单个垂直消隐间隔(VBI：vertical blanking interval)和相应的垂直同步(V-sync)脉冲。
图5B说明根据本发明一个实施例的由两个图形源所生成的两个重叠的VBI。
图6A示出根据本发明一个实施例的用于在两个图形源之间使定时信号(timing signal)同步的一种技术的示意图。
图6B示出根据本发明一个实施例的用于在两个图形源之间使定时信号同步的另一技术的适意图。
图7说明根据本发明一个实施例的包括两个图形源的计算机系统。
具体实施方式
以下描述被给出以使得本领域任何技术人员能够实现和使用本发明，并且以下描述在特定应用及其要求的背景下被给出。所公开的实施例的各种修改对于本领域技术人员而言是明显的，并且这里所定义的一般性原理可被应用于其他实施例和应用而不背离本发明的精神和范围。因此，本发明不限于所示的实施例，而是符合与权利要求一致的最宽范围。
在详细说明中所描述的数据结构和代码通常被存储在计算机可读存储介质上，计算机可读存储介质可以是能够存储代码和/或数据以供计算机系统使用的任何设备或介质。这包括但不限于：易失性存储器、非易失性存储器、诸如磁盘驱动器、磁带、CD(光盘)、DVD(数字通用盘或数字视频盘)之类的磁和光存储设备、或其他能够存储计算机可读媒体的已知或待开发的介质。
计算机系统
图1示出了根据本发明一个实施例的计算机系统100。如图1所示，计算机系统100包括处理器102，其通过桥接器104被耦接到存储器子系统106、外围总线108、并耦接到图形处理器110。桥接器104可包括任何类型的核心逻辑单元(core logic unit)、桥芯片(bridge chip)、或一般用于将计算机系统100内的组件耦接到一起的芯片组。在本发明的一个实施例中，桥接器104是北桥(northbridge)芯片。处理器102可包括任何类型的处理器，包括但不限于微处理器、数字信号处理器、设备控制器、或设备内的计算引擎。
应当认识到，计算机系统100的一个或多个组件可被远程地放置并经由网络访问。
处理器102通过桥接器104与存储器子系统106通信。存储器子系统106可包括多个组件，包括一个或多个可由处理器102高速存取的存储器芯片。
处理器102还通过桥接器104和外围总线108与存储设备112通信。存储设备112可包括任何类型的可被耦接到计算机系统的非易失性存储设备。这包括但不限于磁、光和磁光存储设备，以及基于闪存和/或电池备用存储器(battery-backed up memory)的存储设备。
处理器102还通过桥接器104与图形处理器110通信。图形处理器110是为显示器114提供信号源并驱动显示器114的专用(specialized)图形呈现(rendering)设备。显示器114可包括任何类型的可向用户展示(present)可视格式(包括图像和文本)的信息的显示设备。这包括但不限于阴极射线管(CRT)显示器、发光二极管(LED)显示器、液晶显示器(LCD)、有机LED(OLED)显示器、表面传导电子发射显示器(SED：surface-conduction electron-emitter displays)或电子纸(electronic paper)。
图形处理器110以高性能执行2D和3D呈现操作，诸如明暗分布(lighting)、浓淡处理(shading)、变换(transforming)。为了实现高性能，图形处理器110可以使用专用视频存储器(video memory)来存储帧缓冲区、纹理、顶点数组(vertex array)和/或显示列表。
桥接器104还包括嵌入式图形处理器118。嵌入式图形处理器118通常被构造用于适中性能图形处理的目的，并且因此消耗的功率比图形处理器110少很多。注意，在图1中，嵌入式图形处理器118不直接被耦接，并且不驱动显示器114。
注意，虽然在图1所示计算机系统100的背景中描述了本发明，但是本发明可以一般地在任何类型的支持不止一个图形处理器的计算设备上工作。因此，本发明不限于图1所示的计算机系统100。
图形源之间的选择性切换
图2示出了根据本发明一个实施例的可在不同图形源之间切换以驱动同一显示器的计算机系统200。注意，在图2中，两个图形源：图形处理器210和嵌入式图形处理器218中每一个都可以独立地驱动显示器214。但是，通过可以在这两个图形源之间进行选择的选择设备220确定在给定时刻活动地(actively)驱动显示器214的图形源。特别地，计算机系统200可以使用选择设备220来基于其当前操作情形选择图形源。
更特别地，来自图形处理器210的输出显示信号222和来自嵌入式图形处理器218的输出显示信号224都被耦接到2到1复用器(MUX)220的输入端。MUX 220的输出被源选择(信号)226控制，该源选择(信号)226确定这两个图形源中哪一个应该驱动显示器214。在该实施例中，源选择(信号)226是桥芯片204的输出，桥芯片204包括用于生成源选择(信号)226的特定逻辑电路。注意，源选择(信号)226也可以由除了桥204之外的逻辑块生成。
来自所选择的图形源的输出显示信号然后被耦接到显示器214的输入端，并活动地驱动显示器214。虽然选择设备被显示为复用器，但是其也可以包括其他任何类型的选择设备，诸如简单的线或逻辑电路。
在本发明的一个实施例中，图形处理器210和嵌入式图形处理器218可以通过路径228协作，使得它们可以将它们的输出显示信号同步。因为输出显示信号可以包括定时信号和数据信号二者，所以将输出显示信号同步可以包括将各自的定时信号和各自的数据信号同步。注意，可以利用有助于将两个图形源同步的硬件和/或软件来实现路径228。
在本发明的一个实施例中，图形处理器210是高性能图形处理器单元(GPU)，其消耗大量功率，而嵌入式图形处理器218是低性能GPU，其消耗较少量的功率。在该实施例中，当图形处理负载(graphicsprocessing load)轻时，系统将图形源从图形处理器210切换到嵌入式图形处理器218来驱动显示器214，然后将图形处理器210完全断电，从而节省功率。另一方面，当图形处理负载再次变得重时，系统将图形源从嵌入式图形处理器218切换回图形处理器210。
注意，虽然已经在图2所示的在独立图形处理器和集成图形处理器之间的上下文中描述了图形处理器之间的切换，但是本发明可以一般地用于包括两个或更多图形处理器的计算机系统，其中每个图形处理器可以在被适当配置时独立地驱动显示器。而且，这些多个图形处理器可以具有不同的运行特性，包括不同的功耗水平。此外，这多个图形处理器中每一个都可以或者是独立的图形处理器或者是芯片内的集成图形处理器。因此，本发明不限于图2所示的计算机系统200。
注意，上述在不同图形源之间的切换技术不要求将计算机系统关机或者对计算机系统重新初始化。因此，与要求重新初始化的情况相比，切换过程需要的时间明显更少。因此，本发明允许快速和频繁地在图形处理器之间进行切换。
图3示出了一个流程图，其说明了根据本发明一个实施例的从第一图形源切换到第二图形源以驱动显示器的过程。
在操作过程中，系统首先接收对于将用于显示器的信号源从当前正活动地驱动显示器的第一图形处理器切换到处于非活动状态中的第二图形处理器的请求(步骤302)。
切换请求可以由知道图形处理负载水平的用户生成。或者，切换请求可以由系统在内部生成。
在本发明的一个实施例中，系统软件持续地监视图形处理负载的水平。更特别地，系统可以基于与图形处理器相关联的图形命令队列中的状态确定图形处理负载的水平。例如，如果命令队列大部分是空的，则系统认为是低图形处理负载。另一方面，如果命令队列大部分是满的，则系统认为是高图形处理负载。
接下来，基于图形处理负载的水平，系统软件选择两个图形处理器之一，并且如果非活动的图形处理器被选择，则然后生成切换请求。
例如，如果第一图形处理器是消耗大功率的高性能GPU，则当系统软件检测到图形处理负载水平的显著降低时，系统软件可以发出切换请求给第二图形处理器，其中第二图形处理器具有较低的性能，但是也消耗小得多的功率。另一方面，如果第一图形处理器是低性能且小功率的GPU，则系统可以在系统软件检测到图形处理负载水平明显增加的情况下发出切换请求到高性能且大功率的GPU。
注意，与人为发起的请求相比，使用系统软件来监视图形处理负载和自动发出切换请求明显更快，并且具有可能更高的能量效率。此外，使用系统软件可以使得用户不必进行监视工作。
接下来，响应于切换请求，系统配置第二图形处理器准备驱动显示器(步骤304)。在本发明的一个实施例中，配置第二图形处理器可以包括以下步骤中的一个或多个：(1)如果该处理器当前断电，则对该处理器加电；(2)对该图形处理器进行初始化；和(3)生成输出信号准备对显示器加电。
系统然后将驱动显示器的信号源从第一图形处理器切换到第二图形处理器，这导致第二图形处理器驱动显示器(步骤306)。在本发明的一个实施例中，切换包括使用选择设备，诸如图2中的MUX220，其中选择设备将第一图形处理器去耦接，并将第二图形处理器耦接到显示器。在切换操作期间，可以使用不同的定时控制(timingcontrol)，这将在下面更详细地描述。一般地，获得更平滑的切换转换要求更精确的定时控制，因此通常要求更复杂的切换控制机制。
一旦第二图形处理器从第一图形处理器接管(take over)，则系统可以将第一图形处理器断电以节省功率。注意，上述切换过程不需要对整个系统重新初始化才生效。
注意，虽然已经基于图形处理负载描述了切换，但是切换请求也可以基于功率情形(例如系统当前是利用电池还是外部电源运行，或者电池电量是否低)、基于对减少系统散热的需要、基于用户偏好、或基于在两个图形处理器之间不同的任何特征或能力而被生成。
切换期间的定时
在不同图形处理器之间切换以驱动同一显示设备要求图形处理器之间一定程度的协作，以确保基本上无缝的转换。以下通过基于在输出显示信号中是否包含同步区分切换期间的不同定时技术来讨论切换期间的不同定时技术。
没有同步的切换
图4示出了一个流程图，其说明根据本发明一个实施例的在不对输出显示信号进行同步的情况下从第一图形源切换到第二图形源的过程。
在操作期间，第一图形处理器是显示器渐隐(fade-out)(步骤402)。注意，这可以以多种方式实现，包括但不限于在屏幕上显示黑色或其他颜色、关闭背光(backlight)、或将整个显示器断电。
然后，系统将驱动显示器的信号源从第一图形处理器切换到已经被配置为驱动该显示器的第二图形处理器(步骤404)。更特别地，切换包括将第一图形处理器的输出信号从显示器的输入端去耦接、和将第二图形处理器的输出信号耦接到显示器的输入端。
一完成切换，第二图形处理器然后就在必要时对显示器初始化(步骤406)。然后，第二图形处理器刷新(redraw)显示器屏幕，并随后渐显(fade-in)显示器屏幕(步骤408)。
在该实施例中，不需要两个图形源相互同步。因此，第二信号源不必被配置为在进行切换之前刷新显示器。此外，第一信号源可以在执行切换之前被关断(例如通过渐隐操作)。
注意，没有同步的切换很简单，但是可能导致用户注意到该切换。但是，如果切换可以在一转眼的工夫内完成，则用户可能甚至没有注意到切换。或者，如果切换进行的更慢，则可以通过使用适当的视觉效果，诸如在改变显示分辨率时所使用的渐隐/渐显效果来减小视觉干扰。一般地，可以通过在转换期间使显示器渐隐而隐藏将显示器从一组显示信号切换到非同步的另一组显示信号的任何不期望的视觉效果。
具有同步的切换
在切换之前将输出信号同步有助于不干扰显示器上图形输出的更平滑的、更不易察觉的、或甚至无缝的切换过程。但是，同步要求第二图形源在切换之前开始生成输出信号准备驱动显示器，从而来自两个图形源的输出显示信号可以被同步。
在本发明的一个实施例，可以通过匹配嵌在输出信号中的定时信息来实现对来自两个图形源的输出信号的同步。这样的定时信息可以包括但不限于水平同步(H-sync)脉冲、垂直同步(V-sync)脉冲、水平消隐信号和垂直消隐信号。特别地，V-sync脉冲通过指示何时开始扫描新的数据帧而控制显示器上的图像刷新。典型地，V-sync脉冲在两个连续的图像帧之间的短时间间隔内发生，这个短时间间隔被称为垂直消隐间隔(VBI)，在该间隔期间，屏幕上的显示被保持为恒定状态，以用于各种内务处理(housekeeping)的目的。图5A示出了根据本发明一个实施例由图形源所生成的单个VBI 502和相应的V-sync脉冲504。注意，V-sync脉冲504落入VBI 502内。
在该实施例中，计算机系统知道何时在第一图形源中发生V-sync脉冲，并且调节第二图形源的定时序列，直到其V-sync脉冲与第一图形源对准。在一个实施例中，将来自两个图形源的V-sync脉冲对准包括使用软件或硬件来使第二图形源的定时序列与第一图形源一致。在该对准期间，第一图形源继续驱动显示器。当在两个源之间V-sync脉冲充分对准时，可以在下一个VBI期间执行切换。
图5B示出了根据本发明一个实施例的由两个图形源生成的两个重叠的VBI：VBI 506和VBI 508。注意，切换发生在两个VBI的重叠时间段510内。还注意，如果切换过程能够在重叠时间段510内完成，则切换过程对于用户而言可以是看不见的。此外，两个图形源之间的基本上同步有助于两个图形源立即开始驱动显示器，使得在用户看来好象显示没有改变。
但是，切换过程可能需要比一个VBI更长的时间来完成，或者占据几个帧时间(frame time)来解决(resolve)。在这种情况下，系统可以通过完全消隐或渐隐屏幕来隐藏切换效果。
在本发明的另一实施例中，不是使第二图形源与第一图形源对准，相反，系统可以允许第二图形源的V-sync信号相对于第一图形源偏离。定时信号中这样的偏离可以是由于一个或多个定时差异(timingdifference)而产生。例如，偏离可以是由两个图形处理器的时钟频率的微小差别而导致的。或者，偏离可以是由对两个图形处理器编程用于以略微不同的显示帧速率操作而导致的。
在这个同步实施例中，系统可以监视两个V-sync信号，并检测来自两个源的两个V-sync信号何时相互重叠，其中监视可以以软件或硬件执行。当重叠时，系统可以在这两个信号相互偏离之前从一个图形源切换到另一个图形源。
具有基于硬件的同步的切换
在本发明的一个实施例中，可以利用附加的硬件将图形源之一与另一图形源同步，使得这两个图形源的显示输出定时可以准确地对准。然后可以在下一个VBI期间进行切换，使得切换对于用户而言是不被察觉的。在该实施例中，通过引入附加的硬件来调节第二图形源的显示定时发生器的相位和频率以将显示输出定时与第一图形源的显示输出定时对准，可以实现更平滑的切换。
图6A示出了根据本发明一个实施例的用于在两个图形源之间同步定时信号的技术的示意图。如图6A所示，两个图形源A和B分别包括定时发生器602和定时发生器604。定时发生器602为图形源A在输出V-SYNC 606中产生V-sync脉冲，并在输出VBI 608中产生垂直消隐间隔，而定时发生器604为图形源B在输出V-SYNC 610中产生V-sync脉冲，并在输出VBI 612中产生垂直消隐间隔。
图形源A和B还分别使用锁相环(PLL)614和PLL 616，以提供用于定时发生器602和604的频率基准。更特别地，PLL 614和PLL 616从左边接收基准频率输入 618和 620，并生成基准频率输出
Figure A200780029005D00203
 622和 624作为定时发生器602和604的输入。对于PLL和相关部件的功能的详细解释可以在介绍PLL的大量参考资料中获得(参见Floyd M.Gardner，“Charge-Pump Phase-Lock Loops”，IEEETransactions on Communications，Vol.28，No.11，1980年11月)。
为了频率同步的目的，PLL 614包括除法器MA 626和除法器NA628。类似地，PLL 616包括除法器MB 630和除法器NB 632。PLL 614和PLL 616的输出在相位锁定时分别生成输出频率 f OUT A = f REF A × ( M A / N A ) 和 f OUT B = f REF B × ( M B / N B ) .
在本发明的一个实施例中，频率标量值(scalar value)MA、MB、NA、NB是可编程的，并且被存储在可编程的寄存器中。特别地，标量MA、MB、NA、NB被耦接并且可通过控制器634编程，其中控制器634可以以软件或硬件被实现为微控制器或有限状态机。控制器634接收切换请求输入REQSW 636，并且还接收来自图形源A的时钟信号V-SYNCA 606和VBIA 608以及来自图形源B的V-SYNCB 610和VBIB612。控制器634然后测量两个图形源的V-sync信号或VBI信号之间的相位差。通过利用所测得的相位差作为反馈信号，控制器634然后可以通过同步地改变相关PLL中的M和N值而相对于另一图形源调节来自一个图形源的V-sync和VBI的相位。
利用反馈回路，控制器634继续测量和调节相位差。当控制器634确定相位差在预定界限(bound)内时，其然后生成切换使能(信号)OK2SWITCH 638。在本发明的一个实施例中，OK2SWITCH 638被耦接到图2中的源选择(信号)204，源选择(信号)204使得MUX 220能够交换(flip)源。
注意，以上描述允许改变活动的图形源和非活动的图形源二者中的时钟。特别地，如果PLL标量值被改变与活动地驱动显示器的源相关联，则可能期望缓慢平滑地调节相关联的频率。还注意，不需要获得精确的时钟对准来允许切换。在一个实施例中，控制器634可以被配置为将VBI对准，以获得刚好足够的重叠，使得切换操作不导致可见的人为缺陷。当控制器检测到存在充分的重叠时，其认为OK2SWITCH信号完成同步。
图6B示出了根据本发明一个实施例的用于在两个图形源之间同步定时信号的另一技术的示意图。
在该实施例中，一个PLL 640被用于在图形源A和B之间同步定时信号。注意，不存在如图6A中那样由控制器对PLL的直接控制。相反，PLL 640与定时发生器之一形成闭环。
如图6B所示，定时发生器602和604分别接收基准频率输入fREF_A 642和fREF_B 644。来自定时发生器602和604的四个输出：V-SYNCA606、VBIA 608、V-SYNCB 610和VBIB 612被耦接到四到二复用器MUX646，该复用器646可以选择V-SYNCA 606和V-SYNCB 610或者选择、VBIA 608和VBIB 612到其输出端。MUX 646的输出端然后被耦接到PLL 640的相位检测器的输入端。注意，在该实施例中，V-sync信号或VBI信号可以被用于对准。
然后，来自PLL 640的VCO输出被耦接，并用作定时发生器之一的输入基准频率，并且从而与该定时发生器形成闭环。更特别地，来自PLL 640的输出首先被耦接到两个复用器MUX 648和MUX 650的输入端，这两个复用器MUX 648和MUX 650还分别接收外部时钟信号EXTCLK_A 652和EXTCLK_B 654作为输入。MUX 648和MUX 650的输出由控制器656控制，控制器656选择外部时钟源或PLL输出作为相应定时发生器的基准频率输入。注意，控制器656接收来自PLL 640的相位检测器的输入，并基于输入检测PLL 640是否已经被锁定。
在操作期间，假设图形源A正活动地驱动显示器。同时，PLL 640的VCO输出被选择作为图形源B的定时发生器604的基准频率fREF_B 644。因此，PLL 640和定时发生器604形成闭环，其有利于来自两个定时发生器的被选择的定时信号(V-sync或VBI)同步。当控制器656检测到PLL 640已经被相位锁定时，其然后在下一个消隐间隔期间将驱动显示器的图形源从图形源A切换到图形源B。更特别地，在接下来的消隐间隔中，控制器656将来自PLL 640的fREF_B输入切换到外部时钟源EXTCLK_B 654。在切换之后，PLL 640然后可以被用于将图形源A锁定到现在活动地驱动显示器的图形源B。
没有切换地选择图形处理器
在本发明的一个实施例中，不是在两个图形处理器之间切换以驱动同一显示设备，相反，低性能小功率的图形处理器始终驱动显示器。在该实施例中，当要求附加的图形性能时，高性能处理器接管图形处理负载，从而将其显示图像呈递到由低性能处理器所使用的相同帧缓冲区中。当系统正以这种方式工作时，低性能处理器完全作为显示输出设备，即将图像数据从帧缓冲区转移到显示器，而高性能设备执行所有图形处理。当要求较低性能时，低性能设备重新接管图形处理任务，并且高性能设备因此可以被断电。
图7示出了根据本发明一个实施例的包括两个图形源的计算机系统700。注意，低性能小功率图形处理器712被直接耦接到显示器714，并总是驱动显示器714。另一方面，高性能大功率图形处理器716被藕节到图形处理器712，并通常在其不使用时被断电。
当需要附加的图形处理能力时，系统对图形处理器716加电，以提供附加的图形呈现能力。但是，不是将图形呈递到其自己的帧缓冲区中，相反，图形处理器716将图像直接呈递到图形处理器712的帧缓冲区中，图形处理器712负责通过连续地刷新显示器而在显示器714上显示图形。
注意，因为显示器总是由同一图形处理器驱动，所以在该方法中，不需要切换硬件，并且没有硬件切换转换效果要相对于用户隐藏。
仅仅为了示例和说明的目的提供了以上对本发明实施例的描述。这些描述不是排他性地，也不是要将本发明限制到所公开的形式。因此，本领域技术人员将会想到很多修改和变形。而且，以上公开不是要限制本发明。本发明的范围由所附权利要求书限定。

Claims (35)

1.一种用于从第一图形处理器切换到第二图形处理器以驱动显示器的方法，包括：
接收对于将驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器的请求；以及
响应于所述请求，
配置所述第二图形处理器，使得所述第二图形处理器准备好驱动所述显示器；
将所述驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器，从而使所述第二图形处理器驱动所述显示器。
2.如权利要求1所述的方法，
其中所述第一图形处理器的输出显示信号被耦接到选择设备的第一组输入端；
其中所述第二图形处理器的输出显示信号被耦接到所述选择设备的第二组输入端；
其中所述选择设备的输出端被耦接到所述显示器的输入端；
其中在将所述驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器之前，所述第一组输入端被耦接到所述选择设备的输出端；并且
其中将所述驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器包括：
将所述第一组输入端从所述选择设备的输出端去耦接；
以及
将所述第二组输入端耦接到所述选择设备的输出端。
3.如权利要求2所述的方法，其中在从所述第一图形处理器切换到所述第二图形处理器之前，所述方法还包括：
使所述第一图形处理器的输出显示信号和所述第二图形处理器的输出显示信号基本同步，从而有助于无缝切换过程，其中所述无缝切换过程不干扰所述显示器上的图形输出。
4.如权利要求3所述的方法，其中使所述输出显示信号基本同步包括：
使所述第一图形处理器的定时信号和所述第二图形处理器的定时信号基本同步；以及
使所述第一图形处理器的数据信号和所述第二图形处理器的数据信号基本同步。
5.如权利要求3所述的方法，其中使所述输出显示信号基本同步包括：使所述两个图形处理器的同步信号基本对准。
6.如权利要求5所述的方法，其中所述同步信号是显示消隐信号。
7.如权利要求6所述的方法，其中所述显示消隐信号是垂直消隐信号。
8.如权利要求6所述的方法，其中所述切换发生在与所述显示消隐信号相关联的消隐间隔期间。
9.如权利要求8所述的方法，其中所述消隐间隔是垂直消隐间隔。
10.如权利要求2所述的方法，其中所述选择设备可包括：
复用器；或
线或逻辑电路。
11.如权利要求1所述的方法，其中配置所述第二图形处理器包括：
在必要时给所述第二图形处理器加电；
初始化所述第二图形处理器；以及
从所述第二图形处理器生成输出信号。
12.如权利要求1所述的方法，其中在接收所述切换请求之前，所述方法还包括：
监视图形处理负载的水平；以及
基于所述图形处理负载的水平生成所述切换请求。
13.如权利要求12所述的方法，
其中所述第一图形处理器是大功率图形处理单元(GPU)，所述第二图形处理器是低功率图形处理单元；并且
其中当所述图形处理负载的水平低时，生成切换请求。
14.如权利要求12所述的方法，
其中所述第一图形处理器是低功率图形处理单元(GPU)，所述第二图形处理器是大功率图形处理单元；并且
其中当所述图形处理负载的水平高时生成切换请求。
15.如权利要求13所述的方法，其中所述低功率图形处理单元与系统芯片之一集成。
16.如权利要求1所述的方法，其中所述方法还包括：在所述切换之后，将所述第一图形处理器断电。
17.如权利要求3所述的方法，其中使所述输出显示信号基本同步包括：使用一个或多个锁相环(PLL)。
18.如权利要求1所述的方法，其中从所述第一图形处理器切换到所述第二图形处理器包括：利用所述第一图形处理器使所述显示器渐隐。
19.如权利要求1所述的方法，其中用所述第二图形处理器驱动所述显示器包括：
在必要时初始化所述显示器；
刷新所述显示器；以及
使所述显示器渐显。
20.一种存储指令的计算机可读存储介质，其中所述指令在由计算机执行时使所述计算机执行用于从第一图形处理器切换到第二图形处理器以驱动显示器的方法，所述方法包括：
接收对于将驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器的请求；以及
响应于所述请求，
配置所述第二图形处理器，使得所述第二图形处理器准备好驱动所述显示器；
将所述驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器，从而使所述第二图形处理器驱动所述显示器。
21.一种计算机系统，用于从第一图形处理器切换到第二图形处理器以驱动显示器，所述计算机系统包括：
处理器；
存储器；
第一图形处理器；
第二图形处理器，其中所述第一图形处理器和所述第二图形处理器具有不同的工作特性；
耦接到所述第一图形处理器和所述第二图形处理器的切换装置；
耦接到所述切换装置的显示器，其中所述切换装置被配置成在给定时刻将所述两个图形处理器之一耦接到所述显示器，并且其中所述显示器最初被耦接到所述第一图形处理器；
接收装置，被配置成接收对于将驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器的请求；
配置装置，被配置成配置所述第二图形处理器，使得所述第二图形处理器准备好驱动所述显示器；以及
其中所述切换装置被配置成将所述驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器，从而使所述第二图形处理器驱动所述显示器。
22.如权利要求21所述的计算机系统，
其中所述第一图形处理器的输出显示信号被耦接到选择设备的第一组输入端；
其中所述第二图形处理器的输出显示信号被耦接到所述选择设备的第二组输入端；
其中所述选择设备的输出端被耦接到所述显示器的输入端；
其中在将所述驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器之前，所述第一组输入端被耦接到所述选择设备的输出端；并且
其中将所述驱动所述显示器的信号源从所述第一图形处理器切换到所述第二图形处理器包括：
将所述第一组输入端从所述选择设备的输出端去耦接；
以及
将所述第二组输入端耦接到所述选择设备的输出端。
23.如权利要求21所述的计算机系统，还包括同步装置，所述同步装置被配置成：使所述第一图形处理器的输出显示信号和所述第二图形处理器的输出显示信号基本同步，从而有助于无缝切换过程，其中所述无缝切换过程不干扰所述显示器上的图形输出。
24.如权利要求23所述的计算机系统，其中所述同步装置被配置成使用一个或多个锁相环(PLL)来使所述输出显示信号基本同步。
25.如权利要求23所述的计算机系统，其中使所述输出显示信号基本同步包括：
使所述第一图形处理器的定时信号和所述第二图形处理器的定时信号基本同步；以及
使所述第一图形处理器的数据信号和所述第二图形处理器的数据信号基本同步。
26.如权利要求23所述的计算机系统，其中使所述输出显示信号基本同步包括：使所述两个图形处理器的同步信号基本对准。
27.如权利要求25所述的计算机系统，其中所述同步信号是垂直消隐信号。
28.如权利要求23所述的计算机系统，其中所述选择设备可包括：
复用器；或
线或逻辑电路。
29.如权利要求21所述的计算机系统，其中配置所述第二图形处理器包括：
在必要时给所述第二图形处理器加电；
初始化所述第二图形处理器；以及
从所述第二图形处理器生成输出信号。
30.如权利要求21所述的计算机系统，还包括：
监视装置，被配置成监视图形处理负载的水平；以及
生成装置，被配置成基于所述图形处理负载的水平生成所述切换请求。
31.如权利要求21所述的计算机系统，
其中所述第一图形处理器可以是大功率图形处理单元(GPU)或低功率图形处理单元；并且
其中所述第二图形处理器可以是低功率图形处理单元或大功率图形处理单元。
32.如权利要求31所述的计算机系统，其中所述低功率图形处理单元与系统芯片之一集成。
33.如权利要求21所述的计算机系统，其中从所述第一图形处理器切换到所述第二图形处理器包括：利用所述第一图形处理器使所述显示器渐隐。
34.如权利要求21所述的计算机系统，其中用所述第二图形处理器驱动所述显示器包括：
在必要时初始化所述显示器；
刷新所述显示器；以及
使所述显示器渐显。
35.如权利要求21所述的计算机系统，
其中所述第一图形处理器是大功率图形处理单元(GPU)，所述第二图形处理器是低功率图形处理单元；并且
其中当所述图形处理负载的水平低时，生成切换请求。
CN200780029005.5A 2006-08-04 2007-06-14 用于在图形源之间进行切换的方法和装置 Active CN101501624B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/499,167 2006-08-04
US11/499,167 US8681159B2 (en) 2006-08-04 2006-08-04 Method and apparatus for switching between graphics sources
PCT/US2007/014033 WO2008016424A1 (en) 2006-08-04 2007-06-14 Method and apparatus for switching between graphics sources

Publications (2)

Publication Number Publication Date
CN101501624A true CN101501624A (zh) 2009-08-05
CN101501624B CN101501624B (zh) 2014-04-23

Family

ID=38661529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780029005.5A Active CN101501624B (zh) 2006-08-04 2007-06-14 用于在图形源之间进行切换的方法和装置

Country Status (7)

Country Link
US (1) US8681159B2 (zh)
EP (2) EP2052315A1 (zh)
JP (1) JP5421104B2 (zh)
KR (1) KR101143750B1 (zh)
CN (1) CN101501624B (zh)
HK (1) HK1137526A1 (zh)
WO (1) WO2008016424A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467361A (zh) * 2010-11-11 2012-05-23 技嘉科技股份有限公司 显示运算模组之侦测切换系统
TWI405077B (zh) * 2009-08-14 2013-08-11 Via Tech Inc 可省電電腦系統、圖像處理模組及其省電方法
CN103988190A (zh) * 2011-12-16 2014-08-13 英特尔公司 用于通过外部显示-数据i/o端口来扩展图形处理的方法、设备及系统
TWI514358B (zh) * 2013-08-23 2015-12-21 Himax Tech Ltd 顯示系統及其資料傳遞方法
CN105446462A (zh) * 2014-06-27 2016-03-30 联想(北京)有限公司 一种显示方法、装置、电路及电子设备
TWI581247B (zh) * 2016-02-02 2017-05-01 奇景光電股份有限公司 顯示裝置及其控制方法
CN108476314A (zh) * 2016-01-13 2018-08-31 三星电子株式会社 内容显示方法以及执行该方法的电子装置
CN112860428A (zh) * 2019-11-28 2021-05-28 华为技术有限公司 一种高能效的显示处理方法及设备

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496695B2 (en) 2005-09-29 2009-02-24 P.A. Semi, Inc. Unified DMA
US8199155B2 (en) * 2006-11-22 2012-06-12 Nvidia Corporation System, method, and computer program product for saving power in a multi-graphics processor environment
US11714476B2 (en) 2006-12-31 2023-08-01 Google Llc Apparatus and method for power management of a computing system
US9275430B2 (en) * 2006-12-31 2016-03-01 Lucidlogix Technologies, Ltd. Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation
TW200928982A (en) * 2007-12-19 2009-07-01 Micro Star Int Co Ltd Host device and computer system for reducing power consumption in graphic cards
US8358314B2 (en) * 2008-02-08 2013-01-22 Apple Inc. Method for reducing framebuffer memory accesses
US20090248910A1 (en) * 2008-04-01 2009-10-01 Apple Inc. Central dma with arbitrary processing functions
US8386672B2 (en) * 2008-07-08 2013-02-26 Dell Products L.P. Systems, methods and media for disabling graphic processing units
JP4748188B2 (ja) * 2008-07-11 2011-08-17 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
US8041848B2 (en) 2008-08-04 2011-10-18 Apple Inc. Media processing method and device
US8610830B2 (en) * 2008-09-11 2013-12-17 Apple Inc. Video rotation method and device
US8356200B2 (en) 2008-09-26 2013-01-15 Apple Inc. Negotiation between multiple processing units for switch mitigation
US8181059B2 (en) 2008-09-26 2012-05-15 Apple Inc. Inter-processor communication channel including power-down functionality
US8300056B2 (en) * 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US9135889B2 (en) 2008-10-14 2015-09-15 Apple Inc. Color correction of electronic displays
US9165493B2 (en) 2008-10-14 2015-10-20 Apple Inc. Color correction of electronic displays utilizing gain control
US9063713B2 (en) * 2008-10-28 2015-06-23 Apple Inc. Graphics controllers with increased thermal management granularity
US9865233B2 (en) 2008-12-30 2018-01-09 Intel Corporation Hybrid graphics display power management
US9542914B2 (en) 2008-12-31 2017-01-10 Apple Inc. Display system with improved graphics abilities while switching graphics processing units
US8508538B2 (en) * 2008-12-31 2013-08-13 Apple Inc. Timing controller capable of switching between graphics processing units
US8207974B2 (en) * 2008-12-31 2012-06-26 Apple Inc. Switch for graphics processing units
US9075559B2 (en) * 2009-02-27 2015-07-07 Nvidia Corporation Multiple graphics processing unit system and method
US20100220101A1 (en) * 2009-02-27 2010-09-02 Nvidia Corporation Multiple graphics processing unit system and method
US8542240B2 (en) * 2009-03-31 2013-09-24 Intel Corporation Electronic device having switchable graphics processors
CN101887292A (zh) * 2009-05-12 2010-11-17 鸿富锦精密工业（深圳）有限公司 电脑主机板及其上的供电控制电路
US9336028B2 (en) 2009-06-25 2016-05-10 Apple Inc. Virtual graphics device driver
CN101661326B (zh) * 2009-08-25 2012-09-05 威盛电子股份有限公司 图像处理模块、可省电的计算机系统及其省电方法
US8370605B2 (en) * 2009-11-11 2013-02-05 Sunman Engineering, Inc. Computer architecture for a mobile communication platform
US8368702B2 (en) * 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8648868B2 (en) * 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US8797334B2 (en) 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US9128849B2 (en) 2010-04-13 2015-09-08 Apple Inc. Coherent memory scheme for heterogeneous processors
CN102243607B (zh) * 2010-05-14 2014-10-22 技嘉科技股份有限公司 绘图处理器超频工作性能的检分方法
US8730251B2 (en) * 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
EP2450786A1 (en) * 2010-11-03 2012-05-09 Giga-Byte Technology Co., Ltd. A detection switch system of a video operation module
US20120140121A1 (en) * 2010-12-01 2012-06-07 Giga-Byte Technology Co., Ltd. Detection switch system for video operation modules
US8692833B2 (en) * 2011-08-09 2014-04-08 Apple Inc. Low-power GPU states for reducing power consumption
CN103593040B (zh) * 2012-08-17 2016-06-01 宏碁股份有限公司 电源管理系统及电源管理方法
US20140082307A1 (en) * 2012-09-17 2014-03-20 Mobileye Technologies Limited System and method to arbitrate access to memory
JP2014085861A (ja) * 2012-10-24 2014-05-12 Canon Inc 表示システム、端末装置、表示装置、表示システムの制御方法、端末装置の制御方法、及び、表示装置の制御方法
US9164134B2 (en) 2012-11-13 2015-10-20 Nvidia Corporation High-resolution phase detector
US9471091B2 (en) 2012-11-28 2016-10-18 Nvidia Corporation Periodic synchronizer using a reduced timing margin to generate a speculative synchronized output signal that is either validated or recalled
US9135672B2 (en) 2013-05-08 2015-09-15 Himax Technologies Limited Display system and data transmission method thereof
TWI493537B (zh) * 2013-06-05 2015-07-21 Himax Tech Ltd 顯示系統及其資料傳遞方法
CN104503783B (zh) * 2014-12-11 2018-02-13 华为技术有限公司 一种呈现服务器硬件初始化程度的方法及服务器
CN108572891B (zh) * 2017-03-10 2022-06-17 鸿富锦精密工业(武汉)有限公司 显卡连接提示电路
US10540318B2 (en) * 2017-04-09 2020-01-21 Intel Corporation Graphics processing integrated circuit package
US10224003B1 (en) * 2017-09-29 2019-03-05 Intel Corporation Switchable hybrid graphics
KR102166644B1 (ko) * 2020-06-08 2020-10-16 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
US11763414B2 (en) * 2020-09-23 2023-09-19 Ati Technologies Ulc Glitchless GPU switching at a multiplexer
US20220189435A1 (en) * 2020-12-15 2022-06-16 Intel Corporation Runtime switchable graphics with a smart multiplexer
US11699408B2 (en) 2020-12-22 2023-07-11 Ati Technologies Ulc Performing asynchronous memory clock changes on multi-display systems

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155595A (en) 1991-01-31 1992-10-13 Lsi Logic Corp. Genlock frequency generator
JPH05113785A (ja) 1991-10-23 1993-05-07 Fujitsu General Ltd 静止画再生装置
US5621431A (en) * 1994-04-29 1997-04-15 Atari Games Corporation Animation system having variable video display rate
US6385267B1 (en) * 1998-12-22 2002-05-07 Microsoft Corporation System and method for locking disparate video formats
US6424320B1 (en) 1999-06-15 2002-07-23 Ati International Srl Method and apparatus for rendering video
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
US6778187B1 (en) * 1999-12-27 2004-08-17 Oak Technology, Inc. Methods and devices to process graphics and/or video data
US7576748B2 (en) * 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US6535208B1 (en) * 2000-09-05 2003-03-18 Ati International Srl Method and apparatus for locking a plurality of display synchronization signals
EP1189198A1 (en) * 2000-09-18 2002-03-20 Siemens Aktiengesellschaft A method and system for operating a unified memory and graphics controller combination
US7119815B1 (en) * 2000-10-31 2006-10-10 Intel Corporation Analyzing alpha values for flicker filtering
US6807232B2 (en) * 2000-12-21 2004-10-19 National Instruments Corporation System and method for multiplexing synchronous digital data streams
AU2002338475A1 (en) 2001-04-23 2002-11-05 Quantum 3D, Inc. System and method for synchronization of video display outputs from multiple pc graphics subsystems
US6919899B2 (en) * 2002-10-19 2005-07-19 Via Technologies, Inc. Continuous graphics display for single display device during the processor non-responding period
TW589880B (en) * 2003-03-07 2004-06-01 Asustek Comp Inc Processing method and system for real-time video stream
US6911983B2 (en) * 2003-03-12 2005-06-28 Nvidia Corporation Double-buffering of pixel data using copy-on-write semantics
US7483031B2 (en) * 2003-04-17 2009-01-27 Nvidia Corporation Method for synchronizing graphics processing units
US7119808B2 (en) * 2003-07-15 2006-10-10 Alienware Labs Corp. Multiple parallel processor computer graphics system
US7499044B2 (en) * 2003-10-30 2009-03-03 Silicon Graphics, Inc. System for synchronizing display of images in a multi-display computer system
US6985152B2 (en) * 2004-04-23 2006-01-10 Nvidia Corporation Point-to-point bus bridging without a bridge controller
JP2005316176A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 電子機器及び表示制御方法
US7634615B2 (en) 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US8446417B2 (en) * 2004-06-25 2013-05-21 Nvidia Corporation Discrete graphics system unit for housing a GPU
GB2415852B (en) * 2004-07-02 2010-07-14 Filmlight Ltd Method and apparatus for image processing
TWM261751U (en) * 2004-07-09 2005-04-11 Uniwill Comp Corp Switching display processing architecture for information device
US7576745B1 (en) * 2004-11-17 2009-08-18 Nvidia Corporation Connecting graphics adapters
US8066515B2 (en) 2004-11-17 2011-11-29 Nvidia Corporation Multiple graphics adapter connection systems
US7730336B2 (en) 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7613346B2 (en) * 2005-05-27 2009-11-03 Ati Technologies, Inc. Compositing in multiple video processing unit (VPU) systems
US20070139445A1 (en) * 2005-12-16 2007-06-21 Intel Corporation Method and apparatus for displaying rotated images
US20080186319A1 (en) * 2007-02-05 2008-08-07 D.S.P. Group Ltd. Dynamically activated frame buffer
JP5113785B2 (ja) 2009-02-27 2013-01-09 パナソニック株式会社 ドーム型カメラ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405077B (zh) * 2009-08-14 2013-08-11 Via Tech Inc 可省電電腦系統、圖像處理模組及其省電方法
CN102467361A (zh) * 2010-11-11 2012-05-23 技嘉科技股份有限公司 显示运算模组之侦测切换系统
CN103988190A (zh) * 2011-12-16 2014-08-13 英特尔公司 用于通过外部显示-数据i/o端口来扩展图形处理的方法、设备及系统
TWI514358B (zh) * 2013-08-23 2015-12-21 Himax Tech Ltd 顯示系統及其資料傳遞方法
CN105446462A (zh) * 2014-06-27 2016-03-30 联想(北京)有限公司 一种显示方法、装置、电路及电子设备
CN105446462B (zh) * 2014-06-27 2020-12-18 联想(北京)有限公司 一种显示方法、装置、电路及电子设备
CN108476314A (zh) * 2016-01-13 2018-08-31 三星电子株式会社 内容显示方法以及执行该方法的电子装置
US10960295B2 (en) 2016-01-13 2021-03-30 Samsung Electronics Co., Ltd. Content display method and electronic device for performing same
TWI581247B (zh) * 2016-02-02 2017-05-01 奇景光電股份有限公司 顯示裝置及其控制方法
CN112860428A (zh) * 2019-11-28 2021-05-28 华为技术有限公司 一种高能效的显示处理方法及设备

Also Published As

Publication number Publication date
CN101501624B (zh) 2014-04-23
JP2009545770A (ja) 2009-12-24
EP2244181A3 (en) 2011-01-26
US20080030509A1 (en) 2008-02-07
EP2244181A2 (en) 2010-10-27
KR101143750B1 (ko) 2012-05-14
JP5421104B2 (ja) 2014-02-19
KR20090048441A (ko) 2009-05-13
EP2052315A1 (en) 2009-04-29
HK1137526A1 (zh) 2010-07-30
WO2008016424A1 (en) 2008-02-07
US8681159B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
CN101501624B (zh) 用于在图形源之间进行切换的方法和装置
CN101802774B (zh) 在图形源之间切换以便于实现功率管理和/或安全性
CN102763082B (zh) 在图形处理单元之间切换的方法和系统
US7698579B2 (en) Multiplexed graphics architecture for graphics power management
US20120092351A1 (en) Facilitating atomic switching of graphics-processing units
US10019971B2 (en) Switching video streams for a display without a visible interruption
CN102956181B (zh) 显示面板驱动装置
US11562674B2 (en) Frame-level resynchronization between a display panel and a display source device for full and partial frame updates
CN102956182B (zh) 显示面板驱动装置及其驱动方法
CN116420185A (zh) 在多路复用器处的无故障gpu切换
JPH11202842A (ja) 液晶ディスプレイ装置
US20240119886A1 (en) Always-on display signal generator
US20210090485A1 (en) Dynamic sleep for a display panel
CN112785980B (zh) 显示驱动装置、方法及oled显示装置
JP2001042835A (ja) 液晶表示装置
CN114679545A (zh) 一种多屏显示方法、显示装置及显示设备
JPH0475089A (ja) コンピュータ装置
KR20030075534A (ko) 컴퓨터 시스템의 절전모드 제어방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1137526

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1137526

Country of ref document: HK