CN101802774B - 在图形源之间切换以便于实现功率管理和/或安全性 - Google Patents

在图形源之间切换以便于实现功率管理和/或安全性 Download PDF

Info

Publication number
CN101802774B
CN101802774B CN2008801079441A CN200880107944A CN101802774B CN 101802774 B CN101802774 B CN 101802774B CN 2008801079441 A CN2008801079441 A CN 2008801079441A CN 200880107944 A CN200880107944 A CN 200880107944A CN 101802774 B CN101802774 B CN 101802774B
Authority
CN
China
Prior art keywords
frame buffer
display
memory
data
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801079441A
Other languages
English (en)
Other versions
CN101802774A (zh
Inventor
B·D·霍华德
P·A·贝克
M·F·卡波特
D·G·康罗伊
W·C·阿塞思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN101802774A publication Critical patent/CN101802774A/zh
Application granted granted Critical
Publication of CN101802774B publication Critical patent/CN101802774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4405—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream decryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
    • H04N21/462—Content or additional data management, e.g. creating a master electronic program guide from data received from the Internet and a Head-end, controlling the complexity of a video stream by scaling the resolution or bit-rate based on the client capabilities
    • H04N21/4623—Processing of entitlement messages, e.g. ECM [Entitlement Control Message] or EMM [Entitlement Management Message]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Storage Device Security (AREA)
  • Digital Computer Display Output (AREA)

Abstract

本公开涉及用于在各帧缓冲器之间选择性地切换的方法、装置和系统。本发明的一个实施例提供了一种在用于刷新显示器的帧缓冲器之间切换的系统。在操作期间，该系统根据位于第一存储器内的第一帧缓冲器刷新显示器。在接收到切换用于显示器的帧缓冲器的请求之后，该系统重新配置到显示器的数据传输，从而根据位于第二存储器内的第二帧缓冲器刷新显示器。

Description

在图形源之间切换以便于实现功率管理和/或安全性
技术领域
本发明涉及用于在计算机系统中的图形源之间切换的技术。更具体地，本发明涉及用于通过在计算机系统中的图形源之间切换来降低功率和/或提高安全性的方法和装置。
背景技术
计算技术的迅速进步使得可以对有时大至万亿字节的数据集执行每秒万亿次计算操作。这些进步可以主要归功于集成电路大小和复杂度的指数增长。不幸的是，集成电路大小和复杂度的增长伴随着能耗的类似增长。
在这种平行发展中，宽度无线网络的迅速扩张已经引起了便携式计算机系统数目的急剧增加。不幸的是，由于便携式计算机系统可获得的有限电池功率，便携式计算机系统通常具有严苛的功率限制。这些发展产生了对节能技术的巨大需求。
3D图形技术的进步导致大部分现代计算机系统使用专用图形处理器(有时称为图形处理单元(GPU))驱动图像显示设备。不幸的是，当今的GPU消耗大量功率，这大大缩短了便携式计算机系统的电池寿命，并且还产生了散热问题。
虽然图形显示器在工作，但是很多时候需要非常少量的图形处理，例如，当用户正在阅读显示器上的文档时。不幸的是，在这些“低活动性”时期期间，已有的图形处理器不能容易地切换到低功率模式以便节省电能。
一种在这种“低活动性”时期期间节省电能的技术是将显示器从高功率图形源(例如，高性能GPU)切换到低功率图形源(例如，低性能GPU)。理想地，这种切换操作对于用户应当是不可见的，从而当图像处理需求改变时或当系统对限制能耗的需求改变时，系统可以无缝地在不同图形源之间来回切换。
一种已有的技术提供一种允许用户在较低性能图形源和较高性能图形源之间切换的机械开关。然而，每次用户从一个图形源切换到另一个图形源，这种强力攻击(brute-force)技术要求用户彻底重新初始化计算机系统。要求用户重新初始化计算机系统以便从一个图形源切换到另一个图形源在许多情况下根本不可接受。初始化处理是可在计算机上执行的最具破坏性的操作之一。通常，用户必须在重新初始化计算机之前保存他或她的所有工作，这可能耗费相当多的时间。另外，用户必须首先决定他们在将来一小段时间内的图形处理需求是高还是低，并且然后必须等待系统重新初始化，然后如果需求发生了改变，愿意等待另一次重新初始化。
另一个问题是某些图形处理器将图像渲染(render)到位于不安全的主存储器内的帧缓冲器内。这可能导致在需要安全存储这些图形图像的数字版权管理(DRM)标准方面的问题。
因此，需要便于实现不同图形源之间的迅速和/或无缝切换以便节省电能和/或提供安全性的方法和装置。
发明内容
本发明的一个实施例提供了一种在用于刷新显示器的帧缓冲器之间进行切换的系统。在操作期间，该系统根据位于第一存储器内的第一帧缓冲器刷新显示器。在接收到切换用于显示器的帧缓冲器的请求之后，该系统重新配置到显示器的数据传输，从而根据位于第二存储器内的第二帧缓冲器刷新显示器。
在某些实施例中，第一存储器是主存储器，所述主存储器可被多个应用访问，并且因此是不安全的，并且第二存储器是位于主存储器之外的安全的帧缓冲器。
在某些实施例中，切换显示器还包括：传输用于刷新显示器的数据，从而所述数据完全绕开不安全的主存储器。在这种变型中，当所述数据被存储在第二帧缓冲器内时以及当所述数据被传输到第二帧缓冲器以及被从第二帧缓冲器传输时，该系统对所述数据加密。
在某些实施例中，在接收到切换帧缓冲器的请求之前，所述系统：确定与所述显示器相关联的对于数据的安全要求；和基于所确定的安全要求，产生切换帧缓冲器的请求。
在某些实施例中，在接收到切换帧缓冲器的请求之前，所述系统：监视所述显示器的图形处理负载水平；和基于图形处理负载水平产生切换请求。
在某些实施例中，所述系统：测量包含显示器的计算机系统内的温度；和基于所测量的温度产生切换请求。
在某些实施例中，切换显示器从而根据第二帧缓冲器刷新显示器还包括：切换为显示器执行渲染操作的图形处理单元(GPU)。在某些实施例中，GPU在渲染到第一帧缓冲器的低功率GPU和渲染到第二帧缓冲器的高功率GPU之间切换。
在某些实施例中，在从低功率GPU切换到高功率GPU之前，该系统大体同步低功率GPU的输出显示信号和高功率GPU的输出显示信号，从而便于实现不中断显示器上的图形输出的无缝转换。
在某些实施例中，大体同步输出显示信号包括：使用一个或多个锁相环(PLL)。
在某些实施例中，所述切换发生在与显示器的垂直消隐信号相关联的垂直消隐间隔期间。
本发明的另一个实施例提供了一种在第一图形处理器和第二图形处理器之间切换以便驱动第一显示器和/或第二显示器的计算机系统。该计算机系统包括：处理器；存储器；第一图形处理器；第二图形处理器；第一显示器；和第二显示器。该计算机系统还包括第一开关，所述第一开关选择性地将第一图形处理器或第二图形处理器连接到第一显示器。该计算机系统还包括第二开关，所述第二开关选择性地将第一图形处理器或第二图形处理器连接到第二显示器。
在某些实施例中，第一显示器是集成在该计算机系统内的内部显示器，并且第二显示器是耦接到该计算机系统的外部显示器。
在某些实施例中，第一开关和第二开关被配置为将第一图形处理器耦接到第一显示器和第二显示器两者，或将第二图形处理器耦接到第一显示器和第二显示器两者。
在某些实施例中，第一图形处理器是高功率图形处理单元(GPU)，并且第二图形处理器是低功率GPU。
在某些实施例中，该系统包括同步机构，所述同步机构被配置为大体同步第一图形处理器的输出显示信号和第二图形处理器的输出显示信号，从而便于实现不中断图形输出的无缝切换处理。
在某些实施例中，所述同步机构被配置为使用一个或多个锁相环(PLL)，以便大体同步输出显示信号。
在某些实施例中，所述第一开关和第二开关可以包括多路复用器；或线或逻辑。
附图说明
图1示出了根据本发明的一个实施例的计算机系统；
图2示出了根据本发明的一个实施例的可以在不同图形源之间切换以便驱动相同显示器的计算机系统；
图3给出了一个流程图，其示出了根据本发明的一个实施例的从第一图形源切换到第二图形源以便驱动显示器的过程；
图4给出了一个流程图，其示出了根据本发明的一个实施例的从第一图形源切换到第二图形源而不同步输出显示信号的过程；
图5A示出了根据本发明的一个实施例的单个垂直消隐间隔(VBI)和由图形源产生的相应的垂直同步(V-sync)脉冲；
图5B示出了根据本发明的一个实施例的由两个图形源产生的两个重叠的VBI；
图6A给出了根据本发明的一个实施例的用于在两个图形源之间同步定时信号的技术的示意图；
图6B给出了根据本发明的一个实施例的用于在两个图形源之间同步定时信号的另一种技术的示意图；
图7示出了根据本发明的一个实施例的包括两个图形源的计算机系统；
图8给出了一个流程图，其示出了根据本发明的一个实施例的从第一图形源切换到第二图形源的过程；
图9给出了一个流程图，其示出了根据本发明的一个实施例的从第二图形源切换到第一图形源的过程；和
图10示出了根据本发明的一个实施例的可以在不同图形源之间切换以便驱动内部显示器和外部显示器的计算机系统。
具体实施方式
给出下列描述以使得本领域的任意技术人员可以做出和使用本发明，并且在特定应用和其要求的上下文中提供该描述。本领域的技术人员容易想到对公开的实施例的各种修改，并且此处定义的一般原理可以应用于其它实施例和应用，而不脱离本发明的精神和范围。因此，本发明不限于示出的实施例，而是与符合权利要求的最宽范围一致。
详细描述中描述的数据结构和代码通常存储在计算机可读存储介质内，所述计算机可读存储介质可以是可以存储由计算机系统使用的代码和/或数据的任意设备或介质。这包括但不限于易失性存储器、非易失性存储器、磁或光存储设备，诸如盘驱动器、磁带、CD(压缩盘)、DVD(数字通用盘或数字视频盘)，或能够存储现在已知或以后开发的计算机可读介质的其它介质。
计算机系统
图1示出了根据本发明的一个实施例的计算机系统100。如图1所示，计算机系统100包括处理器102，处理器102耦接到存储器子系统106、外围总线108，并且通过桥104连接到图形处理器110。桥104可以包括通常用于将计算系统100内的组件耦接在一起的任意类型的核心逻辑单元、桥芯片或芯片组。在本发明的一个实施例中，桥104是北桥芯片。处理器102可以包括任意类型的处理器，包括但不限于，微处理器、数字信号处理器、设备控制器或应用内的计算引擎。
应当认识到，计算机系统100的一个或多个组件可被放置在远处，并且通过网络对其进行访问。
处理器102通过桥104与存储器子系统106通信。存储器子系统106可以包括若干组件，所述组件包括可由处理器102高速访问的一个或多个存储器芯片。
处理器102还可以通过桥104和外围总线108与存储设备112通信。存储设备112可以包括可耦接到计算机系统的任意类型的非易失性存储设备。这包括但不限于磁存储设备、光存储设备和磁光存储设备以及基于闪存的存储设备和/或具有后备电池的存储器。
处理器102还通过桥104与图形处理器110通信。图形处理器110是专用图形渲染设备，它给显示器114提供信号源并且驱动显示器114。显示器114可以包括可以用可视格式(包括图像和文本)向用户呈现信息的任意类型的显示设备。这包括但不限于阴极射线管(CRT)显示器、发光二极管(LED)显示器、液晶显示器(LCD)、有机LED(OLED)显示器、表面传导电子发射器显示器(SED)或电子纸。
图形处理器110高性能地执行2D和3D图形渲染操作，诸如发光(lighting)、加阴影和变换。为了实现高性能，图形处理器110可以利用专用视频存储器116存储帧缓冲区、纹理、顶点阵列和/或显示列表。
桥104还包括嵌入式图形处理器118。通常为了中等性能的图形处理的目的构建嵌入式图形处理器118，并且因此嵌入式图形处理器118消耗比图形处理器110少得多的电能。注意在图1中，嵌入式图形处理器118不直接耦接到显示器114并且不直接驱动显示器114。
注意，虽然在图1所示的计算机系统100的上下文中描述本发明，但是本发明一般可以操作于支持多于一个的图形处理器的任意类型的计算设备上。因此，本发明不限于图1所示的计算机系统100。
图形源之间的选择性切换
图2示出了根据本发明的一个实施例的可以在不同图形源之间切换以便驱动相同显示器的计算机系统200。注意在图2中，两个图形源(图形处理器210和嵌入式图形处理器218)中的每一个可以独立地驱动显示器214。然而，由可以在两个图形源之间进行选择的选择设备220确定在给定时刻活动地驱动显示器214的图形源。具体地，计算机系统200可以使用选择设备220以便基于其当前操作状态选择图形源。
更具体地，来自图形处理器210的输出显示信号222和来自嵌入式图形处理器218的输出显示信号224两者被耦接到二到一多路复用器(MUX)220的输入。由源选择226控制MUX220的输出，源选择226确定两个图形源中的哪一个驱动显示器214。在这种实施例中，源选择226是桥芯片204的输出，桥芯片204包括用于产生源选择226的特殊逻辑。注意，还可以由桥204之外的逻辑块产生源选择226。
然后，来自所选择的图形源的输出显示信号被耦接到显示器214的输入以便活动地驱动显示器214。虽然将选择设备示出为多路复用器，但是还可以包括任意其它类型的选择设备，诸如简单的线或逻辑。
在本发明的一个实施例中，图形处理器210和嵌入式图形处理器218可以通过路径228协作，从而它们可以同步其输出显示信号。由于输出显示信号可以包括定时信号和数据信号两者，同步输出显示信号可以包括同步相应的定时信号和相应的数据信号两者。注意，可以使用便于实现同步两个图形源的硬件和/或软件来实现路径228。
在本发明的一个实施例中，图形处理器210是消耗大量电能的高性能图形处理器单元(GPU)，而嵌入式图形处理器218是消耗较少量电能的低性能GPU。在这个实施例中，当图形处理负载轻时，系统将图形源从图形处理器210切换到嵌入式图形处理器218以便驱动显示器214，并且随后完全关闭图形处理器210的电源，从而节省电能。在另一方面，当图形处理负载再次变重时，系统将图形源从嵌入式图形处理器218切换回图形处理器210。
注意，虽然已经在图2所示的独立图形处理器和集成图形处理器的上下文中描述了图形处理器之间的切换，但是本发明一般可用于包括两个或更多个图形处理器的计算机系统，其中当被正确配置时，每个图形处理器可以独立地驱动显示器。另外，这些多个图形处理器可以具有不同的操作特性，包括不同的功率消耗水平。另外，所述多个图形处理器中的每一个可以是独立图形处理器或是芯片中的集成图形处理器。因此，本发明不限于图2所示的计算机系统200。
注意用于在不同图形源之间切换的上述技术不需要关闭计算机系统或重新初始化计算机系统。结果，与需要重新初始化的情况相比，切换处理可能花费少得多的时间。因此，本发明允许图形处理器之间的迅速且频繁的切换。
图3给出了一个流程图，其示出了根据本发明的一个实施例的从第一图形源切换到第二图形源以便驱动显示器的过程。
在操作期间，系统首先接收将显示器的信号源从活动地(actively)驱动显示器的第一图形处理器切换到处于非活动状态的第二图形处理器的请求(步骤302)。
可由知道图形处理负载水平的用户产生这种切换请求。可替换地，可由系统内部地产生切换请求。
在本发明的一个实施例中，系统软件连续监视图形处理负载水平。更具体地，系统可以基于与图形处理器相关联的图形命令队列的状态，确定图形处理负载的水平。例如，如果命令队列基本为空，系统断定图形处理负载低。在另一方面，如果命令队列几乎是满的，系统断定图形处理负载高。
接着，基于图形处理负载的水平，系统软件选择两个图形处理器之一，并且随后如果选择了非活动图形处理器，则产生切换请求。
例如，如果第一图形处理器是消耗高功率的高性能GPU，当系统软件检测到图形处理负载水平下降得相当大时，系统软件可以发出切换到具有较低性能但是同时消耗少得多的电能的第二图形处理器的请求。另一方面，如果第一图形处理器是较低性能和低功率的GPU，如果系统软件检测到图形处理负载水平提高得相当大，系统可以发出切换到高性能且高功率GPU的请求。
注意：使用系统软件监视图形处理负载并且自动发出切换请求明显比由人发起请求更快并且可能更节省能量。另外，使用系统软件可以使人摆脱监视任务。
接着，响应于切换请求，系统配置第二图形处理器以便准备驱动显示器(步骤304)。在本发明的一个实施例中，配置第二图形处理器可以包括如下步骤中的一个或多个：(1)如果处理器当前未加电，给处理器加电；(2)初始化图形处理器；和(3)产生输出信号以准备给显示器加电。
然后系统将驱动显示器的信号源从第一图形处理器切换到第二图形处理器，这使得第二图形处理器驱动显示器(步骤306)。在本发明的一个实施例中，切换包括使用选择设备，诸如图2中的MUX220，该选择设备可以将第一图形处理器从显示器上断开，以及将第二图形处理器耦接到显示器。在切换操作期间，可以使用将在下面更详细描述的不同定时控制。一般地，获得较平滑的切换过渡需要更精确的定时控制，并且因此通常需要更复杂的切换控制机制。
一旦第二图形处理器取代了第一图形处理器，系统可以关闭第一图形处理器的电源以便节省电能。注意，上述切换过程不需要重新初始化整个系统以便起作用。
注意，虽然已经基于图形处理负载描述了切换，还可以基于功率状态(例如，系统以电池还是以外部电源运行，或电池是否电量低)，基于减少系统散热的需要、基于用户偏好或基于在两个图形处理器之间不同的任意特征或能力来产生切换请求。
切换期间的定时
在不同图形处理器之间切换以便驱动相同显示设备需要图形处理器之间某种程度的协作，以便确保大体无缝的过渡。下面通过基于是否涉及输出显示信号的同步来区分定时技术，讨论切换期间的不同定时技术。
没有同步的切换
图4给出了一个流程图，其示出了根据本发明的一个实施例的从第一图形源切换到第二图形源而不同步输出显示信号的过程。
在操作期间，第一图形处理器使显示器渐隐(fade out)(步骤402)。注意，这可以若干方式完成，包括但不限于在屏幕上显示黑色或其它颜色、关闭背光或关闭整个显示器。
接着，系统将驱动显示器的信号源从第一图形处理器切换到已经被配置为驱动显示器的第二图形处理器(步骤404)。更具体地，切换包括将第一图形处理器的输出信号从显示器的输入上断开，并且将第二图形处理器的输出信号耦接到显示器的输入。
在完成切换之后，如果需要，第二图形处理器随后初始化显示器(步骤406)。接着，第二图形处理器重画显示器屏幕，并且随后使显示器屏幕渐显(fade in)(步骤408)。
在这个实施例中，不需要这两个图形源彼此同步。因此，第二信号源不必被配置为在切换发生之前重画显示器。另外，第一信号源可在执行切换之前被关闭(例如，通过渐隐操作)。
注意，没有同步的切换简单，但是可能使得用户注意到切换。然而，如果可以在零点几秒内完成切换，用户可能甚至注意不到切换。可替换地，如果更慢地执行切换，当显示分辨率改变时，可以使用诸如渐隐/渐显效果的适当的视觉效果来减少视觉中断。一般地，通过在过渡期间使显示器渐隐，可以隐藏显示器从一组显示信号切换到不同的一组不同步的显示信号的任何不希望的视觉效果。
具有同步的切换
在切换之前同步输出信号便于实现不中断显示器上的图形输出的更平滑的、更少被注意到的或甚至无缝的切换过程。然而，同步需要第二图形源在切换之前在准备驱动显示器时开始产生输出信号，从而可以同步来自两个图形源的输出显示信号。
在本发明的一个实施例中，可以通过匹配嵌入在输出信号内的定时信息，实现同步来自两个图形源的输出信号。这种定时信息可以包括但不限于水平同步(H-sync)脉冲、垂直同步(V-sync)脉冲、水平消隐信号和垂直消隐信号。具体地，V-sync脉冲通过指出何时开始扫描新的数据帧来控制显示器上的图像刷新。典型地，V-sync脉冲出现在被称为垂直消隐间隔(VBI)的在两个连续图像帧之间的短时间间隔内，在该短时间间隔内，出于各种内务处理(housekeeping)的目的，屏幕上的显示保持恒定状态。图5A示出了根据本发明的一个实施例的由图形源产生的单个VBI 502和相应的V-sync脉冲504。注意，V-sync脉冲504落在VBI 502内。
在这个实施例中，计算机系统追踪何时第一图形源中出现了V-sync脉冲，并且调整第二图形源的时序，直到其V-sync脉冲与第一图形源的V-sync脉冲对准为止。在一个实施例中，对准来自两个图形源的V-sync脉冲包括使用软件或硬件使得第二图形源的时序与第一图形源的时序重合。在这种对准期间，第一图形源继续驱动显示器。当V-sync脉冲在两个源之间被充分对准时，可以在下一个VBI中执行切换。
图5B示出了根据本发明的一个实施例的由两个图形源产生的两个重叠的VBI-VBI 506和VBI 508。注意，切换发生在两个VBI的重叠时段510内。还要注意，如果切换处理在重叠时段510内完成，则切换处理可以表现为对于用户是不可见的。另外，两个图形源之间的大体同步便于实现第二图形源立刻开始驱动显示器，从而对于用户来说看似如同显示未改变一样。
然而，切换处理的完成可能占用比单个VBI更长的时间，或可能要占用几帧时间得以解决。在该情况下，系统可以通过使屏幕完全空白或渐隐来隐藏切换效果。
在本发明的另一个实施例中，取代使得第二图形源对准第一图形源，系统可以允许第二图形源的V-sync信号相对于第一图形源的V-sync信号漂移。可以作为一个或多个定时差异的结果发生这种定时信号的漂移。例如，可以由两个图形处理器的时钟频率的略微差异而引起漂移。可替换地，可以由两个图形处理器被编程为以略微不同的显示帧速率操作而引起漂移。
在同步的这个实施例中，系统可以监视来自两个源的两个V-sync信号，并且检测它们何时彼此重叠，其中可由软件或硬件执行监视。当重叠发生时，系统可以在两个信号相对于彼此漂移开之前从一个图形源切换到另一个图形源。
具有基于硬件的同步的切换
在本发明的一个实施例中，可以使用附加硬件将图形源之一同步到另一个图形源，从而可以精确地对准两个图形源的显示输出定时。然后可以在下一个VBI期间进行切换，从而用户察觉不到切换。在这个实施例中，通过结合调整第二图形源的显示定时发生器的相位和频率以便将显示输出定时对准第一图形源的显示输出定时的附加硬件，可以进行更平滑的切换。
图6A给出了根据本发明的一个实施例的用于在两个图形源之间同步定时信号的技术的示意图。如图6A所示，两个图形源A和B分别包括定时发生器602和定时发生器604。定时发生器602为图形源A产生输出V-SYNC 606中的V-sync脉冲，以及输出VBI 608中的垂直消隐间隔，而定时发生器604为图形源B产生输出V-SYNC 610中的V-sync脉冲以及输出VBI 612中的垂直消隐间隔。
图形源A和B还使用锁相环(PLL)614和PLL 616，以便分别给定时发生器602和604提供频率参考。更具体地，PLL 614和PLL616接收来自左侧的参考频率输入fA REF618和fB REF620，并且产生参考频率输出fA OUT622和fB OUT624作为定时发生器602和604的输入。对PLL的功能和相关组件的详细解释可见于描述PLL的多种参考文献(见，Floyd M.Gardner，″Charge-Pump Phase-Lock Loops，″IEEETransactions on Communications，Vol.28，No.11，November 1980)。
出于频率同步的目的，PLL 614包括除法器MA626和除法器NA628。类似地，PLL 616包括除法器MB630和除法器NB632。当被相位锁定时，PLL 614和PLL 616的输出分别产生输出频率 f OUT A = f REF A × ( M A / N A ) 和 f OUT B = f REF B × ( M B / N B ) .
在本发明的一个实施例中，频率标量值MA、MB、NA、NB是可编程的，并且被存储在可编程寄存器内。具体地，标量MA、MB、NA、NB被耦接到控制器634，并且可通过控制器634被编程，控制器634可以以软件或以硬件实现为微控制器或有限状态机。控制器634接收切换请求输入-REQSW 636，并且附加地接收来自图形源A的时钟信号V-SYNCA 606和VBIA 608以及来自图形源B的V-SYNCB 610和VBIB612。然后控制器634测量两个图形源的V-sync信号或VBI信号之间的相位差。使用测量的相位差作为反馈信号，通过同步地改变相关联的PLL内的M和N值，控制器634可以相对于一个图形源调整来自另一个图形源的V-sync和VBI的相位。
使用反馈环，控制器634继续测量并调整相位差。当控制器634确定相位差在预定界线内时，它产生切换使能信号-OK2SWITCH638。在本发明的一个实施例中，OK2SWITCH 638被耦接到图2中的源选择226，源选择226使得MUX 220能够翻转源。
注意，上面的描述允许改变活动图形源和非活动图形源两者中的时钟。具体地，如果被改变的PLL标量值与活动地驱动显示器的源相关联，可能希望缓慢并且平滑地调整相关联的频率。还应注意，可以不必获得完美的时钟对准以便允许切换。在一个实施例中，控制器634可被配置为对准VBI，以便获得刚好足够的重叠，从而切换操作不会引起可视伪像。当控制器检测到存在足够的重叠时，它将OK2SWITCH信号置于有效状态，以便完成同步。
图6B给出了根据本发明的一个实施例的用于在两个图形源之间同步定时信号的另一技术的示意图。
在该实施例中，使用单个PLL 640在图形源A和B之间同步定时信号。注意不存在由图6A的控制器对PLL的直接控制。而是，PLL640形成与一个定时发生器的闭环。
如图6B所示，定时发生器602和604分别接收参考频率输入fREF_A642和fREF_B644。来自定时发生器602和604的4个输出：V-SYNCA606、VBIA608、V-SYNCB610和VBIB612被耦接到四到二多路复用器MUX 646，MUX 646可以选择V-SYNCA606和V-SYNCB610或VBIA608和VBIB612到其输出。然后MUX 646的输出被耦接到PLL640的相位检测器的输入。注意，在这个实施例中可以使用V-sync信号或VBI信号进行对准。
接着，来自PLL 640的VCO输出被耦接到并且用作为一个定时发生器的输入参考频率，并且从而完成与该定时发生器的闭环。更具体地，来自PLL 640的输出首先被耦接到两个多路复用器MUX 648和MUX 650的输入，MUX 648和MUX 650分别接收外部时钟信号EXTCLK_A 652和EXTCLK_B 654作为输入。由控制器656控制MUX 648和MUX 650的输出，控制器656选择外部时钟源或PLL输出作为对应定时发生器的参考频率输入。注意，控制器656接收来自PLL 640的相位检测器的输入，并且基于该输入检测PLL 640是否已经锁定。
在操作期间，假设图形源A正在活动地驱动显示器。同时，选择PLL 640的VCO输出作为图形源B的定时发生器604的参考频率fREF_B644。因此，PLL 640和定时发生器604形成闭环，这便于实现两个定时发生器中的所选择的定时信号(V-sync或VBI)的同步。当控制器656检测到PLL 640已经相位锁定时，它在下一个消隐间隔中将驱动显示器的图形源从图形源A切换到图形源B。更具体地，在随后的消隐间隔内，控制器656将fREF_B644输入从PLL 640切换到外部时钟源EXTCLK_B 654。在切换之后，可以使用PLL 640将图形源A锁定到现在活动地驱动显示器的图形源B。
无需切换地选择图形处理器
在本发明的一个实施例中，取代在两个图形处理器之间切换以便驱动相同的显示设备，较低性能、较低功率的图形处理器总是驱动显示器。在这个实施例中，当需要附加的图形性能时，较高性能的处理器接管图形处理负载，将其显示图像渲染到由较低性能的处理器所用的同一帧缓冲器。当系统以这种方式操作时，较低性能的处理器完全用作为显示输出设备，即，将图像数据从帧缓冲器传输到显示器，而较高性能的设备执行所有图形处理。当需要较低性能时，较低性能的设备再次接管图形处理任务，并且从而可以关闭较高性能的设备。
计算机系统
图7示出了根据本发明的一个实施例的包括两个图形处理器的计算机系统700。更具体地，计算机系统700包括耦接到桥芯片704的处理器702。桥芯片704自身耦接到主存储器706、显示器714和外围总线708。可以使用外围总线708访问存储设备710。
注意，较低性能、较低功率的图形处理器712直接耦接到显示器714，并且总是驱动显示器714。在另一方面，高性能、高功率图形处理器716耦接到图形处理器712，并且在不用时通常被关闭。
在本发明的一个实施例中，取代将图形呈现到其自己的帧缓冲器内，图形处理器716将图像直接渲染到图形处理器712的帧缓冲器707内，其中帧缓冲器707位于主存储器706内。在这个实施例中，通过连续刷新显示器714，图形处理器712负责在显示器714上显示图形。注意：由于在这个实施例中总是由相同的图形处理器驱动显示器，并且总是根据相同的帧缓冲器刷新显示器，不需要切换硬件，并且不存在对用户隐藏的硬件切换过渡。
在一个可替换的实施例中，当需要附加的图形处理功率或附加的安全性时，系统给图形处理器716加电，以便提供附加的图形渲染能力。图形处理器716将图形渲染到驻留在专用图形存储器720内的它自己的本地帧缓冲器722，专用图形存储器720被耦接到(集成到)图形处理器716。注意，由于主存储器706通常被许多不同处理和应用共享，专用图形存储器720比主存储器706更安全。在这个实施例中，图形处理器712必须将帧缓冲器(从该帧缓冲器刷新显示器714)从自己的帧缓冲器707改变到图形处理器716的帧缓冲器722。由于总是由相同的图形处理器驱动显示器714，所以不需要切换硬件。然而，必须对图形处理器712编程，以便在正确的时刻(例如，在垂直消隐间隔内)在帧缓冲器之间切换，以便避免用户可见的过渡。
在图形源之间平滑地切换
图8给出了一个流程图，其示出了根据本发明的一个实施例的从第一图形源切换到第二图形源的过程。在该过程开始时，较低功率的内部图形处理器712(也称为“GPU”)正渲染主存储器706中的帧缓冲器707，并且根据帧缓冲器707刷新显示器714(步骤802)。
接着，系统确定是否需要更多性能和/或更大安全性(步骤804)。如果不是，系统返回步骤802。
否则，如果系统确定需要更多性能和/或更大安全性，系统给外部的高功率图形处理器716加电(步骤806)。然后，外部的高功率图形处理器716将相同的图形渲染到图形存储器720中的帧缓冲器722(步骤808)。
接着，系统等待垂直消隐间隔(VBI)(步骤810)。在这个垂直消隐间隔中，内部的低功率图形处理器712将其刷新指针从主存储器706中的帧缓冲器707切换到图形存储器720中的帧缓冲器722(步骤812)。接着，除了其刷新电路之外，关闭内部的低功率图形处理器712(步骤814)。此时，完成切换过程。
切换还可以在另一个方向上发生。更具体地，图9给出了一个流程图，其示出了根据本发明的一个实施例的从第二图形源切换到第一图形源的过程。在该过程开始时，内部高功率图形处理器716正渲染图形存储器720中的帧缓冲器722，并且根据帧缓冲器722刷新显示器714(步骤902)。
接着，系统确定是否需要较低性能和/或较低安全性(步骤904)。如果不是，系统返回步骤902。
否则，如果系统确定需要较低性能和/或较低安全性，系统给内部的低功率图形处理器712加电(步骤906)。然后，低功率图形处理器712向主存储器706内的帧缓冲器707渲染相同的图像(步骤908)。接着，系统等待垂直消隐间隔(步骤910)。在这个垂直消隐间隔中，内部的低功率图形处理器712将其刷新指针从图形存储器720中的帧缓冲器722切换到主存储器706内的帧缓冲器707(步骤912)。接着，关闭高功率图形处理器716(步骤914)。此时，完成切换过程。
注意，还可以(并且可能更容易)用软件简单地使显示器渐隐，然后进行帧缓冲器切换，并且然后再使显示器渐显。由于软件不必使得两个图形源在过渡期间的相同时刻向两个帧缓冲器中绘制相同数据，这较为简单。取而代之，系统可以关闭一个源，然后启动另一个源，然后切换帧缓冲器。
另一个实施例
图10示出了根据本发明的一个实施例的可以在不同图形源之间切换以便驱动内部显示器和外部显示器的计算机系统1000。注意在图10中，两个图形处理器(图形处理器1010和嵌入式图形处理器1018)中的每一个可以独立地驱动内部显示器1014和外部显示器1015。由多路复用器1020确定活动地驱动显示器1014的图形源，并且由多路复用器1021确定驱动显示器1015的图形源。多路复用器1020和1021可以在图形处理器1010和嵌入式图形处理器1018之间进行选择。
注意，来自图形处理器1010的输出显示信号1022和来自嵌入式图形处理器1018的输出显示信号1024耦接到多路复用器(MUX)1020的输入。类似地，来自图形处理器1010的输出显示信号1023和来自嵌入式图形处理器1018的输出显示信号1025耦接到MUX 1021的输入。注意，每个图形处理器具有用于驱动两个显示器的不同的输出显示信号。(这是由于两个显示器可以使用不同的显示信令协议，并且一般具有不同的像素分辨率、色深、颜色平衡等)。
由源选择1026控制MUX 1020的输出，源选择1026确定两个图形源中的哪一个将驱动内部显示器1014。类似地，由源选择1027控制MUX 1021的输出，源选择1027确定两个图形源中的哪一个将驱动外部显示器1015。在这个实施例中，源选择1026和1027是桥芯片1004的输出，桥芯片1004包含用于产生源选择1026和1027的电路。注意，还可以使用位于桥1004之外的逻辑块来产生源选择1026和1027。
来自所选择的图形源的输出显示信号耦接到显示器1014和1015的输入。虽然选择设备被示出为多路复用器，它还可以包括任意其它类型的选择设备，诸如简单的线或逻辑。
在本发明的一个实施例中，图形处理器1010是消耗大量电能的高性能图形处理器单元(GPU)，而嵌入式图形处理器1018是消耗较少电能的较低性能的GPU。在这个实施例中，当图形处理负载轻时，系统将图形源从图形处理器1010切换到嵌入式图形处理器1018以便驱动显示器1014和1015，并且随后完全关闭图形处理器1010，从而节省电能。在另一方面，当图形处理负载再次变重时，系统将图形源从嵌入式图形处理器1018切换回图形处理器1010。
已经仅仅出于说明和描述的目的给出了本发明的实施例的上述描述。它们不旨在是无遗漏的或将本发明局限于公开的形式。因此，本领域的技术人员将明了许多修改和变型。此外，上述公开不旨在限制本发明。由所附权利要求定义本发明的范围。

Claims (10)

1.一种用于在各帧缓冲器之间选择性地切换的装置，所述帧缓冲器用于刷新计算机系统内的显示器，所述装置包括：
位于第一存储器内的第一帧缓冲器，其中，所述第一存储器是能够被多个应用访问的主存储器，因此是不安全的；
位于第二存储器内的第二帧缓冲器，其中，所述第二存储器是与所述主存储器分开的安全的存储器；
一个或多个刷新电路，被配置为根据所述第一帧缓冲器或所述第二帧缓冲器选择性地刷新所述显示器；和
切换机构，被配置为：在正根据所述第一帧缓冲器刷新所述显示器时，确定与所述显示器相关联的对于数据的安全要求，该安全要求指示要根据第二帧缓冲器刷新所述显示器；基于所述确定的安全要求来产生切换帧缓冲器的请求；以及在接收到切换请求之后，在所述第一帧缓冲器和所述第二帧缓冲器之间切换所述显示器的刷新。
2.如权利要求1所述的装置，其中所述切换机构被配置为引导用于刷新所述显示器的数据，从而所述数据完全绕开所述不安全的主存储器；和
其中所述装置还包括加密电路，所述加密电路被配置为在所述数据被存储在所述第二帧缓冲器内的同时以及在所述数据被传输到所述第二帧缓冲器和从所述第二帧缓冲器被传输的同时对所述数据加密。
3.如权利要求1所述的装置，其中在所述第一帧缓冲器和所述第二帧缓冲器之间切换的同时，所述装置被配置为切换图形处理单元GPU，所述图形处理单元为所述显示器执行渲染操作；并且
其中所述GPU从渲染到所述第一帧缓冲器的低功率GPU被切换到渲染到所述第二帧缓冲器的高功率GPU。
4.如权利要求3所述的装置，其中在从所述低功率GPU切换到所述高功率GPU之前，所述切换机构被配置为基本上同步所述低功率GPU的输出显示信号和所述高功率GPU的输出显示信号，从而便于实现不中断图形输出的无缝转换。
5.如权利要求4所述的装置，其中基本上同步输出显示信号是通过使用一个或多个锁相环PLL实现的。
6.如权利要求1所述的装置，其中所述切换发生在与所述显示器的消隐信号相关联的消隐间隔期间。
7.一种用于在各帧缓冲器之间切换的方法，所述帧缓冲器用于刷新显示器，所述方法包括：
根据位于第一存储器内的第一帧缓冲器来刷新所述显示器，其中，所述第一存储器是能够被多个应用访问的主存储器，因此是不安全的；
确定与所述显示器相关联的对于数据的安全要求，该安全要求指示要根据位于第二存储器内的第二帧缓冲器刷新所述显示器，其中，所述第二存储器是与所述主存储器分开的安全的存储器；
基于所述确定的安全要求，产生切换用于所述显示器的帧缓冲器的请求；和
响应于所述请求，重新配置到所述显示器的数据传输，从而根据所述第二帧缓冲器来刷新所述显示器。
8.如权利要求7所述的方法，所述方法还包括：
传输用于刷新所述显示器的数据，从而所述数据完全绕开所述不安全的主存储器；和
在所述数据被存储在所述第二帧缓冲器内的同时以及在所述数据被传输到所述第二帧缓冲器和从所述第二帧缓冲器被传输的同时对所述数据加密。
9.一种用于在各帧缓冲器之间切换的系统，所述帧缓冲器用于刷新显示器，所述系统包括：
用于根据位于第一存储器内的第一帧缓冲器来刷新所述显示器的装置，其中，所述第一存储器是能够被多个应用访问的主存储器，因此是不安全的；
用于确定与所述显示器相关联的对于数据的安全要求的装置，所述安全要求指示要根据位于第二存储器内的第二帧缓冲器刷新所述显示器，其中，所述第二存储器是与所述主存储器分开的安全的存储器；
用于基于所述确定的安全要求，产生切换用于所述显示器的帧缓冲器的请求的装置；和
用于响应于所述请求，重新配置到所述显示器的数据传输，从而根据所述第二帧缓冲器来刷新所述显示器的装置。
10.如权利要求9所述的系统，所述系统还包括：
用于传输用于刷新所述显示器的数据，从而所述数据完全绕开所述不安全的主存储器的装置；和
用于在所述数据被存储在所述第二帧缓冲器内的同时以及在所述数据被传输到所述第二帧缓冲器和从所述第二帧缓冲器被传输的同时对所述数据加密的装置。
CN2008801079441A 2007-09-20 2008-08-12 在图形源之间切换以便于实现功率管理和/或安全性 Active CN101802774B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/858,358 2007-09-20
US11/858,358 US20090079746A1 (en) 2007-09-20 2007-09-20 Switching between graphics sources to facilitate power management and/or security
PCT/US2008/072911 WO2009038902A1 (en) 2007-09-20 2008-08-12 Switching between graphics sources to facilitate power management and/or security

Publications (2)

Publication Number Publication Date
CN101802774A CN101802774A (zh) 2010-08-11
CN101802774B true CN101802774B (zh) 2012-11-21

Family

ID=39869115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801079441A Active CN101802774B (zh) 2007-09-20 2008-08-12 在图形源之间切换以便于实现功率管理和/或安全性

Country Status (6)

Country Link
US (1) US20090079746A1 (zh)
EP (1) EP2188708A1 (zh)
JP (1) JP5300030B2 (zh)
KR (1) KR101207117B1 (zh)
CN (1) CN101802774B (zh)
WO (1) WO2009038902A1 (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8422434B2 (en) 2003-02-18 2013-04-16 Qualcomm Incorporated Peak-to-average power ratio management for multi-carrier modulation in wireless communication systems
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
US8259119B1 (en) * 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US7861013B2 (en) * 2007-12-13 2010-12-28 Ati Technologies Ulc Display system with frame reuse using divided multi-connector element differential bus connector
US8041848B2 (en) 2008-08-04 2011-10-18 Apple Inc. Media processing method and device
US8610830B2 (en) * 2008-09-11 2013-12-17 Apple Inc. Video rotation method and device
US8259139B2 (en) 2008-10-02 2012-09-04 Apple Inc. Use of on-chip frame buffer to improve LCD response time by overdriving
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US9865233B2 (en) * 2008-12-30 2018-01-09 Intel Corporation Hybrid graphics display power management
US8508542B2 (en) * 2009-03-06 2013-08-13 Apple Inc. Systems and methods for operating a display
US9336028B2 (en) * 2009-06-25 2016-05-10 Apple Inc. Virtual graphics device driver
US9384713B1 (en) * 2009-07-27 2016-07-05 Nvidia Corporation System and method for masking transistions between graphics processing units in a hybrid graphics system
TWI405077B (zh) * 2009-08-14 2013-08-11 Via Tech Inc 可省電電腦系統、圖像處理模組及其省電方法
US8305380B2 (en) * 2009-09-09 2012-11-06 Advanced Micro Devices, Inc. Managing resources to facilitate altering the number of active processors
US8943347B2 (en) 2009-09-09 2015-01-27 Advanced Micro Devices, Inc. Controlling the power state of an idle processing device
US8316255B2 (en) * 2009-09-09 2012-11-20 Ati Technologies Ulc Method and apparatus for responding to signals from a disabling device while in a disabled state
DE112010004601T5 (de) * 2009-10-19 2013-01-24 Barnes & Noble, Inc. Vorrichtung und Verfahren zur Steuerung von mehrfach-Displays aus einem einzelnen virtuellen Bildspeicher
US8643658B2 (en) * 2009-12-30 2014-02-04 Intel Corporation Techniques for aligning frame data
US8823721B2 (en) * 2009-12-30 2014-09-02 Intel Corporation Techniques for aligning frame data
US8648868B2 (en) 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US8797334B2 (en) * 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8368702B2 (en) * 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8903366B2 (en) * 2010-03-01 2014-12-02 Samsung Electronics Co., Ltd. Dynamic switching between software and hardware graphics rendering for power consumption
JP5662418B2 (ja) * 2010-03-24 2015-01-28 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 表示処理装置、表示処理方法、及び集積回路
US8736618B2 (en) * 2010-04-29 2014-05-27 Apple Inc. Systems and methods for hot plug GPU power control
US8730251B2 (en) * 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
US8803892B2 (en) 2010-06-10 2014-08-12 Otoy, Inc. Allocation of GPU resources across multiple clients
JP2012078931A (ja) * 2010-09-30 2012-04-19 Sony Corp 表示制御装置、情報処理装置及び表示方法
US9998749B2 (en) 2010-10-19 2018-06-12 Otoy, Inc. Composite video streaming using stateless compression
JP5699755B2 (ja) * 2011-03-31 2015-04-15 富士通株式会社 割当方法、割当装置、および割当プログラム
TWI509594B (zh) * 2011-04-18 2015-11-21 Au Optronics Corp 使顯示器水平同步訊號與外部水平同步訊號同步之方法及相關裝置
US9652016B2 (en) * 2011-04-27 2017-05-16 Nvidia Corporation Techniques for degrading rendering quality to increase operating time of a computing platform
JP2012256223A (ja) 2011-06-09 2012-12-27 Sony Corp 情報処理装置および情報処理方法
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
DE112011105950T5 (de) * 2011-12-16 2014-09-25 Intel Corporation Verfahren, Vorrichtung und System für erweiterte Grafikverarbeitung über einen externen E/A-Port für Anzeigedaten
CN103795947B (zh) * 2012-10-31 2017-02-08 晨星软件研发(深圳)有限公司 使用在视频信号处理装置中的存储器空间配置方法
US9007384B2 (en) 2012-12-18 2015-04-14 Apple Inc. Display panel self-refresh entry and exit
US8931108B2 (en) * 2013-02-18 2015-01-06 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
US9201487B2 (en) * 2013-03-05 2015-12-01 Intel Corporation Reducing power consumption during graphics rendering
KR102057502B1 (ko) * 2013-03-07 2020-01-22 삼성전자주식회사 디스플레이 드라이브 집적회로 및 영상 표시 시스템
CN104636177A (zh) 2013-11-11 2015-05-20 中兴通讯股份有限公司 一种终端及其控制后台投影的方法
GB201410314D0 (en) * 2014-06-10 2014-07-23 Advanced Risc Mach Ltd Display controller
KR102272132B1 (ko) * 2014-12-26 2021-07-01 삼성전자주식회사 반도체 장치 및 그 구동 방법
TWI546790B (zh) * 2015-05-27 2016-08-21 友達光電股份有限公司 源極驅動裝置及顯示訊號接收方法
US9767320B2 (en) 2015-08-07 2017-09-19 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
US10102391B2 (en) 2015-08-07 2018-10-16 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
KR102502569B1 (ko) 2015-12-02 2023-02-23 삼성전자주식회사 시스템 리소스 관리를 위한 방법 및 장치
KR102469483B1 (ko) * 2016-03-18 2022-11-22 엘지전자 주식회사 양면 디스플레이의 동작을 제어하기 위한 출력 장치
CN107346166B (zh) * 2016-05-05 2019-12-03 展讯通信（上海）有限公司 一种访问存储器的方法及内存管理器
JP2019530928A (ja) * 2016-09-22 2019-10-24 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． グラフィカルユーザインタフェースに影響する情報の状態変化の不注意状態期間までの延期
CN107515736B (zh) * 2017-07-01 2021-01-15 广州深域信息科技有限公司 一种在嵌入式设备上加速深度卷积网络计算速度的方法
US11107181B2 (en) * 2018-11-15 2021-08-31 Arizona Board Of Regents On Behalf Of Arizona State University Fidelity-driven runtime thermal management for near-sensor architectures
CN112860428A (zh) * 2019-11-28 2021-05-28 华为技术有限公司 一种高能效的显示处理方法及设备
CN113467729B (zh) * 2020-03-31 2023-08-15 宏碁股份有限公司 电子装置与多屏幕显示方法
KR102166644B1 (ko) * 2020-06-08 2020-10-16 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
US11763414B2 (en) * 2020-09-23 2023-09-19 Ati Technologies Ulc Glitchless GPU switching at a multiplexer
CN117058291A (zh) * 2023-07-12 2023-11-14 荣耀终端有限公司 一种显存切换方法和电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862156A (en) * 1984-05-21 1989-08-29 Atari Corporation Video computer system including multiple graphics controllers and associated method
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6760031B1 (en) * 1999-12-31 2004-07-06 Intel Corporation Upgrading an integrated graphics subsystem
US7009626B2 (en) * 2000-04-14 2006-03-07 Picsel Technologies Limited Systems and methods for generating visual representations of graphical data and digital document processing
US6535208B1 (en) * 2000-09-05 2003-03-18 Ati International Srl Method and apparatus for locking a plurality of display synchronization signals
US7203310B2 (en) * 2001-12-04 2007-04-10 Microsoft Corporation Methods and systems for cryptographically protecting secure content
JP2004205577A (ja) * 2002-12-24 2004-07-22 Toshiba Corp 表示制御方法および表示制御装置
US7119808B2 (en) * 2003-07-15 2006-10-10 Alienware Labs Corp. Multiple parallel processor computer graphics system
US7782325B2 (en) * 2003-10-22 2010-08-24 Alienware Labs Corporation Motherboard for supporting multiple graphics cards
KR20050099305A (ko) * 2004-04-09 2005-10-13 삼성전자주식회사 디스플레이시스템 및 그 제어방법
JP2005316176A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 電子機器及び表示制御方法
US7634615B2 (en) * 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
TWM261751U (en) * 2004-07-09 2005-04-11 Uniwill Comp Corp Switching display processing architecture for information device
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
GB0525995D0 (en) 2005-12-21 2006-02-01 Electra Entertainment Ltd An enhanced interactive television return path

Also Published As

Publication number Publication date
US20090079746A1 (en) 2009-03-26
WO2009038902A1 (en) 2009-03-26
EP2188708A1 (en) 2010-05-26
KR20100044907A (ko) 2010-04-30
JP5300030B2 (ja) 2013-09-25
JP2010540988A (ja) 2010-12-24
CN101802774A (zh) 2010-08-11
KR101207117B1 (ko) 2012-12-03

Similar Documents

Publication Publication Date Title
CN101802774B (zh) 在图形源之间切换以便于实现功率管理和/或安全性
CN101501624B (zh) 用于在图形源之间进行切换的方法和装置
CN102682682B (zh) 用于控制具有自刷新能力的显示设备的方法和系统
TWI466099B (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
US20120206461A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US9865194B2 (en) Display system and method for driving same between normal mode and panel self-refresh (PSR) mode
TWI649966B (zh) 低電壓差分信號方式傳輸器及低電壓差分信號方式接收器
CN103597818A (zh) 用于动态配置显示设备中的串行数据链路的系统和方法
CN103109267A (zh) 改变图像显示属性的技术
KR20120112059A (ko) 신호 처리 회로, 신호 처리 방법 및 표시 장치
KR20200086414A (ko) 전원 공급 장치, 이를 포함하는 표시 장치 및 전원 공급 방법
TWI443576B (zh) 圖像顯示系統及方法
US20160180804A1 (en) Refresh rate control using sink requests
CN101535930A (zh) 具有双显示控制器的显示系统及其驱动方法
US11320853B2 (en) Image transmission apparatus, image transmission system, and method of controlling image transmission apparatus
US11587531B2 (en) Technologies for power efficient display synchronization
TW201505007A (zh) 顯示裝置及其時序控制器的運作方法
JP2004302415A (ja) 液晶表示装置
US10943560B2 (en) Clock recovery device and source driver for recovering embedded clock from interface signal
US11893925B2 (en) Always-on display signal generator
KR20230146429A (ko) 디스플레이 구동 칩, 그것을 갖는 전자 장치 및 그것의 동작 방법
JP2018163297A (ja) 画像伝送システム、これを構成する受信装置及び送信装置、並びに表示制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant