CN103597818A - 用于动态配置显示设备中的串行数据链路的系统和方法 - Google Patents

用于动态配置显示设备中的串行数据链路的系统和方法 Download PDF

Info

Publication number
CN103597818A
CN103597818A CN201280028653.XA CN201280028653A CN103597818A CN 103597818 A CN103597818 A CN 103597818A CN 201280028653 A CN201280028653 A CN 201280028653A CN 103597818 A CN103597818 A CN 103597818A
Authority
CN
China
Prior art keywords
link
digital video
end equipment
configuration
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280028653.XA
Other languages
English (en)
Inventor
戴维·怀亚特
陈良皓
大卫·马修·斯蒂尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN103597818A publication Critical patent/CN103597818A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了用于动态配置显示设备中的串行数据链路的系统和方法。公开了用于基于先前经确定的链路训练参数动态重新配置数字视频链路的技术。显示设备对GPU通告指示它可以保留用于一个或多个链路配置的链路特性的NLT能力信息。GPU使用NLT能力信息确定显示设备是否能够使用NLT协议迅速地转换到具体链路配置，或能够在配置之前切换。NLT能力当GPU正转换进出节能睡眠状态时允许链路有利地停顿并且迅速地恢复，或者将链路置于更省电的配置或较高带宽较高性能的配置中。此外，NLT能力允许源确定当显示设备保留图像时链路配置是否可以迅速地改变，并且因此可以继续为不中断的注视呈现恒定的屏幕。

Description

用于动态配置显示设备中的串行数据链路的系统和方法
相关申请的交叉引用
本申请要求于2011年6月10日提交的美国临时专利申请序列号13/157,468的优先权，其通过援引的方式在本文中加以合并。
技术领域
本发明总地涉及显示系统，并且更具体地，涉及用于动态配置显示设备中的串行数据链路的系统和方法。
背景技术
计算机系统典型地包括显示设备，诸如耦连到将视频数据帧从图形处理单元（GPU）传送到显示设备的视频数据链路的液晶显示器（LCD）。在正常操作期间，GPU生成顺序的视频帧，每个视频帧包括单独像素的二维数组。视频帧典型地由GPU生成并且存储在相关联的帧缓冲区内。每个视频帧随后被GPU扫描输出作为像素数据。像素数据随后经由视频数据链路传送到显示设备用于相对应的视频帧的显示。
视频数据链路包括一个或多个通道，每个通道配置为在位时间间隔期间传送位像素数据。每个通道包括物理信号路径，诸如电气差分信号路径。GPU、物理信号路径以及显示设备中的制造偏差可能影响经由视频数据链路传送的像素数据的信号完整性。GPU和显示设备电子产品中的瞬时温度和电压变化也可能影响视频数据链路上的数据的信号完整性。一个位时间（bit time）常规地表示时间间隔如此小以致与视频数据链路相关联的不同元件中的正常制造偏差可能使像素数据的信号完整性显著劣化。信号劣化包括例如通道间偏移（lane to lane skew）和选择性频率衰减，其可能使信号眼图劣化或闭合。为了减轻这类信号劣化，与视频数据链路相关联的接口电路执行链路训练步骤以补偿偏移、频率衰减等等。
每次激活视频数据链路时，在传送像素数据之前对视频数据链路实施链路训练步骤以确保用于像素数据的适当的信号完整性。在某些场景中，训练过程可能花费多于整个帧时间（frame time），这导致诸如显示设备的暂时空白或闪烁的中断。在某些场景中，计算机系统可能需要在显示模式之间转换，这要求对视频数据链路的操作进行修改，导致可能潜在地扰乱显示设备上的帧的适当显示的新链路训练步骤。这类扰乱可能使显示设备闪烁或空白一个或多个帧，从而使图像质量劣化。
如前述所示，本领域需要用于管理GPU和显示设备之间的像素数据传输的改进技术。
发明内容
本发明的一个实施例阐述了用于配置耦连到显示设备的数字视频链路的方法，包括读取显示设备内的能力寄存器（capabilities register）、基于能力寄存器内的数据确定显示设备在没有链路训练的情况下能够结合用于数字视频链路的当前配置进行操作、使能数字视频链路以及在经由数字链路传送至少一个空闲模式之后经由数字视频链路传送活动视频数据。
本发明的其他实施例包括但不限于包括指令的计算机可读存储介质，所述指令当由处理单元执行时使处理单元实施本文所描述的技术，以及包括配置为实施本文所描述的技术的处理单元的计算设备。
本发明的一个优势在于，给定的数字视频链路可以重新配置为在从高性能到低功率的各刷新模式中操作而不丢帧。该能力使GPU能动态地选择满足例如高性能或低功率等瞬时要求的刷新模式用于动态确定数目的帧。
附图说明
因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如上面所简要概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实施例。
图1是示出了配置为实现本发明的一个或多个方面的计算机系统的框图；
图2A示出了根据本发明的一个实施例的、耦连到包括自刷新能力的显示设备的并行处理子系统；
图2B示出了根据本发明的一个实施例的、实现嵌入式DisplayPort接口的通信路径；
图2C是根据本发明的一个实施例的、由GPU生成用于在通信路径上传输的数字视频信号的示意图；
图2D是根据本发明的一个实施例的、插入图2C的数字视频信号的水平空白期中的二级数据包的示意图；
图3A阐述了根据本发明的一个实施例的、用于使用无链路训练协议的冷启动的方法步骤的流程图；
图3B阐述了根据本发明的一个实施例的、用于将显示设备同步到主链路的方法步骤的流程图；以及
图4阐述了根据本发明的一个实施例的、用于使用无链路训练协议改变主链路配置的方法步骤的流程图。
具体实施方式
在下面的描述中，将阐述大量的具体细节以提供对本发明更透彻的理解。然而，本领域的技术人员应该清楚，本发明可以在没有一个或多个这些具体细节的情况下得以实践。在其他实例中，未描述公知特征以避免对本发明造成混淆。
系统概述
图1是示出了配置为实现本发明的一个或多个方面的计算机系统100的框图。计算机系统100包括经由可以包括存储器桥105的互连路径通信的中央处理单元（CPU）102和系统存储器104。存储器桥105可以是例如北桥芯片，经由总线或其他通信路径106（例如超传输（HyperTransport）链路）连接到I/O（输入/输出）桥107。I/O桥107，其可以是例如南桥芯片，从一个或多个用户输入设备108（例如键盘、鼠标）接收用户输入并且经由路径106和存储器桥105将该输入转发到CPU102。并行处理子系统112经由总线或其它通信路径113（例如PCI Express、加速图形端口或超传输链路）耦连到存储器桥105；在一个实施例中，并行处理子系统112是将像素传递到显示设备110（例如常规的基于CRT或LCD的监视器）的图形子系统。图形驱动程序103可配置为针对并行处理子系统112在通信路径113之上发送图形基元以生成像素数据用于显示设备110上的显示。系统盘114也连接到I/O桥107。交换器116提供I/O桥107与诸如网络适配器118以及各种插卡120和121的其他部件之间的连接。其他部件（未明确示出），包括USB或其他端口连接、CD驱动器、DVD驱动器、胶片录制设备及类似部件，也可以连接到I/O桥107。将图1中的各部件互连的通信路径可以使用任何适合的协议实现，诸如PCI（外围部件互连）、PCI-Express、AGP（加速图形端口）、超传输或者任何其他总线或点到点通信协议，并且如本领域已知的，不同设备间的连接可使用不同协议。
在一个实施例中，并行处理子系统112包含经优化用于图形和视频处理的电路，包括例如视频输出电路，并且构成图形处理单元（GPU）。在另一个实施例中，并行处理子系统112可以与一个或多个其他系统元件，诸如存储器桥105、CPU102以及I/O桥107，集成以形成片上系统（SoC）。
应该理解，本文所示系统是示例性的，并且变化和修改都是可能的。连接拓扑，包括桥的数目和布置、CPU102的数目以及并行处理子系统112的数目，可根据需要修改。例如，在一些实施例中，系统存储器104直接连接到CPU102而不是通过桥，并且其他设备经由存储器桥105和CPU102与系统存储器104通信。在其他替代性拓扑中，并行处理子系统112连接到I/O桥107或直接连接到CPU102，而不是连接到存储器桥105。而在其他实施例中，I/O桥107和存储器桥105可能被集成到单个芯片上。大型实施例可以包括两个或更多个CPU102以及两个或更多个并行处理系统112。本文所示的特定部件是可选的；例如，任何数目的插卡或外围设备都可能得到支持。在一些实施例中，交换器116被去掉，网络适配器118和插卡120、121直接连接到I/O桥107。
图2A示出了根据本发明的一个实施例的、耦连到包括自刷新能力的显示设备110的并行处理子系统112。如图所示，并行处理子系统112包括经由存储器总线接口耦连到图形存储器242的图形处理单元（GPU）240，所述存储器总线接口诸如是工业标准DDR3总线接口。图形存储器242包括一个或多个帧缓冲区244。并行处理子系统112配置为基于存储在帧缓冲区244中的像素数据生成视频信号并且经由通信路径280将视频信号传送到显示设备110。在通用术语中，并行处理子系统112充当视频信号的源设备（source device），显示设备110充当视频信号的端设备（接收端设备、目标设备（sink device））。通信路径280可以是本领域公知的任何视频数据链路或接口，诸如嵌入式Display Port（eDP）接口。
GPU240可配置为经由通信路径113从CPU102接收图形基元，所述通信路径113诸如是PCIe总线。GPU240处理图形基元以产生像素数据帧用于显示设备110上的显示并且将像素数据帧存储在一个或多个帧缓冲区244中。在正常操作中，GPU240配置为从帧缓冲区244扫描输出像素数据以生成视频信号用于显示设备110上的显示。在一个实施例中，通信路径280包括工业标准DisplayPort（DP）。
在一个实施例中，显示设备110包括定时控制器（timing controller）（TCON）210、自刷新控制器（SRC）220、液晶显示器（LCD）设备216、背光202、一个或多个列（column）驱动器212、一个或多个行（row）驱动器214以及一个或多个本地帧缓冲区224，其中M是实现在显示设备110中的本地帧缓冲区的总数目。背光202可以由GPU240控制。TCON210生成视频定时信号用于经由列驱动器212和行驱动器214来驱动LCD设备216。列驱动器212、行驱动器214以及LCD设备216可以是本领域公知的任何常规的列驱动器、行驱动器以及LCD设备。还如图所示，TCON210可以经由通信接口将像素数据传送到列驱动器212和行驱动器214，所述通信接口诸如迷你LVDS接口。在替代性实施例中，显示设备110不包括SRC220。例如，显示设备110的低成本配置可以排除SRC220以达到物品的较低总成本。
SRC220配置为基于存储在本地帧缓冲区224中的像素数据生成视频信号用于LCD设备216上的显示。在正常操作中，显示设备110基于通过通信路径280从并行处理子系统112所接收的视频信号来驱动LCD设备216。相比之下，当显示设备110操作在面板（panel）自刷新模式中时，显示设备110基于从SRC220所接收的视频信号来驱动LCD设备216。
GPU240可配置为管理显示设备110进入和退出面板自刷新模式的转换。在某些场景中，计算机系统100的总功耗可以通过在由显示设备110所显示的图像中的图形不活动期期间将显示设备110在面板自刷新模式中进行操作来降低。在一个实施例中，为了使显示设备110进入面板自刷新模式，GPU240可使用带内信令（in-band signaling）方法对显示设备110传送消息，诸如通过将消息嵌入通过通信路径280传送的数字视频信号中。在替代性实施例中，GPU240可使用边带信令（side-band signaling）方法传送消息，诸如通过使用辅助通信信道传送消息。下文结合图2B-2D描述了用于信号通知显示设备110以进入或退出面板自刷新模式的各种信令方法。
在接收到进入自刷新模式的消息之后，显示设备110将通过通信路径280所接收的像素数据帧高速缓存在本地帧缓冲区224中。显示设备110基于存储在本地帧缓冲区224中的像素数据从由GPU240生成的视频信号到由SRC220生成的视频信号转换用于驱动LCD设备216的控制。虽然显示设备110处于面板自刷新模式中，但是SRC220为一个或多个连续的视频帧不断地生成表示存储在本地帧缓冲区224中的经高速缓存的像素数据的重复的视频信号。
为了使显示设备110退出面板自刷新模式，GPU240可使用与上文所述的关于使显示设备110进入面板自刷新模式的方法类似的方法对显示设备110传送类似的消息。在接收到退出面板自刷新模式的消息之后，显示设备110可配置为与由GPU240生成的视频信号同步。
实现自刷新能力所要求的存储的数量可以取决于用来不断地刷新显示设备110上的图像的未经压缩的视频帧的大小。在一个实施例中，显示设备110包括经调整大小以容纳未经压缩的像素数据帧用于LCD设备216上的显示的单个本地帧缓冲区224（0）。帧缓冲区224（0）的大小可以基于存储未经压缩的像素数据帧用于LCD设备216上的显示所要求的最小数目的字节，计算为LCD设备216的本机分辨率的颜色深度乘以高度乘以宽度的结果。例如，帧缓冲区224（0）可经调整大小用于配置有WUXGA分辨率（1920x1200像素）和24位/像素（bpp）的颜色深度的LCD设备216。在这种情况下，可用于自刷新像素数据高速缓存的本地帧缓冲区224（0）中的存储的数量应是至少6750kB的可寻址存储器（1920*1200*24bpp；其中1千字节等于1024或210字节）。
显示设备110可能能够显示3D视频数据，诸如立体视频数据。立体视频数据包括用于3D视频的每一帧的未经压缩的像素数据的左视图和右视图。每个视图与接近同时采集的同一场景的不同照相机位置相对应。一些显示设备能够同时显示三个或更多个视图，诸如在一些类型的自动立体显示器中。
在一个实施例中，显示设备110可以包括与立体视频数据有关的自刷新能力。每个立体视频数据帧包括两个未经压缩的像素数据帧用于LCD设备216上的显示。未经压缩的像素数据帧中的每一个可以包括以LCD设备216的全分辨率和颜色深度的像素数据。在这类实施例中，本地帧缓冲区224（0）可经调整大小以保存一个立体视频数据帧。例如，为了存储以WUXGA分辨率和24bpp颜色深度的未经压缩的立体视频数据，本地帧缓冲区224（0）的大小应是至少13500kB的可寻址存储器（2*1920*1200*24bpp）。可替代地，本地帧缓冲区224可以包括两个帧缓冲区224（0）和224（1），其每一个调整大小为存储未经压缩的像素数据的单个视图用于LCD设备216上的显示。
在一个实施例中，显示设备110可以包括抖动（dithering）能力。抖动允许显示设备110显示比LCD设备216的硬件能够显示的颜色更多的感知的颜色。时间抖动（temporal dithering）使像素的颜色在LCD设备216的可用调色板中的两种近似颜色之间快速地交替，使得像素被感知为不包括在LCD设备216的可用调色板中的不同的颜色。例如，通过使像素在白色和黑色之间快速地交替，观察者可以感知到灰色。在正常操作状态中，GPU240可配置为使相继的视频帧中的像素数据交替，使得由显示设备110所显示的图像中的感知的颜色超出LCD设备216的可用调色板。在自刷新模式中，显示设备110可配置为将两个相继的像素数据帧高速缓存在本地帧缓冲区224中。然后，SRC220可配置为以交替的方式从本地帧缓冲区224扫描输出两个像素数据帧以生成视频信号用于LCD设备216上的显示。
图2B示出了根据本发明的一个实施例的、实现嵌入式DisplayPort接口的通信路径280。嵌入式DisplayPort（eDP）是用于内部显示设备的标准数字视频接口，所述内部显示设备诸如台式计算机中的内部LCD设备。通信路径280包括主链路270，其包括例如1、2或4个差分对（通道）用于高带宽数据传输。通信路径280也包括热插拔检测信号（HPD）以及单个差分对辅助信道（Aux）290。
主链路270是从GPU240到显示设备110的单向通信信道。GPU240可配置为经由主链路270的一、二或四个通道来传送从存储在帧缓冲区224中的像素数据282所生成的视频信号。在替代性实施例中，可以实现任意数目的通道。GPU240内的链路驱动程序272配置为生成与主链路270的通道相对应的一个或多个高速差分信号。链路驱动程序272接收并行数据路径内所格式化的像素数据282并且将像素数据串行化用作串行视频信号通过主链路270内的一个或多个通道传输。链路驱动程序272也配置为经由主链路270执行生成符合可靠数据传输的链路驱动程序参数的链路训练步骤。链路驱动程序参数包括用来调谐链路驱动程序272的实现方案相关值集。可以实现任何技术上可行的链路驱动程序参数集而不脱离本发明的范围。一旦成功地完成主链路270上的链路训练，则产生的链路驱动程序参数存储在驱动程序参数寄存器274内。示例性链路驱动程序参数可包括指示链路驱动程序参数是否有效的链路驱动程序参数状态标记、链路驱动器强度、链路驱动程序预加重强度以及主链路270的通道之间的通道间偏移。
显示设备110内的链路接收器276配置为从主链路270接收串行视频信号以及将串行视频信号解序列化成格式化在并行数据路径内的像素数据284。链路接收器276也配置为经由主链路270执行链路训练步骤以生成符合可靠串行视频信号接收的链路接收器参数。链路接收器参数包括可用来调谐链路接收器276的实现方案相关值集。一旦成功地完成主链路270上的链路训练，则产生的链路接收器参数存储在接收器参数寄存器278内。示例性链路接收器参数可以包括指示接收器参数是否有效的链路接收器参数状态标记、链路接收器均衡因子以及主链路270的通道之间的通道间偏移。链路接收器276的一个关键功能是时钟和数据恢复（CDR）。时钟恢复涉及调谐内部时钟以匹配到达主链路270的一个或多个通道上的数据位的频率和相位。本领域的技术人员将理解的是，可以从数据模式恢复时钟频率和相位信息，以及诸如众所周知的8b/10b编码制度（regime）的编码制度提供足够的数据位转换密度以高效地从串行数据流恢复数据块。诸如数据扰频器制度的其他编码制度也可以提供足够的转换密度以使能高效的数据始终恢复。在一个实施例中，周期性地，诸如在新帧开始时，重置扰频器电路以提供简单并且一致的扰频器操作点。数据恢复涉及基于所恢复的时钟对从主链路270到达的数据位进行采样。数据恢复也包括针对主链路270的一个或多个通道中的每一个估计独立的采样相位。每个独立的采样相位可以名义上在链路训练期间确定并且动态地在正常操作期间经估计以跟踪短期时钟变化。本领域的技术人员将认识到的是，链路驱动程序272和链路接收器276选择性地实现串行器/解串器（SerDes）功能用于主链路270上的像素数据282的串行化的传输。串行化的数据被解串行化并且重新构建为链路接收器276内的像素数据284。在正常操作期间，利用经适当训练的链路，像素数据284与像素数据282实质上是同样的。
链路训练可以包括但不限于为链路驱动程序预加重、链路接收器均衡以及信号间偏移确定参数。确定参数典型地涉及经由主链路270将一系列公知的数据模式从GPU240传送到显示设备110，同时调节不同参数以找到实质上最佳的参数总组合。
一旦链路训练完成，GPU240可经由主链路270将空闲数据模式传送到显示设备110。空闲数据模式对于为了维持CDR准备就绪而维持链路接收器276内的频率和相位锁是有用的。空闲数据模式包括具体符号，所述符号不需要传达像素数据282但提供使链路接收器276能够提供CDR准备就绪的转换。数据模式定义为将像素数据282传达到链路接收器276。当主链路270处于经训练的状态中并且链路接收器276CDR功能被锁定并且准备就绪时，GPU240可传送将像素数据282传达到链路接收器276的数据模式。链路接收器276将数据模式重新构建成像素数据284，其可以用来指定视频帧用于显示设备110上的显示。链路驱动程序272将像素数据282串行化用于主链路270上的传输。链路接收器276将来自主链路270的数据解串行化以生成像素数据284，其与像素数据282实质上是同样的。像素数据284可以用来组成帧用于显示设备110上的显示。
本领域的技术人员将理解的是，可以实现不同的链路训练技术而不脱离本发明的范围和精神，并且通信路径280可以包括结合传送GPU240和显示设备110之间的视频信号实现链路训练的任何视频接口。因此，本发明的范围不限于嵌入式DisplayPort视频接口。
在一个实施例中，热插拔检测信号（HPD）对GPU240指示显示设备100已经插入GPU240或从GPU240拔出。为了指示热插拔事件，显示设备110驱动HPD活动以指示显示设备已经连接到通信路径280。在显示设备110连接到通信路径280之后，显示设备110可以通过迅速地将HPD信号脉冲调制低例如0.5和1毫秒的持续时间来发中断请求信号。
在一个实施例中，辅助信道290实现用于传送从GPU240到显示设备110的命令和控制信号的低带宽、双向半双工数据通信信道。辅助信道290也可以用于传送从显示设备110到GPU240的数据。在一个实施例中，可以在辅助信道上传播指示显示设备110应进入或退出诸如面板自刷新模式的不同操作模式的消息。GPU240可配置为辅助信道290上的主设备，显示设备110可配置为从设备。
辅助信道290可以由GPU240用来访问显示设备110内的显示端口控制和数据（DPCD）寄存器。这些寄存器包括控制寄存器空间，并且在各功能之间，使显示设备110能够对GPU240通告能力以及使GPU240能够控制显示设备110。在一个实施例中，辅助信道290用来访问包括无链路训练（NLT）能力寄存器294的配置寄存器218以及位于用于DPCD寄存器的地址空间内的NLT转换寄存器296。在一个实施例中，配置寄存器218包括至少一个非易失性存储元件。在另一个实施例中，配置寄存器218包括至少一个易失性存储元件。在又一个实施例中，配置寄存器218包括至少一个只读存储元件。NLT能力寄存器294包括下文表1定义的位字段（field）。位于DPCD地址空间的地址0x0330的位位置（bit position）零的只读NLT能力标记指示显示设备110是否能够进行NLT操作。位于DPCD地址空间的地址0x0330的位位置一的只读多（Multi）NLT能力标记指示显示设备110是否能够存储先前的链路配置，包括用于显示设备110的操作历史中所成功训练的每个唯一链路配置的唯一链路训练参数集。如果该位设定为真（“1”）并且GPU240先前已成功地将主链路270训练或配置为具体配置，那么GPU240可以实施NLT转换到具体配置。如果该位设定为假（“0”），那么GPU可以不实施NLT转换，并且反而必须经由链路训练步骤转到新配置。
GPU240可以基于NLT能力标记、多NLT能力标记以及下文表2所描述的NLT起始标记来初始化链路配置改变。最大图像保留时间指定为地址范围0x0331-0x0333内的二十四位整数。最大图像保留时间指定TCON210将允许正显示的图像保留而不将缺乏刷新解释为链路故障以及进入安全模式超时的最大时间量（微秒）。GPU240可以使用该保留时间规范以一般通过在保留时间规范的界限内放慢帧刷新活动性来将功率减小在低功率模式中。放慢刷新具有降低瞬时功耗的净效应（net effect）。
表1:NLT能力寄存器
NLT协议基于显示设备110的NLT能力来定义以使能主链路270的快速重新配置。NLT协议涉及使用先前经确定的链路接收器参数和链路驱动程序参数将主链路270重新配置到不同的配置。通过使用先前经确定的链路驱动程序参数和链路接收器参数，一般针对任意给定的链路配置建立沿主链路270的可靠通信仅必需链路接收器276中的时钟恢复。通过接收由GPU240所传送的空闲数据模式在接收器中迅速地建立时钟恢复。
NLT转换寄存器296包括被称为NLT起始标记的一位读写寄存器。NLT起始标记用来初始化NLT改变协议。NLT起始标记指示显示设备110以继续进行NLT协议用于改变链路配置而不是检测当GPU240禁用主链路170时其它什么会出现为链路故障。GPU240将NLT起始标记设定为真（“1”）以初始化NLT协议。一旦链路接收器276与主链路270重新同步，则显示设备100将NLT起始标记清除回假（“0”）。当链路接收器276内的CDR功能正可靠地从主链路270采集空闲模式时，链路接收器276是重新同步的。在由被设定真的多NLT能力标记所指示的一个实现方案中，如果新配置已先前地和成功地经链路训练，那么相关联的链路驱动程序参数对链路驱动程序272可用并且链路接收器参数对链路接收器276可用。在一个实施例中，驱动程序参数寄存器274包括配置为存储与一个或多个成功的链路训练配置相关联的链路驱动程序参数的非易失性存储。类似地，接收器参数寄存器278包括配置为存储与一个或多个成功的链路训练配置相关联的链路接收器参数的非易失性存储。在一个实施例中，接收器参数寄存器278包括用于针对某些配置的预定的参数的非易失性、只读存储。预定的参数可以使用包括任何基于实验、测量或基于仿真的任何技术上可行的技术来生成。
表2:NLT转换寄存器
Figure BDA0000434435150000121
驱动程序参数寄存器274可以实现在如图所示的GPU240内或外部设备内。驱动程序参数寄存器274可配置为存储任意大量的唯一链路驱动程序参数集，使得任何共同遭遇的显示设备110的数目和用于显示设备110中的每一个的操作模式可以存储在驱动程序参数寄存器274内。接收器参数寄存器278可以配置为存储任意大数目的唯一链路接收器参数集，使得用于给定的显示设备110的任何共同遭遇的操作模式的数目可以存储在其中。在正常操作期间，每个先前经训练的配置存储为驱动程序参数寄存器274中的链路驱动程序参数以及接收器参数寄存器278内的链路接收器参数。当GPU240选择某些先前经训练的配置用于操作时，先前经训练的链路驱动程序参数从驱动器参数寄存器274加载到链路驱动程序272中，先前经训练的链路接收器参数从接收器参数寄存器278加载到链路接收器276中。通过存储和检索用于链路驱动程序272和链路接收器276的先前经训练的参数，主链路270可以快速地重新配置，并且不需要重新训练。
在某些实施例中，接收器参数寄存器278可提供相对于驱动程序参数寄存器274的有限的存储。例如，接收器参数寄存器278可配置为存储仅一个或两个链路接收器参数集，然而驱动程序参数寄存器274可提供上百或更多链路驱动程序参数集。在这类系统中，给定的链路驱动程序配置可经训练并存储在驱动程序参数寄存器274内，相对应的链路接收器配置可经训练并存储在接收器参数寄存器278内。给定的链路配置可以随后覆写（overwrite）在接收器参数寄存器278内，但仍保持在驱动程序参数寄存器274内可用。在一个实施例中，如果GPU240尝试将主链路270转换到给定的链路配置，那么显示设备110使用任何技术上可行的技术报告给定的链路配置不可用。例如，显示设备110可仅声明链路训练故障，这迫使使用给定的链路配置的主链路270的重新训练会话。在一个实施例中，如果显示设备110在50mS或四个错过的扰频器重置时间内未能确认主链路270的操作，那么主链路270配置为针对当前的链路配置实施新链路训练步骤。新链路训练参数可以覆写相对应的先前所存储的训练参数集。
在一个实施例中，显示设备110配置为报告哪些先前经训练的配置可用。报告可通过揭露接收器参数寄存器278的某些部分用于由GPU240读访问来实现。可替代地，报告可以使用查询-响应制度来实现，其中所建议的配置写到显示设备110，并且显示设备110内的状态寄存器指示所建议的配置是否对于NLT操作可用。
图2C是根据本发明的一个实施例的、由GPU240生成用于通信路径280上的传输的数字视频信号250的示意图。如图所示，数字视频信号250经格式化用于eDP视频接口的主链路的四个通道（251、252、253以及254）上的传输。eDP视频接口的主链路可以以如eDP规范所指定的三个链路符号时钟速率（162MHz、270MHz或540MHz）中的一个来操作。在一个实施例中，GPU240基于当显示设备110连接到通信路径280时实施为配置主链路的链路训练操作来设定链路符号时钟速率。对于每个链路符号时钟周期255，使用8b/10b编码将一个字节的数据或控制信息进行编码的10-位符号在eDP接口的每个活动通道上进行传送。
数字视频信号250的格式使二级数据包能够直接插入传送到显示设备110的数字视频信号250中。在一个实施例中，二级数据包可以包括从GPU240发送到显示设备110的、请求显示设备110进入或退出面板自刷新模式的消息。这类二级数据包使本发明的一个或多个方面能够实现在eDP接口的现有的物理层之上。应该理解的是，该形式的内嵌信令（in-line signaling）可以实现在基于其它包的视频接口中并且不限于实现eDP接口的实施例。
二级数据包可以在由数字视频信号250所表示的视频帧的垂直或水平空白期期间插入数字视频信号250中。数字视频信号250包装为一次一个地表示像素数据282的水平线。对于每个像素数据的水平线而言，数据视频信号250包括第一链路时钟周期255（00）期间的空白起始（BS）组帧（framing）符号以及随后的链路时钟周期255（05）期间的相对应的空白结束（BE）组帧符号。链路符号时钟周期255（00）上的BS符号与链路符号时钟周期255（5）上的BE符号之间的数字视频信号250的一部分与水平空白期相对应。
控制符号和二级数据包在水平空白期期间可以插入数字视频信号250中。例如，垂直空白标识符（VB-ID）符号在BS符号之后插入第一链路符号时钟周期255（01）中。VB-ID符号给显示设备110提供信息，所述信息诸如主视频流是否处于垂直空白期或垂直显示期中、主视频流是否是隔行扫描或逐行扫描以及主视频流是否处于用于隔行视频的偶数场（field）或奇数场中。一旦跟随VB-ID符号之后，视频时间戳（Mvid7：0）和音频时间戳（Maud7:0）分别插入链路符号时钟周期255（02）和255（03）上。可以在水平空白期期间的链路符号时钟周期255（04）的剩余（remainder）期间插入假位符号（dummy symbol）。假位符号可以是特别的所预留的、指示该链路符号时钟周期期间的该通道中的数据是假位数据的符号。链路符号时钟周期255（04）可以具有数个链路符号时钟周期的持续时间，使得通信路径280上的数字视频信号250的帧速率等于显示设备110的刷新速率。
通过在链路符号时钟周期255（04）期间利用二级数据包替换多个假位符号，二级数据包可以插入数字视频信号250中。二级数据包通过特别的二级起始（SS）和二级结束（SE）组帧符号来组帧。二级数据包括可以包括音频数据包、链路配置信息或请求显示设备110进入或退出面板自刷新模式的消息。
BE组帧符号插入数字视频信号250中以指示用于当前视频帧的水平线的活动像素数据的起始。如图所示，像素数据P0…PN具有每颜色信道位深度（bpc）为8位的RGB格式。一旦跟随BE符号之后，与视频的水平线的第一像素相关联的像素数据P0在链路符号时钟周期255（06）到255（08）上被包装到第一通道251中。与红颜色信道相关联的像素数据P0的第一部分在链路符号时钟周期255(06)上插入第一通道251中，与绿颜色信道相关联的像素数据P0的第二部分在链路符号时钟周期255（07）上插入第一通道251中，与蓝颜色信道相关联的像素数据P0的第三部分在链路符号时钟周期255（08）上插入第一通道251中。与视频的水平线的第二像素相关联的像素数据P1在链路符号时钟周期255（06）到255（08）上被包装到第二通道252中，与视频的水平线的第三像素相关联的像素数据P2在链路符号时钟周期255（06）到255（08）上被包装到第三通道253中，与视频的水平线的第四像素相关联的像素数据P3在链路符号时钟周期255（06）到255（08）上被包装到第四通道254中。视频的水平线的随后的像素数据以与像素数据P0到P3类似的方式插入通道251-254中。在最后的链路符号时钟周期中，为了包括有效像素数据，任何未经填充的通道可以用零填补。如图所示，第三通道253和第四通道254在链路符号时钟周期255（13）上用零填补。
上文所描述的数据的序列针对视频帧中的像素数据的每个水平线重复，以像素数据的最顶部的水平线起始。视频帧可以包括在帧的顶部上的若干水平线，其不包括活动像素数据用于显示设备110上的显示。这些水平线包括垂直空白期并且可通过将位设定在VB-ID控制系统中而在数字视频信号250进行指示。
图2D是根据本发明的一个实施例的、插入图2C的数字视频信号250的水平空白期中的二级数据包260的示意图。二级数据包260可以通过替换数字视频信号250中的多个假位符号的一部分而插入数字视频信号250中。例如，图2D在链路符号时钟周期265（00）和265（04）上示出多个假位符号。GPU240可以在链路符号时钟周期265（01）上插入二级起始（SS）组帧符号以指示二级数据包260的起始。在链路符号时钟周期265（02）上插入与二级数据包260相关联的数据。与二级数据包260相关联的数据（SB0…SBN）的每一字节插入数字视频信号250的通道251-254中的一个中。未填充数据的任何槽可以用零填补。GPU240随后在链路符号时钟周期265（03）上插入二级结束（SE）组帧符号。
在一个实施例中，二级数据包260可包括指示显示设备110应进入或退出自刷新模式的数据和报头（header）。例如，二级数据包260可以包括指示包是面板自刷新包的所预留的报头代码。二级数据包也可以包括指示显示设备110是否应进入或退出面板自刷新模式的数据。
如上文所述，GPU240可以使用用于将数字视频信号250传送到显示设备110的现有的通信信道、经由带内信令方法向显示设备110发送消息。在替代性实施例中，GPU240可经由边带方法向显示设备110发送消息，诸如通过使用通信路径280中的辅助通信信道。在其它替代性实施例中，GPU240可配置为使用任何技术上可行的边带信道来与显示设备通信。
图3A阐述了根据本发明的一个实施例的、用于使用无链路训练协议的冷启动的方法步骤300的流程图。尽管结合图1、2A-2D的系统描述了方法步骤，但是本领域普通技术人员将理解的是，配置为以任何次序实现方法步骤的任何系统均在本发明的范围内。
在完成用于当前链路配置的链路训练之前，假定方法步骤300的某些分支是成功的。用于成功的链路训练的链路接收器参数存储在接收器参数寄存器278中并且用来针对每个链路配置来配置链路接收器276。链路驱动程序参数存储在驱动程序参数寄存器274中并且用来配置链路驱动程序272。在一个实施例中，GPU240可以通过将恰当的DPCD寄存器写入显示设备110内来设定相关配置信息。
方法开始于步骤310，其中GPU240使能显示设备110。在一个实施例中，GPU240使能显示设备110，例如通过直接电激活。在另一个实施例中，通过将经选定的控制寄存器写入DPCD寄存器空间内来使能显示设备110。在步骤312，GPU240至少读取图2B的NLT能力寄存器294。如先前所述，NLT能力寄存器294指示显示设备110是否能够在NLT模式中操作。在步骤314，GPU240为主链路270设定当前的链路配置。
在步骤320，如果NLT能力寄存器294指示显示设备110能够在NLT模式中操作，并且GPU240验证同一显示设备110仍被附接，那么方法转到步骤330。可以实现任何技术上可行的技术以验证同一显示设备110仍被附接。在步骤330，GPU240为主链路270设定与主链路270最近建立的链路配置相对应的目前的链路配置。给定的链路配置可以包括例如多少通道应该活动、什么时钟频率应用来在活动通道上传递数据、应使用什么图像分辨率等等。
在步骤330，GPU将NLT起始标记设定在表2示出的NLT转换寄存器内。在步骤332，GPU使能主链路270。为了使能主链路270，CPU写到显示设备110的DPCD寄存器空间内的经选定的寄存器。GPU240基于存储在驱动程序参数寄存器274中的链路驱动程序参数来配置链路驱动程序272。显示设备110基于存储在接收器参数寄存器278中的链路接收器参数类似地配置链路接收器276。链路驱动程序参数和链路接收器参数先前已经由常规链路训练步骤进行确定并且应对主链路270的目前的操作保持有效。一旦主链路270被使能，则显示设备110开始将它自身同步到主链路270的过程。下文图3B更详细地描述了该过程。在步骤350中，GPU240经由主链路270传送空闲模式。在某些实施例中，传送复数的空闲模式。空闲模式由链路接收器276用来为采集来自主链路270的视频数据将CDR功能准备就绪。在步骤352，GPU240开始传送至少包括像素数据282的帧的活动视频数据。在步骤354，GPU240传送扰频器重置信号。在步骤356，GPU等待显示设备110以指示主链路270内的通道是同步的。在步骤358，GPU240为显示设备110完成任何附加的功率顺序控制。方法终止于步骤360。任何技术上可行的技术可以用来实现步骤354、356和358而不脱离本发明的范围和精神。
返回到步骤320，如果NLT能力寄存器294指示显示设备110不能够在NLT模式中操作，或者如果GPU240不能够验证同一显示设备110仍被附接，那么方法转到步骤340，其中GPU240使能主链路270。在步骤342，GPU240例如根据常规标准来实施链路训练。方法随后转到步骤350。
图3B阐述了根据本发明的一个实施例的、用于将显示设备110同步到主链路270的方法步骤301的流程图。尽管结合图1、2A-2D的系统描述了方法步骤，但是本领域的技术人员将理解的是，配置为以任何次序实施方法步骤的任何系统均在本发明的范围内。
方法开始于步骤370，其中显示设备110启动超时计时器。在步骤372，显示设备110尝试与数据流同步，所述数据流诸如经由主链路270传送的空闲模式。在步骤374，如果显示设备110已达到与主链路270同步，那么方法转到步骤380，其中显示设备110指示同步已经完成。可以例如通过将恰当的DPCD寄存器标记设定在显示设备110内来指示同步完成。方法终止于步骤390。
返回到步骤374，如果显示设备110尚未达到与主链路270同步，那么方法转到步骤276。在步骤276，如果超时计时器指示超时情况，那么链路故障已发生并且方法转到步骤382。在步骤382，显示设备110指示线路故障。可以例如通过将恰当的DPCD寄存器标记设定在显示设备110内来指示链路故障。
图4阐述了根据本发明的一个实施例的、用于使用无链路训练协议改变主链路配置的方法步骤400的流程图。尽管结合图1、2A-2D的系统描述了方法步骤，但是本领域的技术人员将理解的是，配置为以任何次序实施方法步骤的任何系统均在本发明的范围内。
方法步骤400假定先前成功地完成用于经指定的链路配置的链路训练，并且显示设备110能够进行由设定为真的多NLT能力标记所指示的多NLT操作。用于成功的链路训练的链路接收器参数存储在接收器参数寄存器278中并且用来给链路接收器276配置链路配置中的改变。链路驱动程序参数存储在驱动程序参数寄存器274中并且用来配置链路驱动程序272。在一个实施例中，GPU240可以通过将恰当的DPCD寄存器写入显示设备110内来设定链路配置信息。
方法开始于步骤410，其中GPU240将NLT起始标记设定在图2B的NLT转换寄存器296内。如先前所述，设定NLT起始标记（将一写到NLT起始标记）指示GPU240将初始化主链路270的NLT操作。在步骤412，GPU240禁用主链路240，这停止主链路270上的数据流。尽管主链路270这时候被禁用，但是显示设备110不确定链路错误已发生在这种情况下，因为NLT起始标记设定为真。在步骤414，GPU240将主链路270重新配置到所建议的配置。该不同配置可能已先前地并成功地在主链路270上进行训练，恰当的参数可对链路驱动程序272和链路接收器276可用。在步骤416，GPU240读取表1示出的NLT能力寄存器内的NLT能力配置标记以针对所建议的配置检查NLT配置支持。在步骤420，如果NLT能力配置标记指示显示设备110支持具有NLT的所建议的配置，那么方法转到步骤440。在步骤440，GPU使能主链路270。在步骤442，GPU240经由主链路270传送至少一个空闲数据模式。在一个实施例中，GPU240经由主链路270传送至少五个空闲数据模式。虽然CDR锁定这时候是必要的，但是链路训练不应是必要的。通过回避常规链路训练，GPU240能够迅速地改变主链路270的配置而不明显地影响视频数据帧的实施传输和显示。在步骤444，GPU240经由主链路270将活动视频数据传送到显示设备110，所述活动视频数据诸如像素数据282的帧。在步骤446，GPU240例如通过读取恰当的DPCP寄存器检查看显示设备110是否与主链路270同步。方法终止于步骤490。
返回到步骤420，如果NLT能力配置标记指示显示设备110不支持具有NLT的所建议的配置，那么方法转到步骤430。在步骤430，如果应恢复用于主链路270的配置，那么方法转到步骤432，其中GPU240将主链路270恢复到先前的配置。方法随后转回到步骤414。
返回到步骤430，如果不应恢复用于主链路270的配置，那么方法转到步骤434，其中GPU240针对主链路270实施链路训练。链路训练可以包括将主链路270准备就绪用于活动视频数据的传输的任何必要步骤。
本领域的技术人员将认识到的是，在活动视频的传输恢复之后，可以要求显示设备110重新同步到新像素和传入的像素数据的线位置。显示设备110可以使用垂直空白指示作为帧等级（level）同步点，所述垂直空白指示诸如主链路270内的垂直空白符号。在同步点之后，新帧数据被扫描输出到LCD设备216。在检测帧等级同步点之前，常规地与液晶材料相关联的状态保留性质可以提供图像连续性用于至少部分帧时间和潜在地多个帧时间。在检测帧等级同步点之后，显示设备110根据任何技术上可行的技术将从GPU240所接收的视频数据扫描到LCD设备216。
上文NLT协议使GPU240能够迅速地重新配置主链路270，从而使GPU240能够指导显示设备110动态地在不同的刷新模式之间改变，例如在逐帧基础上。这允许GPU240指导显示设备110以当同样的帧被显示时在时间的跨度（spans）期间以低刷新速率操作以及当帧信息迅速地改变时以高帧速率操作。例如，用户可以实时与应用交互，这要求高帧速率。用户可以随后暂停片刻，在这段时间期间没有改变被写到显示设备110。在暂停期间，GPU240可以指导显示设备110进入相对低帧速率以降低功率，同时缓慢地刷新静态图像。本领域的技术人员将认识到的是，GPU240可以出于任何技术上可行的原因来重新配置主链路270而不脱离本发明的范围和精神。
总而言之，公开了用于动态地配置诸如主链路270的数字视频链路的技术。数字视频链路配置为基于所存储的链路驱动程序参数和链路接收器参数将视频数据从GPU240传送到显示设备110。在一个实施例中，用于最近的链路配置的参数存储在非易失性存储器中。当数字视频链路被使能时，显示设备110和GPU240配置为使用它们各自所存储的参数。在另一个实施例中，用于复数的数字视频链路配置的参数存储在显示设备110和GPU240内并且可用。GPU240可以高效地转换数字视频链路来以任何先前配置进行操作。因为每个先前配置存储为包括成功地经训练的链路驱动程序参数和链路接收器参数，所以当转换到先前所存储的配置时可以避免链路训练。
公开的技术的一个优势在于，给定的数字视频链路可以重新配置为操作在从高性能到低功率的刷新模式的范围中而不丢帧。该能力使GPU能够动态地选择满足即时要求的刷新模式，这类高性能或低功率用于动态经确定的帧的数目。
虽然上述内容针对本发明的实施例，但可对本发明的其他和进一步的实施例进行设计而不脱离其基本范围。例如，可以以硬件或软件或硬件和软件的组合来实现本发明的各方面。本发明的一个实施例可被实施为与计算机系统一起使用的程序产品。该程序产品的程序定义实施例的各功能（包括本文中描述的方法）并且可以被包含在各种计算机可读存储介质上。示例性计算机可读存储介质包括但不限于：（i）不可写的存储介质（例如，计算机内的只读存储器设备，诸如可由CD-ROM驱动器读取的光盘只读存储器（CD-ROM）盘、闪存、只读存储器（ROM）芯片或任何类型的固态非易失性半导体存储器），在其上存储永久性信息；和（ii）可写的存储介质（例如，磁盘驱动器或硬盘驱动器内的软盘或者任何类型的固态随机存取半导体存储器），在其上存储可更改的信息。当承载针对本发明的功能的计算机可读指令时，这样的计算机可读存储介质是本发明的实施例。
鉴于上述内容，本发明的范围由下面的权利要求来确定。

Claims (36)

1.一种用于配置耦连到端设备的数字视频链路的方法，所述方法包括：
读取所述端设备内的能力寄存器；
基于所述能力寄存器内的数据，确定所述端设备能够在没有链路训练的情况下结合用于所述数字视频链路的当前配置进行操作；
使能所述数字视频链路；
经由所述数字视频链路传送至少一个空闲模式；以及
在传送至少一个空闲模式之后，经由所述数字视频链路传送活动视频数据。
2.根据权利要求1所述的方法，其中所述能力寄存器布置在与所述端设备相关联的寄存器空间内，并且其中所述寄存器空间经由源到端控制通信信道来访问。
3.根据权利要求2所述的方法，其中所述使能所述数字视频链路的步骤包括在所述寄存器空间内写入配置寄存器以指示重新连接不应包括链路训练。
4.根据权利要求2所述的方法，进一步包括读取步骤，该步骤读取布置在所述寄存器空间内的配置寄存器，以针对无链路训练重新配置确定一个或多个经指定的配置是否由所述端设备所支持。
5.根据权利要求4所述的方法，其中驻留在与所述端设备相关联的本地存储器中的链路训练参数的集合与所述经指定的配置相关联而用于在所述经指定的配置中操作所述数字视频链路。
6.根据权利要求2所述的方法，其中所述活动视频数据包括经编码的像素数据和时钟信息，并且其中所述数字视频链路包括至少一个串行通道，所述串行通道经配置用于将所述经编码的像素数据和所述时钟信息传送到所述端设备。
7.根据权利要求6所述的方法，其中耦连到所述至少一个串行通道的链路驱动程序和链路接收器配置为确定用于经由所述至少一个串行通道可靠地传送所述像素数据的参数。
8.根据权利要求7所述的方法，其中表示内部链路特性的链路训练参数的集合至少包括均衡参数和驱动器强度参数，并且其中所述链路训练参数的集合驻留在与所述端设备相关联的本地存储器中，并且其中当没有链路训练被要求进入所选择的配置时使用所述链路训练参数。
9.根据权利要求8所述的方法，其中如果当所述数字视频链路被要求进入所述所选择的配置时与所述端设备相关联的所述本地存储器不存储所述所选择的配置，则要求链路训练。
10.根据权利要求8所述的方法，其中与所述端设备相关联的所述本地存储器包括经配置用于至少一个预定的硬件配置的只读存储。
11.根据权利要求8所述的方法，其中所述端设备配置为确定与所述所选择的配置相对应的所述链路参数的集合是否可从与所述端设备相关联的本地存储器获取，并且其中所述端设备基于所述链路训练参数的集合的可获取性确定所述所选择的配置是否要求链路训练。
12.根据权利要求7所述的方法，进一步包括以下步骤：
将真值写到所述寄存器空间内的起始标记；
禁用所述数字视频链路；以及
将所述数字视频链路重新配置到先前可操作的配置。
13.根据权利要求8所述的方法，进一步包括在首次经由所述经重新配置的数字视频链路传送至少一个空闲模式之后经由所述经重新配置的数字视频链路传送活动视频数据的步骤。
14.根据权利要求6所述的方法，其中所述活动视频数据进一步包括至少一个链路比对包，所述链路比对包配置为使能所述端设备以检测所述活动视频数据内的结构数据的起始。
15.根据权利要求14所述的方法，其中所述至少一个链路比对包包括扰频器重置包，并且所述结构数据包括至少一个视频数据帧。
16.根据权利要求8所述的方法，进一步包括以下步骤：等待指示所述数字视频链路已被重新同步的同步状态标记，从而使能从传送所述至少一个空闲模式到传送活动视频用于显示的转换。
17.根据权利要求1所述的方法，其中所述端设备包括配置为基于所述活动视频数据生成一个或多个视觉数据帧的显示设备。
18.一种包括指令的计算机可读存储介质，所述指令当由处理单元所执行时使所述处理单元通过实施以下步骤来配置耦连到显示设备的数字视频链路：
读取所述端设备内的能力寄存器；
基于所述能力寄存器内的数据，确定所述端设备能够在没有链路训练的情况下结合用于所述数字视频链路的当前配置进行操作；
使能所述数字视频链路；
经由所述数字视频链路传送至少一个空闲模式；以及
在传送至少一个空闲模式之后，经由所述数字视频链路传送活动视频数据。
19.根据权利要求18所述的计算机可读存储介质，其中所述能力寄存器布置在与所述端设备相关联的寄存器空间内，并且其中所述寄存器空间经由源到端控制通信信道来访问。
20.根据权利要求19所述的计算机可读存储介质，其中所述使能所述数字视频链路的步骤包括在所述寄存器空间内写入配置寄存器以指示重新连接不应包括链路训练。
21.根据权利要求19所述的计算机可读存储介质，进一步包括读取步骤，该步骤读取布置在所述寄存器空间内的配置寄存器以针对无链路训练重新配置确定一个或多个经指定的配置是否由所述端设备所支持。
22.根据权利要求21所述的计算机可读存储介质，其中驻留在与所述端设备相关联的本地存储器中的链路训练参数的集合与所述经指定的配置相关联而用于在所述经指定的配置中操作所述数字视频链路。
23.根据权利要求19所述的计算机可读存储介质，其中所述活动视频数据包括经编码的像素数据和时钟信息，并且其中所述数字视频链路包括至少一个串行通道，所述串行通道经配置用于将所述经编码的像素数据和所述时钟信息传送到所述端设备。
24.根据权利要求23所述的计算机可读存储介质，其中耦连到所述至少一个串行通道的链路接收器和链路驱动程序配置为确定用于经由所述至少一个串行通道可靠地传送所述像素数据的参数。
25.根据权利要求24所述的计算机可读存储介质，其中表示内部链路特性的链路训练参数的集合至少包括均衡参数和驱动器强度参数，并且其中所述链路训练参数的集合驻留在与所述端设备相关联的本地存储器中，并且其中当没有链路训练被要求进入所选择的配置时使用所述链路训练参数。
26.根据权利要求25所述的计算机可读存储介质，其中如果当所述数字视频链路被要求进入所述所选择的配置时与所述端设备相关联的所述本地存储器不存储所述所选择的配置，则要求链路训练。
27.根据权利要求25所述的计算机可读存储介质，其中与所述端设备相关联的所述本地存储器包括经配置用于至少一个预定的硬件配置的只读存储。
28.根据权利要求25所述的计算机可读存储介质，其中所述端设备配置为确定与所述所选择的配置相对应的所述链路训练参数的集合是否可从与所述端设备相关联的本地存储器获取，并且其中所述端设备基于所述链路训练参数的集合的可获取性指示所述所选择的配置是否要求链路训练。
29.根据权利要求24所述的计算机可读存储介质，进一步包括以下步骤：
将真值写到所述寄存器空间内的起始标记；
禁用所述数字视频链路；以及
将所述数字视频链路重新配置到先前可操作的配置。
30.根据权利要求25所述的计算机可读存储介质，进一步包括在首次经由所述经重新配置的数字视频链路传送至少一个空闲模式之后经由所述经重新配置的数字视频链路传送活动视频数据的步骤。
31.根据权利要求23所述的计算机可读存储介质，其中所述活动视频数据进一步包括至少一个链路比对包，所述链路比对包配置为使能所述端设备以检测所述活动视频数据内的结构数据的起始。
32.根据权利要求31所述的计算机可读存储介质，其中所述至少一个链路比对包包括扰频器重置包，并且所述结构数据包括至少一个视频数据帧。
33.根据权利要求25所述的计算机可读存储介质，进一步包括以下步骤：等待指示所述数字视频链路已被重新同步的同步状态标记，从而使能从传送所述至少一个空闲模式到传送活动视频用于显示的转换。
34.根据权利要求18所述的计算机可读存储介质，其中所述端设备包括配置为基于所述活动视频数据生成一个或多个视觉数据帧的显示设备。
35.一种计算设备，包括：
非易失性参数存储器；
处理单元，其耦连到所述非易失性参数存储器并配置为：
读取布置在与显示设备相关联的寄存器空间内的能力寄存器；
基于所述能力寄存器内的数据，确定所述端设备能够在没有链路训练的情况下结合用于所述数字视频链路的当前配置进行操作；
使能所述数字视频链路；
经由所述数字视频链路传送至少一个空闲模式；以及
在传送至少一个空闲模式之后，经由所述数字视频链路传送活动视频数据。
36.根据权利要求35所述的计算设备，其中所述处理单元进一步配置为：
将真值写到所述寄存器空间内的起始标记；
禁用所述数字视频链路；
将所述数字视频链路重新配置到先前可操作的配置；以及
在经由所述经重新配置的数字视频链路传送至少一个空闲模式之后经由所述经重新配置的数字视频链路传送活动视频数据。
CN201280028653.XA 2011-06-10 2012-06-08 用于动态配置显示设备中的串行数据链路的系统和方法 Pending CN103597818A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/157,468 US8645585B2 (en) 2011-06-10 2011-06-10 System and method for dynamically configuring a serial data link in a display device
US13/157,468 2011-06-10
PCT/US2012/041570 WO2012170829A1 (en) 2011-06-10 2012-06-08 System and method for dynamically configuring a serial data link in a display device

Publications (1)

Publication Number Publication Date
CN103597818A true CN103597818A (zh) 2014-02-19

Family

ID=47294276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280028653.XA Pending CN103597818A (zh) 2011-06-10 2012-06-08 用于动态配置显示设备中的串行数据链路的系统和方法

Country Status (4)

Country Link
US (1) US8645585B2 (zh)
CN (1) CN103597818A (zh)
DE (1) DE112012002422B4 (zh)
WO (1) WO2012170829A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916276A (zh) * 2014-04-11 2014-07-09 华为技术有限公司 具有多通道绑定接口的设备和系统及其快速初始化方法
CN109872735A (zh) * 2017-12-05 2019-06-11 三星电子株式会社 存储器装置训练方法、执行该方法的计算系统和系统芯片
CN109933430A (zh) * 2019-03-08 2019-06-25 北京百度网讯科技有限公司 分配图形处理器的方法和装置
CN111681689A (zh) * 2020-06-30 2020-09-18 芯颖科技有限公司 存储电路、驱动芯片和显示装置
CN114530135A (zh) * 2019-06-28 2022-05-24 英特尔公司 组合面板自刷新（psr）和自适应同步系统和方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US9323698B2 (en) * 2011-09-22 2016-04-26 Synaptics Incorporated System and method for transmitting USB data over a DisplayPort transmission link
US8989277B1 (en) * 2011-11-03 2015-03-24 Xilinx, Inc. Reducing artifacts within a video processing system
US8892800B2 (en) 2012-02-09 2014-11-18 Intel Corporation Apparatuses for inter-component communication including slave component initiated transaction
WO2013149345A1 (en) 2012-04-04 2013-10-10 General Fusion Inc. Jet control devices and methods
US9153179B2 (en) * 2012-08-17 2015-10-06 Apple, Inc. Display systems with handshaking for rapid backlight activation
US9311268B1 (en) * 2012-10-25 2016-04-12 Qlogic, Corporation Method and system for communication with peripheral devices
US9158350B2 (en) * 2012-12-18 2015-10-13 Apple Inc. Link clock change during veritcal blanking
US9116639B2 (en) * 2012-12-18 2015-08-25 Apple Inc. Maintaining synchronization during vertical blanking
US9269022B2 (en) 2013-04-11 2016-02-23 Digimarc Corporation Methods for object recognition and related arrangements
US9304960B2 (en) * 2013-06-04 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Delayed physical link activation in serial attached small computer system interface devices that utilize smart cabling
US9612994B2 (en) * 2013-09-18 2017-04-04 Nvidia Corporation Snoop and replay for completing bus transaction
WO2015047331A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Display interface partitioning
US9489765B2 (en) 2013-11-18 2016-11-08 Nant Holdings Ip, Llc Silhouette-based object and texture alignment, systems and methods
US10096080B2 (en) * 2014-06-27 2018-10-09 Intel Corporation Power optimization with dynamic frame rate support
US10055370B2 (en) 2014-07-09 2018-08-21 Advanced Micro Devices, Inc. Method and apparatis for processor standby
US9652816B1 (en) 2014-09-29 2017-05-16 Apple Inc. Reduced frame refresh rate
US9495926B2 (en) 2014-12-01 2016-11-15 Apple Inc. Variable frame refresh rate
US9645959B2 (en) 2015-01-16 2017-05-09 Qulacomm Incorporated Fast link training in embedded systems
US9761202B2 (en) 2015-03-09 2017-09-12 Apple Inc. Seamless video transitions
US9875211B2 (en) 2015-06-04 2018-01-23 Synaptics Incorporated Signal conditioner for high-speed data communications
US11348511B2 (en) * 2015-06-19 2022-05-31 Intel Corporation Enabling a chipset that supports a single display to support dual display
US10706825B2 (en) 2015-09-29 2020-07-07 Apple Inc. Timestamp based display update mechanism
US10003362B2 (en) 2015-11-05 2018-06-19 Nvidia Corporation Safe communication mode for a high speed link
KR102548857B1 (ko) * 2016-11-30 2023-06-29 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10747688B2 (en) 2016-12-22 2020-08-18 Intel Corporation Low latency retimer
US10425473B1 (en) * 2017-07-03 2019-09-24 Pure Storage, Inc. Stateful connection reset in a storage cluster with a stateless load balancer
US11249808B2 (en) 2017-08-22 2022-02-15 Intel Corporation Connecting accelerator resources using a switch
US11023244B2 (en) * 2017-09-25 2021-06-01 Intel Corporation System, apparatus and method for recovering link state during link training
US10460649B2 (en) * 2017-11-02 2019-10-29 Dell Products L.P. Automatically selecting a set of parameter values that provide a higher link score
KR102371823B1 (ko) * 2017-12-04 2022-03-07 주식회사 엘엑스세미콘 디스플레이 장치에서의 데이터송수신방법 및 디스플레이 패널구동장치
US20190250930A1 (en) * 2018-02-12 2019-08-15 Western Digital Technologies, Inc. Method and apparatus for configuring a serial data link
US10841355B2 (en) * 2018-07-13 2020-11-17 Apple Inc. Methods and apparatus for streaming media conversion with reduced buffering memories
CN109532721A (zh) * 2018-12-12 2019-03-29 珠海全志科技股份有限公司 一种快速实现Android车机冷启动全景倒车的方法
US11430410B2 (en) * 2020-06-01 2022-08-30 Ati Technologies Ulc Display cycle control system
WO2022019897A1 (en) * 2020-07-22 2022-01-27 Hewlett-Packard Development Company, L.P. Link training
US11688031B2 (en) 2020-10-01 2023-06-27 Ati Technologies Ulc Resynchronization of a display system and GPU after panel self refresh
CN112866714B (zh) * 2020-12-31 2022-12-23 上海易维视科技有限公司 可实现eDP编码/解码/编解码的FPGA系统
CN113411467B (zh) * 2021-05-14 2023-05-05 苏州华兴源创科技股份有限公司 多通道链路管理方法、装置和视频图像处理设备
US11496237B1 (en) 2021-06-11 2022-11-08 Microsoft Technology Licensing, Llc Transmission configuration indication, error detection and recovery by temporal signal interpretation
CN115150286B (zh) * 2022-07-01 2023-09-22 苏州华兴源创科技股份有限公司 传输节点变更方法、装置、计算机设备、存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902596A (zh) * 2003-12-31 2007-01-24 英特尔公司 串行点到点链路的可编程测量模式
US20090323722A1 (en) * 2008-06-25 2009-12-31 Debendra Das Sharma Link and lane level packetization scheme of encoding in serial links
US20100289949A1 (en) * 2009-05-18 2010-11-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US20100293366A1 (en) * 2009-05-18 2010-11-18 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US7853731B1 (en) * 2008-03-18 2010-12-14 Integrated Device Technology, Inc. System and method for embedded displayport link training

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766464B2 (en) * 2001-02-13 2004-07-20 Sun Microsystems, Inc. Method and apparatus for deskewing multiple incoming signals
US7937501B2 (en) * 2007-02-26 2011-05-03 Dell Products L.P. Displayport CE system control functionality
WO2008113168A1 (en) * 2007-03-19 2008-09-25 Ati Technologies Ulc Automated compliance testing for video devices
US20100183004A1 (en) * 2009-01-16 2010-07-22 Stmicroelectronics, Inc. System and method for dual mode communication between devices in a network
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8370554B2 (en) 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8380912B2 (en) * 2010-09-24 2013-02-19 Nxp B.V. Transparent repeater device for handling displayport configuration data (DPCD)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902596A (zh) * 2003-12-31 2007-01-24 英特尔公司 串行点到点链路的可编程测量模式
US7853731B1 (en) * 2008-03-18 2010-12-14 Integrated Device Technology, Inc. System and method for embedded displayport link training
US20090323722A1 (en) * 2008-06-25 2009-12-31 Debendra Das Sharma Link and lane level packetization scheme of encoding in serial links
US20100289949A1 (en) * 2009-05-18 2010-11-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US20100293366A1 (en) * 2009-05-18 2010-11-18 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916276A (zh) * 2014-04-11 2014-07-09 华为技术有限公司 具有多通道绑定接口的设备和系统及其快速初始化方法
CN103916276B (zh) * 2014-04-11 2018-03-06 华为技术有限公司 具有多通道绑定接口的设备和系统及其快速初始化方法
CN109872735A (zh) * 2017-12-05 2019-06-11 三星电子株式会社 存储器装置训练方法、执行该方法的计算系统和系统芯片
CN109933430A (zh) * 2019-03-08 2019-06-25 北京百度网讯科技有限公司 分配图形处理器的方法和装置
CN114530135A (zh) * 2019-06-28 2022-05-24 英特尔公司 组合面板自刷新（psr）和自适应同步系统和方法
US11763774B2 (en) 2019-06-28 2023-09-19 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods
CN111681689A (zh) * 2020-06-30 2020-09-18 芯颖科技有限公司 存储电路、驱动芯片和显示装置
CN111681689B (zh) * 2020-06-30 2022-05-06 芯颖科技有限公司 存储电路、驱动芯片和显示装置

Also Published As

Publication number Publication date
DE112012002422T5 (de) 2014-03-13
DE112012002422B4 (de) 2019-03-28
US20120317607A1 (en) 2012-12-13
US8645585B2 (en) 2014-02-04
WO2012170829A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
CN103597818A (zh) 用于动态配置显示设备中的串行数据链路的系统和方法
CN102682682B (zh) 用于控制具有自刷新能力的显示设备的方法和系统
CN103021378B (zh) 一种多屏拼接显示装置和方法
CN102349100B (zh) 多监视器显示器
CN102841671B (zh) 支持耦连到图形控制器的自刷新显示设备的方法和装置
CN103858436B (zh) 传送装置、传送方法和接收装置
CN101404151B (zh) 一种多屏拼接装置和方法
US9165537B2 (en) Method and apparatus for performing burst refresh of a self-refreshing display device
CN101640768B (zh) 多通道osd视频叠加控制器
US20140267222A1 (en) Efficient autostereo support using display controller windows
CN102841799A (zh) 支持耦连到图形控制器的自刷新显示设备的方法和装置
KR102505197B1 (ko) 표시 장치 및 그것의 구동 방법
CN102376293A (zh) 一种基于fpga的图像拼接处理器及图像拼接方法
CN103442241B (zh) 一种3d显示方法和3d显示装置
JP6045705B2 (ja) ピクセル繰り返し帯域幅を利用したビデオストリーム及びオーディオストリームの結合
CN113132651B (zh) 图像处理方法及装置和显示控制系统
CN111885410B (zh) 图像数据处理装置、方法及显示装置
CN102737618A (zh) 信号处理电路、信号处理方法和显示装置
WO2023116320A1 (zh) 基于fpga的数据流处理方法、装置及pg设备
CN106256113A (zh) 在多媒体连结上的压缩视讯传输
JP5998579B2 (ja) マルチディスプレイシステムの映像表示装置、方法及びプログラム
CN109429017A (zh) 用于在扩展环境中进行即时视频切换的装置、系统和方法
US7425962B2 (en) Systems and methods for generating a composite video signal from a plurality of independent video signals
CN109360142A (zh) 一种基于zynq的多通道图形输出控制方法
JP4781688B2 (ja) 映像信号伝送方法及び映像信号伝送装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140219

WD01 Invention patent application deemed withdrawn after publication