DE112012002422B4 - System und Verfahren zum dynamischen Konfigurieren eines Serial-Daten-Links in einem Anzeigegerät - Google Patents

System und Verfahren zum dynamischen Konfigurieren eines Serial-Daten-Links in einem Anzeigegerät Download PDF

Info

Publication number
DE112012002422B4
DE112012002422B4 DE112012002422.2T DE112012002422T DE112012002422B4 DE 112012002422 B4 DE112012002422 B4 DE 112012002422B4 DE 112012002422 T DE112012002422 T DE 112012002422T DE 112012002422 B4 DE112012002422 B4 DE 112012002422B4
Authority
DE
Germany
Prior art keywords
link
digital video
sink device
data
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012002422.2T
Other languages
English (en)
Other versions
DE112012002422T5 (de
Inventor
David Wyatt
Lianghao Chen
David Matthew Stears
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE112012002422T5 publication Critical patent/DE112012002422T5/de
Application granted granted Critical
Publication of DE112012002422B4 publication Critical patent/DE112012002422B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Verfahren zum Konfigurieren eines Digital-Video-Links, welcher mit einem Senke-Gerät gekoppelt ist, wobei das Verfahren aufweist:Lesen eines Fähigkeiten-Registers innerhalb des Senke-Geräts;Basierend auf Daten innerhalb des Fähigkeiten-Registers, Bestimmen, dass das Senke-Gerät fähig ist, im Zusammenhang mit einer momentanen Konfiguration für den Digital-Video-Link ohne Link-Training zu operieren;Aktivieren des Digital-Video-Links;Übermitteln zumindest eines Untätigkeits-Musters über den Digital-Video-Link; undNach Übermitteln zumindest eines Untätigkeits-Musters, Übermitteln von aktiven Video-Daten über den Digital-Video-Link, ohne Durchführung eines Link-Trainings auf dem Digital-Video-Link.

Description

  • HINTERGRUND DER ERFINDUNG
  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft im Allgemeinen Anzeige-Systeme und insbesondere ein System und Verfahren zum dynamischen Konfigurieren eines serialen Daten-Links in einem Anzeigegerät.
  • BESCHREIBUNG DER VORHANDENEN TECHNIK
  • Computer-Systeme umfassen typischerweise ein Anzeigegerät, wie etwa eine Flüssigkristall-Anzeige (LCD), welches mit einem Video-Daten-Link gekoppelt ist, um Frames von Video-Daten von einer Grafik-Verarbeitungs-Einheit (GPU) an ein Anzeigegerät zu übermitteln. Während eines normalen Betriebs erzeugt die GPU sequentielle Video-Frames, welche jeweils ein zweidimensionales Feld von individuellen Pixeln aufweisen. Die Video-Frames werden typischerweise mittels der GPU erzeugt und innerhalb eines assoziierten Frame-Puffers gespeichert. Jeder Video-Frame wird dann mittels einer GPU als Pixel-Daten herausgescannt bzw. heraus abgetastet (scanned out). Die Pixel-Daten werden dann über einen Video-Daten-Link an das Anzeigegerät zur Anzeige eines entsprechenden Video-Frames übermittelt.
  • Der Video-Daten-Link weist eine oder mehrere Spuren bzw. Leitungen (lanes) auf, welche jeweils konfiguriert sind, ein Bit von Pixel-Daten während eines Bit-Zeitintervalls zu übermitteln. Jede Leitung weist einen physikalischen Signal-Pfad auf, wie etwa einen elektrischen Differential-Signal-Pfad. Herstellungs-Variation in der GPU, den physikalischen Signal-Pfaden und Anzeigegerät können die Signal-Integrität von Pixel-Daten, welche über den Video-Daten-Link übermittelt sind, berühren bzw. beeinflussen (impact). Instantane Temperatur- und Spannungs-Variation in der GPU und der Anzeigegerät-Elektronik können auch die Signal-Integrität von Daten auf dem Video-Daten-Link beeinflussen. Eine Bit-Zeit repräsentiert herkömmlicher Weise solch ein kleines Zeitintervall, dass normale Herstellungs-Variation in verschiedenen Elementen, welche mit den Video-Daten-Link assoziiert sind, Signal-Integrität der Pixel-Daten signifikant herabstufen kann. Signal-Herabstufung umfasst z.B. Leitung-zu-Leitung-Versatz (lane to lane skew) und selektive Frequenz-Verminderung, was ein Signal-Augenmuster (signal eye pattern) degradieren oder schließen kann. Um solch eine Signal-Herabstufung zu mildern, führen Schnittstellen-Schaltungen, welche mit dem Video-Daten-Link assoziiert sind, eine Link-Trainings-Prozedur aus, um Versatz, Frequenz-Verminderung usw. zu kompensieren.
  • Jedes Mal, wenn der Video-Daten-Link aktiviert wird, wird die Link-Trainings-Prozedur auf dem Video-Daten-Link vor einem Übermitteln von Pixel-Daten durchgeführt, um eine korrekte Signal-Integrität für die Pixel-Daten sicherzustellen. Die Trainings-Prozedur kann in gewissen Szenarien mehr als eine Gesamt-Frame-Zeit einnehmen, was zu einer Unterbrechung wie etwa einem Flackern oder zu einem zeitweisen Ausschalten (blanking) des Anzeigegeräts führt. In gewissen Szenarien kann ein Computer-System zwischen Anzeige-Moden überzugehen müssen, was erfordert, dass der Betrieb des Video-Daten-Links modifiziert ist, was zu einer neuen Link-Trainings-Prozedur führt, welche möglicherweise korrekte Anzeige von Frames auf dem Anzeigegerät unterbrechen bzw. zerreißen kann (disrupting). Solch ein Zerreißen oder ein Trennen (disruption) kann dazu führen, dass das Anzeigegerät flackert oder ein oder mehrere Frames auslässt (blank), um dadurch Bild-Qualität herabzustufen.
  • Die US 2010/0289949 A1 beschreibt ein Verfahren zur Übertragung von Videodaten, wobei das Sendeformat der Daten vor der Übertragung bestimmt wird.
  • Wie das Vorangehende illustriert, ist was in der Technik gebraucht ist, eine verbesserte Technik zum Managen von Pixel-Daten-Übermittlung zwischen einer GPU und einem Anzeigegerät.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Ausführungsform der vorliegenden Erfindung führt ein Verfahren zum Konfigurieren eines digitalen Video-Links gemäß Anspruch 1 aus, welcher mit einem Anzeigegerät gekoppelt ist, aufweisend Lesen eines Fähigkeiten-Registers (capabilities register) innerhalb des Anzeigegeräts, basierend auf Daten innerhalb des Fähigkeiten-Registers, Bestimmen, dass das Anzeigegerät in der Lage ist, im Zusammenhang mit einer momentanen Konfiguration für den digitalen Video-Link ohne Link-Training zu operieren, Aktivieren des digitalen Video-Links, und, nach Übermitteln von zumindest einem Untätigkeits-Muster über den digitalen Link, Übermitteln von aktiven Video-Daten über den digitalen Video-Link.
  • Andere Ausführungsformen der vorliegenden Erfindung umfassen, ohne Begrenzung, ein Computer-lesbares Speichermedium, welches Anweisungen umfasst, welche, wenn mittels einer Verarbeitungs-Einheit ausgeführt, die Verarbeitungs-Einheit veranlassen, die hierhin beschriebenen Techniken durchzuführen, sowie ein Rechengerät, welches eine Verarbeitungs-Einheit umfasst, welche konfiguriert ist, die hierin beschriebenen Techniken durchzuführen.
  • Ein Vorteil der vorliegenden Erfindung ist, dass ein gegebener digitaler Video-Link konfiguriert sein kann, in einem Bereich von Auffrischungs-Moden von einer Hoch-Performance bis Niedrig-Energie ohne ein Fallenfassen von Frames zu arbeiten. Diese Fähigkeit versetzt eine GPU in die Lage, dynamisch einen Auffrischungs-Modus auszuwählen, welcher eine momentane Anforderung erfüllt, wie etwa eine Hoch-Performance oder Niedrig-Energie für eine dynamisch bestimmte Anzahl von Frames.
  • Figurenliste
  • So dass die Weise, in welcher die oben rezitierten Merkmale der Erfindung im Detail verstanden werden können, kann eine bestimmtere Beschreibung der Erfindung, welche oben kurz zusammengefasst ist, mittels Bezugnahme auf Ausführungsformen erhalten sein, von denen einige in den angehängten Zeichnungen illustriert sind. Es ist jedoch zu bemerken, dass die angehängten Zeichnungen nur typische Ausführungsformen dieser Erfindung illustrieren und daher nicht zu betrachten sind, ihren Geltungsbereich zu begrenzen, da die Erfindung andere gleich wirkungsvolle Ausführungsformen zulassen kann.
    • 1 ist ein Blockdiagramm, welches ein Computer-System illustriert, welches konfiguriert ist, eine oder mehrere Aspekte der vorliegenden Erfindung zu implementieren;
    • 2A illustriert ein Parallel-Verarbeitungs-Subsystem, welches mit einem Anzeigegerät gekoppelt ist, welches eine Selbst-Auffrischungs-Fähigkeit umfasst, gemäß einer Ausführungsform der vorliegenden Erfindung;
    • 2B illustriert einen Kommunikationen-Pfad, welcher eine eingebettete Anzeige-Port-Schnittstelle (DisplayPort interface) implementiert, gemäß einer Ausführungsform der vorliegenden Erfindung;
    • 2C ist ein konzeptionelles Diagramm von digitalen VideoSignalen, welche mittels einer GPU zur Übermittlung über einen Kommunikationen-Pfad erzeugt sind, gemäß einer Ausführungsform der vorliegenden Erfindung;
    • 2D ist ein konzeptionelles Diagramm eines sekundären Daten-Pakets, in welches in die horizontale Abschaltperiode (horizontal blanking period) der digitalen Video-Signale von 2C eingefügt ist, gemäß einer Ausführungsform der vorliegenden Erfindung;
    • 3A führt ein Flussdiagramm von Verfahrens-Schritten für einen Kaltstart unter Benutzung eines kein-Link-Trainings-Protokolls aus, gemäß einer Ausführungsform der vorliegenden Erfindung;
    • 3B führt ein Flussdiagramm von Verfahrens-Schritten zum Synchronisieren des Anzeigegeräts mit dem Haupt-Link aus, gemäß einer Ausführungsform der vorliegenden Erfindung; und
    • 4 führt ein Flussdiagramm von Verfahrens-Schritten zum Ändern einer Haupt-Link-Konfiguration unter Benutzung eines kein-Link-Trainings-Protokolls aus, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In der folgenden Beschreibung werden zahlreiche spezifische Details ausgeführt, um ein durchgängigeres Verständnis der vorliegenden Erfindung bereitzustellen. Es wird jedoch für den Fachmann in der Technik ersichtlich sein, dass die vorliegende Erfindung ohne ein oder mehrere dieser spezifischen Details praktiziert werden kann. In anderen Fällen sind wohl bekannte Merkmale nicht beschrieben worden, um ein Verschleiern der vorliegenden Erfindung zu vermeiden.
  • SYSTEM-ÜBERBLICK
  • 1 ist ein Blockdiagramm, welches ein Computer-System 100 illustriert, welches konfiguriert ist, eine oder mehrere Aspekte der vorliegenden Erfindung zu implementieren. Computer-System 100 umfasst eine Zentral-Verarbeitungs-Einheit (CPU) 102 und einen System-Speicher 104, welche über einen Zwischenverbindungs-Pfad kommunizieren, welcher eine Speicherbrücke 105 umfassen kann. Speicherbrücke 105, welche z.B. ein Northbridge-Chip sein kann, ist über einen Bus oder einen anderen Kommunikations-Pfad 106 (z.B. einem HyperTransport-Link) mit einer I/O-(Eingabe/Ausgabe)-Brücke 107 verbunden. I/O-Brücke 107, welche z.B. ein Southbridge-Chip sein kann, empfängt Benutzer-Eingabe von einem oder mehreren Benutzer-Eingabegeräten 108 (z.B. Tastatur, Maus) und leitet die Eingabe an CPU 102 über Pfad 106 und Speicherbrücke 105 weiter. Ein Parallel-Verarbeitungs-Subsystem 112 ist mit der Speicherbrücke 105 über einen Bus oder einen anderen Kommunikations-Pfad 113 (z.B. ein PCI-Express, Accelerated-Graphics-Port, oder HyperTransport-Link) gekoppelt; in einer Ausführungsform ist das Parallel-Verarbeitungs-Subsystem 112 ein Grafik-Subsystem, welches Pixel an ein Anzeigegerät 110 (z.B. konventioneller CRT-Monitor oder LCD-basierter Monitor) liefert. Ein Grafik-Treiber 103 kann konfiguriert sein, Grafik-Grundformen (graphics primitives) über Kommunikations-Pfad 113 für Parallel-Verarbeitungs-Subsystem 112 zu senden, um Pixel-Daten zur Anzeige auf dem Anzeigegerät 110 zu erzeugen. Eine System-Platte 114 ist auch mit der I/O-Brücke 107 verbunden. Ein Switch 116 stellt Verbindungen zwischen I/O-Brücke 107 und anderen Komponenten bereit, wie etwa Netzwerk-Adapter 118 und verschiedene Hinzufügungs-Karten 120 und 121. Andere Komponenten (nicht explizit gezeigt), umfassend USB oder andere Port-Verbindungen, CD-Laufwerke, DVD-Laufwerke, Film-Aufzeichnungs-Geräte und dergleichen können auch mit I/O-Brücke 107 verbunden sein. Kommunikations-Pfade, welche die verschiedenen Komponenten in 1 verbinden, können unter Benutzung irgendwelcher geeigneten Protokolle implementiert sein, wie etwa PCI (Peripheral Component Interconnect), PCI-Express, AGP (Accelerated Graphics Port), HyperTransport oder irgendwelche anderen Bus- oder Punkt-zu-Punkt-Kommunikations-Protokoll(e), und Verbindungen zwischen verschiedenen Geräten können verschiedene Protokolle benutzen, wie in der Technik bekannt ist.
  • In einer Ausführungsform inkorporiert das Parallel-Verarbeitungs-Subsystem 112 Schaltung, welche für Grafik- und Video-Verarbeitung optimiert ist, einschließlich, z.B. Video-Ausgabe-Schaltung, und konstituiert eine Grafik-Verarbeitungs-Einheit (GPU). In einer anderen Ausführungsform kann das Parallel-Verarbeitungs-Subsystem 112 mit einem oder mit mehreren anderen System-Elementen integriert sein, wie etwa die Speicherbrücke 105, CPU 102 und I/O-Brücke 107, um ein System auf Chip (SoC) zu bilden.
  • Es wird geschätzt werden, dass das hierin beschriebene System illustrativ ist und dass Variationen und Modifikationen möglich sind. Die Verbindungs-Topologie, einschließlich der Anzahl und der Anordnung von Brücken, der Anzahl von CPUs 102 und der Anzahl von Parallel-Verarbeitungs-Subsystemen 112 kann wie gewünscht modifiziert werden. Zum Beispiel ist in einigen Ausführungsformen System-Speicher 104 mit GPU 102 direkt verbunden anstatt durch eine Brücke und andere Geräte kommunizieren mit System-Speicher 104 über Speicherbrücke 105 und CPU 102. In anderen alternativen Topologien ist Parallel-Verarbeitungs-Subsystem 112 mit I/O-Brücke 107 oder direkt mit CPU 102 verbunden anstatt mit Speicherbrücke 105. In noch anderen Ausführungsformen könnte I/O-Brücke 107 und Speicherbrücke 105 in einem einzelnen Chip integriert sein. Große Ausführungsformen können zwei oder mehr CPUs 102 oder zwei oder mehr Parallel-Verarbeitungs-Subsysteme 112 umfassen. Die hierin gezeigten bestimmten Komponenten sind optional; z.B. könnte irgendeine Anzahl von Hinzufügungs-Karten oder peripheren Geräten unterstützt sein. In einigen Ausführungsformen ist der Switch 116 eliminiert und Netzwerk-Adapter 118 und Hinzufügungs-Karten 120, 121 verbinden direkt mit I/O-Brücke 107.
  • 2A illustriert ein Parallel-Verarbeitungs-Subsystem 112, welches mit einem Anzeigegerät 110 gekoppelt ist, welches eine Selbst-Auffrischungs-Fähigkeit umfasst, gemäß einer Ausführungsform der vorliegenden Erfindung. Wie gezeigt ist, umfasst das Parallel-Verarbeitungs-Subsystem 112 eine Grafik-Verarbeitungs-Einheit (GPU) 240, welche mit Grafik-Speicher 242 über eine Speicher-Bus-Schnittstelle gekoppelt ist, wie etwa eine Industrie-Standard-DDR3-Bus-Schnittstelle. Grafik-Speicher 242 umfasst einen oder mehrere Frame-Puffer 244. Parallel-Verarbeitungs-Subsystem 112 ist konfiguriert, Video-Daten basierend auf Pixel-Daten zu erzeugen, welche in Frame-Puffern 244 gespeichert sind, und die Video-Signale an Anzeigegerät 110 über Kommunikationen-Pfad 280 zu übermitteln. Allgemein ausgedrückt agiert das Parallel-Verarbeitungs-Subsystem 112 als ein Quellegerät für das Videosignal und das Anzeigegerät 110 agiert als ein Senke-Gerät für das Videosignal. Kommunikationen-Pfad 280 kann irgendein Video-Daten-Link oder Schnittstelle sein, wie in der Technik bekannt ist, wie etwa eine eingebettete Anzeige-Port-(eDP)-Schnittstelle.
  • GPU 240 kann konfiguriert sein, Grafik-Grundformen (graphic primitives) von CPU 102 über Kommunikationen-Pfad 113 zu empfangen, wie etwa ein PCIe-Bus. GPU 240 verarbeitet die Grafik-Grundformen, um einen Frame von Pixel-Daten zur Anzeige auf Anzeigegerät 110 zu erzeugen, und speichert den Frame von Pixel-Daten in einem oder mehreren Frame-Puffern 244. In Normalbetrieb ist GPU 240 konfiguriert, Pixel-Daten von Frame-Puffern 244 herauszuscannen, um Videosignale zur Anzeige auf Anzeigegerät 110 zu erzeugen. In einer Ausführungsform weist Kommunikationen-Pfad 280 einen Industrie-Standard-Display-Port (DP) auf.
  • In einer Ausführungsform umfasst Anzeigegerät 110 eine Zeitsteuerung (TCON) 210, eine Selbst-Auffrischungs-Steuerung (SRC) (Self-Refresh Controller) 220, ein Flüssigkristall-Anzeige-(LCD)-Gerät 216, ein Hintergrund-Licht (backlight) 202, einen oder mehrere Spalten-Treiber 212, einen oder mehrere Zeilen-Treiber 214, und einen oder mehrere lokale Frame-Puffer 224, wobei M die totale Anzahl von lokalen Frame-Puffern ist, welche in dem Anzeigegerät 110 implementiert sind. Das Hintergrund-Licht 202 stellt eine Beleuchtungs-Quelle für das LCD-Gerät 216 bereit. Das Hintergrund-Licht 202 kann mittels GPU 240 gesteuert sein. TCON 210 erzeugt Video-Zeitsignale zum Treiben von LCD-Gerät 216 über die Spalten-Treiber 212 und die Zeilen-Treiber 214. Spalten-Treiber 212, Zeilen-Treiber 214 und LCD-Gerät 216 können konventionelle Spalten-Treiber, Zeilen-Treiber und LCD-Gerät sein, welche in der Technik bekannt sind. Wie auch gezeigt ist, kann TCON 210 Pixel-Daten an Spalten-Treiber 212 und Zeilen-Treiber 214 über eine Kommunikations-Schnittstelle übermitteln, wie etwa eine Mini-LVDS-Schnittstelle. In einer alternativen Ausführungsform umfasst das Anzeigegerät 110 nicht einen SRC 220. Zum Beispiel kann eine Niedrigkosten-Konfiguration von Anzeigegerät 110 den SRC 220 ausschließen, um niedrigere Gesamtkosten von Gütern zu erreichen.
  • SRC 220 ist konfiguriert, Videosignale zur Anzeige auf LCD-Gerät 216 basierend auf Pixel-Daten zu erzeugen, welche in lokalen Frame-Puffern 224 gespeichert sind. In Normalbetrieb treibt Anzeigegerät 110 LCD-Gerät 216 basierend auf den Videosignalen, welche von dem Parallel-Verarbeitungs-Subsystem 112 über Kommunikationen-Pfad 280 erhalten sind. Wenn im Gegensatz dazu das Anzeigegerät 110 in einem Tafel-Selbst-Auffrischungs-Modus (panel self-refresh mode) arbeitet, treibt Anzeigegerät 110 LCD-Gerät 216 basierend auf den Videosignalen, welche von SRC 220 erhalten sind.
  • GPU 240 kann konfiguriert sein, den Übergang von Anzeigegerät 110 in und aus dem Tafel-Selbst-Auffrischungs-Modus handzuhaben. In gewissen Szenarien kann ein Gesamt-Energieverbrauch von Computer-System 100 dadurch vermindert werden, dass das Anzeigegerät 110 während Perioden von grafischer Inaktivität in dem Bild, welches mittels des Anzeigegeräts 110 angezeigt ist, in dem Tafel-Selbst-Auffrischungs-Modus betrieben wird. Um das Anzeigegerät 110 zu veranlassen, in den Tafel-Selbst-Auffrischungs-Modus einzutreten, kann in einer Ausführungsform GPU 240 eine Botschaft an Anzeigegerät 110 unter Benutzung eines In-Band-Signalisierungs-Verfahrens übermitteln, wie etwa mittels eines Einbettens einer Nachricht in die digitalen Videosignale, welche über Kommunikationen-Pfad 280 übermittelt sind. In alternativen Ausführungsformen kann GPU 240 die Botschaft unter Benutzung eines Seiten-Band-Signalisierungs-Verfahrens übermitteln, wie etwa mittels eines Übermittelns der Botschaft unter Benutzung eines Hilfs-Kommunikationen-Kanals. Verschiedene Signalisierungs-Verfahren zum Signalisieren des Anzeigegeräts 110, in einen Tafel-Selbst-Auffrischungs-Modus einzutreten oder zu verlassen, werden im Zusammenhang mit 2B-2D unten beschrieben.
  • Nach Empfangen einer Botschaft, in einen Selbst-Auffrischungs-Modus einzutreten, speichert Anzeigegerät 110 einen Frame von Pixel-Daten, welcher über Kommunikationen-Pfad 280 empfangen sind, in lokalen Frame-Puffern 224 zwischen. Anzeigegerät 110 geht Steuerung zum Treiben von LCD-Gerät 216 von den Videosignalen, welche mittels der GPU 240 erzeugt sind, auf Videosignale über, welche mittels SRC 220 erzeugt sind, basierend auf den Pixel-Daten, welche in lokalen Frame-Puffern 224 gespeichert sind. Während das Anzeigegerät 110 in dem Tafel-Selbst-Auffrischungs-Modus ist, erzeugt SRC 220 kontinuierlich wiederholende Videosignale, welche die zwischengespeicherten Pixel-Daten repräsentieren, welche in den lokalen Frame-Puffern 224 gespeichert sind, für einen über mehrere aufeinander folgende Video-Frames.
  • Um das Anzeigegerät 110 zu veranlassen, den Tafel-Selbst-Auffrischungs-Modus zu verlassen, kann GPU 220 eine ähnliche Botschaft an Anzeigegerät 110 unter Benutzung eines ähnlichen Verfahrens übermitteln, wie dieses, welches oben im Zusammenhang mit dem Veranlassen des Anzeigegeräts 110 beschrieben ist, um in den Tafel-Selbst-Auffrischungs-Modus einzutreten. Nach Empfangen der Botschaft, den Tafel-Selbst-Auffrischungs-Modus zu verlassen, kann das Anzeigegerät 110 konfiguriert sein, mit Videosignalen zu synchronisieren, welche mittels der GPU 240 erzeugt sind.
  • Die Menge von Speicher, welcher erfordert ist, eine Selbst-Auffrischungs-Fähigkeit zu implementieren, kann von der Größe des nicht komprimierten Frames von Video abhängen, welcher benutzt ist, um das Bild auf dem Anzeigegerät 110 kontinuierlich aufzufrischen. In einer Ausführungsform umfasst Anzeigegerät 110 einen einzelnen lokalen Frame-Puffer 224(0), welcher bemessen ist, um einen nicht komprimierten Frame von Pixel-Daten zur Anzeige auf dem LCD-Gerät 216 aufzunehmen. Die Größe von Frame-Puffer 224(0) kann auf der minimalen Anzahl von Bytes basiert sein, welche erforderlich sind, um einen nicht komprimierten Frame von Pixel-Daten zur Anzeige von LCD-Gerät 216 zu speichern, berechnet als das Ergebnis eines Multiplizierens der Breite mit der Höhe mit der Farbtiefe der nativen Auflösung von LCD-Gerät 216. Zum Beispiel kann Frame-Puffer 224(0) für ein LCD-Gerät 216 bemessen sein, welches mit einer WUXGA-Auflösung (1920 × 1200 Pixel) und einer Farbtiefe von 24 Bits pro Pixel (bpp) konfiguriert ist. In diesem Fall sollte die Menge von Speicher in lokalem Frame-Puffer 224(0), welcher zum Selbst-Auffrischungs-Pixel-Daten-Zwischenspeichern verfügbar ist, zumindest 6750 kB von adressierbarem Speicher sein (1920 × 1200 × 24 bpp; wobei 1 Kilobyte gleich 1024 oder 210 Bytes ist).
  • Anzeigegerät 100 kann in der Lage sein, 3D-Videodaten anzuzeigen, wie etwa stereoskopische Videodaten. Stereoskopische Videodaten umfassen eine linke Ansicht und eine rechte Ansicht von nicht komprimierten Pixel-Daten für jeden Frame von 3D-Video. Jede Ansicht entspricht einer verschiedenen Kamera-Position auf derselben Szene, welche ungefähr simultan erfasst ist. Einige Anzeigegeräte sind in der Lage, drei oder mehr Ansichten gleichzeitig anzuzeigen, wie etwa in einigen Typen von autostereoskopischen Anzeigen.
  • In einer Ausführungsform kann Anzeigegerät 110 eine Selbst-Auffrischungs-Fähigkeit im Zusammenhang mit stereoskopischen Videodaten umfassen. Jeder Frame von stereoskopischen Videodaten umfasst zwei nicht komprimierte Frames von Pixel-Daten zur Anzeige auf LCD-Gerät 216. Jeder der nicht komprimierten Frames von Pixel-Daten kann Pixel-Daten bei der vollen Auflösung und Farbtiefe von LCD-Gerät 216 aufweisen. In solchen Ausführungsformen kann der lokale Frame-Puffer 224(0) bemessen sein, einen Frame von stereoskopischen Videodaten zu halten. Zum Beispiel sollte die Größe von lokalem Frame-Puffer 224(0), um nicht komprimierte stereoskopische Videodaten bei WUXGA-Auflösung und 24 bpp Farbtiefe zu speichern, zumindest 13500 kB von adressierbarem Speicher sein (2 × 1920 × 1200 × 24 bpp). Alternativ können die lokalen Frame-Puffer 224 zwei Frame-Puffer 224(0) und 224(1) umfassen, wobei jeder bemessen ist, um eine einzelne Ansicht von nicht komprimierten Pixel-Daten zur Anzeige auf LCD-Gerät 226 zu speichern.
  • In einer Ausführungsform kann Anzeigegerät 110 eine Zittern-Fähigkeit (dithering capability) umfassen. Zittern erlaubt dem Anzeigegerät 110, mehr wahrgenommene Farben anzuzeigen als die Hardware von LCD-Gerät 216 anzuzeigen befähigt ist. Zeitliches Zittern alterniert die Farbe eines Pixels schnell zwischen zwei approximativen Farben in der verfügbaren Farbpalette von LCD-Gerät 216 derart, dass das Pixel bei einer anderen Farbe wahrgenommen ist, welche nicht in der verfügbaren Farbpalette von LCD-Gerät 216 umfasst ist. Mittels eines schnellen Alternierens eines Pixels zwischen schwarz und weiß kann z.B. ein Betrachter die Farbe grau wahrnehmen. In einem Normal-Betriebszustand kann GPU 240 konfiguriert sein, Pixel-Daten in aufeinander folgenden Frames von Video derart zu alternieren, dass die wahrgenommenen Farben in dem Bild, welches mittels des Anzeigegeräts 110 angezeigt ist, außerhalb der verfügbaren Farbpalette von LCD-Gerät 216 sind. In einem Selbst-Auffrischungs-Modus kann Anzeigegerät 110 konfiguriert sein, zwei aufeinander folgende Frames von Pixel-Daten in lokalen Frame-Puffern 224 zwischenzuspeichern. Dann kann SRC 220 konfiguriert sein, die zwei Frames von Pixel-Daten von den lokalen Frame-Puffern 224 in einer alternierenden Weise auszuscannen, um die Videosignale zur Anzeige auf LCD-Gerät 216 zu erzeugen.
  • 2B illustriert einen Kommunikationen-Pfad 280, welcher eine eingebettete Display-Port-Schnittstelle implementiert, gemäß einer Ausführungsform der vorliegenden Erfindung. Eingebetteter Display-Port (eDP) ist eine Standard-Digitalvideo-Schnittstelle für interne Anzeigegeräte, wie etwa ein internes LCD-Gerät in einem Laptop-Computer. Kommunikationen-Pfad 280 umfasst einen Haupt-Link 270, welcher z.B. 1, 2 oder 4 Differential-Paare (Leitungen) für eine Hoch-Bandbreite-Daten-Transmission aufweist. Der Kommunikationen-Pfad 280 umfasst auch ein Heiss-Steck-Detektions-Signal (hot-plug detect signal) (HPD) sowie einen einzelnen Differential-Paar-Hilfskanal (Aux) 390.
  • Der Haupt-Link 270 ist ein undirektionaler Kommunikations-Kanal von GPU 240 zu Anzeigegerät 110. Die GPU 240 kann konfiguriert sein, Videosignale, welche von Pixel-Daten 282 erzeugt sind, welche in Frame-Puffern 244 gespeichert sind, über eine, zwei oder vier Leitungen des Haupt-Links 270 zu übermitteln. In alternativen Ausführungsformen kann eine willkürliche Anzahl von Leitungen implementiert sein. Ein Link-Treiber 272 innerhalb von GPU 240 ist konfiguriert, eine oder mehrere Hochgeschwindigkeits-Differential-Signale zu erzeugen, welche den Leitungen von Haupt-Link 270 entsprechen. Der Link-Treiber 272 empfängt Pixel-Daten 282, welche innerhalb eines parallelen Daten-Pfades formatiert sind, und serialisiert die Pixel-Daten 282 zur Übermittlung als seriale Videosignale über eine oder mehrere Leitungen innerhalb des Haupt-Links 270. Der Link-Treiber 272 ist auch konfiguriert, Link-Trainings-Prozeduren auszuführen, welche Link-Treiber-Parameter erzeugen, welche mit zuverlässiger Übermittlung von Daten über den Haupt-Link 270 konsistent sind. Die Link-Treiber-Parameter weisen einen Implementierungs-abhängigen Satz von Werten auf, welche benutzt werden, um den Link-Treiber 272 fein abzustimmen (to tune). Irgendein technisch machbarer Satz von Link-Treiber-Parametern kann implementiert sein, ohne von dem Geltungsbereich der vorliegenden Erfindung abzuweichen. Auf ein erfolgreiches Vollenden von Link-Training auf Haupt-Link 270 hin, werden die resultierenden Link-Treiber-Parameter innerhalb von Treiber-Parameter-Register 274 gespeichert. Beispielhafte Link-Treiber-Parameter können eine Link-Treiber-Parameter-Zustands-Flagge (link driver parameter status flag) umfassen, um anzuzeigen, ob die Link-Treiber-Parameter gültig sind, Link-Treiber-Stärke, Link-Treiber-Vor-Gewichtungsstärke (pre-emphasis strength), und Leitung-zu-Leitung-Versatz zwischen Leitungen von Haupt-Link 270.
  • Ein Link-Empfänger 276 innerhalb von Anzeigegerät 110 ist konfiguriert, die serialen Videosignale von Haupt-Link 270 zu empfangen und die serialen Videosignale in Pixel-Daten 284 zu deserialisieren, welche innerhalb eines Parallel-Daten-Pfads formatiert sind. Der Link-Empfänger 276 ist auch konfiguriert, Link-Trainings-Prozeduren auszuführen, um Link-Empfänger-Parameter zu erzeugen, welche mit einem zuverlässigen Empfang von serialen Videosignalen über den Haupt-Link 270 konsistent sind. Die Link-Empfänger-Parameter weisen einen Implementierungs-abhängigen Satz von Werten auf, welche benutzt werden können, um Link-Empfänger 276 fein abzustimmen. Auf ein erfolgreiches Vollenden von Link-Training auf dem Haupt-Link 270 hin, werden die resultierenden Link-Empfänger-Parameter innerhalb von Empfänger-Parameter-Register 278 gespeichert. Exemplarische Link-Empfänger-Parameter können eine Link-Empfänger-Parameter-Zustands-Flagge umfassen, um anzuzeigen, ob die Empfänger-Parameter gültig sind, Link-Empfänger-Equalisierungs-Faktoren, und Leitung-zu-Leitung-Versatz zwischen Leitungen des Haupt-Links 270. Eine Schlüsselfunktion des Link-Empfängers 276 ist Taktgebung (clock) und Daten-Erholung bzw. Wiederherstellung (data recovery) (CDR). Takt- Wiederherstellung involviert Feinabstimmung einer internen Uhr, um mit einer Frequenz und Phase von Bits von Daten übereinzustimmen (match), welche auf einer oder mehreren Leitungen des Haupt-Links 270 ankommen. Fachleute in der Technik werden verstehen, dass Takt-Frequenz- und -Phase-Information von einem Datenmuster wiedererlangt werden kann und dass ein Kodierungs-Regime, wie etwa das wohl bekannte 8b/10b-Kodierungs-Regime, genügende Daten-Bit-Übergangsdichte bereitstellt, um effizient einen Datentakt von einem serialen Datenstrom wiederzuerlangen. Andere Kodierungs-Regimes, wie etwa Daten-Vermischungs-Regimes (scrambler regimes) können auch genügende Übergangsdichte bereitstellen, um effiziente Datentakt-Wiedererlangung zu ermöglichen. In einer Ausführungsform wird ein Mischer-Schaltkreis (scrambler circuit) periodisch zurückgesetzt, wie etwa bei dem Start eines neuen Frames, um einen einfachen und konsistenten Mischer-Betriebspunkt bereitzustellen. Daten-Wiedererlangung (data recovery) involviert ein Sampeln bzw. Abtasten von Bits von Daten, welche von dem Haupt-Link 270 ankommen basierend auf einem wiedererlangten Takt (recovered clock). Daten-Wiedergewinnung umfasst auch Abschätzen einer unabhängigen Sample-Phase für jede der einen oder mehreren Leitungen des Haupt-Links 270. Jede unabhängige Sample-Phase kann nominell während eines Link-Trainings bestimmt werden und dynamisch während eines Normal-Betriebs abgeschätzt werden, um eine kurzzeitige Takt-Variation nachzuverfolgen. Fachleute in der Technik werden erkennen, dass Link-Treiber 272 und Link-Empfänger 276 kollektiv eine Serialisierungs-/Deserialisierungs-(SerDes)-Funktion für serialisierte Übermittlung von Pixel-Daten 282 über den Haupt-Link 270 implementieren. Die serialisierten Daten werden deserialisiert und als Pixel-Daten 284 innerhalb des Link-Empfängers 276 rekonstruiert. Während eines Normal-Betriebs, mit korrekt trainierten Links, sind Pixel-Daten 284 im Wesentlichen identisch zu den Pixel-Daten 282.
  • Link-Training kann ohne Begrenzung umfassen, Bestimmen von Parametern für Link-Treiber-Vorgewichtung, Link-Empfänger-Equalisierung, und Signal-zu-Signal-Versatz. Bestimmen der Parameter involviert typischerweise ein Übermitteln einer Folge von bekannten Daten-Mustern über den Haupt-Link 270 von der GPU 240 an das Anzeigegerät 110, während die verschiedenen Parameter eingestellt werden, um im Wesentlichen eine optimale Gesamtkombination von Parametern zu finden.
  • Sobald Link-Training vollendet ist, kann die GPU 240 Untätigkeits-Daten-Muster (idle data patterns) an das Anzeigegerät 110 über den Haupt-Link 270 übermitteln. Die Untätigkeits-Daten-Muster sind zum Aufrechterhalten einer Frequenz- und Phase-Arretierung (frequency and phase lock) innerhalb des Link-Empfängers 276 für den Zweck eines Aufrechterhaltens von CDR-Bereitschaft nützlich. Untätigkeits-Daten-Muster weisen spezifische Symbole auf, welche nicht Pixel-Daten befördern müssen aber Übergänge bereitstellen, welche dem Link-Empfänger 276 ermöglichen, CDR-Bereitschaft bereitzustellen. Daten-Muster sind definiert, um Pixel-Daten 282 an Link-Empfänger 276 zu befördern. Wenn der Haupt-Link 270 in einem trainierten Zustand ist und die Link-Empfänger- 276 -CDR-Funktion arretiert ist und bereit ist, kann die GPU 240 Datenmuster übermitteln, um Pixel-Daten 282 an den Link-Empfänger 276 zu befördern. Die Datenmuster sind mittels des Link-Empfängers 276 in Pixel-Daten 284 rekonstruiert, welche benutzt werden können, um einen Video-Frame zur Anzeige auf dem Anzeigegerät 110 zu spezifizieren. Der Link-Treiber 272 serialisiert die Pixel-Daten 282 zur Übermittlung über den Haupt-Link 270. Der Link-Empfänger 276 deserialisiert Daten von dem Haupt-Link 270, um Pixel-Daten 284 zu erzeugen, welche im Wesentlichen identisch zu den Pixel-Daten 282 sind. Die Pixel-Daten 284 können benutzt werden, um einen Frame zur Anzeige auf dem Anzeigegerät 110 zusammenzusetzen.
  • Fachleute in der Technik werden verstehen, dass verschiedene Link-Trainings-Techniken implementiert werden können, ohne von dem Geltungsbereich und dem Geist der vorliegenden Erfindung abzuweichen und dass Kommunikationen-Pfad 280 irgendeine Video-Schnittstelle aufweisen kann, welche Link-Training im Zusammenhang mit einem Übermitteln von Videosignalen zwischen GPU 240 und Anzeigegerät 110 implementiert. Der Geltungsbereich der Erfindung ist daher nicht auf die einbettete-Display-Port-Video-Schnittstelle beschränkt.
  • In einer Ausführungsform zeigt das Heiß-Steck-Detektions-Signal (hot-plug detect signal) (HPD) für die GPU 240 an, dass das Anzeigegerät 110 in die GPU 240 eingesteckt worden ist oder aus der GPU ausgesteckt worden ist. Um ein Heiss-Steck-Ereignis (hot-plug event) anzuzeigen, treibt das Anzeigegerät 110 HPD-aktiv, um anzuzeigen, dass ein Anzeigegerät mit Kommunikationen-Pfad 280 verbunden worden ist. Nachdem Anzeigegerät 110 mit Kommunikationen-Pfad 280 verbunden worden ist, kann Anzeigegerät 110 eine Unterbrechungs-Anfrage (interrupt request) dadurch signalisieren, dass das HPD-Signal schnell niedrig gepulst wird, z.B. für eine Dauer von 0,5 und 1 Millisekunde.
  • In einer Ausführungsform implementiert der Hilfskanal 290 einen Niedrig-Bandbreite-bidirektionalen-Halb-Duplex-Daten-Kommunikationskanal, welcher zur Übermittlung von Befehls- und Steuersignalen von GPU 240-Anzeigegerät 110 benutzt ist. Der Hilfskanal 290 kann auch zum Übermitteln von Daten von dem Anzeigegerät 110 an GPU 240 benutzt werden. In einer Ausführungsform können Botschaften, welche anzeigen, dass Anzeigegerät 110 in verschiedene Betriebs-Moden eintreten sollte oder verschiedene Betriebs-Moden verlassen sollte, wie etwa einen Tafel-Selbst-Auffrischungs-Modus, über den Hilfskanal kommuniziert werden. Die GPU 240 kann als ein Master-Gerät auf dem Hilfskanal 290 konfiguriert sein und Anzeigegerät 110 kann als ein Slave-Gerät konfiguriert sein.
  • Der Hilfskanal 290 kann von der GPU 240 benutzt werden, um auf Anzeige-Port-Steuer- und Daten-(DPCD)-Register innerhalb des Anzeigegeräts 110 zuzugreifen. Diese Register weisen einen Steuer-Registerraum auf und setzen neben anderen Funktionen das Anzeigegerät 110 in die Lage, um Fähigkeiten der GPU 240 zu verbreiten (advertise), und setzen die GPU 240 in die Lage, das Anzeigegerät 110 zu steuern. In einer Ausführungsform ist der Hilfskanal 290 benutzt, um auf ein Konfigurations-Register 218 zuzugreifen, welches kein-Link-Training-(NLT)-Fähigkeiten-Register 294 aufweist, und auf ein NLT-Übergangs-Register 296 zuzugreifen, welches innerhalb des Adressraumes für die DPCD-Register lokalisiert ist. In einer Ausführungsform umfasst das Konfigurations-Register 218 zumindest ein nicht-volatiles Speicherelement. In einer anderen Ausführungsform umfasst das Konfigurations-Register 218 zumindest ein volatiles Speicherelement. In noch einer anderen Ausführungsform umfasst das Konfigurations-Register 218 zumindest ein Nur-Lese-Speicherelement. Das NLT-Fähigkeiten-Register 294 umfasst Bit-Felder, welche in Tabelle 1 unten definiert sind. Eine Nur-Lese-NLT-Fähigkeits-Flagge, welche bei Bit-Position 0 von Adresse 0×0330 von DPCD-Adressraum lokalisiert ist, zeigt an, ob das Anzeigegerät 110 für eine NLT-Operation befähigt ist. Eine Nur-Lese-Mehr-NLT-Fähigkeits-Flagge, welche bei einer Bit-Position 1 von Adresse 0×0330 von DPCD-Adressraum lokalisiert ist, zeigt an, ob das Anzeigegerät 110 in der Lage ist, vorherige Link-Konfigurationen zu speichern, einschließlich eines eindeutigen Satzes von Link-Trainings-Parametern für jede eindeutige Link-Konfiguration, welche erfolgreich in der Betriebs-Historie des Anzeigegeräts 110 trainiert wurde. Wenn dieses Bit auf „wahr“ („1“) gesetzt ist, und die GPU 240 vorher beim Trainieren oder Konfigurieren des Haupt-Links 270 auf eine spezifische Konfiguration erfolgreich war, dann kann die GPU 240 einen NLT-Übergang in die spezifische Konfiguration durchführen. Wenn dieses Bit auf „falsch“ („0“) gesetzt ist, dann kann bzw. braucht die GPU nicht einen NLT-Übergang durchführen und muss stattdessen zu einer neuen Konfiguration über eine Link-Trainings-Prozedur voranschreiten.
  • Die GPU 240 kann Link-Konfigurations-Änderungen basierend auf NLT-Fähigkeits-Flagge, der Mehr-NLT-Fähigkeits-Flagge und der NLT-Start-Flagge initiieren, was unten in Tabelle 2 beschrieben ist. Eine maximale Bild-Rückhalte-Zeit (retention time) ist als eine 24-Bit-Ganzzahl innerhalb des Adressraumes 0x0331-0x0333 spezifiziert. Die maximale Bild-Rückhalte-Zeit spezifiziert eine maximale Menge von Zeit (in Mikrosekunden), für welche der TCON 210 erlauben wird, dass ein Bild, welches angezeigt ist, gehalten wird, ohne ein Fehlen einer Auffrischung zu interpretieren, ein Link-Fehler zu sein, und ohne eine in sicherer-Modus-Auszeit einzutreten. Die GPU 240 kann diese Rückhalte-Zeit-Spezifikation benutzen, um im Allgemeinen Energie in einem Niedrig-Energie-Modus dadurch zu reduzieren, dass eine Frame-Wieder-Auffrischungs-Aktivität innerhalb der Grenzen der Rückhalte-Zeit-Spezifikation verlangsamt werden. Ein Verlangsamen von Wiederauffrischung hat die Netto-Wirkung eines Erniedrigens eines instantanen Energie-Verbrauchs. Tabelle 1: NLT-Fähigkeiten-Register
    DPCD-Adresse Definition Beschreibung
    0×0330 (Nur-Lesen) Bit 0 NLT -Fähigkeits-Flagge 1: zeigt an, dass das Anzeigegerät für eine NLT-Operation befähigt ist
    0: zeigt an, dass das Anzeigegerät nicht für eine NLT-Operation befähigt ist
    Bit 1 Mehr-NLT-Fähigkeits-Flagge 1: zeigt an, dass das Anzeigegerät in der Lage ist, Änderungen in der Satz-Link-Konfiguration zu akzeptieren, einschließlich der Anzahl von Leitungen und der Link-Geschwindigkeit pro Leitung, während eines NLT-Übergangs. Das Anzeigegerät setzt dieses Bit bei Energie-an, wenn es NLT in mehreren Konfigurationen unterstützen kann. Die GPU wird dieses Bit überprüfen, um zu bestätigen, ob Änderungen gemacht werden können, bevor die Link-Konfiguration während NLT geändert wird.
    0: zeigt an, dass das Anzeigegerät nicht in der Lage für NLT für mehrere vorherige Konfigurationen ist.
    Bit 2 NLT-fähige Konfiguration 1: zeigt an, dass das Anzeigegerät Link-Training gespeichert hat und Equalisierungs-Einstellungen für eine momentan vorgeschlagene Link-Konfiguration gespeichert hat und in der Lage eines Überqehens in die vorgeschlagene Link-Konfiguration unter Benutzung von NLT ist.
    0: zeigt an, dass das Anzeigegerät nicht in der Lage ist, in die vorgeschlagene Einstellung unter Benutzung von NLT überzugehen.
    Bits 7:3 Reservierte Bits
    0×0331-0×0333 Bits 23:0 Maximale Bild-Rückhalte-Zeit Die maximale Menge von Zeit in Mikrosekunden, für welche TCON Tafel-Bild-Rückhaltung erlauben wird, ohne zu einem Link-Fehler oder zu einer sicherer-Modus-Auszeit zu führen.
  • Ein NLT-Protokoll ist basierend auf NLT-Fähigkeiten des Anzeigegeräts 110 definiert, um eine schnelle Umkonfiguration des Haupt-Links 270 zu ermöglichen. Das NLT-Protokoll involviert ein Umkonfigurieren des Haupt-Links 270 auf eine verschiedene Konfiguration unter Benutzung von zuvor bestimmten Link-Empfänger-Parametern und Link-Treiber-Parametern. Mittels eines Benutzens von zuvor bestimmten Link-Treiber-Parametern und Link-Empfänger-Parametern ist im Allgemeinen nur Takt-Wiedergewinnung in dem Link-Empfänger 276 notwendig, um eine zuverlässige Kommunikation entlang des Haupt-Links 270 für eine willkürliche gegebene Link-Konfiguration zu etablieren. Takt-Wiedergewinnung wird in dem Empfänger dadurch schnell etabliert, dass Untätigkeits-Daten-Muster empfangen werden, welche mittels der GPU 240 übermittelt sind.
  • Das NLT-Übergangs-Register 296 umfasst ein ein-Bit-Lese-Schreib-Register, welches als eine NLT-Start-Flagge bezeichnet wird. Die NLT-Start-Flagge wird benutzt, um das NLT-Veränderungs-Protokoll zu initiieren. Die NLT-Start-Flagge zeigt dem Anzeigegerät 110 an, mit dem NLT-Protokoll zum Ändern der Link-Konfiguration fortzufahren anstatt zu detektieren, was anderenfalls als ein Link-Fehler erscheinen könnte, wenn die GPU 240 den Haupt-Link 170 deaktiviert. Die GPU 240 setzt die NLT-Start-Flagge auf wahr („1“), um das NLT-Protokoll zu initiieren. Das Anzeigegerät 110 löscht die NLT-Start-Flagge zurück auf falsch („0“), sobald der Link-Empfänger 276 wieder mit dem Haupt-Link 270 synchronisiert ist. Der Link-Empfänger 276 wird wieder synchronisiert, wenn die CTR-Funktion innerhalb des Link-Empfängers 276 zuverlässig Untätigkeits-Muster von dem Haupt-Link 270 erfasst. In einer Implementierung, dadurch angezeigt, dass die Mehr-NLT-Fähigkeits-Flagge auf wahr gesetzt ist, wenn die neue Konfiguration vorher und erfolgreich Linktrainiert worden ist, dann sind die assoziierten Link-Treiber-Parameter für den Link-Treiber 272 verfügbar und die Link-Empfänger-Parameter sind für den Link-Empfänger 276 verfügbar. In einer Ausführungsform weist das Treiber-Parameter-Register 274 einen nicht-volatilen Speicher auf, welcher konfiguriert ist, Link-Treiber-Parameter zu speichern, welche mit einer oder mehreren erfolgreichen Link-Trainings-Konfigurationen assoziiert sind. Ähnlich weist Empfänger-Parameter-Register 278 einen nicht-volatilen Speicher auf, welcher konfiguriert ist, Link-Empfänger-Parameter zu speichern, welcher mit einer oder mit mehreren erfolgreichen Link-Trainings-Konfigurationen assoziiert sind. In einer Ausführungsform umfasst Empfänger-Parameter-Register 278 nicht-volatilen Nur-Lese-Speicher für vorbestimmte Parameter für gewisse Konfigurationen. Die vorbestimmten Parameter können unter Benutzung irgendwelcher technisch durchführbaren Verfahren erzeugt werden, einschließlich irgendwelche experimentellen, Messung-basierten oder Simulation-basierten Techniken. TABLE 2: NLT-Übergangs-Register
    DPCD-Adresse Definition Beschreibung
    0×0334 (Lesen / Schreiben) Bit 0 NLT-Start-Flagge GPU setzt auf „1“, um Initiierung von NLT-Protokoll anzuzeigen. Anzeigegerät löscht auf „0“, sobald Synchronisation für den Haupt-Link erreicht ist.
    Bits 7:1 Reservierte Bits
  • Das Treiber-Parameter-Register 274 kann innerhalb der GPU 240, wie gezeigt ist, oder innerhalb eines externen Geräts implementiert sein. Das Treiber-Parameter-Register 274 kann konfiguriert sein, eine beliebig große Zahl von eindeutigen Sätzen von Link-Treiber-Parametern zu speichern, so dass irgendeine begegnete Anzahl von Anzeigegeräten 110 und Operations-Moden für jedes der Anzeigegeräte 110 innerhalb des Treiber-Parameter-Registers 274 gespeichert werden kann. Das Empfänger-Parameter-Register 278 kann konfiguriert sein, eine beliebig große Anzahl von eindeutigen Sätzen von Link-Empfänger-Parametern zu speichern, so dass irgendeine gewöhnlich begegnete Anzahl von Betriebs-Moden für ein gegebenes Anzeigegerät 110 darin gespeichert werden kann. Während eines Normal-Betriebs wird jede zuvor trainierte Konfiguration als Link-Treiber-Parameter in dem Treiber-Parameter-Register 274 gespeichert und als Link-Empfänger-Parameter innerhalb des Empfänger-Parameter-Registers 278 gespeichert. Wenn die GPU 240 eine gewisse zuvor trainierte Konfiguration zum Betrieb auswählt, werden zuvor trainierte Link-Treiber-Parameter in den Link-Treiber 272 von dem Treiber-Parameter-Register 274 geladen und zuvor trainierte Link-Empfänger-Parameter in den Link-Empfänger 276 von dem Empfänger-Parameter-Register 278 geladen. Indem zuvor trainierte Parameter für den Link-Treiber 272 und den Link-Empfänger 276 gespeichert und abgerufen werden, kann der Haupt-Link 270 ohne Bedarf nach erneutem Training schnell umkonfiguriert werden.
  • In gewissen Ausführungsformen kann das Empfänger-Parameter-Register 278 begrenzten Speicher relativ zu dem Treiber-Parameter-Register 274 bereitstellen. Zum Beispiel kann das Empfänger-Parameter-Register 278 konfiguriert sein, nur einen oder zwei Sätze von Link-Empfänger-Parametern zu speichern, wogegen das Treiber-Parameter-Register 274 Einhundert oder mehr Sätze von Link-Treiber-Parametern bereitstellen kann. In solchen Systemen kann eine gegebene Link-Treiber-Konfiguration trainiert werden und innerhalb des Treiber-Parameter-Registers 274 gespeichert werden und eine entsprechende Link-Empfänger-Konfiguration kann trainiert werden und innerhalb des Empfänger-Parameter-Registers 278 gespeichert sein. Die gegebene Link-Konfiguration kann nachfolgend innerhalb des Empfänger-Parameter-Registers 278 überschrieben werden, kann aber innerhalb des Treiber-Parameter-Registers 274 verfügbar bleiben. In einer Ausführungsform, wenn die GPU 240 versucht, den Haupt-Link 270 auf die gegebene Link-Konfiguration überzugehen, berichtet das Anzeigegerät 110, dass die gegebene Link-Konfiguration unverfügbar ist, unter Benutzung irgendeiner technisch durchführbaren Technik. Zum Beispiel kann das Anzeigegerät 110 einfach einen Link-Trainings-Fehler erklären, was eine erneutes-Training-Sitzung des Haupt-Links 270 unter Benutzung der gegebenen Link-Konfiguration erzwingt. Wenn in einer Ausführungsform das Anzeigegerät 110 scheitert, Betrieb des Haupt-Links 270 innerhalb von 50 mS oder innerhalb von vier verfehlten Mischungs-Rücksetz-Zeiten (scrambler reset times) zu bestätigen, dann ist der Haupt-Link 270 konfiguriert, eine neue Link-Trainings-Prozedur für die momentane Link-Konfiguration durchzuführen. Neue Link-Trainings-Parameter können einen entsprechenden Satz von zuvor gespeicherten Trainings-Parametern überschreiben.
  • In einer Ausführungsform ist das Anzeigegerät 110 konfiguriert, zu berichten, welche zuvor trainierten Konfigurationen verfügbar sind. Ein Berichten kann dadurch implementiert werden, dass gewisse Teile des Empfänger-Parameter-Registers 278 zum Lese-Zugriff mittels der GPU 240 exponiert werden. Alternativ kann ein Berichten unter Benutzung eines Anfrage-Antwort-Regimes (query-response regime) implementiert werden, wobei eine vorgeschlagene Konfiguration an das Anzeigegerät 110 geschrieben wird und ein Status-Register innerhalb des Anzeigegeräts 110 anzeigt, ob die vorgeschlagene Konfiguration für NLT-Operation verfügbar ist.
  • 2C ist ein konzeptionelles Diagramm von digitalen Videosignalen 250, welche mittels einer GPU 240 zur Übermittlung über Kommunikationen-Pfad 280 erzeugt sind, gemäß einer Ausführungsform der vorliegenden Erfindung. Wie gezeigt ist, sind digitale Videosignale 250 zur Übermittlung über vier Leitungen (251, 252, 253 und 254) des Haupt-Links einer eDP-Video-Schnittstelle formatiert. Der Haupt-Link der eDP-Video-Schnittstelle kann bei einer von drei Link-Symbol-Taktraten operieren, wie mittels der eDP-Spezifikation spezifiziert ist (162 MHz, 270 MHz oder 540 MHz). In einer Ausführungsform setzt GPU 240 die Link-Symbol-Taktrate basierend auf Link-Trainings-Operation, welche durchgeführt ist, um den Haupt-Link zu konfigurieren, wenn ein Anzeigegerät 110 mit Kommunikationen-Pfad 280 verbunden ist. Für jeden Link-Symbol-Taktzyklus 255 wird ein 10-Bit-Symbol, welches ein Byte von Daten oder SteuerInformation unter Benutzung von 8b/10b-Kodierung kodiert, auf jeder aktiven Leitung der eDP-Schnittstelle übermittelt.
  • Das Format von digitalen Videosignalen 250 ermöglicht, dass sekundäre Daten-Pakete direkt in die digitalen Signale 250, welche an Anzeigegerät 110 übermittelt werden, eingefügt werden. In einer Ausführungsform können die sekundären Daten-Pakete Botschaften umfassen, welche von der GPU 240 an Anzeigegerät 110 gesendet werden, welche Anzeigegerät 110 auffordern, in einen Tafel-Selbst-Auffrischungs-Modus einzutreten oder zu verlassen. Solch sekundären Daten-Pakete ermöglichen, dass ein oder mehrere Aspekte der Erfindung über die existierende physikalische Schicht der eDP-Schnittstelle realisiert werden. Es wird geschätzt werden, dass diese Form einer In-Line-Signalisierung in anderen Paketbasierten Video-Schnittstellen implementiert werden kann und ist nicht auf Ausführungsformen beschränkt, welche eine eDP-Schnittstelle implementieren.
  • Sekundäre Daten-Pakete können in digitale Videosignale 250 während der vertikalen oder horizontalen Abschalt-Perioden (blanking periods) von Video-Frame eingesetzt werden, welcher mittels der digitalen Videosignale 250 repräsentiert ist. Digitale Videosignale 250 sind eingepackt (packed), um eine horizontale Zeile von Pixel-Daten 282 zu einer Zeit zu repräsentieren. Für jede horizontale Zeile von Pixel-Daten umfassen die digitalen Videosignale 250 ein Blanking-Start-(BS)-Frame-Symbol während eines ersten Link-Taktzyklus 255(00) und ein entsprechendes Blanking-End-(BE)-Frame-Symbol während eines nachfolgenden Link-Taktzyklus 255(05). Der Teil von digitalen Videosignalen 250 zwischen dem BS-Symbol bei Link-Symbol-Taktzyklus 255(00) und dem BE-Symbol bei Link-Symbol-Taktzyklus 255(5) entspricht der horizontalen Blanking-Periode bzw. Abschalt-Periode.
  • Steuer-Symbole und sekundäre Daten-Pakete können in digitale Videosignale 250 während der horizontalen Abschalt-Periode eingefügt bzw. eingesetzt werden. Zum Beispiel wird ein vertikaler Blank-Identifikator- (VB-ID)-Symbol in dem ersten Link-Symbol-Taktzyklus 255(01) nach dem BS-Symbol eingefügt. Das VB-ID-Symbol stellt dem Anzeigegerät 110 Information bereit, wie etwa, ob der Haupt-Videostrom in der vertikalen Abschalt-Periode oder der vertikalen Anzeige-Periode ist, ob der Haupt-Videostrom verschachtelt (interlaced) oder ein progressiver Scan ist, und ob der Haupt-Videostrom in dem geraden Feld oder dem ungeraden Feld von verschachteltem Video (even field or odd field for interlaced video) ist. Unmittelbar auf das VB-ID-Symbol folgend sind ein Video-Zeitstempel (Mvid7:0) und ein Audio-Zeitstempel (Maud7:0) bei Link-Symbol-Taktzyklen 255(02) und 255(03) eingefügt. Dummy-Symbole können während des Restes der Link-Symbol-Taktzyklen 255(04) während der horizontalen Abschalt-Periode eingefügt werden. Dummy-Symbole können ein spezielles reserviertes Symbol sein, welches anzeigt, dass die Daten in dieser Leitung während dieses Link-Symbol-Taktzyklus Dummy-Daten sind. Link-Symbol-Taktzyklen 255(04) können eine Dauer einer Anzahl von Link-Symbol-Taktzyklen derart haben, dass die Frame-Rate von digitalen Videosignalen 250 über Kommunikationen-Pfad 280 gleich ist der Auffrisch-Rate von Anzeigegerät 110.
  • Ein sekundäres Daten-Paket kann in digitale Videosignale 250 dadurch eingesetzt werden, dass eine Mehrzahl von Dummy-Symbolen während Link-Symbol-Taktzyklen 255(04) durch das sekundäre Daten-Paket ersetzt wird. Ein sekundäres Daten-Paket wird mittels spezieller sekundärer-Start-(SS)- und sekundäres-Ende-(SE)-Einrahmungs-Symbolen eingerahmt (framed). Sekundäre Daten-Pakete können ein Audio-Daten-Paket, Link-Konfiguration-Information oder eine Botschaft umfassen, welche das Anzeigegerät 110 auffordert, einen Tafel-Selbst-Auffrisch-Modus einzutreten oder zu verlassen.
  • Das BE-Rahmen-Symbol wird in die digitalen Videosignale 250 eingesetzt, um den Start von aktiven Pixel-Daten für eine horizontale Zeile des momentanen Video-Frames anzuzeigen. Wie es gezeigt ist, haben Pixel-Daten P0 ...PN ein RGB-Format mit einer Pro-Farb-Kanal-Bit-Tiefe (bpc) von 8 Bits. Pixel-Daten P0, welche mit dem ersten Pixel der horizontalen Zeile von Video assoziiert ist, ist in die erste Leitung (lane) 251 bei Link-Symbol-Taktzyklen 255(06) bis 255(08) unmittelbar dem BE-Symbol folgend eingesetzt. Ein erster Teil von Pixel-Daten P0, was mit dem rote-Farbe-Kanal assoziiert ist, ist in die erste Leitung 251 bei Link-Symbol-Taktzyklus 255(06) eingesetzt, ein zweiter Teil von Pixel-Daten P0, welcher mit dem grüne-Farbe-Kanal assoziiert ist, ist in die erste Leitung 251 bei Link-Symbol-Taktzyklus 255(07) eingesetzt und ein dritter Teil von Pixel-Daten P0, welche mit dem blaue-Farbe-Kanal assoziiert sind, ist in die erste Leitung 251 bei Link-Symbol-Taktzyklus 255(08) eingesetzt. Pixel-Daten P1, welche mit dem zweiten Pixel der horizontalen Zeile von Video assoziiert sind, ist in die zweite Spur bzw. Leitung 252 bei Link-Symbol-Taktzyklen 255(06) bis 255(08) eingefügt, Pixel-Daten P2, welche mit dem dritten Pixel der horizontalen Zeile von Video assoziiert sind, sind in die dritte Spur 253 bei Link-Symbol-Taktzyklen 255(06) bis 255(08) eingefügt, und Pixel-Daten P3, welche mit dem vierten Pixel der horizontalen Zeile von Video assoziiert sind, ist in die vierte Spur 254 bei Link-Symbol-Taktzyklen 255(06) bis 255(08) eingefügt. Nachfolgende Pixel-Daten der horizontalen Zeile von Video sind in die Spuren 251 bis 254 in einer ähnlichen Weise wie Pixel-Daten P0 bis P3 eingefügt. Um im letzten Link-Symbol-Taktzyklus gültige Pixel-Daten zu umfassen, können irgendwelche ungefüllten Spuren mit Nullen aufgefüllt werden (padded with zeros). Wie gezeigt ist, sind die dritte Spur 253 und die vierte Spur 254 mit Nullen bei dem Link-Symbol-Taktzyklus 255(13) aufgefüllt.
  • Die Sequenz von Daten, welche oben beschrieben ist, wiederholt sich für jede horizontale Zeile von Pixel-Daten in dem Frame von Video, beginnend bei der obersten horizontalen Zeile von Pixel-Daten. Ein Frame von Video kann eine Anzahl von horizontalen Zeilen beim Oberen des Frames umfassen, welche nicht aktive Pixel-Daten zur Anzeige auf Anzeigegerät 110 umfassen. Diese horizontalen Zeilen weisen die vertikale Abschalt-Periode auf und können dadurch in den digitalen Videosignalen 255 angezeigt werden, dass ein Bit in dem VB-ID-Steuer-Symbol gesetzt wird.
  • 2D ist ein konzeptionales Diagramm eines sekundären Daten-Pakets 260, welches in der horizontalen Abschalt-Periode der digitalen Videosignale 250 von 2C eingefügt ist, gemäß einer Ausführungsform der vorliegenden Erfindung. Ein sekundäres Daten-Paket 260 kann in digitale Videosignale 250 dadurch eingesetzt werden, dass ein Teil der Mehrzahl von Dummy-Symbolen in den digitalen Videosignalen 250 ersetzt wird. Zum Beispiel zeigt 2D eine Mehrzahl von Dummy-Symbolen bei Link-Symbol-Taktzyklen 265(00) und 265(04). GPU 240 kann ein sekundärer-Start-(SS)-Rahmen-Symbol bei Link-Symbol-Taktzyklus 265(01) einfügen, um den Start eines sekundären Daten-Pakets 260 anzuzeigen. Die Daten, welche mit dem sekundären Daten-Paket 260 assoziiert sind, sind bei Symbol-Taktzyklen 265(02) eingefügt. Jedes Byte der Daten (SB0...SBN), welches mit dem sekundären Daten-Paket 260 assoziiert ist, ist in eine der Spuren 251-254 von digitalem Videosignal 250 eingefügt. Irgendwelche Fächer bzw. Schlitze (slots), welche nicht mit Daten gefüllt sind, können mit Nullen aufgefüllt werden. GPU 240 fügt dann ein sekundäres-Ende-(SE)-Rahmen-Symbol bei Link-Symbol-Taktzyklus 265(03) ein.
  • In einer Ausführungsform kann das sekundäre Daten-Paket 260 einen Kopf (header) und Daten umfassen, welche anzeigen, dass das Anzeigegerät 110 einen Selbst-Auffrischungs-Modus eintreten sollte oder verlassen sollte. Zum Beispiel kann das sekundäre Daten-Paket 260 einen reservierten Kopf-Code umfassen, welcher anzeigt, dass das Paket ein Tafel-Selbst-Auffrischungs-Paket (panel self-refresh packet) ist. Das sekundäre Daten-Paket kann auch Daten umfassen, welche anzeigen, ob das Anzeigegerät 110 einen Tafel-Selbst-Auffrischungs-Modus eintreten sollte oder verlassen sollte.
  • Wie oben beschrieben ist, kann GPU 240 Botschaften an Anzeigegerät 110 über ein In-Band-Signalisierungs-Verfahren unter Benutzung des existierenden Kommunikationen-Pfads zum Übermitteln von digitalen Videosignalen 250 an Anzeigegerät 110 senden. In alternativen Ausführungsformen kann GPU 240 Botschaften an Anzeigegerät 110 über ein Seitenband-Verfahren senden, wie etwa mittels eines Benutzens des Hilfs-Kommunikationen-Kanals in Kommunikationen-Kanal 280. In anderen alternativen Ausführungsformen kann die GPU 240 konfiguriert sein, irgendeinen anderen technisch machbaren Seitenband-Kanal zu benutzen, um mit dem Anzeigegerät zu kommunizieren.
  • 3A führt ein Flussdiagramm von Verfahrensschritten 300 für einen Kaltstart unter Benutzung eines Nicht-Link-Trainings-Protokolls aus, gemäß einer Ausführungsform der vorliegenden Erfindung. Obwohl die Verfahrensschritte im Zusammenhang mit den Systemen von 1, 2A-2D beschrieben sind, werden Fachleute in der Technik verstehen, dass irgendein System, welches konfiguriert ist, die Verfahrensschritte durchzuführen, in irgendeiner Ordnung, innerhalb des Geltungsbereichs der Erfindung ist.
  • Gewisse Verzweigungen der Verfahrensschritte 300 nehmen erfolgreiche vorherige Vollendung von Link-Training für eine momentane Link-Konfiguration an. Link-Empfänger-Parameter für erfolgreiches Link-Training sind in dem Empfänger-Parameter-Register 278 gespeichert und benutzt, um den Link-Empfänger 276 für jede Link-Konfiguration zu konfigurieren. Link-Treiber-Parameter sind in Treiber-Parameter-Register 274 gespeichert und benutzt, um den Link-Treiber 272 zu konfigurieren. In einer Ausführungsform kann die GPU 240 relevante Konfigurations-Information dadurch setzen, dass ein geeignetes DPCD-Register innerhalb des Anzeigegeräts 110 beschrieben wird.
  • Das Verfahren beginnt bei Schritt 310, wo die GPU 240 das Anzeigegerät 110 aktiviert. In einer Ausführungsform aktiviert die GPU 240 das Anzeigegerät 110 z.B. durch direkte elektrische Aktivierung. In einer anderen Ausführungsform wird das Anzeigegerät 110 dadurch aktiviert, dass ein designiertes Steuer-Register innerhalb des DPCD-Register-Raums beschrieben wird. In Schritt 312 liest die GPU 240 zumindest das NLT-Fähigkeiten-Register 294 von 2B. Wie vorher beschrieben ist, zeigt das NLT-Fähigkeiten-Register 294 an, ob das Anzeigegerät 110 in der Lage ist, in einem NLT-Modus zu arbeiten. In Schritt 214 setzt die GPU 240 eine momentane Link-Konfiguration für den Haupt-Link 270.
  • Wenn in Schritt 320 das NLT-Fähigkeiten-Register 294 anzeigt, dass das Anzeigegerät 110 in der Lage ist, in einem NLT-Modus zu operieren, und die GPU 240 verifiziert, dass dasselbe Anzeigegerät 110 noch verbunden ist, dann schreitet das Verfahren zu Schritt 330 fort. Irgendeine technisch machbare Technik kann implementiert werden, um zu verifizieren, dass dasselbe Anzeigegerät 110 noch verbunden ist. In Schritt 330 setzt die GPU 240 eine momentane Link-Konfiguration für den Haupt-Link 270 korrespondierend zu der Link-Konfiguration, welche kürzlichst für den Haupt-Link 270 etabliert wurde. Eine gegebene Link-Konfiguration umfasst z.B., wie viele Spuren aktiv sein sollten, welche Taktfrequenz benutzt werden sollte, um Daten über die aktiven Spuren zu transferieren, welche Bild-Auflösung benutzt werden sollte usw.
  • In Schritt 330 setzt die GPU die NLT-Start-Flagge innerhalb des NLT-Übergangs-Registers, welches in Tabelle 2 illustriert ist. In Schritt 332 aktiviert die GPU den Haupt-Link 270. Um den Haupt-Link 270 zu aktivieren, schreibt die GPU auf ein designiertes Register innerhalb des DPCD-Register-Raumes des Anzeigegeräts 110. Die GPU 240 konfiguriert den Link-Treiber 272, basierend auf Link-Treiber-Parametern, welche in dem Treiber-Parameter-Register 274 gespeichert sind. Das Anzeigegerät 110 konfiguriert ähnlich den Link-Empfänger 276 basierend auf Link-Empfänger-Parametern, welche in Link-Parameter-Register 278 gespeichert sind. Die Link-Treiber-Parameter und Link-Empfänger-Parameter sind vorher über einen herkömmlichen Link-Trainings-Prozess bestimmt worden und sollten für die vorliegende Operation des Haupt-Links 270 gültig bleiben. Sobald der Haupt-Link 270 aktiviert ist, beginnt das Anzeigegerät 110 einen Prozess, um sich selbst mit dem Haupt-Link 270 zu synchronisieren. Dieser Prozess ist im größeren Detail unten in 3B beschrieben. In Schritt 350 übermittelt die GPU 240 ein Untätigkeits-Muster über den Haupt-Link 270. In gewissen Ausführungsformen werden mehrere Untätigkeits-Muster übermittelt. Das Untätigkeits-Muster wird mittels des Link-Empfängers 276 benutzt, um die CDR-Funktion zum Erfassen von Videodaten von dem Haupt-Link 270 bereitzumachen. In Schritt 352 beginnt die GPU 240 Übermitteln von aktiven Videodaten, welche zumindest einen Frame von Pixel-Daten 282 aufweisen. In Schritt 354 übermittelt die GPU 240 ein Mischungs-Zurücksetzungs-Signal (scrambler reset signal). In Schritt 356 wartet die GPU darauf, dass das Anzeigegerät 110 anzeigt, dass Spuren innerhalb des Haupt-Links 270 synchronisiert sind. In Schritt 358 vollendet die GPU 240 irgendeine zusätzliche Energie-Sequenzierungs-Steuerung für das Anzeigegerät 110. Das Verfahren terminiert in Schritt 360. Irgendwelche technisch machbaren Techniken können benutzt werden, um Schritte 354, 356 und 358 zu implementieren, ohne von dem Geltungsbereich und Geist der vorliegenden Erfindung abzuweichen.
  • Zurückkehrend auf Schritt 320 schreitet dann, wenn das NLT-Fähigkeiten-Register 294 anzeigt, dass das Anzeigegerät 110 nicht in der Lage ist, in einem NLT-Modus zu operieren, oder wenn die GPU 240 unfähig ist, zu verifizieren, dass dasselbe Anzeigegerät 110 noch verbunden ist, das Verfahren zu Schritt 340 fort, wo die GPU 240 den Haupt-Link 270 aktiviert. In Schritt 342 führt die GPU 240 Link-Training durch, z.B. gemäß herkömmlichen Standards. Das Verfahren schreitet dann zu Schritt 350 fort.
  • 3B führt ein Flussdiagramm von Verfahrensschritten 310 zum Synchronisieren des Anzeigegeräts 110 mit dem Haupt-Link 270 aus, gemäß einer Ausführungsform der vorliegenden Erfindung. Obwohl die Verfahrensschritte im Zusammenhang mit den Systemen gemäß den 1A, 2A-2D beschrieben sind, werden Fachleute in der Technik verstehen, dass irgendein System, welches konfiguriert ist, die Verfahrensschritte durchzuführen, in irgendeiner Ordnung, innerhalb des Geltungsbereichs der Erfindung ist.
  • Das Verfahren beginnt bei Schritt 370, wo das Anzeigegerät 110 einen Auszeit-Zeitgeber bzw. Auszeit-Zeitnehmer (time out timer) startet. In Schritt 372 versucht das Anzeigegerät 110, mit einem Datenstrom zu synchronisieren, wie etwa mit einem Untätigkeits-Muster, welches über den Haupt-Link 270 übermittelt wird. Wenn das Anzeigegerät 110 in Schritt 374 Synchronisierung mit dem Haupt-Link 270 erreicht hat, dann schreitet das Verfahren zu Schritt 380 fort, wo das Anzeigegerät 110 anzeigt, dass Synchronisierung vollendet ist. Synchronisations-Vollendung kann z.B. dadurch angezeigt werden, dass eine geeignete DPCD-Register-Flagge innerhalb des Anzeigegeräts 110 gesetzt wird. Das Verfahren terminiert in Schritt 390.
  • Zurückkehrend auf Schritt 374 schreitet dann das Verfahren zu Schritt 276 fort, wenn das Anzeigegerät 110 eine Synchronisation mit dem Haupt-Link 270 nicht erreicht hat. Wenn in Schritt 276 der Auszeit-Zeitgeber eine Auszeit-Bedingung (time out condition) anzeigt, dann ist ein Link-Fehler aufgetreten, und das Verfahren schreitet zu Schritt 382 fort. In Schritt 382 zeigt das Anzeigegerät 110 einen Link-Fehler an. Der Link-Fehler kann z.B. dadurch angezeigt werden, dass eine geeignete DPCD-Register-Flagge innerhalb des Anzeigegeräts 110 gesetzt wird.
  • 4 führt ein Flussdiagramm von Verfahrensschritten 400 zum Ändern einer Haupt-Link-Konfiguration unter Benutzung eines kein-Link-Trainings-Protokolls aus, gemäß einer Ausführungsform der vorliegenden Erfindung. Obwohl die Verfahrensschritte im Zusammenhang mit den Systemen von 1, 2A-2D beschrieben sind, werden Fachleute in der Technik verstehen, dass irgendein System, welches konfiguriert ist, die Verfahrensschritte durchzuführen, in irgendeiner Ordnung, innerhalb des Geltungsbereichs der Erfindung ist.
  • Die Verfahrensschritte 400 nehmen eine vorherig erfolgreiche Vollendung von Link-Training für spezifizierte Link-Konfigurationen an und nehmen an, dass das Anzeigegerät 110 für eine Mehr-NLT-Operation fähig ist, was dadurch angezeigt ist, dass die Mehr-NLT-Fähigkeits-Flagge auf wahr gesetzt ist. Link-Empfänger-Parameter für erfolgreiches Link-Training sind in Empfänger-Parameter-Register 278 gespeichert und benutzt, um Link-Empfänger 276 für Änderungen in Link-Konfiguration zu konfigurieren. Link-Treiber-Parameter sind in Treiber-Parameter-Register 274 gespeichert und benutzt, den Link-Treiber 272 zu konfigurieren. In einer Ausführungsform kann die GPU 240 Link-Konfigurations-Information dadurch setzen, dass ein geeignetes DPCD-Register innerhalb des Anzeigegeräts 110 geschrieben wird.
  • Das Verfahren beginnt in Schritt 410, wobei die GPU 240 die NLT-Start-Flagge innerhalb des NLT-Übergangs-Registers 296 von 2B setzt. Wie vorher beschrieben ist, zeigt Setzen der NLT-Start-Flagge (Schreiben einer 1 auf die NLT-Start-Flagge) an, dass die GPU 240 dabei ist, NLT-Operation des Haupt-Links 270 zu initiieren. In Schritt 412 deaktiviert die GPU 240 den Haupt-Link 270, wobei der Fluss von Daten über den Haupt-Link 270 angehalten wird. Obwohl der Haupt-Link 270 an diesem Punkt deaktiviert ist, bestimmt Anzeigegerät 110 nicht, dass ein Link-Fehler in diesem Fall aufgetreten ist, weil die NLT-Start-Flagge auf wahr gesetzt ist. In Schritt 414 konfiguriert die GPU 240 den Haupt-Link 270 auf eine vorgeschlagene Konfiguration um. Diese andere Konfiguration kann vorher und erfolgreich auf dem Haupt-Link trainiert worden sein und geeignete Parameter können für den Link-Treiber 272 und Link-Empfänger 276 verfügbar sein. In Schritt 416 liest die GPU 240 die NLT-fähige-Konfigurations-Flagge innerhalb des NLT-Fähigkeiten-Registers, welches in Tabelle 1 gezeigt ist, um auf eine NLT-Konfigurations-Unterstützung für die vorgeschlagene Konfiguration zu prüfen.
  • Wenn in Schritt 420 die NLT-Fähigkeits-Konfigurations-Flagge anzeigt, dass das Anzeigegerät 110 die vorgeschlagene Konfiguration mit NLT unterstützt, dann schreitet das Verfahren zu Schritt 440 fort. In Schritt 440 aktiviert die GPU 240 den Haupt-Link 270. In Schritt 442 übermittelt die GPU 240 zumindest ein Untätigkeits-Daten-Muster über den Haupt-Link 270. In einer Ausführungsform übermittelt die GPU 240 zumindest fünf Untätigkeits-Daten-Muster über den Haupt-Link 270. Während CDR-Arretierung (CDR locking) an diesem Punkt notwendig ist, sollte Link-Training nicht notwendig sein. Mittels eines Umgehens eines herkömmlichen Link-Trainings ist die GPU 240 in der Lage, Konfiguration des Haupt-Links 270 schnell und ohne ein sichtbares Berühren von Echtzeit-Übermittlung und Anzeige von Frames von Videodaten zu ändern. In Schritt 444 übermittelt die GPU 240 aktive Video-Daten, wie etwa einen Frame von Pixel-Daten 282, an Anzeigegerät 110 über den Haupt-Link 270. In Schritt 446 prüft die GPU 240, um zu sehen, ob das Anzeigegerät 110 mit dem Haupt-Link 270 synchronisiert ist, z.B. mittels eines Lesens eines geeigneten DPCD-Registers. Das Verfahren terminiert in Schritt 490.
  • Zurückkehrend auf Schritt 420 schreitet dann das Verfahren zu Schritt 430 fort, wenn die NLT-Fähigkeits-Konfigurations-Flagge anzeigt, dass das Anzeigegerät 110 die vorgeschlagene Konfiguration mit NLT nicht unterstützt. Wenn in dem Schritt 430 Konfiguration für den Haupt-Link 270 wieder hergestellt werden sollte, dann schreitet Verfahren zu Schritt 432 fort, wo die GPU 240 den Haupt-Link 270 auf die vorherige Konfiguration wieder herstellt. Das Verfahren schreitet dann zurück zu Schritt 414 fort.
  • Zurückkehrend auf Schritt 430 schreitet dann, wenn die Konfiguration für den Haupt-Link 270 nicht wieder hergestellt werden sollte, das Verfahren zu Schritt 434 fort, wo die GPU 240 Link-Training für den Haupt-Link 270 durchführt. Link-Training kann irgendwelche notwendigen Schritte umfassen, um den Haupt-Link 270 bereit zur Übermittlung von aktiven Video-Daten zu machen.
  • Fachleute in der Technik werden erkennen, dass das Anzeigegerät 110 erfordert sein kann, auf eine neue Pixel- und Zeilen-Position von hereinkommenden Pixel-Daten wiederum zu synchronisieren, nachdem eine Übermittlung von aktiven Video wieder aufnimmt. Das Anzeigegerät 110 kann eine vertikale Abschalt-Anzeige (vertical blanking indication), wie etwa ein vertikales Abschalt-Symbol innerhalb des Haupt-Links 270, als einen Frame-Level-Synchronisations-Punkt benutzen. Nach dem Synchronisations-Punkt werden neue Frame-Daten an das LCD-Gerät 216 herausgescannt. Vor einem Detektieren des Frame-Level-Synchronisations-Punkts können Zustands-Rückhalte-Eigenschaften (state retention properties), welche herkömmlicher Weise mit Flüssigkristall-Materialien assoziiert sind, eine Bild-Kontinuität für zumindest eine Teil-Frame-Zeit und möglicherweise mehrere Frame-Zeiten bereitstellen. Nach Detektieren des Frame-Level-Synchronisations-Punktes scannt das Anzeigegerät 110 Video-Daten, welche von der GPU 240 empfangen sind, an das LCD-Gerät 216 gemäß irgendeiner technisch machbaren Technik aus.
  • Das obige NLT-Protokoll ermöglicht der GPU 240, schnell den Haupt-Link 270 umzukonfigurieren, um dadurch die GPU 240 zu befähigen, das Anzeigegerät 110 darauf zu richten, dynamisch zwischen verschiedenen Auffrischungs-Moden zu wechseln, z.B. auf einer Frame-bei-Frame-Basis. Dies erlaubt der GPU 240, das Anzeigegerät 110 darauf zu richten, bei einer niedrigen Auffrischungs-Rate während Zeit-Abschnitten zu arbeiten, wenn identische Frames angezeigt werden, und bei hohen Frame-Raten zu arbeiten, wenn sich Frame-Information schnell ändert. Ein Benutzer kann z.B. mit einer Anwendung in Echtzeit interagieren, was eine hohe Frame-Rate erfordert. Der Benutzer kann dann für einen Moment pausieren, während welcher Zeit keine Änderungen an das Anzeigegerät 110 geschrieben werden. Während der Pause kann die GPU 240 das Anzeigegerät 110 darauf richten, in eine relativ geringe Frame-Rate einzutreten, um Energie zu vermindern, während langsam ein statisches Bild aufgefrischt wird. Fachleute in der Technik werden erkennen, dass die GPU 240 den Haupt-Link 270 aus irgendeinem technisch machbaren Grund umkonfigurieren kann, ohne von dem Geltungsbereich und Geist der vorliegenden Erfindung abzuweichen.
  • Zusammenfassend ist eine Technik zum dynamischen Konfigurieren eines digitalen Video-Links offenbart, wie etwa Haupt-Link 270. Der digitale Video-Link ist konfiguriert, Video-Daten von der GPU 240 zu dem Anzeigegerät 110 basierend auf gespeicherten Link-Treiber-Parametern und Link-Empfänger-Parametern zu übermitteln. In einer Ausführungsform sind Parameter für eine kürzlichste Link-Konfiguration in nicht-volatilem Speicher gespeichert. Wenn der digitale Video-Link aktiviert ist, sind das Anzeigegerät 110 und die GPU 240 konfiguriert, ihre entsprechenden gespeicherten Parameter zu benutzen. In einer anderen Ausführungsform sind Parameter für mehrere Digital-Video-Link-Konfigurationen gespeichert und innerhalb des Anzeigegeräts 110 und der GPU 240 verfügbar. Die GPU 240 kann den DigitalVideo-Link effektiv überführen, in irgendeiner vorherigen Konfiguration zu arbeiten. Weil jede vorherige Konfiguration gespeichert ist, um erfolgreich trainierte Link-Treiber-Parameter und Link-Empfänger-Parameter zu speichern, kann Link-Training vermieden werden, wenn auf die vorherige gespeicherte Konfiguration übergegangen wird.
  • Ein Vorteil der offenbarten Technik ist, dass ein gegebener Digital-Video-Link umkonfiguriert werden kann, in einem Bereich von Auffrischungs-Moden von Performance zu Niedrig-Energie ohne ein Fallenlassen von Frames zu operieren. Diese Fähigkeit ermöglicht einer GPU dynamisch einen Auffrischungs-Modus auszuwählen, welcher eine instantane Anforderung erfüllt, wie etwa eine Hoch-Performance oder Niedrig-Energie für eine dynamisch bestimmte Anzahl von Frames.
  • Während das Vorangehende auf Ausführungsformen der Erfindung gerichtet ist, können andere und weitere Ausführungsformen der Erfindung entworfen werden, ohne von dem grundsätzlichen Geltungsbereich davon abzuweichen. Zum Beispiel können Aspekte der vorliegenden Erfindung in Hardware oder Software oder in einer Kombination von Hardware und Software implementiert sein. Eine Ausführungsform der Erfindung kann als ein Programm-Produkt zur Benutzung mit einem Computer-System implementiert sein. Das Programm bzw. die Programme des Programm-Produkts definieren Funktionen der Ausführungsformen (einschließlich der hierin beschriebenen Verfahren) und können auf einer Verschiedenheit von Computer-lesbaren Speichermedien beinhaltet sein. Illustrative Computer-lesbare Speichermedien umfassen, sind jedoch nicht darauf beschränkt: (i) nicht-schreibbare Speichermedien (z.B. Nur-Lese-Speichergeräte innerhalb eines Computers, wie etwa CD-ROM-Disks, welche mittels eines CD-ROM-Laufwerks lesbar sind, Flash-Speicher, ROM-Chips oder irgendein anderer Typ von Festkörper-nicht-volatilem Halbleiter-Speicher), auf welchen Information permanent gespeichert ist; und (ii) schreibbare Speichermedien (z.B. Floppy-Disks innerhalb eines Disketten-Laufwerks oder eines Festplatte-Laufwerks oder irgendein Typ von Festkörper-Halbleiter-Speicher mit willkürlichem Zugriff), auf welchen alternierbare Information gespeichert ist. Solche Computer-lesbaren Speichermedien sind Ausführungsformen der Erfindung, wenn sie Computer-lesbare Anweisungen tragen, welche die Funktionen der vorliegenden Erfindung dirigieren.
  • In Anbetracht des Vorangehenden ist der Geltungsbereich der Erfindung mittels der Ansprüche bestimmt, welche folgen.

Claims (36)

  1. Verfahren zum Konfigurieren eines Digital-Video-Links, welcher mit einem Senke-Gerät gekoppelt ist, wobei das Verfahren aufweist: Lesen eines Fähigkeiten-Registers innerhalb des Senke-Geräts; Basierend auf Daten innerhalb des Fähigkeiten-Registers, Bestimmen, dass das Senke-Gerät fähig ist, im Zusammenhang mit einer momentanen Konfiguration für den Digital-Video-Link ohne Link-Training zu operieren; Aktivieren des Digital-Video-Links; Übermitteln zumindest eines Untätigkeits-Musters über den Digital-Video-Link; und Nach Übermitteln zumindest eines Untätigkeits-Musters, Übermitteln von aktiven Video-Daten über den Digital-Video-Link, ohne Durchführung eines Link-Trainings auf dem Digital-Video-Link.
  2. Verfahren gemäß Anspruch 1, wobei das Fähigkeiten-Register innerhalb eines Register-Raums angeordnet ist, welcher mit dem Senke-Gerät assoziiert ist, und wobei der Register-Raum über einen Quelle-zu-Senke-Steuer-Kommunikationen-Kanal zugegriffen ist.
  3. Verfahren gemäß Anspruch 2, wobei der Schritt eines Aktivierens des Digital-Video-Links Schreiben eines Konfigurations-Registers innerhalb des Register-Raums aufweist, um anzuzeigen, dass eine Wiederverbindung Link-Training nicht umfassen sollte.
  4. Verfahren gemäß Anspruch 2, ferner aufweisend den Schritt eines Lesens eines Konfigurations-Registers, welches innerhalb des Register-Raums angeordnet ist, um zu bestimmen, ob eine oder mehr spezifizierte Konfigurationen mittels des Senke-Geräts für eine Nicht-Link-Training-Umkonfiguration unterstützt sind.
  5. Verfahren gemäß Anspruch 4, wobei ein Satz von Link-Trainings-Parametern, welche in einem lokalen Speicher residieren, welcher mit dem Senke-Gerät assoziiert ist, mit der spezifizierten Konfiguration zum Betreiben des Digital-Video-Links in der spezifizierten Konfiguration assoziiert sind.
  6. Verfahren gemäß Anspruch 2, wobei die aktiven Video-Daten kodierte Pixel-Daten und Takt-Information aufweisen, und wobei der Digital-Video-Link zumindest eine seriale Spur aufweist, welche konfiguriert ist zum Übermitteln der kodierten Pixel-Daten und der Takt-Information zu dem Senke-Gerät.
  7. Verfahren gemäß Anspruch 6, wobei ein Link-Treiber und Link-Empfänger, welche mit der mindestens einen serialen Spur gekoppelt sind, konfiguriert sind, Parameter zum zuverlässigen Übermitteln der Pixel-Daten über die zumindest eine seriale Spur zu bestimmen.
  8. Verfahren gemäß Anspruch 7, wobei ein Satz von Link-Trainings-Parametern, welcher interne Link-Charakteristiken repräsentiert, zumindest Equalisierungs-Parameter und Treiber-Stärke-Parameter umfasst, und wobei der Satz von Link-Trainings-Parametern in einem lokalen Speicher residiert, welcher mit dem Senke-Gerät assoziiert ist, und wobei die Link-Trainings-Parameter benutzt werden, wenn kein Link-Training erfordert ist, um in eine ausgewählte Konfiguration einzutreten.
  9. Verfahren gemäß Anspruch 8, wobei Link-Training erfordert ist, wenn der lokale Speicher, welcher mit dem Senke-Gerät assoziiert ist, nicht die ausgewählte Konfiguration speichert, wenn der Digital-Video-Link erfordert ist, in die ausgewählte Konfiguration einzutreten.
  10. Verfahren gemäß Anspruch 8, wobei der lokale Speicher, welcher mit dem Senke-Gerät assoziiert ist, Nur-Lese-Speicher aufweist, welcher für zumindest eine vorbestimmte Hardware-Konfiguration konfiguriert ist.
  11. Verfahren gemäß Anspruch 8, wobei das Senke-Gerät konfiguriert ist, zu bestimmen, ob der Satz von Link-Trainings-Parametern, welcher der ausgewählten Konfiguration entspricht, von lokalem Speicher verfügbar ist, welcher mit dem Senke-Gerät assoziiert ist, und wobei das Senke-Gerät anzeigt, ob Link-Training für die ausgewählte Konfiguration erfordert ist, basierend auf der Verfügbarkeit des Satzes von Link-Trainings-Parametern.
  12. Verfahren gemäß Anspruch 7, ferner aufweisend die Schritte von: Schreiben eines Wertes von wahr auf eine Start-Flagge innerhalb des Register-Raumes; Deaktivieren des Digital-Video-Links; und Wiederkonfigurieren des Digital-Video-Links auf eine vorherig operable Konfiguration.
  13. Verfahren gemäß Anspruch 8, ferner aufweisend den Schritt eines Übermittelns von aktiven Video-Daten über den wieder-konfigurierten Digital-Video-Link nach einem ersten Übermitteln zumindest eines Untätigkeits-Musters über den wieder-konfigurierten Digital-Video-Link.
  14. Verfahren gemäß Anspruch 6, wobei die aktiven Video-Daten ferner zumindest ein Link-Ausrichtungs-Paket aufweisen, welches konfiguriert ist, das Senke-Gerät zu aktivieren, um einen Start von strukturierten Daten innerhalb der aktiven Video-Daten zu detektieren.
  15. Verfahren gemäß Anspruch 14, wobei das zumindest eine Link-Ausrichtungs-Paket ein Mischungs-Zurücksetzungs-Paket aufweist und wobei die strukturierten Daten zumindest einen Frame von Video-Daten aufweisen.
  16. Verfahren gemäß Anspruch 8, ferner aufweisend den Schritt eines Wartens auf eine Synchronisations-Zustands-Flagge, um anzuzeigen, dass der Digital-Video-Link wieder synchronisiert worden ist, um dadurch einen Übergang von einem Übermitteln des zumindest einen Untätigkeits-Musters auf ein Übermitteln von aktivem Video zur Anzeige zu ermöglichen.
  17. Verfahren gemäß Anspruch 1, wobei das Senke-Gerät ein Anzeigegerät aufweist, welches konfiguriert ist, einen oder mehrere visuelle Frames von Daten basierend auf den aktiven Video-Daten zu erzeugen.
  18. Computer-lesbares Speichermedium umfassend Anweisungen, welche, wenn mittels einer Verarbeitungs-Einheit ausgeführt, die Verarbeitungs-Einheit veranlassen, einen Digital-Video-Link zu konfigurieren, welcher mit einem Anzeigegerät gekoppelt ist, indem die folgenden Schritte durchgeführt werden: Lesen eines Fähigkeiten-Registers innerhalb des Senke-Geräts; Basierend auf Daten innerhalb des Fähigkeiten-Registers, Bestimmen, dass das Senke-Gerät fähig ist, im Zusammenhang mit einer momentanen Konfiguration für den Digital-Video-Link ohne Link-Training zu operieren; Aktivieren des Digital-Video-Links; Übermitteln zumindest eines Untätigkeits-Musters über den Digital-Video-Link; und Nach Übermitteln zumindest eines Untätigkeits-Musters, Übermitteln von aktiven Video-Daten über den Digital-Video-Link, ohne Durchführung eines Link-Trainings auf dem Digital-Video-Link.
  19. Computer-lesbares Speichermedium gemäß Anspruch 18, wobei das Fähigkeiten-Register innerhalb eines Register-Raums angeordnet ist, welcher mit dem Senke-Gerät assoziiert ist, und wobei der Register-Raum über einen Quelle-zu-Senke-Steuer-Kommunikationen-Kanal zugegriffen ist.
  20. Computer-lesbares Speichermedium gemäß Anspruch 19, wobei der Schritt eines Aktivierens des Digital-Video-Links Schreiben eines Konfigurations-Registers innerhalb des Register-Raums aufweist, um anzuzeigen, dass eine Wiederverbindung Link-Training nicht umfassen sollte.
  21. Computer-lesbares Speichermedium gemäß Anspruch 19, ferner aufweisend den Schritt eines Lesens eines Konfigurations-Registers, welches innerhalb des Register-Raums angeordnet ist, um zu bestimmen, ob eine oder mehr spezifizierte Konfigurationen mittels des Senke-Geräts für eine Nicht-Link-Training-Umkonfiguration unterstützt sind.
  22. Computer-lesbares Speichermedium gemäß Anspruch 21, wobei ein Satz von Link-Trainings-Parametern, welche in einem lokalen Speicher residieren, welcher mit dem Senke-Gerät assoziiert ist, mit der spezifizierten Konfiguration zum Betreiben des Digital-Video-Links in der spezifizierten Konfiguration assoziiert sind.
  23. Computer-lesbares Speichermedium gemäß Anspruch 19, wobei die aktiven Video-Daten kodierte Pixel-Daten und Takt-Information aufweisen, und wobei der Digital-Video-Link zumindest eine seriale Spur aufweist, welche konfiguriert ist zum Übermitteln der kodierten Pixel-Daten und der Takt-Information zu dem Senke-Gerät.
  24. Computer-lesbares Speichermedium gemäß Anspruch 23, wobei ein Link-Treiber und Link-Empfänger, welche mit der mindestens einen serialen Spur gekoppelt sind, konfiguriert sind, Parameter zum zuverlässigen Übermitteln der Pixel-Daten über die zumindest eine seriale Spur zu bestimmen.
  25. Computer-lesbares Speichermedium gemäß Anspruch 24, wobei ein Satz von Link-Trainings-Parametern, welcher interne Link-Charakteristiken repräsentiert, zumindest Equalisierungs-Parameter und Treiber-Stärke-Parameter umfasst, und wobei der Satz von Link-Trainings-Parametern in einem lokalen Speicher residiert, welcher mit dem Senke-Gerät assoziiert ist, und wobei die Link-Trainings-Parameter benutzt werden, wenn kein Link-Training erfordert ist, um in eine ausgewählte Konfiguration einzutreten.
  26. Computer-lesbares Speichermedium gemäß Anspruch 25, wobei Link-Training erfordert ist, wenn der lokale Speicher, welcher mit dem Senke-Gerät assoziiert ist, nicht die ausgewählte Konfiguration speichert, wenn der Digital-Video-Link erfordert ist, in die ausgewählte Konfiguration einzutreten.
  27. Computer-lesbares Speichermedium gemäß Anspruch 25, wobei der lokale Speicher, welcher mit dem Senke-Gerät assoziiert ist, Nur-Lese-Speicher aufweist, welcher für zumindest eine vorbestimmte Hardware-Konfiguration konfiguriert ist.
  28. Computer-lesbares Speichermedium gemäß Anspruch 25, wobei das Senke-Gerät konfiguriert ist, zu bestimmen, ob der Satz von Link-Trainings-Parametern, welcher der ausgewählten Konfiguration entspricht, von lokalem Speicher verfügbar ist, welcher mit dem Senke-Gerät assoziiert ist, und wobei das Senke-Gerät anzeigt, ob Link-Training für die ausgewählte Konfiguration erfordert ist, basierend auf der Verfügbarkeit des Satzes von Link-Trainings-Parametern.
  29. Computer-lesbares Speichermedium gemäß Anspruch 24, ferner aufweisend die Schritte von: Schreiben eines Wertes von wahr auf eine Start-Flagge innerhalb des Register-Raumes; Deaktivieren des Digital-Video-Links; und Wiederkonfigurieren des Digital-Video-Links auf eine vorherig operable Konfiguration.
  30. Computer-lesbares Speichermedium gemäß Anspruch 25, ferner aufweisend den Schritt eines Übermittelns von aktiven Video-Daten über den wieder-konfigurierten Digital-Video-Link nach einem ersten Übermitteln zumindest eines Untätigkeits-Musters über den wieder-konfigurierten Digital-Video-Link.
  31. Computer-lesbares Speichermedium gemäß Anspruch 23, wobei die aktiven Video-Daten ferner zumindest ein Link-Ausrichtungs-Paket aufweisen, welches konfiguriert ist, das Senke-Gerät zu aktivieren, um einen Start von strukturierten Daten innerhalb der aktiven Video-Daten zu detektieren.
  32. Computer-lesbares Speichermedium gemäß Anspruch 31, wobei das zumindest eine Link-Ausrichtungs-Paket ein Mischungs-Zurücksetzungs-Paket aufweist und wobei die strukturierten Daten zumindest einen Frame von Video-Daten aufweisen.
  33. Computer-lesbares Speichermedium gemäß Anspruch 25, ferner aufweisend den Schritt eines Wartens auf eine Synchronisations-Zustands-Flagge, um anzuzeigen, dass der Digital-Video-Link wieder synchronisiert worden ist, um dadurch einen Übergang von einem Übermitteln des zumindest einen Untätigkeits-Musters auf ein Übermitteln von aktivem Video zur Anzeige zu ermöglichen.
  34. Computer-lesbares Speichermedium gemäß Anspruch 18, wobei das Senke-Gerät ein Anzeigegerät aufweist, welches konfiguriert ist, einen oder mehrere visuelle Frames von Daten basierend auf den aktiven Video-Daten zu erzeugen.
  35. Rechengerät, aufweisend: einen nicht-volatilen Parameter-Speicher; eine Verarbeitungs-Einheit, welche mit dem nicht-volatilen Parameter-Speicher gekoppelt ist und konfiguriert ist, um: ein Fähigkeiten-Register zu lesen, welches innerhalb eines Register-Raumes angeordnet ist, welcher mit einem Anzeigegerät assoziiert ist; basierend auf Daten innerhalb des Fähigkeiten-Registers, zu bestimmen, dass Anzeigegerät fähig ist, im Zusammenhang mit einer momentanen Konfiguration eines Digital-Video-Links, welcher mit dem Anzeigegerät gekoppelt ist, ohne Link-Training zu operieren; den Digital-Video-Link zu aktivieren; zumindest ein Untätigkeits-Muster über den Digital-Video-Link zu übermitteln; und nach dem Übermitteln zumindest eines Untätigkeits-Musters, aktive Video-Daten über den Digital-Video-Link zu übermitteln, ohne Durchführung eines Link-Trainings auf dem Digital-Video-Link.
  36. Rechengerät gemäß Anspruch 35, wobei die Verarbeitungs-Einheit ferner konfiguriert ist, um: einen Wert von wahr auf eine Start-Flagge innerhalb des Register-Raums zu schreiben; den Digital-Video-Link zu deaktivieren; den Digital-Video-Link auf eine vorherig operable Konfiguration wieder zu konfigurieren; und aktive Video-Daten über den wieder konfigurierten Digital-Video-Link nach Übermitteln zumindest eines Untätigkeits-Musters über den wieder konfigurierten Digital-Video-Link zu übermitteln.
DE112012002422.2T 2011-06-10 2012-06-08 System und Verfahren zum dynamischen Konfigurieren eines Serial-Daten-Links in einem Anzeigegerät Active DE112012002422B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/157,468 2011-06-10
US13/157,468 US8645585B2 (en) 2011-06-10 2011-06-10 System and method for dynamically configuring a serial data link in a display device
PCT/US2012/041570 WO2012170829A1 (en) 2011-06-10 2012-06-08 System and method for dynamically configuring a serial data link in a display device

Publications (2)

Publication Number Publication Date
DE112012002422T5 DE112012002422T5 (de) 2014-03-13
DE112012002422B4 true DE112012002422B4 (de) 2019-03-28

Family

ID=47294276

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012002422.2T Active DE112012002422B4 (de) 2011-06-10 2012-06-08 System und Verfahren zum dynamischen Konfigurieren eines Serial-Daten-Links in einem Anzeigegerät

Country Status (4)

Country Link
US (1) US8645585B2 (de)
CN (1) CN103597818A (de)
DE (1) DE112012002422B4 (de)
WO (1) WO2012170829A1 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US9323698B2 (en) * 2011-09-22 2016-04-26 Synaptics Incorporated System and method for transmitting USB data over a DisplayPort transmission link
US8989277B1 (en) 2011-11-03 2015-03-24 Xilinx, Inc. Reducing artifacts within a video processing system
US8892800B2 (en) 2012-02-09 2014-11-18 Intel Corporation Apparatuses for inter-component communication including slave component initiated transaction
JP5965052B2 (ja) 2012-04-04 2016-08-03 ジェネラル フュージョン インコーポレイテッド ジェット制御デバイス及び方法
US9153179B2 (en) * 2012-08-17 2015-10-06 Apple, Inc. Display systems with handshaking for rapid backlight activation
US9311268B1 (en) * 2012-10-25 2016-04-12 Qlogic, Corporation Method and system for communication with peripheral devices
US9158350B2 (en) * 2012-12-18 2015-10-13 Apple Inc. Link clock change during veritcal blanking
US9116639B2 (en) * 2012-12-18 2015-08-25 Apple Inc. Maintaining synchronization during vertical blanking
US9269022B2 (en) 2013-04-11 2016-02-23 Digimarc Corporation Methods for object recognition and related arrangements
US9304960B2 (en) * 2013-06-04 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Delayed physical link activation in serial attached small computer system interface devices that utilize smart cabling
US9612994B2 (en) * 2013-09-18 2017-04-04 Nvidia Corporation Snoop and replay for completing bus transaction
US10089962B2 (en) * 2013-09-27 2018-10-02 Intel Corporation Display interface partitioning
US9489765B2 (en) 2013-11-18 2016-11-08 Nant Holdings Ip, Llc Silhouette-based object and texture alignment, systems and methods
CN103916276B (zh) * 2014-04-11 2018-03-06 华为技术有限公司 具有多通道绑定接口的设备和系统及其快速初始化方法
US10096080B2 (en) * 2014-06-27 2018-10-09 Intel Corporation Power optimization with dynamic frame rate support
US10055370B2 (en) 2014-07-09 2018-08-21 Advanced Micro Devices, Inc. Method and apparatis for processor standby
US9652816B1 (en) 2014-09-29 2017-05-16 Apple Inc. Reduced frame refresh rate
US9495926B2 (en) 2014-12-01 2016-11-15 Apple Inc. Variable frame refresh rate
US9645959B2 (en) 2015-01-16 2017-05-09 Qulacomm Incorporated Fast link training in embedded systems
US9761202B2 (en) 2015-03-09 2017-09-12 Apple Inc. Seamless video transitions
US9875211B2 (en) 2015-06-04 2018-01-23 Synaptics Incorporated Signal conditioner for high-speed data communications
US11348511B2 (en) * 2015-06-19 2022-05-31 Intel Corporation Enabling a chipset that supports a single display to support dual display
US10706825B2 (en) 2015-09-29 2020-07-07 Apple Inc. Timestamp based display update mechanism
US10003362B2 (en) * 2015-11-05 2018-06-19 Nvidia Corporation Safe communication mode for a high speed link
KR102548857B1 (ko) * 2016-11-30 2023-06-29 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10747688B2 (en) 2016-12-22 2020-08-18 Intel Corporation Low latency retimer
US10425473B1 (en) * 2017-07-03 2019-09-24 Pure Storage, Inc. Stateful connection reset in a storage cluster with a stateless load balancer
US11249808B2 (en) 2017-08-22 2022-02-15 Intel Corporation Connecting accelerator resources using a switch
US11023244B2 (en) * 2017-09-25 2021-06-01 Intel Corporation System, apparatus and method for recovering link state during link training
US10460649B2 (en) * 2017-11-02 2019-10-29 Dell Products L.P. Automatically selecting a set of parameter values that provide a higher link score
KR102371823B1 (ko) * 2017-12-04 2022-03-07 주식회사 엘엑스세미콘 디스플레이 장치에서의 데이터송수신방법 및 디스플레이 패널구동장치
KR102407439B1 (ko) * 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩
US20190250930A1 (en) * 2018-02-12 2019-08-15 Western Digital Technologies, Inc. Method and apparatus for configuring a serial data link
US10841355B2 (en) * 2018-07-13 2020-11-17 Apple Inc. Methods and apparatus for streaming media conversion with reduced buffering memories
CN109532721A (zh) * 2018-12-12 2019-03-29 珠海全志科技股份有限公司 一种快速实现Android车机冷启动全景倒车的方法
CN109933430B (zh) * 2019-03-08 2022-02-25 北京百度网讯科技有限公司 分配图形处理器的方法和装置
US11062674B2 (en) 2019-06-28 2021-07-13 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods
US11430410B2 (en) * 2020-06-01 2022-08-30 Ati Technologies Ulc Display cycle control system
CN111681689B (zh) * 2020-06-30 2022-05-06 芯颖科技有限公司 存储电路、驱动芯片和显示装置
WO2022019897A1 (en) * 2020-07-22 2022-01-27 Hewlett-Packard Development Company, L.P. Link training
US11688031B2 (en) 2020-10-01 2023-06-27 Ati Technologies Ulc Resynchronization of a display system and GPU after panel self refresh
CN112866714B (zh) * 2020-12-31 2022-12-23 上海易维视科技有限公司 可实现eDP编码/解码/编解码的FPGA系统
CN113411467B (zh) * 2021-05-14 2023-05-05 苏州华兴源创科技股份有限公司 多通道链路管理方法、装置和视频图像处理设备
US11496237B1 (en) 2021-06-11 2022-11-08 Microsoft Technology Licensing, Llc Transmission configuration indication, error detection and recovery by temporal signal interpretation
CN115150286B (zh) * 2022-07-01 2023-09-22 苏州华兴源创科技股份有限公司 传输节点变更方法、装置、计算机设备、存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090323722A1 (en) * 2008-06-25 2009-12-31 Debendra Das Sharma Link and lane level packetization scheme of encoding in serial links
US20100183004A1 (en) * 2009-01-16 2010-07-22 Stmicroelectronics, Inc. System and method for dual mode communication between devices in a network
US20100289949A1 (en) 2009-05-18 2010-11-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US7853731B1 (en) * 2008-03-18 2010-12-14 Integrated Device Technology, Inc. System and method for embedded displayport link training

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766464B2 (en) * 2001-02-13 2004-07-20 Sun Microsystems, Inc. Method and apparatus for deskewing multiple incoming signals
US7444558B2 (en) * 2003-12-31 2008-10-28 Intel Corporation Programmable measurement mode for a serial point to point link
US7937501B2 (en) * 2007-02-26 2011-05-03 Dell Products L.P. Displayport CE system control functionality
US8390687B2 (en) * 2007-03-19 2013-03-05 Ati Technologies Ulc Automated compliance testing for video devices
US8291207B2 (en) * 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8370554B2 (en) 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8380912B2 (en) * 2010-09-24 2013-02-19 Nxp B.V. Transparent repeater device for handling displayport configuration data (DPCD)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7853731B1 (en) * 2008-03-18 2010-12-14 Integrated Device Technology, Inc. System and method for embedded displayport link training
US20090323722A1 (en) * 2008-06-25 2009-12-31 Debendra Das Sharma Link and lane level packetization scheme of encoding in serial links
US20100183004A1 (en) * 2009-01-16 2010-07-22 Stmicroelectronics, Inc. System and method for dual mode communication between devices in a network
US20100289949A1 (en) 2009-05-18 2010-11-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection

Also Published As

Publication number Publication date
US8645585B2 (en) 2014-02-04
US20120317607A1 (en) 2012-12-13
CN103597818A (zh) 2014-02-19
WO2012170829A1 (en) 2012-12-13
DE112012002422T5 (de) 2014-03-13

Similar Documents

Publication Publication Date Title
DE112012002422B4 (de) System und Verfahren zum dynamischen Konfigurieren eines Serial-Daten-Links in einem Anzeigegerät
DE102012203916A1 (de) Verfahren und Apparat zum Steuern einer spärlichen Aktualisierung eines selbstaktualisierenden Anzeigegeräts, welches mit einer Grafiksteuerung gekoppelt ist
DE102015108057B4 (de) Aktualisierungsabhängiges adaptives Dithering für ein Display mit variabler Aktualisierungsrate
US9165537B2 (en) Method and apparatus for performing burst refresh of a self-refreshing display device
DE102013105559B4 (de) Verfahren zum Detektieren einer Datenbittiefe und Schnittstellenvorrichtung für eine Anzeigevorrichtung, die dasselbe verwendet
DE112011103209B4 (de) Verfahren, vorrichtung und system zur steuerung von anzeigeaktivität
US20120207208A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US20120206461A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
DE60035031T2 (de) Treiberschaltung mit internem ram, anzeigevorrichtung mit diesem treiber und elektronisches gerät
DE19810062C2 (de) Synchronisation einer links/rechts-Kanalanzeige und vertikale Auffrischung in stereoskopischen Mehranzeigencomputergraphiksystemen
DE102015108424A1 (de) Dynamische Frame-Wiederholung in einem Variable-Wiederauffrischungs-Rate-System
DE102013020808A1 (de) Effiziente Autostereo-Unterstützung unter Verwendung von Anzeigesteuerungsfenster
DE112011105224B4 (de) Bildinformations-Wiedergabeeinheit, Bildinformations-Wiedergabevorrichtung und Synchronisationskontrollverfahren
DE19807028A1 (de) Synchronisation für das Rahmenpufferaustauschen in Multipipeline-Computergraphikanzeigesystemen
DE102012107954A1 (de) Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
CN106993150B (zh) 一种兼容超高清视频输入的视频图像处理系统及方法
CN105828183A (zh) 处理视频帧的方法、视频处理芯片以及运动估计和运动补偿memc芯片
DE112005002340T5 (de) Gleichzeitige Übertragung von PCI Express-Protokolldaten und sDVO
DE112015001145T5 (de) Komprimierter Videotransfer über eine Multimediaverbindung
DE102018121086A1 (de) Vorrichtungen, systeme und verfahren zum augenblicklichen videoschalten in einer erweiterungsumgebung
US11532256B2 (en) Display assembly, display apparatus, and display method and transmission method of data signal
DE112010005619T5 (de) Dreidimensionale Bilderzeugung
DE10049400A1 (de) LCD-Frontplatten-Signalprozessor
CN116016823A (zh) 一种视频注入装置及系统
CN101950542A (zh) 降低快门式3d液晶显示串扰的方法和装置及液晶显示器

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final