DE112005002340T5

DE112005002340T5 - Gleichzeitige Übertragung von PCI Express-Protokolldaten und sDVO

Info

Publication number: DE112005002340T5
Application number: DE112005002340T
Authority: DE
Inventors: James Chandler CHAPPLE; Sylvia El Dorado Hills Downing; Scott Rockling Janus; Katen Folsom Shah; Patrick Cameron Park Smith
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2004-10-29
Filing date: 2005-10-27
Publication date: 2007-09-20
Also published as: TWI317881B; CN101040273A; WO2006050436A1; TW200629079A; US20060106911A1

Abstract

Verfahren, das aufweist:
Senden von Peripheriekomponenten-Verbindungs (PCI – Peripheral Component Interconnect) Express-Protokolldaten auf einer ersten Menge aus einer oder mehreren Spuren einer Verbindung; und
gleichzeitiges Senden von Nicht-PCI Express-Protokolldaten auf einer zweiten Menge aus einer oder mehreren Spuren der Verbindung.

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft Protokolle für und Übertragungen über seriellen Schnittstellen. Genauer betrifft die Erfindung das gleichzeitige Senden von PCI Express-Protokolldaten und sDVO-Protokolldaten über eine serielle PCI Express-Verbindung.
HINTERGRUND DER ERFINDUNG
Das PCI Express^TM-Schnittstellenprotokoll, wie es durch die PCI Express Basisspezifikation, Ausgabe 1.0a (15. April 2003), definiert ist, wird schnell ein weit verwendeter Standard in der Computerindustrie für eine Hochgeschwindigkeits-Datenkommunikationsverbindung zwischen einem Chipsatz und einer Grafik-Peripheriekarte. Bei vielen Computersystemen ist der Grafikprozessor in die Speichercontroller-Hub (MCH – memory controller hub)-Komponente des Chipsatzes integriert worden. Viele Computer müssen sehr genaue Grafik anzeigen, die von dem Grafikprozessor geliefert worden ist, ebenso wie hoch aufgelöstes Video aus einer getrennten externen Videoeingangskarte aufgrund der erhöhten Komplexität des Inhaltes, den ein Computerbenutzer regelmäßig betrachtet. Bei der gegenwärtigen Technologie können Computersysteme mit in den MCH integrierten Grafikprozessoren an einen externen Port über eine PCI Express-Verbindung übergebenen Grafikinhalt senden, der auf einem Bildschirm angezeigt werden wird. Diese Computersysteme können auch Videoinhalt über eine PCI Express-Verbindung zu/von einer externen Peripheriekarte schicken/empfangen, die in den PCI Express-Port gesteckt ist. Die Peripheriekarte kann irgendeine Anzahl von Videoformaten unterstützen und kann wiederum den Videoinhalt an einen Bildschirm in einem unterstützten Format übergeben.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird beispielhaft veranschaulicht und ist durch die Figuren in den beigefügten Zeichnungen nicht beschränkt, in denen gleiche Bezugszeichen ähnliche Elemente angeben und bei denen:
1 ein Blockschaubild einer Ausführungsform eines Computersystems ist, das eine serielle PCI Express-Verbindung umfaßt.
2A ist ein Blockschaubild einer Ausführungsform des Untersystems mit Grafik/Speichercontroller-Hub (GMCH – graphics/memory controller hub) und des Grafik-Peripherievorrichtung.
2B ist ein Schaubild einer Ausführungsform einer Spur einer differentiellen seriellen Verbindung.
3A ist ein Blockschaubild einer Ausführungsform des Untersystems mit GMCH und Grafik-Peripherievorrichtung.
3B ist ein Blockschaubild einer weiteren Ausführungsform des Untersystems mit GMCH und Grafik-Peripherievorrichtung.
3C ist ein Blockschaubild noch einer weiteren Ausführungsform des Untersystems mit GMCH und Grafik-Peripherievorrichtung.
4 ist ein Blockschaubild einer Ausführungsform der GMCH-Schaltung, die verwendet wird, um die Daten/Protokoll-Ausgabe auf die PCI Express-Verbindung auszuwählen.
5 ist ein Blockschaubild einer weiteren Ausführungsform einer GMCH-Schaltung, die verwendet wird, um die Daten/Protokoll-Ausgabe auf die PCI Express-Verbindung auszuwählen.
6 ist ein Ablaufdiagramm einer Ausführungsform eines Prozesses zum gleichzeitigen Senden von PCI Express-Daten und Nicht-PCI Express-Daten auf einer Verbindung.
7 ist ein Ablaufdiagramm einer Ausführungsform eines Prozesses zum Auswählen eines Protokolls, das auf einer Verbindung gesendet werden soll.
8 ist ein Ablaufdiagramm einer weiteren Ausführungsform eines Prozesses zum Auswählen eines Protokolls, das auf einer Verbindung gesendet werden soll.
GENAUE BESCHREIBUNG DER ERFINDUNG
Ausführungsformen eines Verfahrens, um PCI Express-Protokolldaten und sDVO-Protokolldaten gleichzeitig über eine serielle PCI Express-Verbindung zu senden, werden offenbart. In der folgenden Beschreibung werden zahlreiche bestimmte Einzelheiten aufgeführt. Es wird jedoch verstanden, daß Ausführungsformen ohne diese bestimmten Einzelheiten in die Praxis überführt werden können. In anderen Fällen sind wohlbekannte Elemente, Spezifikationen und Protokolle nicht in Einzelheiten diskutiert worden, um zu verhindern, daß die Erfindung verschleiert wird.
1 ist ein Blockschaubild einer Ausführungsform eines Computersystems, das eine serielle PCI Express-Verbindung umfaßt. Das Computersystem umfaßt einen Prozessor 100, einen Grafik/Speichercontroller-Hub (GMCH) 102 und einen I/O Controller-Hub (ICH) 110. Bei einer Ausführungsform kann der GMCH 102 einen Speichercontroller-Hub ebenso wie einen internen Grafikprozessor umfassen. Bei einer anderen Ausführungsform weisen der GMCH 102 und der ICH 100 einen Chipsatz auf. Bei einer Ausführungsform ist der Prozessor 100 an den GMCH 102 über einen Wirtsbus und an einen Systemspeicher 104 gekoppelt. Der Systemspeicher kann einen oder mehrere synchronische dynamische Speicher mit wahlfreiem Zugriff (SDRAM – synchronous dynamic random access memory), SDRAM mit doppelter Datenrate (DDRSDRAM) oder einen aus vielen anderen Formaten eines Hauptsystemspeichers aufweisen. Bei einer Ausführungsform ist der GMCH 102 auch über irgendeine Form einer Verbindung 108 an eine Grafik-Peripherievorrichtung 106 gekoppelt. Bei einer Ausfüh rungsform ist die Grafik-Peripherievorrichtung 106 eine Grafikkarte zum Express-Verbinden einer Peripherie-Komponente (PCI – peripheral component interconnect). Bei dieser Ausführungsform ist die Verbindung 108, die die PCI Express-Grafikkarte mit dem GMCH 102 verbindet, eine serielle Punkt-zu-Punkt-PCI Express-Verbindung. Zusätzlich beziehen sich Bezugnahmen in der Beschreibung auf Ausführungsformen einer PCI Express-Verbindung (oder einer "Verbindung" oder einer "seriellen Verbindung") genauer auf eine oder mehrere serielle Vollduplex-PCI Express-Spuren, wobei die eine oder mehrere Spuren die Verbindung aufweisen. Die Verbindung kann auch als ein "Bus" bezeichnet werden, obwohl "Verbindung" ein allgemeinerer Ausdruck ist, der verwendet wird, um sich auf serielle Verbindungen zu beziehen. Als Alternative weist bei noch einer weiteren Ausführungsform der Chipsatz einen Speichercontroller-Hub (MCH) anstelle eines GMCH und einen ICH auf. Bei dieser Ausführungsform würde sich der Grafikcontroller auf der Grafik-Peripherievorrichtung 106 befinden. Bei einer Ausführungsform ist der ICH 110 an einen I/O-Bus 112, ein Festplattenlaufwerk 114, einen Tastaturcontroller 116 und einen Mauscontroller 118 gekoppelt. Bei unterschiedlichen Ausführungsformen kann der ICH 110 auch an irgendeine Anzahl I/O-Vorrichtungen, Busse und/oder andere Controller gekoppelt sein.
2A ist ein Blockschaubild einer Ausführungsform des GMCH und des Grafik-Peripheriegerät-Untersystems. Der GMCH 200 ist über eine Verbindung 204 mit der Grafik-Peripherievorrichtung 202 verbunden. Bei einer Ausführungsform ist die Verbindung 204 eine differentielle serielle Vollduplex-Verbindung mit vielen Spuren. Jede Linie, die innerhalb der Verbindung 24 gezeigt ist, weist eine differentielle serielle Spur auf. 2B ist ein Schaubild einer Ausführungsform einer Spur auf einem differentiellen seriellen Bus (zum Beispiel der Spur 206 aus 2A). Eine Spur in einer differentiellen seriellen Vollduplex (d.h. 2-Wege)-Verbindung zwischen zwei Vorrichtungen erfordert vier Leitungen. Eine Vorrichtung 1 210 hat einen Sender 212, der Daten seriell auf zwei Leitungen 214 und 216 schickt. Die zwei Leitungen weisen ein differentielles Signalpaar auf. Die erste Leitung 214 schickt das Signal selbst und die zweite Leitung schickt das Inverse des Signals. Eine Vor richtung 2 218 hat einen Empfänger 220, der die Signale von dem differentiellen Signalpaar (214 und 216) empfängt, das von der Vorrichtung 1 210 gesendet worden ist. Zusätzlich wird ein zweites differentielles Signalpaar, das Leitungen 224 und 226 aufweist, verwendet, um Signale von einem Sender 222 der Vorrichtung 2 218 zu einem Empfänger 228 der Vorrichtung 1 210 zu senden. Dieser Satz aus vier Leitungen bildet eine Spur einer differentiellen seriellen Vollduplex-Verbindung.
Weiterhin hat eine differentielle serielle Verbindung mit vielen Spuren mehr als eine Spur aus vier Leitungen zwischen zwei Vorrichtungen. Somit ist bei einer Ausführungsform der Bus 204 in 2A ein standardmäßiger serieller PCI Express-Bus, der 16 differentielle serielle Vollduplex-Spuren mit insgesamt 64 Leitungen hat. Diese Version wird üblicherweise als eine PCI Express x16-Verbindung bezeichnet.
Um durch ein Beispiel zu vereinfachen, ist 3A ein Blockschaubild einer weiteren Ausführungsform des Untersystems mit GMCH und Grafik-Peripherievorrichtung, bei der eine Verbindung 304 eine serielle PCI Express-Verbindung mit acht differentiellen seriellen Vollduplex-Spuren mit insgesamt 16 Leitungen ist. Somit veranschaulicht jede Verbindungsspur, die in 3A gezeigt ist (von denen es acht Spuren für die Verbindung 304 gibt), vier einzelne Leitungen, welche eine Spur einer differentiellen seriellen Vollduplex-Verbindung bilden. Bei einer Ausführungsform kommunizieren der GMCH 300 und die Grafik-Peripherievorrichtung 302 miteinander, indem sie das PCI Express-Protokoll über die Verbindung 304 nutzen. Wenn sie im PCI Express-Protokollmodus betrieben werden, schicken und empfangen sowohl der GMCH 300 als auch die Grafik-Peripherievorrichtung 302 Daten über alle Spuren der Verbindung 304.
3B ist ein Blockschaubild einer weiteren Ausführungsform des Untersystems mit GMCH und Grafik-Peripherievorrichtung, bei der der GMCH 310 mit der Grafik-Peripherievorrichtung 312 kommuniziert, indem ein serielles digitales Videoausgabe (sDVO – serial digital video output)-Busprotokoll verwendet wird, wie es durch die sDVO-Spezifikation Version 0.95 (30. April 2004) definiert ist. sDVO ist ein Busprotokoll, das gesendet werden kann, indem die PCI Express-Elektrik und die Pins des PCI Express-Grafikport des GMCH 200 verwendet werden, welche die serielle PCI Express-Verbindung bilden. sDVO ermöglicht, daß eine Video- und Grafikanzeige an einen externen Chip gesendet wird, der TV, eine digitale visuelle Schnittstelle (DVI – digital visual interface), differentielle Signalgebung mit niedriger Spannung (LVDS – low voltage differential signaling), CRT oder irgendeinen anderen Video- oder Anzeigestandard unterstützen kann. Bei einer Ausführungsform, wenn sDVO auf der PCI Express-Grafikverbindung des GMCH aktiv ist, wird die PCI Express-Funktionalität deaktiviert. Bei dieser Ausführungsform schickt der GMCH Daten an die Grafik-Peripherievorrichtung 312 über alle Spuren der Verbindung 314 bis auf eine. sDVO erfordert eine bidirektionale Spur pro Port, so daß die Grafik-Peripherievorrichtung 312 Unterbrechungs-, Takt-, Sperr- oder Konfigurationsdaten an den GMCH 310 schicken kann. Ein sDVO-Port besteht aus vier Spuren. Somit gibt es bei dem Beispiel, das in 3B gezeigt ist, insgesamt acht Spuren, die zwei sDVO-Ports umfassen, welche jeweils aus drei Ausgangsspuren und einer bidirektionalen Spur bestehen. Grafikverkehr ist Einbahnstraße, somit gib es keine Anzeigedaten, die von der Grafik-Peripherievorrichtung 312 zu dem GMCH 310 geschickt werden. Zusätzlich gibt es bei einer Ausführungsform eine zusätzliche Spur außer den gezeigten Spuren, die für I2C (Verkehr zwischen integrierten Schaltungen, wie durch die I²C-Spezifikation von Philips, Version 2.1 (Januar 2000) definiert) verwendet wird. Die I2C-Spur kann von beiden sDVO-Ports gemeinsam genutzt werden.
3C ist ein Blockschaubild noch einer weiteren Ausführungsform des Untersystems mit GMCH und Grafik-Peripherievorrichtung, bei dem der GMCH 320 und die Grafik-Peripherievorrichtung 322 miteinander kommunizieren, indem sowohl das PCI Express-Protokoll als auch das sDVO-Protokoll verwendet werden. Bei dieser Ausführungsform kommunizieren der GMCH 320 und die Grafik-Peripherievorrichtung 322 miteinander im PCI Express-Protokoll, indem die erste bis vierte Verbindungsspur 324 verwendet werden, und der GMCH 320 kommuniziert zu der Grafik-Peripherievorrichtung im sDVO-Protokoll, indem die fünfte bis achte Verbindungsspur 326 verwendet werden. Daher werden bei dieser Ausführungsform beide Protokolle auf getrennten Spuren gleichzeitig über die Verbindung gesendet. Bei der Ausführungsform, bei der die Verbindung eine PCI Express x16-Verbindung (16-spurige Verbindung) ist, kann die Verbindung acht Spuren, die den PCI Express-Protokolldaten zugewiesen sind, und acht Spuren, die den sDVO-Protokolldaten zugewiesen sind, haben.
Bei einer weiteren Ausführungsform kann die PCI Express x16-Verbindung acht Spuren haben, die PCI Express-Protokolldaten zugewiesen sind, und acht Spuren für Nicht-PCI Express-Protokolldaten. Die Nicht-PCI Express-Protokolldaten können dann irgendein Protokoll sein, das mit dem eingebauten GMCH und der Grafik-Peripherievorrichtung kompatibel ist, so wie UDI, gegenwärtig definiert durch die UDI-Spezifikation, überarbeitete Version 0.71 (6. August 2004). Bei noch einer weiteren Ausführungsform kann die PCI Express x16-Verbindung eine oder mehrere Spuren haben, die PCI Express-Protokolldaten zugewiesen ist, und eine oder mehrere Spuren, die Nicht-PCI Express-Protokolldaten zugewiesen sind. Somit kann es bei dieser Ausführungsform vier Spuren geben, die PCI Express-Protokolldaten zugewiesen sind, und zwölf Spuren, die Nicht-PCI Express-Protokolldaten zugewiesen sind. Bei einer weiteren Ausführungsform kann es zwölf Spuren geben, die PCI Express-Protokolldaten zugewiesen sind, und vier Spuren, die Nicht-PCI Express-Protokolldaten zugewiesen sind. Bei weiteren Ausführungsformen kann es irgendeine Anzahl von Spuren geben, die PCI Express-Protokolldaten und Nicht-PCI Express-Protokolldaten zugewiesen sind, vorausgesetzt daß die Gesamtzahl der Spuren sich nicht auf mehr als die Gesamtzahl der Spuren aufaddiert, die auf der Verbindung verfügbar sind, und jedes Protokoll wenigstens eine Spur hat.
4 ist ein Blockschaubild einer Ausführungsform einer GMCH-Schaltung, die verwendet wird, um die Daten/Protokoll-Ausgabe auf die PCI Express-Verbindung auszuwählen. Bei einer Ausführungsform sind mehrere auswählbare Strap-Optionen 400 verfügbar, um die Ausgabe des GMCH zu modifizieren. Bei anderen Ausführungsformen wird eingebettete Software, Firmware oder Hardware-Schaltung anstelle auswählbarer Strap-Optionen verwendet, um die Ausgabe des GMCH zu modifizieren. Bei einer Ausführungsform sind andere Eingaben in die Schaltung als die Strap-Optionen 400 PCI Express [15:0]-Daten und sDVO [7:0]-Daten. Es sei angemerkt, daß einige oder alle sDVO- oder PCI Express-Daten auf den Ausgangsspuren freigegeben werden können. Zum Beispiel können von den sDVO [7:0]-Daten, die durch die Multiplexer freigegeben werden, nur sDVO [7:4] oder sDVO [3:0] aus den Ausgangstreibern aktiviert werden. Tabelle 1 zeigt den Satz der Konfigurationen bei einer Ausführungsform basierend auf Strap-Optionen 400. Die Konfigurationen 1–6 sind gültig und die Konfigurationen 7 und 8 sind nicht gültig.
Tabelle 1. Konfigurationen der GMCH-Ausgabe

(Straps: Ausgewählt = JA, Nicht Ausgewählt = NEIN)

Die Konfiguration 1 ermöglicht es, daß der GMCH PCI Express-Protokolldaten im Standardformat (d.h. nicht umgekehrt) an den PCI Express-Grafik (PEG)-Port ausgibt. Kein Strap (Slot umgekehrt, sDVO liegt vor und sDVO/PCI Express gleichzeitig) wird bei Konfiguration 1 ausgewählt. Somit gibt bei dieser Konfiguration jeder Multiplexer (MUX) in 4 seine 0-Eingaben ("0") aus. MUX 402 gibt PCI Express [15:8]-Daten aus. MUX 404 gibt nichts aus. MUX 406 gibt PCI Express [15:8]-Daten aus. MUX 408 gibt PCI Express [7:0]-Daten aus. MUX 410 gibt nichts aus. MUX 412 gibt PCI Express [7:0]-Daten aus. Schließlich gibt der MUX 414 PCI Express [15:0]-Daten im Standardformat an den PEG-Port aus, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 2 ermöglicht, daß der GMCH PCI Express-Protokolldaten in umgekehrtem Format an den PEG-Port ausgibt. Ausgangsdaten mit umgekehrtem Format sind exakt dieselben Daten, wobei die Spuren komplett umgekehrt sind. Somit würde auf einer Verbindung mit 16 Spuren die Ausgabe von 15:0 statt dessen als 0:15 ausgegeben werden. Bei der Konfiguration 2 ist der Strap Slot umgekehrt ausgewählt, jedoch sind der Strap sDVO liegt vor, und der Strap sDVO/PCI Express gleichzeitig nicht ausgewählt. Somit gibt bei dieser Konfiguration der MUX 402 PCI Express [15:8]-Daten aus. MUX 404 gibt nichts aus. MUX406 gibt PCI Express [15:8]-Daten aus. MUX 408 gibt PCI Express [7:0]-Daten aus. MUX 410 gibt nichts aus. MUX 412 gibt PCI Express [7:0]-Daten aus. Schließlich gibt MUX 414 PCI Express [0:15]-Daten auf den PEG-Port aus, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 3 ermöglicht es, daß der GMCH sDVO-Protokolldaten in Standardform an den PEG-Port ausgibt. Bei dieser Konfiguration ist der Strap sDVO liegt vor, ausgewählt, jedoch sind der Strap Slot umgekehrt und der Strap sDVO/PCI Express gleichzeitig nicht ausgewählt. Somit gibt bei dieser Konfiguration der MUX 402 nichts aus. MUX 404 gibt sDVO [0:7]-Daten aus. MUX 406 gibt nichts aus. MUX 408 gibt sDVO [7:0]-Daten aus. MUX 410 gibt PCI Express [7:0]-Daten aus. MUX 412 gibt sDVO [7:0]-Daten aus. Schließlich gibt der MUX 414 sDVO [7:0]-Daten auf den Spuren [7:0] und nichts auf den Spuren [15:8] an den PEG-Port aus, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 4 ermöglicht es, daß der GMCH sDVO-Protokolldaten im umgekehrten Format an den PEG-Port ausgibt. Bei dieser Konfiguration sind der Strap sDVO liegt vor und der Strap Slot umgekehrt ausgewählt, jedoch ist der Strap sDVO/PCI Express gleichzeitig nicht ausgewählt. Somit gibt bei dieser Konfiguration der MUX 402 nichts aus. MUX 404 gibt sDVO [0:7]-Daten aus. MUX 406 gibt nichts aus. MUX 408 gibt sDVO [7:0]-Daten aus. MUX 410 gibt PCI Express [7:0]-Daten aus. MUX 412 gibt sDVO [7:0]-Daten aus. Schließlich gibt der MUX 414 sDVO [7:0]-Daten auf den Spuren [8:15] an den PEG-Port aus, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 5 ermöglicht es, daß der GMCH PCI Express-Protokolldaten und sDVO-Protokolldaten im Standardformat an den PEG-Port ausgibt. Bei dieser Konfiguration sind der Strap sDVO liegt vor und der Strap sDVO/PCI Express gleichzeitig ausgewählt, jedoch ist der Strap Slot umgekehrt nicht ausgewählt. Somit gibt bei dieser Konfiguration der MUX 402 nichts aus. MUX 404 gibt sDVO [0:7]-Daten aus. MUX 406 gibt sDVO [0:7]-Daten aus. MUX 408 gibt sDVO [7:0]-Daten aus. MUX 410 gibt PCI Express [7:0]-Daten. MUX 410 gibt PCI Express [7:0]-Daten aus. MUX 412 gibt PCI Express [7:0]-Daten aus. Schließlich gibt der MUX 414 PCI Express [7:0]-Daten auf den Spuren [7:0] und sDVO [0:7]-Daten auf den Spuren [15:8] an den PEG-Port aus, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 6 ermöglicht es, daß der GMCH PCI Express-Protokolldaten und sDVO-Protokolldaten in umgekehrtem Format an den PEG-Port ausgibt. Bei dieser Konfiguration sind alle Straps ausgewählt (Slot umgekehrt, sDVO liegt vor und sDVO/PCI Express gleichzeitig). Somit gibt bei dieser Konfiguration der MUX 402 nichts aus. MUX 404 gibt sDVO [0:7]-Daten aus. MUX 406 gibt sDVO [0:7]-Daten aus. MUX 408 gibt sDVO [7:0]-Daten aus. MUX 410 gibt PCI Express [7:0]-Daten aus. MUX 412 gibt PCI Express [7:0]-Daten aus. Schließlich gibt der MUX 414 sDVO [7:0]-Daten auf den Spuren [7:0] und PCT Express [0:7]-Daten auf den Spuren [15:8] an den PEG-Port aus, der an die PCI Express x16-Verbindung gekoppelt ist.
5 ist ein Blockschaubild einer weiteren Ausführungsform einer GMCH-Schaltung, die verwendet wird, um die Daten/Protokoll-Ausgabe auf der PCI Express-Verbindung auszuwählen. Mehrere auswählbare Strap-Optionen 500 sind verfügbar, um die Ausgabe des GMCH zu modifizieren. Eingaben in die Schaltung außer den Strap-Optionen 500 sind sDVO [7:0]-Daten 502, PCI Express [7:0]-Daten 504 und PCI Express [15:8]-Daten 506. Tabelle 1 oben zeigt die Menge erlaubter Konfigurationen basierend auf den Strap-Optionen 500.
Die Konfiguration 1 ermöglicht es, daß der GMCH PCI Express-Protokolldaten im Standardformat an den PEG-Port ausgibt. Kein Strap (Slot umgekehrt, sDVO liegt vor und sDVO/PCI Express gleichzeitig) ist in Konfiguration 1 ausgewählt. MUX 508 gibt PCI Express [15:8]-Daten aus. MUX 510 gibt nichts aus. MUX 512 gibt sDVO [7:0]-Daten aus. MUX 514 gibt PCI Express [7:0]-Daten aus. MUX 516 gibt sDVO [7:0]-Daten aus. MUX 518 gibt PCI Express [7:0]-Daten aus. MUX 520 gibt PCI Express [15:8]-Daten aus. MUX 520 gibt nichts aus. MUX 524 gibt PCI Express [7:0]-Daten aus. MUX 526 gibt nichts aus. MUX 528 gibt PCI Express [15:8]-Daten aus. Schließlich gibt der MUX 530 PCI Express [7:0]-Daten aus. Somit werden in der Konfiguration 1 PCI Express [15:8]-Daten auf die Spuren [15:8] ausgegeben, und PCI Express [7:0]-Daten werden auf die Spuren [7:0] ausgegeben, an den PEG-Port, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 2 ermöglicht, daß der GMCH PCI Express-Protokolldaten in umgekehrtem Format an den PEG-Port ausgibt. Bei der Konfiguration 2 ist der Strap Slot umgekehrt ausgewählt, jedoch sind der Strap sDVO liegt vor und der Strap sDVO/PCI Express gleichzeitig nicht ausgewählt MUX 508 gibt PCI Express [0:7]-Daten aus. MUX 510 gibt sDVO [7:0]-Daten aus. MUX 512 gibt PCI Express [0:7]-Daten aus. MUX 514 gibt PCI Express [8:15]-Daten aus. MUX 516 gibt nichts aus. MUX 518 gibt sDVO [7:0]-Daten aus. MUX 520 gibt PCI Express [8:15]-Daten aus. MUX 522 gibt nichts aus. MUX 524 gibt PCI Express [8:15]-Daten aus. MUX 526 gibt nichts aus. MUX 528 gibt PCI Express [0:7]-Daten aus. Schließlich gibt MUX 530 PCI Express [8:15]-Daten aus. Somit werden in der Konfiguration 2 PCI Express [0:7]-Daten auf die Spuren [15:8] ausgegeben, und PCI-Express [8:15]-Daten werden auf die Spuren [7:0] ausgegeben, an den PEG-Port, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 3 ermöglicht es, daß der GMCH sDVO-Protokolldaten in Standardform an den PEG-Port ausgibt. Bei dieser Konfiguration ist der Strap sDVO liegt vor ausgewählt, jedoch sind der Strap Slot umgekehrt und der Strap sDVO-PCI Express gleichzeitig nicht ausgewählt. MUX 508 gibt PCI Express [15:8]-Daten aus. MUX 510 gibt nichts aus. MUX 512 gibt sDVO [0:7]-Daten aus. MUX 514 gibt PCI Express [7:0]-Daten aus. MUX 516 gibt sDVO [7:0]-Daten aus. MUX 518 gibt PCI Express [7:0]-Daten aus. MUX 520 gibt nichts aus. MUX 522 gibt sDVO [7:0]-Daten aus. MUX 524 gibt sDVO [7:0]-Daten aus. MUX 526 gibt PCI Express [7:0]-Daten aus. MUX 528 gibt nichts aus. Schließlich gibt der MUX 530 sDVO [7:0]-Daten aus. Somit wird in der Konfiguration 3 nichts auf die Spuren [15:8] ausgegeben, und sDVO [7:0]-Daten werden auf die Spuren [7:0] ausgegeben, an den PEG-Port, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 4 ermöglicht es, daß der GMCH sDVO-Protokolldaten im umgekehrten Format an den PEG-Port ausgibt. Bei dieser Konfiguration sind der Strap sDVO liegt vor und der Strap Slot umgekehrt ausgewählt, jedoch ist der Strap sDVO/PCI Express gleichzeitig nicht ausgewählt. MUX 508 gibt PCI Express [0:7]-Daten aus. MUX 510 gibt sDVO [0:7]-Daten aus. MUX 512 gibt PCI Express [0:7]-Daten aus. MUX 514 gibt PCI Express [8:15]-Daten aus. MUX 516 gibt nichts aus. MUX 518 gibt sDVO [7:0]-Daten aus. MUX 520 gibt sDVO [0:7]-Daten aus. MUX 522 gibt PCI Express [0:7]-Daten aus. MUX 524 gibt nichts aus. MUX 526 gibt sDVO [7:0]-Daten aus. MUX 528 gibt sDVO [0:7]-Daten aus. Schließlich gibt der MUX 530 nichts aus. Somit werden bei dieser Konfiguration 4 sDVO [0:7]-Daten auf die Spuren [15:8] ausgegeben, und nichts wird auf die Spuren [7:0] ausgegeben, an den PEG-Port, der an die PCI Express x16-Verbindung gekoppelt ist.
Die Konfiguration 5 ermöglicht es, daß der GMCH PCI Express-Protokolldaten und sDVO-Protokolldaten im Standardformat an den PEG-Port ausgibt. Bei dieser Konfiguration sind der Strap sDVO liegt vor und der Straps DVO/PCI Express gleichzeitig ausgewählt, jedoch ist der Strap Slot umgekehrt nicht ausgewählt. MUX 508 gibt PCI Express [15:8]-Daten aus. MUX 510 gibt nichts aus. MUX 512 gibt sDVO [0:7]-Daten aus. MUX 514 gibt PCI Express 7:[0]-Daten aus. MUX 516 gibt sDVO [0:7]-Daten aus. MUX 518 gibt PCI Express [7:0]-Daten aus. MUX 520 gibt nichts aus. MUX 522 gibt sDVO [0:7]-Daten aus. MUX 524 gibt sDVO [7:0]-Daten aus. MUX 526 gibt PCI Express [7:0]-Daten aus. MUX 528 gibt sDVO [0:7]-Daten aus. Schließlich gibt der MUX 530 PCI Express [7:0]-Daten aus. Somit werden in der Konfiguration 5 sDVO [0:7]-Daten auf die Spuren [15:8] ausgegeben, und PCI Express [7:0]-Daten werden auf die Spuren [7:0] ausgegeben, an den PEG-Port, der an die PCI Express x16-Verbindung gekoppelt ist.
Schießlich ermöglicht es die Konfiguration 6, daß der GMCH PCI Express-Protokolldaten und sDVO-Protokolldaten in umgekehrtem Format an den PEG-Port ausgibt. Bei dieser Konfiguration sind alle Straps ausgewählt (Slot umgekehrt, sDVO liegt vor und sDVO/PCI Express gleichzeitig). MUX 508 gibt PCI Express [0:7]-Daten aus. MUX 510 gibt sDVO [0:7]-Daten aus. MUX 512 gibt PCI Express [0:7]-Daten aus. MUX 514 gibt PCI Express [8:15]-Daten aus. MUX 516 gibt nichts aus. MUX 518 gibt sDVO [7:0]-Daten aus. MUX 520 gibt sDVO [0:7]-Daten aus. MUX 522 gibt PCI Express [0:7]-Daten aus. MUX 524 gibt nichts aus. MUX 526 gibt sDVO [7:0]-Daten aus. MUX 528 gibt PCI Express [0:7]-Daten aus. Schließlich gibt MUX 530 sDVO [7:0]-Daten aus. Somit werden in der Konfiguration 6 PCI Express [0:7]-Daten auf die Spuren [15:8] ausgegeben, und sDVO [7:0]-Daten werden auf die Spuren [7:0] ausgegeben, an den PEG-Port, der an die PCI Express x16-Verbindung gekoppelt ist. Wieder sind die Konfigurationen 7 und 8, die in Tabelle 1 gezeigt sind, nicht gültig.
6 ist ein Ablaufdiagramm einer Ausführungsform eines Prozesses zum gleichzeitigen Senden von PCI Express-Daten und Nicht-PCI Express-Daten auf einer Verbindung. Der Prozeß wird durch die Verarbeitungslogik durchgeführt, die Hardware (Schaltungen, besondere Logik usw.), Software (so wie sie auf einem universellen Computersystem oder einer besonderen Maschine läuft) oder eine Kombination aus beiden aufweisen kann. Mit Bezug auf 6 beginnt der Prozeß, indem die Verarbeitungslogik PCI Express-Protokolldaten auf einer ersten Menge aus einer oder mehreren Spuren auf einer Verbindung sendet (Verarbeitungsblock 600). Gleichzeitig sendet die Verarbeitungslogik auch Nicht-PCI Express-Protokolldaten auf einer zweiten Menge aus einer oder mehreren Spuren auf der Verbindung (Verarbeitungsblock 602), und der Prozeß ist beendet. Bei einer weiteren Ausführungsform empfängt die Verarbeitungslogik die PCI Express-Protokolldaten auf einer ersten Menge aus einer oder mehreren Spuren auf einer Verbindung. Gleichzeitig empfängt die Verarbeitungslogik auch Nicht-PCI Express-Protokolldaten auf einer zweiten Menge aus einer oder mehreren Spuren auf der Verbindung, und der Prozeß ist beendet. Bei einer Ausführungsform kann die Verbindung eine PCI Express x16-Verbindung sein. Bei einer weiteren Ausführungsform kann die Verbindung acht Spuren haben, die PCI Express-Protokolldaten zugewiesen sind und acht Spuren, die Nicht-PCI Express-Protokolldaten zugewiesen sind. Bei noch einer anderen Ausführungsform kann die PCI Express x16-Verbindung eine oder mehrere Spuren haben, die PCI Express-Protokolldaten zugewiesen sind, und eine oder mehrere Spuren, die Nicht-PCI Express-Protokolldaten zugewiesen sind. Somit kann bei dieser Ausführungsform irgendeine Anzahl von Spuren PCI Express-Protokolldaten und Nicht-PCI Express-Protokolldaten zugewiesen werden, vorausgesetzt, daß die Gesamtanzahl von Spuren sich nicht zu mehr aufaddiert als der Gesamtanzahl auf der Verbindung verfügbarer Spuren und jedes Protokoll wenigstens eine Spur hat.
7 ist ein Ablaufdiagramm einer Ausführungsform eines Prozesses zum Auswählen eines Protokolls, das auf einer Verbindung übertragen werden soll. Dieser Prozeß wird durch Verarbeitungslogik durchgeführt, die Hardware (Schaltungen, besondere Logik usw.), Software (so wie sie auf einem universellen Computersystem oder einer besonderen Maschine läuft) oder eine Kombination aus beiden aufweisen kann. Mit Bezug auf 7 beginnt der Prozeß damit, daß die Verarbeitungslogik PCI Express-Protokolldaten oder Nicht-PCI Express-Protokolldaten auswählt, die auf einer ersten Menge von Spuren auf einer Verbindung übertragen werden sollen (Verarbeitungsblock 700). Wenn PCI Express-Protokolldaten ausgewählt sind, dann sendet die Verarbeitungslogik PCI Express-Protokolldaten sowohl auf der ersten Menge der Spuren der Verbindung und auf einer zweiten Menge der Spuren der Verbindung (Verarbeitungsblock 702). Wenn PCI Express-Protokolldaten nicht ausgewählt sind, dann sendet die Verarbeitungslogik Nicht-PCI Express-Protokolldaten auf der ersten Menge der Spuren der Verbindung und PCI Express-Protokolldaten auf der zweiten Menge der Spuren der Verbindung (Verarbeitungsblock 704), und der Prozeß ist beendet.
8 ist ein Ablaufdiagramm einer weiteren Ausführungsform eines Prozesses zum Auswählen eines Protokolls, das auf einer Verbindung übertragen werden soll. Der Prozeß wird durch Verarbeitungslogik durchgeführt, welche Hardware (Schaltungen, besondere Logik usw.), Software (so wie sie auf einem universellen Computersystem oder einer besonderen Maschine läuft) oder eine Kombination aus beiden aufweisen kann. Mit Bezug auf 8 beginnt der Prozeß, indem die Verarbeitungslogik Daten auswählt, die auf einer ersten Menge von Spuren auf einer Verbindung übertragen werden sollen (Verarbeitungsblock 800). Als nächstes bestimmt die Verarbeitungslogik, ob die ausgewählten Daten PCI Express-Protokolldaten sind (Verarbeitungsblock 802). Wenn die ausgewählten Daten PCI Express-Protokolldaten sind, dann sendet die Verarbeitungslogik PCI Express-Protokolldaten auf der ersten Menge der Spuren der Verbindung (Verarbeitungsblock 804). Sonst, wenn die ausgewählten Daten Nicht-PCI Express-Protokolldaten sind, dann sendet die Verarbeitungslogik Nicht-PCI Express-Protokolldaten auf der ersten Menge der Spuren der Verbindung (Verarbeitungsblock 806). Als nächstes läuft der Prozeß weiter, indem die Verarbeitungslogik Daten auswählt, die auf einer zweiten Menge von Spuren auf einer Verbindung gesendet werden sollen (Bearbeitungsblock 808). Dann bestimmt die Verarbeitungslogik, ob die ausgewählten Daten PCI Ex press-Protokolldaten sind (Verarbeitungsblock 810). Wenn die ausgewählten Daten PCI Express-Protokolldaten sind, dann sendet die Verarbeitungslogik PCI Express-Protokolldaten auf der zweiten Menge der Spuren der Verbindung (Verarbeitungsblock 812). Ansonsten, wenn die ausgewählten Daten Nicht-PCI Express-Protokolldaten sind, dann sendet die Verarbeitungslogik Nicht-PCI Express-Protokolldaten auf der zweiten Menge von Spuren der Verbindung (Verarbeitungsblock 814), und der Prozeß ist beendet.
Somit werden Ausführungsformen eines Verfahrens zum Senden von PCI Express-Protokolldaten und sDVO-Protokolldaten gleichzeitig über eine PCI Express-Verbindung offenbart. Diese Ausführungsformen sind mit Bezug auf deren bestimmte beispielhafte Ausführungsformen beschrieben. Es wird jedoch Personen, die den Nutzen dieser Offenbarung haben, offensichtlich sein, daß verschiedene Modifikationen und Änderungen bei diesen Ausführungsformen vorgenommen werden können, ohne daß man sich vom allgemeineren Gedanken und Umfang der hierin beschriebenen Ausführungsformen entfernt. Die Beschreibung und Zeichnungen sollen demgemäß als veranschaulicht anstatt als in einem einschränkenden Sinne betrachtet werden.
ZUSAMMENFASSUNG
Ein Verfahren, eine Vorrichtung und ein System werden offenbart. Bei einer Ausführungsform umfaßt das Verfahren das Senden von Peripheriekomponenten-Verbindung (PCI – peripheral component interconnect) Express-Protokolldaten auf einer ersten Menge aus einer oder mehreren Spuren einer Verbindung und das gleichzeitige Senden von Nicht-PCI Express-Protokolldaten auf einer zweiten Menge aus einer oder mehreren Spuren der Verbindung.

Claims

Verfahren, das aufweist: Senden von Peripheriekomponenten-Verbindungs (PCI – Peripheral Component Interconnect) Express-Protokolldaten auf einer ersten Menge aus einer oder mehreren Spuren einer Verbindung; und gleichzeitiges Senden von Nicht-PCI Express-Protokolldaten auf einer zweiten Menge aus einer oder mehreren Spuren der Verbindung.
Verfahren nach Anspruch 1, bei dem die Nicht-PCI Express-Protokolldaten weiter serielle digitale Videoausgabe (sDVO – Serial Digital Video Output)-Protokolldaten aufweisen.
Verfahren nach Anspruch 1, bei dem die Nicht-PCI Express-Daten weiter mehr als ein Nicht-PCI Express-Datenprotokoll aufweisen.
Verfahren nach Anspruch 1, bei dem die Verbindung weiter eine serielle Mehrspurverbindung aufweist.
Verfahren nach Anspruch 4, bei dem sowohl die erste als auch die zweite Menge von Spuren acht Spuren aufweist, so daß acht Spuren für das Senden von PCI Express-Daten verwendet werden, wobei gleichzeitig acht Spuren für das Senden von Nicht-PCI Express-Daten verwendet werden.
System, das aufweist: eine Verbindung mit einer Vielzahl von Spuren der Verbindung; eine Peripherievorrichtung, die an die Verbindung gekoppelt ist; und einen Speichercontroller, der mit der Verbindung gekoppelt ist, wobei der Speichercontroller so betreibbar ist, daß er gleichzeitig an die Peripherievorrichtung PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren und Nicht-PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren sendet.
System nach Anspruch 6, bei dem die Nicht-PCI Express-Protokolldaten weiter serielle digitale Videoausgabe (sDVO)-Protokolldaten aufweisen.
System nach Anspruch 6, bei dem die Verbindung weiter eine serielle Mehrspurverbindung aufweist.
System nach Anspruch 6, bei dem der Speichercontroller weiter so betreibbar ist, daß er von der Peripherievorrichtung PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren der Verbindung empfängt oder an die Peripherievorrichtung PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren der Verbindung sendet und gleichzeitig Nicht-PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren der Verbindung empfängt oder gleichzeitig Nicht-PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren der Verbindung sendet.
System, das aufweist: eine Verbindung mit einer Vielzahl von Spuren der Verbindung; einen Speichercontroller, der mit der Verbindung gekoppelt ist; und eine Peripherievorrichtung, die mit der Verbindung gekoppelt ist, wobei die Peripherievorrichtung so betreibbar ist, daß sie an den Speichercontroller PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren sendet und Nicht-PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren empfängt.
System nach Anspruch 10, bei dem die Nicht-PCI Express-Protokolldaten weiter serielle digitale Videoausgabe (sDVO)-Protokolldaten aufweist.
System nach Anspruch 10, bei dem die Verbindung weiter eine serielle Mehrspurverbindung aufweist.
System nach Anspruch 10, bei dem die Peripherievorrichtung weiter so betreibbar ist, daß sie von der Peripherievorrichtung PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren der Verbindung empfängt oder an die Peripherievorrichtung PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren der Verbindung sendet und gleichzeitig Nicht-PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren der Verbindung empfängt oder gleichzeitig Nicht-PCI Express-Protokolldaten über die Verbindung auf einer oder mehreren Spuren der Verbindung sendet.
Vorrichtung, die aufweist: eine Kommunikationseinheit, die so betreibbar ist, daß sie gleichzeitig PCI Express-Protokolldaten über eine erste Datenspur sendet und Nicht-PCI Express-Protokolldaten über eine zweite Datenspur sendet.
Vorrichtung nach Anspruch 14, bei der die Kommunikationseinheit weiter so betreibbar ist, daß sie gleichzeitig PCI Express-Protokolldaten über eine erste Datenspur empfängt und Nicht-PCI Express-Protokolldaten über eine zweite Datenspur empfängt.
Vorrichtung nach Anspruch 15, bei der die Kommunikationseinheit weiter so betreibbar ist, daß sie gleichzeitig PCI Express-Protokolldaten über die erste Datenspur sendet und Nicht-PCI Express-Protokolldaten über die zweite Datenspur empfängt.
Vorrichtung nach Anspruch 16, bei die Kommunikationseinheit weiter so betreibbar ist, daß sie gleichzeitig PCI Express-Protokolldaten über die erste Datenspur empfängt und Nicht-PCI Express-Protokolldaten über die zweite Datenspur sendet.
Vorrichtung nach Anspruch 17, bei der die Nicht-PCI Express-Protokolldaten weiter serielle digitale Videoausgabe (sDVO)-Protokolldaten aufweisen.
Vorrichtung nach Anspruch 17, bei der die Kommunikationseinheit Daten über eine serielle Mehrspurverbindung sendet und empfängt.
Verfahren, das aufweist: Auswählen von PCI Express-Protokolldaten oder Nicht-PCI Express-Protokolldaten, die auf einer ersten Menge von Spuren auf einer Verbindung gesendet werden sollen; Senden von PCI Express-Protokolldaten über die erste Menge von Spuren der Verbindung, während PCI Express-Protokolldaten über eine zweite Menge aus Spuren auf der Verbindung gesendet werden, wenn die PCI Express-Protokolldaten ausgewählt sind; und Senden von Nicht-PCI Express-Protokolldaten über die erste Menge aus Spuren der Verbindung, während PCI Express-Protokolldaten über die zweite Menge aus Spuren der Verbindung gesendet werden, wenn die Nicht-PCI Express-Protokolldaten ausgewählt sind.
Verfahren nach Anspruch 20, bei dem die Nicht-PCI Express-Protokolldaten weiter serielle digitale Videoausgabe (sDVO)-Protokolldaten aufweisen.
Verfahren nach Anspruch 20, bei dem die Verbindung weiter eine serielle Vielspurverbindung aufweist.
Verfahren nach Anspruch 20, das weiter das dynamische Auswählen von PCI Express-Protokolldaten oder Nicht-PCI Express-Protokolldaten während der Datenübertragung aufweist.
Verfahren nach Anspruch 23, das aufweist: Bestimmen der Menge an PCI Express-Daten, die über die Verbindung über eine Zeitdauer geschickt worden sind; Bestimmen der Menge an Nicht-PCI Express-Daten, die über die Verbindung über die Zeitdauer geschickt worden sind; Erhöhen der Anzahl von Spuren, die ausgewählt worden sind, um unter Verwendung eines PCI Express-Protokolls zu senden, und gleichzeitig Verringern der Anzahl von Spuren, die ausgewählt worden sind, unter Verwendung eines Nicht-PCI Express-Protokolls zu senden, wenn die Menge an PCI Express-Protokolldaten größer ist als die Menge an Nicht-PCI Express-Protokolldaten; Erhöhen der Anzahl von Spuren, die ausgewählt worden sind, um unter Verwendung eines Nicht-PCI Express-Protokolls zu senden, und gleichzeitig Verringern der Anzahl von Spuren, die ausgewählt sind, um unter Verwendung eines PCI Express-Protokolls zu senden, wenn die Menge an Nicht-PCI Express-Protokolldaten größer ist als die Menge an PCI Express-Protokolldaten.
Verfahren nach Anspruch 24, bei dem das Erhöhen der Anzahl von Spuren, die ausgewählt sind, um unter Verwendung des PCI Express-Protokolls zu senden, und das gleichzeitige Verringern der Anzahl von Spuren, die ausgewählt sind, um unter Verwendung eines Nicht-PCI Express-Protokolls zu senden, weiter das Erhöhen der Anzahl von Spuren, die ausgewählt sind, um unter Verwendung eines PCI Express-Protokolls zu senden, um eine Spur und das gleichzeitige Verringern der Anzahl von Spuren, die ausgewählt sind, um unter Verwendung eines Nicht-PCI Express-Protokolls zu senden, um eine Spur umfaßt.
Verfahren nach Anspruch 24, bei dem das Erhöhen der Anzahl von Spuren, die ausgewählt sind, um unter Verwendung eines Nicht-PCI Express-Protokolls zu senden, und das gleichzeitige Verringern der Anzahl von Spuren, die ausgewählt sind, um unter Verwendung eines PCI Express-Protokolls zu senden, weiter das Erhöhen der Anzahl von Spuren, die ausgewählt sind, um unter Verwendung eines Nicht-PCI Express-Protokolls zu senden, um eine Spur und das gleichzeitige Verringern der Anzahl der Spuren, die ausgewählt sind, um unter Verwendung eines PCI Express-Protokolls zu senden, um eine Spur umfaßt.
Verfahren nach Anspruch 24, bei dem die Zeitdauer gleich eine Sekunde ist.