CN101040273A - Pci express协议数据和串行数字视频输出的同时传递 - Google Patents

Pci express协议数据和串行数字视频输出的同时传递 Download PDF

Info

Publication number
CN101040273A
CN101040273A CNA2005800354005A CN200580035400A CN101040273A CN 101040273 A CN101040273 A CN 101040273A CN A2005800354005 A CNA2005800354005 A CN A2005800354005A CN 200580035400 A CN200580035400 A CN 200580035400A CN 101040273 A CN101040273 A CN 101040273A
Authority
CN
China
Prior art keywords
pci express
protocol data
link
data
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800354005A
Other languages
English (en)
Inventor
J·查普尔
S·道尔
S·亚努斯
K·沙
P·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101040273A publication Critical patent/CN101040273A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

公开了一种方法、设备及系统。在一个实施例中，所述方法包括：通过链路的一个或多个通道的第一集合传送外围部件互连(PCI)Express协议数据，同时通过链路的一个或多个通道的第二集合传送非PCI Express协议数据。

Description

PCI EXPRESS协议数据和串行数字视频输出的同时传递
发明领域
本发明涉及串行接口协议和传送。更具体来说，本发明涉及通过PCI Express串行链路同时传送PCI Express协议数据和sDVO协议数据。
发明背景
如PCI Express基础规范版本1.0a(2003年4月15日)定义的PCIExpressTM接口协议迅速成为计算机行业对于芯片组与图形外围卡之间的高速数据通信链路广泛使用的标准。在许多计算机系统中，图形处理器集成在芯片组的内存控制器集线器(MCH)组件中。由于计算机用户经常查看的内容的复杂度增加，许多计算机需要显示由图形处理器提供的非常详细的图形以及来自独立的外部视频输入卡的高分辨率视频。在当前技术下，具有MCH中的集成图形处理器的计算机系统可通过PCI Express链路向外部端口发送将在监视器上显示的所提供图形内容。这些计算机系统还可通过PCI Express链路向/从插入PCIExpress端口的外部外围卡发送/接收视频内容。外围卡可支持任何数量的视频格式，并且又可用受支持格式向监视器提供视频内容。
附图简述
通过举例来说明本发明，但本发明不受附图中各图限制，图中相似的参考标号表示相似的元件，附图中：
图1是包括PCI Express串行链路的计算机系统的一个实施例的框图。
图2A是图形/内存控制器集线器(GMCH)和图形外围设备子系统的一个实施例的框图。
图2B是差分串行链路的一个通道的一个实施例的简图。
图3A是GMCH和图形外围设备子系统的一个实施例的框图。
图3B是GMCH和图形外围设备子系统的另一个实施例的框图。
图3C是GMCH和图形外围设备子系统的又一个实施例的框图。
图4是用于选择输出到PCI Express链路上的数据/协议的GMCH电路的一个实施例的框图。
图5是用于选择输出到PCI Express链路上的数据/协议的GMCH电路的另一个实施例的框图。
图6是用于同时在链路上传送PCI Express数据和非PCI Express数据的过程的一个实施例的流程图。
图7是用于选择要在链路上传送的协议的过程的一个实施例的流程图。
图8是用于选择要在链路上传送的协议的过程的另一个实施例的流程图。
发明的详细描述
公开一种通过PCI Express串行链路同时传送PCI Express协议数据和sDVO协议数据的方法的实施例。在以下描述中，阐明了许多具体细节。但是要理解，没有这些具体细节也可实施这些实施例。在其它情况中，众所周知的元件、规范和协议没有进行详细论述，以免影响对本发明的理解。
图1是包括PCI Express串行链路的计算机系统的一个实施例的框图。计算机系统包括处理器100、图形/内存控制器集线器(GMCH)102和I/O控制器集线器(ICH)110。在一个实施例中，GMCH 102可包括内存控制器集线器以及内部图形处理器。在另一个实施例中，GMCH102和ICH 110包括芯片组。在一个实施例中，处理器100经由主机总线耦合到GMCH 102以及耦合到系统内存104。系统内存可包括同步动态随机存取存储器(SDRAM)、双倍数据速率SDRAM(DDRSDRAM)中的一个或多个、或者其它许多格式的主系统存储器之一。在一个实施例中，GMCH 102还通过某种形式的互连108耦合到图形外围设备106。在一个实施例中，图形外围设备106是外围部件互连(PCI)Express图形卡。在这个实施例中，把PCI Express图形卡连接到GMCH 102的互连108是PCI Express点到点串行链路。另外，说明书中对PCI Express链路(或者“链路”或“串行链路”)的实施例的提法具体指的是一个或多个PCI Express全双工串行通道，所述一个或多个通道组成链路。链路又可称作“总线”，但“链路”是用来表示串行互连的更常用术语。或者，在又一个实施例中，芯片组包括代替GMCH的内存控制器集线器(MCH)和ICH。在这个实施例中，图形控制器将设置在图形外围设备106上。在一个实施例中，ICH110耦合到I/O总线112、硬盘驱动器114、键盘控制器116和鼠标控制器118。在不同的实施例中，ICH 110还可耦合到任何数量的I/O装置、总线和/或其它控制器。
图2A是GMCH和图形外围设备子系统的一个实施例的框图。GMCH 200通过链路204耦合到图形外围设备202。在一个实施例中，链路204是多通道全双工差分串行链路。链路204中所示的各线路组成一个差分串行通道。图2B是差分串行总线的一个通道(例如，图2A中的通道206)的一个实施例的简图。两个设备之间的全双工(即双向)差分串行连接中的一个通道需要四条电线。设备1210具有在两条电线214和216上串行发送数据的发射器212。两条电线组成差分信号对。第一条电线214发送信号本身，第二条电线发送信号的反相形式。设备2218具有接收来自设备1210传送的差分信号对(214和216)的信号的接收器220。另外，包括电线224和226的第二差分信号对用于把信号从设备2218的发射器222发送到设备1210的接收器228。四条电线的这个集合组成全双工差分串行链路的一个通道。
此外，多通道差分串行链路具有在两个设备之间的一个以上四线通道。因此，在一个实施例中，图2A中的总线204是标准PCI Express串行总线，它包含具有总共64条电线的16个全双工差分串行通道。这种形式通常称作PCI Express x16链路。
例如为了简化，图3A是GMCH和图形外围设备子系统的另一个实施例的框图，在其中，链路304是包括具有总共16条电线的八个全双工差分串行通道的PCI Express串行链路。因此，图3A所示的各链路通道(其中有链路304的八个通道)表示组成全双工差分串行链路的一个通道的四条独立电线。在一个实施例中，GMCH 300和图形外围设备302采用PCI Express协议通过链路304相互通信。在以PCIExpress协议模式进行操作时，GMCH 300以及图形外围设备302均通过链路304的所有通道发送和接收数据。
图3B是GMCH和图形外围设备子系统的另一个实施例的框图，在其中，GMCH 310采用如sDVO规范版本0.95(2004年4月30日)所定义的串行数字视频输出(sDVO)总线协议与图形外围设备312进行通信。sDVO是可采用连接到PCI Express串行链路的GMCH 200的PCI Express图形端口的PCI Express电气件和引脚来传送的总线协议。sDVO允许视频和图形显示被传送给外部芯片，外部芯片可支持TV、数字可视接口(DVI)、低电压差分信令(LVDS)、CRT或其它某种视频或显示标准。在一个实施例中，当sDVO在GMCH的PCI Express图形链路上为活动的时，PCI Express功能性被禁用。在这个实施例中，GMCH通过除链路314的一个通道之外的所有通道把数据发送给图形外围设备312。sDVO每个端口需要一个双向通道，因此图形外围设备312可向GMCH 310发送中断、时钟、停止或配置数据。sDVO端口由四个通道组成。因此，在图3B所示的实例中，存在由两个sDVO端口组成的总共八个通道，每个sDVO端口由三个输出通道和一个双向通道组成。图形业务是单向的，因而没有显示数据从图形外围设备312发送给GMCH 310。另外，在一个实施例中，存在除了表示为用于I2C(如Philips I2C规范版本2.1(2000年1月)所定义的集成电路间业务)的通道之外的一个附加通道。I2C通道可在两个sDVO端口之间共用。
图3C是GMCH和图形外围设备子系统的又一个实施例的框图，在其中，GMCH 320和图形外围设备322采用PCI Express协议以及sDVO协议相互通信。在这个实施例中，GMCH 320和图形外围设备322采用第一至第四链路通道324以PCI Express协议相互通信，以及GMCH 320采用第五至第八链路通道326以sDVO协议与图形外围设备进行通信。因此，在这个实施例中，两种协议均同时通过链路在分开的通道中传送。在其中链路为PCI Express x16链路(16-通道链路)的实施例中，链路可具有专用于PCI Express协议数据的八个通道以及专用于sDVO协议数据的八个通道。
在另一个实施例中，PCI Express x16链路可具有专用于PCIExpress协议数据的八个通道以及专用于非PCI Express协议数据的八个通道。非PCI Express协议数据可能是与例如当前由UDI规范版本0.71(2004年8月6日)所定义的UDI之类的已安装GMCH和图形外围设备兼容的任何协议。在又一个实施例中，PCI Express x16链路可具有专用于PCI Express协议数据的一个或多个通道以及专用于非PCIExpress协议数据的一个或多个通道。因此，在这个实施例中，可能存在专用于PCI Express协议数据的4个通道以及专用于非PCI Express协议数据的12个通道。在另一个实施例中，可能存在专用于PCIExpress协议数据的12个通道以及专用于非PCI Express协议数据的4个通道。在其它实施例中，可能存在专用于PCI Express协议数据和非PCI Express协议数据的任何数量的通道，只要通道总数合计不超过链路上可访问的通道总数，并且每个协议具有至少一个通道。
图4是用于选择输出到PCI Express链路上的数据/协议的GMCH电路的一个实施例的框图。在一个实施例中，若干可选择跨接选项400可用于修改GMCH的输出。在其它实施例中，嵌入式软件、固件或硬件电路用来代替修改GMCH的输出的可选择跨接选项。在一个实施例中，与跨接选项400不同的对电路的输入是PCI Express[15:0]数据和sDVO[7:0]数据。注意，sDVO或PCI Express数据的部分或全部可在输出通道上启用。例如，在通过复用器启用的sDVO[7:0]数据之中，只有sDVO[7:4]或sDVO[3:0]可在输出驱动器上启用。表1说明在一个实施例中根据跨接选项400的配置的集合。配置1-6是有效的，而配置7和8是无效的。
表1.GMCH输出配置(跨接：已选择＝“是”，未选择＝“否”)
  配置   描述  槽位反转  存在sDVO   sDVO/PCIExpress并存
  1   PCI Express未反转  否  否   否
  2   PCI-Express已反转  是  否   否
  3   sDVO未反转  否  是   否
  4   sDVO已反转  是  是   否
  5   sDVO和PCI Express未反转  否  是   是
  6   sDVO和PCI Express已反转  是  是   是
  7   无效  是  否   是
  8   无效  否  否   是
配置1允许GMCH以标准格式(即未反转)向PCI Express图形(PEG)端口输出PCI Express协议数据。在配置1中选择无跨接(槽位反转，存在sDVO，以及sDVO/PCI Express并存)。因此，在这个配置中，图4中的每个复用器(MUX)输出其零输入(“0”)。MUX 402输出PCIExpress[15:8]数据。MUX 404没有输出。MUX 406输出PCI Express[15:8]数据。MUX 408输出PCI Express[7:0]数据。MUX 410没有输出。MUX412输出PCI Express[7:0]数据。最后，MUX 414以标准格式向耦合到PCI Express x16链路的PEG端口输出PCI Express[15:0]数据。
配置2允许GMCH以反转格式向PEG端口输出PCI Express协议数据。反转格式输出数据是对于完全反转的通道完全相同的数据。因此，在16通道链路上，15:0的输出而是作为0:15输出。在配置2中，“槽位反转”跨接被选取，但是“存在sDVO”跨接和“sDVO/PCI Express并存”跨接未被选取。因此，在这个配置中，MUX 402输出PCIExpress[15:8]数据。MUX 404没有输出。MUX 406输出PCI Express[15:8]数据。MUX 408输出PCI Express[7:0]数据。MUX 410没有输出。MUX412输出PCI Express[7:0]数据。最后，MUX 414向耦合到PCI Expressx16链路的PEG端口输出PCI Express[0:15]数据。
配置3允许GMCH以标准格式向PEG端口输出sDVO协议数据。在这个配置中，“存在sDVO”跨接被选取，但“槽位反转”跨接和“sDVO/PCI Express并存”跨接未被选取。因此，在这个配置中，MUX402没有输出。MUX 404输出sDVO[0:7]数据。MUX 406没有输出。MUX 408输出sDVO[7:0]数据。MUX 410输出PCI Express[7:0]数据。MUX 412输出sDVO[7:0]数据。最后，MUX 414在通道[7:0]上向耦合到PCI Express x16链路的PEG端口输出sDVO[7:0]数据，以及在通道[15:8]上没有输出。
配置4允许GMCH以反转格式向PEG端口输出sDVO协议数据。在这个配置中，“存在sDVO”跨接和“槽位反转”跨接被选取，但“sDVO/PCI Express并存”跨接未被选取。因此，在这个配置中，MUX402没有输出。MUX 404输出sDVO[0:7]数据。MUX 406没有输出。MUX 408输出sDVO[7:0]数据。MUX 410输出PCI Express[7:0]数据。MUX 412输出sDVO[7:0]数据。最后，MUX 414在通道[8:15]上向耦合到PCI Express x16链路的PEG端口输出sDVO[7:0]数据。
配置5允许GMCH以标准格式向PEG端口输出PCI Express协议数据和sDVO协议数据。在这个配置中，“存在sDVO”跨接和“sDVO/PCI Express并存”跨接被选取，但“槽位反转”跨接未被选取。因此，在这个配置中，MUX 402没有输出。MUX 404输出sDVO[0:7]数据。MUX 406输出sDVO[0:7]数据。MUX 408输出sDVO[7:0]数据。MUX 410输出PCI Express[7:0]数据。MUX 412输出PCI Express[7:0]数据。最后，MUX 414在通道[7:0]上向耦合到PCI Express x16链路的PEG端口输出PCI Express[7:0]数据，以及在通道[15:8]上向PEG端口输出sDVO[0:7]数据。
配置6允许GMCH以反转格式向PEG端口输出PCI Express协议数据和sDVO协议数据。在这个配置中选择所有跨接(槽位反转，存在sDVO，以及sDVO/PCI Express并存)。因此，在这个配置中，MUX 402没有输出。MUX 404输出sDVO[0:7]数据。MUX 406输出sDVO[0:7]数据。MUX 408输出sDVO[7:0]数据。MUX 410输出PCI Express[7:0]数据。MUX 412输出PCI Express[7:0]数据。最后，MUX 414在通道[7:0]上向耦合到PCI Express x16链路的PEG端口输出sDVO[7:0]数据，以及在通道[15:8]上向PEG端口输出PCI Express[0:7]数据。
图5是用于选择输出到PCI Express链路上的数据/协议的GMCH电路的另一个实施例的框图。若干可选择跨接选项500可用于修改GMCH的输出。与跨接选项500不同的对电路的输入是sDVO[7:0]数据502、PCI Express[7:0]数据504和PCI Express[15:8]数据506。上表1说明根据跨接选项500的可允许配置的集合。
配置1允许GMCH以标准格式向PEG端口输出PCI Express协议数据。在配置1中选择无跨接(槽位反转，存在sDVO，以及sDVO/PCIExpress并存)。MUX 508输出PCI Express[15:8]数据。MUX 510没有输出。MUX 512输出sDVO[0:7]数据。MUX 514输出PCI Express[7:0]数据。MUX 516输出sDVO[7:0]数据。MUX 518输出PCI Express[7:0]数据。MUX 520输出PCI Express[15:8]数据。MUX 522没有输出。MUX 524输出PCI Express[7:0]数据。MUX 526没有输出。MUX 528输出PCI Express[15:8]数据。最后，MUX 530输出PCI Express[7:0]数据。因此，在配置1中，PCI Express[15:8]数据在通道[15:8]之上被输出给耦合到PCI Express x16链路的PEG端口，以及PCI Express[7:0]数据在通道[7:0]之上被输出给PEG端口。
配置2允许GMCH以反转格式向PEG端口输出PCI Express协议数据。在配置2中，“槽位反转”跨接被选取，但是“存在sDVO”跨接和“sDVO/PCI Express并存”跨接未被选取。MUX 508输出PCIExpress[0:7]数据。MUX 510输出sDVO[0:7]数据。MUX 512输出PCIExpress[0:7]数据。MUX 514输出PCI Express[8:15]数据。MUX 516没有输出。MUX 518输出sDVO[7:0]数据。MUX 520输出PCI Express[0:7]数据。MUX 522没有输出。MUX 524输出PCI Express[8:15]数据。MUX 526没有输出。MUX 528输出PCI Express[0:7]数据。最后，MUX530输出PCI Express[8:15]数据。因此，在配置2中，PCI Express[0:7]数据在通道[15:8]之上被输出给耦合到PCI Express x16链路的PEG端口，以及PCI Express[8:15]数据在通道[7:0]之上被输出给PEG端口。
配置3允许GMCH以标准格式向PEG端口输出sDVO协议数据。在这个配置中，“存在sDVO”跨接被选取，但“槽位反转”跨接和“sDVO/PCI Express并存”跨接未被选取。MUX 508输出PCIExpress[15:8]数据。MUX 510没有输出。MUX 512输出sDVO[0:7]数据。MUX 514输出PCI Express[7:0]数据。MUX 516输出sDVO[7:0]数据。MUX 518输出PCI Express[7:0]数据。MUX 520没有输出。MUX522输出sDVO[0:7]数据。MUX 524输出sDVO[7:0]数据。MUX 526输出PCI Express[7:0]数据。MUX 528没有输出。最后，MUX 530输出sDVO[7:0]数据。因此，在配置3中，在通道[15:8]之上没有输出，以及sDVO[7:0]数据在通道[7:0]之上被输出给耦合到PCI Express x16链路的PEG端口。
配置4允许GMCH以反转格式向PEG端口输出sDVO协议数据。在这个配置中，“存在sDVO”跨接和“槽位反转”跨接被选取，但“sDVO/PCI Express并存”跨接未被选取。MUX 508输出PCIExpress[0:7]数据。MUX 510输出sDVO[0:7]数据。MUX 512输出PCIExpress[0:7]数据。MUX 514输出PCI Express[8:15]数据。MUX 516没有输出。MUX 518输出sDVO[7:0]数据。MUX 520输出sDVO[0:7]数据。MUX 522输出PCI Express[0:7]数据。MUX 524没有输出。MUX526输出sDVO[7:0]数据。MUX 528输出sDVO[0:7]数据。最后，MUX530没有输出。因此，在配置4中，sDVO[0:7]数据在通道[15:8]之上被输出给耦合到PCI Express x16链路的PEG端口，以及在通道[7:0]之上没有输出。
配置5允许GMCH以标准格式向PEG端口输出PCI Express协议数据和sDVO协议数据。在这个配置中，“存在sDVO”跨接和“sDVO/PCI Express并存”跨接被选取，但“槽位反转”跨接未被选取。MUX 508输出PCI Express[15:8]数据。MUX 510没有输出。MUX512输出sDVO[0:7]数据。MUX 514输出PCI Express[7:0]数据。MUX516输出sDVO[7:0]数据。MUX 518输出PCI Express[7:0]数据。MUX520没有输出。MUX 522输出sDVO[0:7]数据。MUX 524输出sDVO[7:0]数据。MUX 526输出PCI Express[7:0]数据。MUX 528输出sDVO[0:7]数据。最后，MUX 530输出PCI Express[7:0]数据。因此，在配置5中，sDVO[0:7]数据在通道[15:8]之上被输出给耦合到PCI Express x16链路的PEG端口，以及PCI Express[7:0]数据在通道[7:0]之上被输出给PEG端口。
最后，配置6允许GMCH以反转格式向PEG端口输出PCI Express协议数据和sDVO协议数据。在这个配置中选择所有跨接(槽位反转，存在sDVO，以及sDVO/PCI Express并存)。MUX 508输出PCIExpress[0:7]数据。MUX 510输出sDVO[0:7]数据。MUX 512输出PCIExpress[0:7]数据。MUX 514输出PCI Express[8:15]数据。MUX 516没有输出。MUX 518输出sDVO[7:0]数据。MUX 520输出sDVO[0:7]数据。MUX 522输出PCI Express[0:7]数据。MUX 524没有输出。MUX526输出sDVO[7:0]数据。MUX 528输出PCI Express[0:7]数据。最后，MUX 530输出sDVO[7:0]数据。因此，在配置6中，PCI Express[0:7]数据在通道[15:8]之上被输出给耦合到PCI Express x16链路的PEG端口，以及sDVO[7:0]数据在通道[7:0]之上被输出给PEG端口。同样，表1所示的配置7和8是无效的。
图6是用于同时在链路上传送PCI Express数据和非PCI Express数据的过程的一个实施例的流程图。该过程可通过可包括硬件(电路、专用逻辑部件等)、软件(例如运行于通用计算机系统或专用机器上的)或者它们两者的组合的处理逻辑来执行。参照图6，该过程通过处理逻辑经由链路上的一个或多个通道的第一集合来传送PCI Express协议数据开始(处理框600)。同时，处理逻辑还通过链路上的一个或多个通道的第二集合来传送非PCI Express协议数据(处理框602)，然后该过程结束。在另一个实施例中，处理逻辑经由链路上的一个或多个通道的第一集合来接收PCI Express协议数据。同时，处理逻辑还通过链路上的一个或多个通道的第二集合来接收非PCI Express协议数据，然后该过程结束。在一个实施例中，链路可能是PCI Express x16链路。在另一个实施例中，链路可具有专用于PCI Express协议数据的八个通道以及专用于非PCI Express协议数据的八个通道。在又一个实施例中，PCI Express x16链路可具有专用于PCI Express协议数据的一个或多个通道以及专用于非PCI Express协议数据的一个或多个通道。因此，在这个实施例中，任何数量的通道可专用于PCI Express协议数据和非PCI Express协议数据，只要通道总数合计不超过链路上可访问的通道总数，并且每个协议具有至少一个通道。
图7是用于选择要在链路上传送的协议的过程的一个实施例的流程图。该过程可通过可包括硬件(电路、专用逻辑部件等)、软件(例如运行于通用计算机系统或专用机器上的)或者它们两者的组合的处理逻辑来执行。参照图7，该过程通过处理逻辑选择要在链路的通道的第一集合上传送的PCI Express协议数据或非PCI Express协议数据开始(处理框700)。如果PCI Express协议数据被选取，则处理逻辑在链路通道的第一集合以及链路通道的第二集合上传送PCI Express协议数据(处理框702)。如果PCI Express协议数据未被选取，则处理逻辑在链路通道的第一集合上传送非PCI Express协议数据以及在链路通道的第二集合上传送PCI Express协议数据(处理框704)，然后该过程结束。
图8是用于选择要在链路上传送的协议的过程的另一个实施例的流程图。该过程可通过可包括硬件(电路、专用逻辑部件等)、软件(例如运行于通用计算机系统或专用机器上的)或者它们两者的组合的处理逻辑来执行。参照图8，该过程通过处理逻辑选择将在链路的通道的第一集合上传送的数据开始(处理框800)。随后，处理逻辑确定所选数据是否为PCI Express协议数据(处理框802)。如果所选数据是PCIExpress协议数据，则处理逻辑在链路通道的第一集合上传送PCIExpress协议数据(处理框804)。否则，如果所选数据是非PCI Express协议数据，则处理逻辑在链路通道的第一集合上传送非PCI Express协议数据(处理框806)。随后，该过程通过处理逻辑选择将在链路的通道的第二集合上传送的数据继续进行(处理框808)。然后，处理逻辑确定所选数据是否为PCI Express协议数据(处理框810)。如果所选数据是PCI Express协议数据，则处理逻辑在链路通道的第二集合上传送PCIExpress协议数据(处理框812)。否则，如果所选数据是非PCI Express协议数据，则处理逻辑在链路通道的第二集合上传送非PCI Express协议数据(处理框814)，然后该过程结束。
由此，公开一种通过PCI Express链路同时传送PCI Express协议数据和sDVO协议数据的方法的实施例。参照具体示范实施例描述了这些实施例。但是，获益于本公开的技术人员很清楚，可对这些实施例进行各种修改和变更，而没有背离本文所述实施例的广义精神及范围。因此，说明书和附图要看作是说明性而不是限制性的。

Claims (27)

1.一种方法，包括：
在链路的一个或多个通道的第一集合上传送外围部件互连(PCI)Express协议数据；以及
同时，在所述链路的一个或多个通道的第二集合上传送非PCIExpress协议数据。
2.如权利要求1所述的方法，其特征在于，所述非PCI Express协议数据还包括串行数字视频输出(sDVO)协议数据。
3.如权利要求1所述的方法，其特征在于，所述非PCI Express数据还包括不止一个非PCI Express数据协议。
4.如权利要求1所述的方法，其特征在于，所述链路还包括多通道串行链路。
5.如权利要求4所述的方法，其特征在于，所述通道的第一和第二集合中的每个集合包括八个通道，使得八个通道用于传送PCIExpress数据，同时，八个通道用于传送非PCI Express数据。
6.一种系统，包括：
包括多个链路通道的链路；
耦合到所述链路的外围设备；以及
耦合到所述链路的内存控制器，所述内存控制器可用于同时通过所述链路在一个或多个通道上向所述外围设备传送PCI Express协议数据以及通过所述链路在一个或多个通道上传送非PCI Express协议数据。
7.如权利要求6所述的系统，其特征在于，所述非PCI Express协议数据还包括串行数字视频输出(sDVO)协议数据。
8.如权利要求6所述的系统，其特征在于，所述链路还包括多通道串行链路。
9.如权利要求6所述的系统，其特征在于，所述内存控制器还可用于通过所述链路在一个或多个链路通道上从所述外围设备接收PCIExpress协议数据或者通过所述链路在一个或多个链路通道上向所述外围设备传送PCI Express协议数据，以及同时通过所述链路在一个或多个链路通道上接收非PCI Express协议数据或者同时通过所述链路在一个或多个链路通道上传送非PCI Express协议数据。
10.一种系统，包括：
包括多个链路通道的链路；
耦合到所述链路的内存控制器；以及
耦合到所述链路的外围设备，所述外围设备可用于通过所述链路在一个或多个通道上向所述内存控制器传送PCI Express协议数据以及通过所述链路在一个或多个通道上接收非PCI Express协议数据。
11.如权利要求10所述的系统，其特征在于，所述非PCI Express协议数据还包括串行数字视频输出(sDVO)协议数据。
12.如权利要求10所述的系统，其特征在于，所述链路还包括多通道串行链路。
13.如权利要求10所述的系统，其特征在于，所述外围设备还可用于通过所述链路在一个或多个链路通道上从所述外围设备接收PCIExpress协议数据或者通过所述链路在一个或多个链路通道上向所述外围设备传送PCI Express协议数据，以及同时通过所述链路在一个或多个链路通道上接收非PCI Express协议数据或者同时通过所述链路在一个或多个链路通道上传送非PCI Express协议数据。
14.一种设备，包括：
通信单元，可用于同时通过第一数据通道传送PCI Express协议数据以及通过第二数据通道传送非PCI Express协议数据。
15.如权利要求14所述的设备，其特征在于，所述通信单元还可用于同时通过所述第一数据通道接收PCI Express协议数据以及通过所述第二通道接收非PCI Express协议数据。
16.如权利要求15所述的设备，其特征在于，所述通信单元还可用于同时通过所述第一数据通道传送PCI Express协议数据以及通过所述第二数据通道接收非PCI Express协议数据。
17.如权利要求16所述的设备，其特征在于，所述通信单元还可用于同时通过所述第一数据通道接收PCI Express协议数据以及通过所述第二数据通道传送非PCI Express协议数据。
18.如权利要求17所述的设备，其特征在于，所述非PCI Express协议数据还包括串行数字视频输出(sDVO)协议数据。
19.如权利要求17所述的设备，其特征在于，所述通信单元通过多通道串行链路来传送和接收数据。
20.一种方法，包括：
选择要在链路上的通道的第一集合上传送的PCI Express协议数据或者非PCI Express协议数据；
如果选择PCI Express协议数据，则通过所述链路通道的第一集合传送所述PCI Express协议数据，同时通过所述链路上的通道的第二集合传送PCI Express协议数据；以及
如果选择非PCI Express协议数据，则通过所述链路通道的第一集合传送所述非PCI Express协议数据，同时通过所述链路通道的第二集合传送PCI Express协议数据。
21.如权利要求20所述的方法，其特征在于，所述非PCI Express协议数据还包括串行数字视频输出(sDVO)协议数据。
22.如权利要求20所述的方法，其特征在于，所述链路还包括多通道串行链路。
23.如权利要求20所述的方法，其特征在于，还包括在数据传送期间动态选择PCI Express协议数据或者非PCI Express协议数据。
24.如权利要求23所述的方法，其特征在于，还包括：
确定在一个时间段通过所述链路发送的PCI Express数据的量；
确定在所述时间段通过所述链路发送的非PCI Express数据的量；
如果所述PCI Express协议数据的量大于所述非PCI Express协议数据的量，则增加被选择采用PCI Express协议传送的通道的数量，同时减少被选择采用非PCI Express协议传送的通道的数量；
如果所述非PCI Express协议数据的量大于所述PCI Express协议数据的量，则增加被选择采用非PCI Express协议传送的通道的数量，同时减少被选择采用PCI Express协议传送的通道的数量。
25.如权利要求24所述的方法，其特征在于，增加被选择采用PCIExpress协议传送的通道的数量、同时减少被选择采用非PCI Express协议传送的通道的数量还包括把被选择采用PCI Express协议传送的通道的数量增加一个通道、同时把被选择采用非PCI Express协议传送的通道的数量减少一个通道。
26.如权利要求24所述的方法，其特征在于，增加被选择采用非PCI Express协议传送的通道的数量、同时减少被选择采用PCI Express协议传送的通道的数量还包括把被选择采用非PCI Express协议传送的通道的数量增加一个通道、同时把被选择采用PCI Express协议传送的通道的数量减少一个通道。
27.如权利要求24所述的方法，其特征在于，所述时间段等于一秒。
CNA2005800354005A 2004-10-29 2005-10-27 Pci express协议数据和串行数字视频输出的同时传递 Pending CN101040273A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/976,488 US20060106911A1 (en) 2004-10-29 2004-10-29 Concurrent PCI express with sDVO
US10/976,488 2004-10-29

Publications (1)

Publication Number Publication Date
CN101040273A true CN101040273A (zh) 2007-09-19

Family

ID=35789229

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800354005A Pending CN101040273A (zh) 2004-10-29 2005-10-27 Pci express协议数据和串行数字视频输出的同时传递

Country Status (5)

Country Link
US (1) US20060106911A1 (zh)
CN (1) CN101040273A (zh)
DE (1) DE112005002340T5 (zh)
TW (1) TWI317881B (zh)
WO (1) WO2006050436A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8768642B2 (en) 2003-09-15 2014-07-01 Nvidia Corporation System and method for remotely configuring semiconductor functional circuits
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US8021193B1 (en) 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US7793029B1 (en) * 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US8417838B2 (en) 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US8412872B1 (en) * 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US7930462B2 (en) * 2007-06-01 2011-04-19 Apple Inc. Interface controller that has flexible configurability and low cost
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US8943257B2 (en) 2011-09-30 2015-01-27 Intel Corporation Protocol neutral fabric
TWI474182B (zh) * 2013-09-18 2015-02-21 Inventec Corp 一種採用高速小型電腦系統傳輸介面的伺服器系統
US9779053B2 (en) * 2014-12-23 2017-10-03 Intel Corporation Physical interface for a serial interconnect

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855905A (en) * 1987-04-29 1989-08-08 International Business Machines Corporation Multiprotocol I/O communications controller unit including emulated I/O controllers and tables translation of common commands and device addresses
US5590313A (en) * 1994-06-30 1996-12-31 International Business Machines Corporation Multiple protocol device interface subsystem and method
US6009488A (en) * 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6370593B1 (en) * 1999-02-04 2002-04-09 Micron Technology, Inc. Apparatus for multiplexing bus interfaces on a computer expansion
JP4639420B2 (ja) * 2000-03-08 2011-02-23 ソニー株式会社 信号伝送装置および信号伝送方法
US6912606B2 (en) * 2001-06-08 2005-06-28 Sycamore Networks, Inc. Generic serial bus architecture
US20030039007A1 (en) * 2001-08-15 2003-02-27 Nayna Networks, Inc. (A Delaware Corporation) Method and system for route control and redundancy for optical network switching applications
US7054978B1 (en) * 2001-08-16 2006-05-30 Unisys Corporation Logical PCI bus
CA2416659C (en) * 2002-01-22 2007-01-16 Nippon Telegraph And Telephone Corporation Capacity variable link apparatus and capacity variable link setting method
US6886057B2 (en) * 2002-06-06 2005-04-26 Dell Products L.P. Method and system for supporting multiple bus protocols on a set of wirelines
US7307667B1 (en) * 2003-06-27 2007-12-11 Zoran Corporation Method and apparatus for an integrated high definition television controller
US7096308B2 (en) * 2003-08-29 2006-08-22 Texas Instruments Incorporated LPC transaction bridging across a PCI—express docking connection
US7782325B2 (en) * 2003-10-22 2010-08-24 Alienware Labs Corporation Motherboard for supporting multiple graphics cards
US7840714B2 (en) * 2003-12-24 2010-11-23 Intel Corporation Mapping SDVO functions from PCI express interface

Also Published As

Publication number Publication date
US20060106911A1 (en) 2006-05-18
TWI317881B (en) 2009-12-01
WO2006050436A1 (en) 2006-05-11
DE112005002340T5 (de) 2007-09-20
TW200629079A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
CN101040273A (zh) Pci express协议数据和串行数字视频输出的同时传递
CN101089836B (zh) 用于具有一个或多个图形处理单元的图形系统的母板
CN101149719B (zh) 用于图形系统的总线接口控制器
US7293127B2 (en) Method and device for transmitting data using a PCI express port
CN101089892B (zh) 用于具一个以上图形处理单元的图形系统的图形处理单元
CN1173259C (zh) 模拟/数字显示适配器和具有这种适配器的计算机系统
US8854345B2 (en) Monitor chaining and docking mechanism
US9274994B2 (en) Method and system for using a standard connector to deliver combined display, data and power signals
US20030074515A1 (en) System for supporting both serial and parallel storage devices on a connector
CN1902616A (zh) 能够使用不同通信协议进行通信的中间设备
US7630375B2 (en) Data transfer control device and electronic instrument having reduced power consumption
US10474604B2 (en) Transmitting universal serial bus (USB) data over alternate mode connection
CN1902615A (zh) 来自快速pci接口的映射sdvo功能
US20080052431A1 (en) Method and Apparatus for Enabling Virtual Channels Within A Peripheral Component Interconnect (PCI) Express Bus
US7768507B2 (en) Methods and apparatus for driving a display device
US5666491A (en) Portable network adapter for portable computer
US20060238964A1 (en) Display apparatus for a multi-display card and displaying method of the same
CN101055514A (zh) 具模拟数字视频输出的计算机系统、主机与视频传输装置
CN1241099C (zh) 绘图显示装置及其中的控制芯片组
CN1118754C (zh) 通讯连接端口测试模块及其测试方法
CN1261848C (zh) 视频图像阵列线、通用串行总线信号传输装置和显示器
CN201298340Y (zh) 显卡、包括所述显卡之可灵活伸缩的连接接口系统以及适配器
CN110113869A (zh) 模块化装置及其控制方法
CN1190746C (zh) 用于采用差分信令的加速图形端口的方法和装置
CN206611509U (zh) 通过usb3.0线缆传输视频信号和usb数据的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20070919