CN114530135A - 组合面板自刷新（psr）和自适应同步系统和方法 - Google Patents

组合面板自刷新（psr）和自适应同步系统和方法 Download PDF

Info

Publication number
CN114530135A
CN114530135A CN202111665953.6A CN202111665953A CN114530135A CN 114530135 A CN114530135 A CN 114530135A CN 202111665953 A CN202111665953 A CN 202111665953A CN 114530135 A CN114530135 A CN 114530135A
Authority
CN
China
Prior art keywords
source device
psr
sink device
mode
high bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111665953.6A
Other languages
English (en)
Inventor
瑙申·安萨里
加里·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114530135A publication Critical patent/CN114530135A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本公开涉及组合面板自刷新(PSR)和自适应同步系统和方法。本公开涉及维持源设备和宿设备在系统中同步的系统和方法，其中源设备进入面板自刷新(PSR/PSR2)模式并且宿设备实现与源设备自适应同步。为了维持同步，在一些实例中，源设备和宿设备可以在PSR/PSR2操作模式的至少一部分的同时维持同步。为了维持同步，在一些实例中，可以在源设备和宿设备之间维持高带宽通信链路。在一些实例中，源设备和宿设备之间的同步可以在源设备进入PSR/PSR2操作模式时中断，并且可以在源设备退出PSR/PSR2操作模式时重建。

Description

组合面板自刷新（PSR）和自适应同步系统和方法
分案说明
本申请是申请日为2020年3月27日、申请号为202010231163.6、题为“组合面板自刷新(PSR)和自适应同步系统和方法”的发明专利申请的分案申请。
技术领域
本公开涉及显示技术，更具体地涉及包括面板自刷新(PSR)的系统和包括自适应同步技术的显示器。
背景技术
对于图形密集型应用，内存带宽是显著的约束。具有面板自刷新(PSR)功能的显示器配备有可用于提供帧重放的本地帧缓冲器。PSR版本2(PSR2)增加了对显示区域的特定部分执行选择性更新的功能。配备有主动同步技术的显示器提供了基于后续帧的数据可用性而确定的可变垂直消隐(vertical blanking)持续时间(提供用于可变刷新速率)。当前系统提供自适应同步以实现低延迟，并且在帧渲染可能变化的图形密集型应用中提供性能优势。因此，自适应同步系统有助于使通常在具有固定刷新速率的显示器上看到的撕裂和颤动效应最小化。面板自刷新技术通常在系统上实施以降低设备功耗。
发明内容
本公开的实施例提供了一种数据传输系统，包括：源设备，源设备包括：高带宽发射器电路；源设备边带收发器电路；源设备控制电路，源设备控制电路用于执行以下操作：以一个或多个帧生成速率来生成多个帧；向高带宽发射器电路提供多个帧；响应于进入面板自刷新(PSR)操作模式禁用至少高带宽发射器电路；以及响应于退出PSR操作模式使源设备和宿设备同步；宿设备，宿设备包括：高带宽接收器电路，高带宽接收器电路用于从源设备接收多个帧；宿设备边带收发器电路，宿设备边带收发器电路通信地耦合至源设备边带收发器电路；存储器电路；宿设备控制电路，宿设备控制电路用于执行以下操作：使包括在多个帧中的至少一个帧存储在存储器电路中；以及将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率。
本公开的另一实施例提供了一种数据传输方法，包括：由源设备图形电路以一个或多个帧生成速率来生成多个帧；由源设备控制电路向高带宽发射器电路提供多个帧中的每个帧；由源设备控制电路响应于进入面板自刷新(PSR)操作模式而禁用至少高带宽发射器电路；由宿设备控制电路使包括在多个帧中的至少一个帧存储在宿设备存储器电路中；响应于退出 PSR操作模式使源设备和宿设备在时间上同步；并且由宿设备控制电路将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率。
本公开的又一实施例提供了一种数据传输系统，包括：用于以一个或多个帧生成速率来生成多个帧的装置；用于向高带宽发射器电路提供多个帧中的每个帧的装置；用于响应于进入面板自刷新(PSR)操作模式禁用至少高带宽发射器电路的装置；用于使包括在多个帧中的至少一个帧存储在宿设备存储器电路中的装置；用于响应于退出PSR操作模式使源设备和宿设备在时间上同步的装置；以及用于将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率的装置。
本公开的再一实施例提供了至少一个非暂态机器可读介质，包括多个指令，多个指令响应于在计算设备上被执行，使得计算设备执行上述方法。
附图说明
随着以下具体实施方式的进行并参考附图，所要求保护的主题的各个实施例的特征和优点将变得显而易见，其中，相同的附图标记表示相同的部分，并且其中：
图1是根据本文描述的至少一个实施例的说明性系统的框图，该系统包括：具有控制电路的源(source)设备，该控制电路具有能够将系统置于面板自刷新(PSR)或具有选择性更新的PSR(PSR2)操作模式中的指令；以及具有控制电路的宿(sink)设备，该控制电路具有与通信地耦合的显示设备实现自适应同步的指令；
图2是描绘根据本文描述的至少一个实施例的处于“面板重放模式”的说明性系统的时序图，其中宿设备包括自适应同步。
图3是描绘根据本文描述的至少一个实施例的处于面板自刷新模式的说明性系统的时序图，其中宿设备包括自适应同步；
图4是根据本文描述的至少一个实施例的说明性的基于处理器的电子设备的示意图，该电子设备包括图形处理单元(“GPU”)/源设备和 OLED显示器/宿设备；
图5是根据本文描述的至少一些实施例的说明性方法的高层级方框流程图，该方法使具有配备面板自刷新(PSR/PSR2)的源控制电路的源设备与具有配备适应性同步的宿控制电路的宿设备通信地耦合；
图6是根据本文描述的至少一个实施例的说明性方法的高层级流程图，该方法在PSR/PSR2操作模式的至少一部分的同时维持源设备和宿设备之间的时间同步；
图7是根据本文描述的至少一个实施例的说明性方法的高层级流程图，该方法在PSR/PSR2操作模式的至少一部分的同时维持源设备和宿设备之间的时间同步；
图8是根据本文描述的至少一个实施例的说明性方法的高层级流程图，该方法在PSR/PSR2操作模式的至少一部分的同时维持源设备和宿设备之间的时间同步。
图9是根据本文描述的至少一个实施例的在退出PSR/PSR2操作模式时使源设备和宿设备重新同步的说明性方法的高层级流程图。
尽管下面的具体实施方式将参考说明性实施例进行，但是本领域技术人员将明白这些实施例的许多替代、修改和变化。
具体实施方式
本文描述的系统和方法提供了利用以下两者的系统和方法：与面板自刷新(PSR)相关的省电有益效果以及使用自适应同步的显示设备的性能有益效果。面板自刷新(PSR)利用设置在显示设备中的帧缓冲器来存储图像数据。当图形控制电路确定显示图像不变时，图形控制电路进入PSR 操作模式，在该模式下，显示设备使用存储在帧缓冲器中的图像数据。由于图形控制电路不再产生帧数据，因此可以将图形控制电路与显示设备之间的较高带宽的通信链路置于待机模式，从而有利地降低设备功耗。具有选择性更新的PSR(PSR2)增加了在PSR操作模式下选择性地更新部分显示图像的功能。
自适应同步是包括在显示控制电路中的技术，该技术尝试使图形控制电路的检测到的帧生成速率与显示设备的帧刷新速率相匹配。在操作中，自适应同步调整基于与下一帧相关的数据可用性来确定与每个帧相关联的垂直消隐的持续时间。进入PSR/PSR2操作模式往往会破坏图形控制电路和显示设备控制电路之间的同步。迄今为止，图形控制电路和显示设备控制电路之间的同步中断已经排除了在单个系统上同时使用PSR/PSR2和自适应同步技术。
本文公开的系统和方法有益地提供用于在包括具有自适应同步技术的显示器的系统上实现PSR/PSR2操作模式。本文所公开的系统和方法在处于PSR/PSR2操作模式时维持图形控制电路/显示控制电路同步，或者在退出PSR/PSR2操作模式时重建同步。本文描述的系统和方法在处于 PSR/PSR2操作模式时通过使用AUX_FRAME_SYNC以使用边带(AUX) 事务维持基于GTC的同步，来维持源设备和自适应同步宿设备之间的帧级同步。本文描述的系统和方法在处于PSR/PSR2操作模式时通过使用双向FS_HDP来维持源设备和自适应同步宿设备之间的帧级同步。本文描述的系统和方法在处于PSR/PSR2操作模式时通过使用AUX_FRAME_SYNC 以使用边带(AUX)事务维持基于GTC的同步，来维持源设备和自适应同步宿设备之间的帧级同步。本文描述的系统和方法在处于PSR/PSR2操作模式时通过使用一个或多个辅助边带通信路径(诸如使用SOC架构的一个或多个硅内(in-silicon)通信路径)，来维持源设备和自适应同步宿设备之间的帧级同步。本文描述的系统和方法在处于PSR/PSR2操作模式时通过使用基于GTC的呈现时间戳来维持源设备和自适应同步宿设备之间的帧级同步。本文描述的系统和方法在处于PSR/PSR2操作模式时经由源设备与宿设备之间的高带宽连接来传送行和/或帧定时标记(BS/BE)，来维持源设备和自适应同步宿设备之间的帧级或行级同步。本文描述的系统和方法在处于PSR/PSR2操作模式时通过在宿设备中存储表示在退出 PSR/PSR2操作模式时宿设备进行重新同步定时所需的帧数目的值，来维持源设备和自适应同步宿设备之间的帧级或行级同步。
提供了一种数据传输系统。所述系统可以包括：源设备，源设备包括：高带宽发射器电路；边带收发器电路；控制电路，控制单元用于执行以下操作：以一个或多个帧生成速率来生成多个帧；向高带宽发射器电路提供多个帧；响应于进入面板自刷新(PSR)操作模式禁用至少高带宽发射器电路；响应于退出PSR操作模式使源设备和宿设备同步；并且由宿设备控制电路进行调整。系统可以另外包括：高带宽接收器电路，用于从源设备接收多个帧；边带收发器电路，通信地耦合到源设备边带收发器电路；存储器电路；控制电路，控制电路用于执行以下操作：使包括在多个帧中的至少一个帧存储在存储器电路中；并且将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率。
提供了一种数据传输方法。方法可以包括：由源设备图形电路以一个或多个帧生成速率来生成多个帧；由源设备控制电路向高带宽发射器电路提供多个帧中的每个帧；由源设备控制电路响应于进入面板自刷新(PSR) 操作模式禁用至少高带宽发射器电路；由宿设备控制电路使包括在多个帧中的至少一个帧存储在宿设备存储器电路中；响应于退出PSR操作模式使源设备和宿设备在时间上同步；并且由宿设备控制电路将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率。
提供了一种非暂态存储设备。非暂态存储设备可以包含指令，指令在由控制电路执行时使控制电路执行以下操作：使得图形电路以一个或多个帧生成速率来生成多个帧；向高带宽发射器电路提供多个帧的每个帧；并且响应于进入面板自刷新(PSR)操作模式禁用至少高带宽发射器电路；使包括在多个帧中的至少一个帧存储在宿设备存储器电路中；响应于退出 PSR操作模式使源设备和宿设备在时间上同步；并且将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率。
如本文所用，术语“高带宽”和“低带宽”是相对术语以指示相对高速的通信路径(例如，“高带宽”或相对于低带宽通信路径具有高数据传输速率的通信路径)和相对低速的通信路径(例如，“低带宽”或相对于高带宽通信路径具有低数据传输速率的通信路径)。
图1是根据本文描述的至少一个实施例的说明性系统100的框图，该系统包括：具有控制电路120的源设备110，该控制电路120具有能够将系统100置于面板自刷新(PSR)或具有选择性更新的PSR(PSR2)操作模式中的指令122；以及具有控制电路160的宿设备150，该控制电路160 具有与通信耦合的显示设备152实现自适应同步的指令162。高带宽通信链路130使源设备110中的高带宽发射器电路114与宿设备150中的高带宽接收器电路154双向通信地耦合。低带宽通信链路140使源设备110中的边信道收发器电路116与宿设备150中的边信道收发器电路156可通信地耦合。
源设备110包括图形电路112、高带宽发射器电路114、边信道收发器电路116和控制电路120。控制电路120可以包括能够将系统100置于 PSR/PSR2操作模式中的一个或多个指令和/或指令集。当在PSR/PSR2操作模式中时，在一些实施例中，当在PSR/PSR2操作模式中时，控制电路 120可以将高带宽发射器电路114、高带宽接收器电路154、高带宽通信链路130置于待机或其他低功耗模式。
宿设备150包括控制电路160、存储器电路170、一个或多个显示设备152、高带宽接收器电路154和边信道收发器电路156。在实施例中，宿设备控制电路160可以执行用于调整显示图像帧之间的垂直消隐(VB) 间隔的自适应同步指令162，以使显示设备152的帧速率与图形电路112 的帧生成速率相匹配。存储器电路160可以包括帧缓冲器电路172，并且还可以包括一个或多个寄存器电路174以存储数据。
在操作中，图形电路112生成包含多个帧132A-132n(统称为“帧 132”)的序列。每个帧132经由高带宽通信链路130被传送到宿设备150。在实施例中，每个帧132可以包括代表显示图像以供显示设备152呈现的数据。在实施例中，图形电路112可以根据帧内容、帧复杂度和/或对图形电路112的帧计算需求，以固定速率(例如，60帧每秒“fps”)或以可变速率(例如，在30fps和120fps之间)来生成帧。在连续帧132中的显示图像数据保持不变或最小变化的情况下，图形电路112可以将系统100置于PSR/PSR2操作模式下，其中：将当前帧132A携带的图像数据存储在宿存储器电路170的帧缓冲器172中，并且在显示设备152上重放存储在帧缓冲器172中的显示图像，直到图形电路112退出PSR/PSR2操作模式。在PSR/PSR2操作模式中，控制电路120可以使得高带宽发射器电路114、高带宽接收器电路154、高带宽通信链路130进入待机或类似低功耗模式。
在宿设备150内，宿控制电路160使显示设备152顺序地呈现包括在每个帧132中的图像数据。VB间隔在时间上分离每个帧132A-132n。在实施例中，VB间隔是由宿控制电路160在最小值和最大值之间可连续选择性调节的可变时间间隔。在实施例中，宿控制电路160可以执行自适应同步指令162，该自适应同步指令选择性地调整VB间隔，使得宿设备150 的帧显示速率与源设备110的帧生成速率相匹配。然而，当源控制电路 120将系统100置于PSR/PSR2操作模式时，使从源设备110到宿设备150 的帧传输同步的定时数据可能丢失。
在一些实施例中，可以通过PSR/PSR2操作模式的持续时间来维持源设备110和宿设备150之间的同步。在其他实施例中，源设备110和宿设备150之间的同步可以被中断，并且源设备110和/或宿设备150中的至少一个可以存储用于在退出PSR/PSR2操作模式时使源设备110与宿设备 150重新同步的信息和/或数据。
源设备110可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体设备、和/或能够产生多个帧132A-132n并且将这些帧132传送到宿设备150的逻辑元件。在实施例中，源设备110可以包括片上系统(SOC)或类似的半导体设备架构。在实施例中，图形电路112、源控制电路120、高带宽发射器电路114和边信道收发器电路116 中的一些或全部可以包括共同形成SOC的集成电路小芯片。在实施例中，源设备110可以形成便携式计算设备的至少一部分，诸如智能电话、可穿戴计算机、便携式计算机、膝上型计算机等。
图形电路112可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体器件、和/或能够生成用于经由多个帧 132A-132n传送到宿设备150的图像数据的逻辑元件。在至少一些实施例中，图形电路112可以包括图形处理单元(GPU)或类似物。在实施例中，图形电路112可以包括任何数量和/或组合的处理单元、微处理器、向量或张量数学单元、加速器等。
源控制电路120可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体设备、和/或能够执行使系统100进入/ 退出PSR/PSR2操作模式的PSR/PSR2指令集122的逻辑元件。在至少一些实施例中，高带宽通信链路130、高带宽发射器电路114和/或高带宽接收器电路154可以在PSR/PSR2操作模式的持续时间的至少一部分期间被置于待机或低功耗操作模式。在实施例中，源控制电路120可以在 PSR/PSR2操作模式的至少一部分持续时间的同时维持与宿控制电路160 的时间同步。
高带宽发射器电路114可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体器件、和/或能够经由高带宽通信链路130将包括由图形电路112生成的图像数据的相对高带宽的信号传送到宿设备150的逻辑元件。在实施例中，高带宽发射器电路114可以包括高带宽收发器。在实施例中，高带宽发射器电路114可以包括符合 DisplayPort的收发器电路。
边信道收发器电路116可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体器件、和/或能够经由低带宽通信链路140将包括源控制电路120生成的命令、控制和/或定时数据的相对低带宽的信号传送到宿设备150的逻辑元件。在实施例中，图形电路112、控制电路120、高带宽发射器电路114和边信道收发器电路116可以经由一个或多个通信结构、总线或类似物彼此通信地耦合。
宿设备150可以包括一个或多个显示系统，这些显示系统包括但不限于一个或多个发光二极管(LED)显示系统、一个或多个液晶显示(LCD) 系统、一个或多个有机LED(OLED)系统；一个或多个聚合物LED (PLED)系统、一个或多个透明OLED(TOLED)系统或类似系统。在一些实施例中，源设备110和宿设备150可以设置在共同外壳或壳体中，诸如智能手机、便携式计算机或可穿戴计算机。在其他实施例中，源设备 110可以经由一个或多个串行总线或一个或多个并行总线被栓系到宿设备 150上。
宿控制电路160可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体设备、和/或能够执行自适应同步指令集 162的逻辑元件，该自适应同步指令集调整显示设备152的VB间隔以使显示设备152的帧速率与源设备110的帧生成速率同步。在实施例中，宿控制电路160可以在源控制电路120将系统置于PSR/PSR2操作模式的同时实现自适应同步。在一个或多个实施例中，可以在PSR/PSR2操作模式的全部或一部分中维持源设备110和宿设备150之间的时间同步。在一个或多个实施例中，源设备110和宿设备150之间的时间同步可以在 PSR/PSR2操作模式的至少一部分期间中断，并且可以在系统100退出 PSR/PSR2操作模式之后重建。
宿存储器电路170可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体器件、和/或能够在一个或多个帧缓冲器电路172中存储帧数据的逻辑元件。在实施例中，当源控制电路120将宿设备150置于PSR/PSR2操作模式时，可以由显示设备152呈现存储在一个或多个帧缓冲器电路172中的帧数据。在实施例中，宿存储器电路170可以具有任何存储容量。例如，宿存储器电路170可以具有256兆字节(MB)或更大的容量；500MB或更大；1GB或更大；5GB或更大； 10GB或更大；50GB或更大；或100GB或更大。宿存储器电路170可以包括一个或多个寄存器电路174以存储信息和/或数据。
高带宽接收器电路154可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体器件、和/或能够经由高带宽通信链路130接收包括由图形电路112生成的图像数据的相对高带宽的信号的逻辑元件。在实施例中，高带宽接收器电路154可以包括高带宽收发器。在实施例中，高带宽接收器电路154可以包括符合DisplayPort的收发器电路。
边信道收发器电路156可以包括任何数量和/或组合的当前可用和/或将来开发的电子组件、光学组件、半导体器件、和/或能够经由低带宽通信链路140将包括宿控制电路160生成的命令、控制和/或定时数据的相对低带宽的信号双向传送到源设备110的逻辑元件。在实施例中，控制电路 160、存储器电路170、高带宽发射器电路154和边信道收发器电路156和显示设备152可以经由一个或多个通信结构、总线或类似物彼此通信地耦合。
图2是描绘根据本文描述的至少一个实施例的处于“面板重放模式”的说明性系统的时序图200，其中宿设备150包括自适应同步。在实施例中，可以在PSR/PSR2操作模式的全部或一部分期间维持源设备110和宿设备150之间的时间同步。在面板重放模式中，源设备110控制源设备 110和宿设备150之间的显示定时和时间同步。图2还描绘了宿设备150 用于与源设备110进行同步的可变VB间隔。如图2所示，源设备150生成帧1(210)、帧2(220)、帧3(230)和帧4(240)，它们中的每一个都可以以不同的帧速率呈现。宿设备150试图通过改变与每个图像显示帧相关的VB间隔260来匹配源110的帧生成速率。源设备110需要延长的时间帧2(220)。在源生成帧2(220)的同时，宿设备150显示帧1 (212A)，并且等待最大VB间隔260B。当在最大VB间隔260B之后帧 2对于宿设备150不可用时，宿设备150再次显示帧1(212B)。帧2 (220)在宿设备150正在显示帧1(212B)时变得可用，因此，在最小 VB间隔260C之后，宿设备150开始显示帧2(222)。如图2所示，源控制电路120可以在间隔270上在宿设备150显示帧1(212B)的同时将高带宽通信链路130置于待机或低功耗模式。
可以在PSR/PSR2操作模式的全部或一部分中维持源设备110和宿设备150之间的时间同步。例如，相对低带宽的边信道通信链路140可以用于源设备110和宿设备150之间的定时信息和/或数据的双向传送。在面板重放模式下，宿设备在接收到全部或部分帧后在没有延迟的情况下更新。当源设备110不传送帧时(例如，当源控制电路120进入PSR/PSR2操作模式时)，宿控制电路160在由源设备110确定的帧时间使得呈现存储在帧缓冲器电路172中的图像数据。在实施例中，宿控制电路160可以在最大VB间隔260之后重放存储在帧缓冲器电路172中的图像数据。如图2 所示，系统200在时间T0至T4维持可变的时间同步(通过调整VB间隔 260A-260E的持续时间)。
系统200可以通过在PSR/PSR2操作模式的全部或一部分的同时维持源设备110和宿设备150之间的一个或多个通信链路来维持时间同步。这样的通信可以经由高带宽通信链路130、边信道通信链路140、另一直接通信链路(即，源设备110和宿设备150之间的不包括中间结构的链路)、间接通信链路(即，源设备110和宿设备150之间包括一个或多个中间结构的的链路)通信链路或其组合进行。以下示例通信链路被提供为说明性示例，本领域技术人员将容易理解，可以存在其他系统特定的通信链路，这些通信链路可以直接或间接将源设备110通信地耦合到宿设备150。
在至少一些实施例中，源控制电路120可以经由低带宽边信道通信链路140通信地耦合到宿控制电路160，并且可以使用AUX_FRAME_SYNC 维持帧级时间同步。在这样的实施例中，高带宽通信链路130可以被置于待机或低功率模式，并且可以经由低带宽边信道通信链路140维持通信。在这样的实施例中，源控制电路120可以使高带宽通信链路保持活动，并且可以替代地产生经由高带宽通信链路130从源设备110到宿设备150的一个或多个空闲模式的生成和传输。
在至少一些实施例中，源控制电路120可以经由外部通信链路通信地耦合到宿控制电路160，并且可以使用FS_HDP维持帧级时间同步。在这样的实施例中，HDP可以被重新用作双向信号。在这样的实施例中，高带宽通信链路130可以被置于待机或低功率模式，并且可以经由外部通信链路维持通信。在这样的实施例中，源控制电路120可以使高带宽通信链路保持活动，并且可以替代地产生经由高带宽通信链路130从源设备110到宿设备150的一个或多个空闲模式的生成和传输。
在至少一些实施例中，源控制电路120可以经由高带宽通信链路140 基于全局时间代码来传送包括呈现时间戳的帧更新，以维持帧级时间同步。在这样的实施例中，在不存在帧更新传输的情况下，源控制电路120可以将高带宽通信链路130置于待机或低功率模式。在这样的实施例中，在不存在帧更新传输的情况下，源控制电路120可以使高带宽通信链路保持活动，并且可以替代地产生从源设备110到宿设备150的一个或多个空闲模式的生成和传输。
在至少一些实施例中，源控制电路120可以维持高带宽通信链路130，并且可以传送行和/或帧定时标记(BS/BE)以维持行级和/或帧级时间同步。
图3是描绘根据本文描述的至少一个实施例的处于面板自刷新模式的说明性系统的时序图300，其中宿设备150包括自适应同步。在实施例中，在PSR/PSR2操作模式的全部或一部分期间不维持源设备110和宿设备 150之间的时间同步。在PSR操作模式中，宿设备150将呈现本地存储在帧缓冲器电路172中的图像数据。在如图3所示的PSR操作模式中，源设备110和宿设备150将在退出PSR/PSR2操作模式时在时间上重新同步。
如图3所示，源设备110生成帧1(310)、帧2(320)、帧3 (330)、帧4(340)和帧5(350)，它们中的每一个都可以以不同的帧速率呈现。如图3中所描绘，在完成帧的呈现时，源设备110经由高带宽链路130将相应的帧传送到宿设备150。如图3所示，宿设备150最初呈现来自帧“0”的图像数据。在显示帧“0”的同时，宿设备150经由高带宽通信链路130完成与帧1(310)相关的图像数据的接收。在最小VB间隔260B之后，宿设备显示与帧1(310)相关的图像数据。在显示帧1 (310)的同时，宿设备150经由高带宽通信链路130完成与帧2(320)相关的图像数据的接收，并且在最小VB间隔260C之后，开始显示与帧2 (320)相关的图像数据。帧3(330)数据需要延长的时间来生成，因此，在等待最大VB间隔260D之后，宿设备再次显示与帧2(320)相关的图像数据。在显示帧2(320)数据的同时，源控制电路120可以将高带宽通信链路130置于待机或低功耗模式。
图4是根据本文描述的至少一个实施例的说明性的基于处理器的电子设备400的示意图，该电子设备包括图形处理单元(“GPU”)/源设备 110和OLED显示器/宿设备150。基于处理器的设备400可以另外包括以下各项的一个或多个：处理器电路410、无线输入/输出(I/O)接口420、有线I/O接口430、系统存储器440、电源管理电路450、非暂态存储设备 460和网络接口470。以下讨论提供了对形成说明性的基于处理器的设备 400的组件的简要概述。例如，非限制性的基于处理器的设备400可以包括但不限于：智能手机、可穿戴计算机、便携式计算设备、手持计算设备、台式计算设备、刀片服务器设备、工作站等。
在一些实施例中，基于处理器的设备400包括处理器电路410，该图形处理器电路能够执行机器可读指令集并生成能够经由OLED显示器150 向系统用户提供显示输出的输出信号。相关领域的技术人员将理解，所示的实施例以及其他实施例可以利用其他基于处理器的设备配置实现，包括便携式电子设备或手持电子设备(例如智能手机)、便携式计算机、可穿戴计算机、消费电子产品、个人计算机(“PC”)、网络PC、小型计算机、刀片式服务器、大型计算机等。处理器电路410可以包括任意数量的硬连线或可配置电路，其中的一些或全部可以包括部分或全部设置在PC、服务器或能够执行机器可读指令的其他计算系统中的电子组件、半导体器件和/或逻辑元件的可编程和/或可配置组合。
基于处理器的设备400包括可通信地耦合各种系统组件并促进它们之间的信息和/或数据交换的总线或类似的通信链路416，这些系统组件包括处理器电路410、源设备/GPU电路110、一个或多个无线I/O接口420、一个或多个有线I/O接口430、系统存储器440、电源管理电路450、一个或多个存储设备460和/或一个或多个网络接口470。基于处理器的设备 400可以在本文中以单数形式指代，但这并不旨在将实施例限制为单个基于处理器的设备400，因为在某些实施例中，可能存在合并、包括或包含任何数量的可通信耦合、并置或远程联网的电路或设备的不止一个基于处理器的设备400。
处理器电路410可以包括能够执行机器可读指令集的任何数量、类型或组合的当前可用或将来开发的设备。处理器电路410可以包括但不限于任何当前或将来开发的单核或多核处理器或微处理器，诸如：一个或多个片上系统(SOC)；中央处理器(CPU)；数字信号处理器(DSP)；图形处理单元(GPU)；专用集成电路(ASIC)、可编程逻辑单元、现场可编程门阵列(FPGA)等。除非另有说明，否则图4中所示的各个框的构造和操作具有常规设计。因此，如相关领域的技术人员将理解的，本文不需要对这些框进行进一步详细描述。互连基于处理器的设备400的至少一些组件的总线416可以采用任何当前可用或将来开发的串行或并行总线结构或架构。
系统存储器440可以包括只读存储器(“ROM”)442和随机存取存储器(“RAM”)446。ROM 442的一部分可用于存储或以其他方式保留基本输入/输出系统(“BIOS”)444。BIOS444例如通过使处理器电路 410加载和/或执行一个或多个机器可读指令集(诸如，操作系统指令)和/ 或一个或多个应用来向基于处理器的设备400提供基本功能。在实施例中，一个或多个机器可读指令集中的至少一些使得处理器电路410的至少一部分提供、创建、产生、转变和/或用作专用、特殊和特定的机器，例如文字处理机、数字图像获取机、媒体播放机、游戏系统、通信设备、智能手机等。
基于处理器的设备400可以包括至少一个无线输入/输出(I/O)接口 420。至少一个无线I/O接口420可以可通信地耦合到一个或多个物理输出设备422(触觉设备、视频显示器、音频输出设备、硬拷贝输出设备等)。至少一个无线I/O接口电路420可以可通信地耦合到一个或多个物理输入设备424(指示设备、触摸屏、键盘、触觉设备等)。至少一个无线I/O接口电路420可以包括任何当前可用或将来开发的无线I/O接口电路。示例无线I/O接口包括但不限于：
Figure BDA0003448284770000141
近场通信(NFC)等。
基于处理器的设备400可以包括一个或多个有线输入/输出(I/O)接口430。至少一个有线I/O接口430可以可通信地耦合到一个或多个物理输出设备422(触觉设备、视频显示器、音频输出设备、硬拷贝输出设备等)。至少一个有线I/O接口电路430可以可通信地耦合到一个或多个物理输入设备424(指示设备、触摸屏、键盘、触觉设备等)。有线I/O接口430可以包括任何当前可用或将来开发的I/O接口。示例有线I/O接口包括但不限于：通用串行总线(USB)、IEEE 1394(“FireWire”)等。
基于处理器的设备400可以包括一个或多个可通信地耦合的非暂态数据存储设备460。数据存储设备460可以包括一个或多个硬盘驱动器 (HDD)和/或一个或多个固态存储设备(SSD)。一个或多个数据存储设备460可以包括任何当前或将来开发的存储设备、网络存储设备和/或系统。这样的数据存储设备460的非限制性示例可以包括但不限于任何当前或将来开发的非暂态存储器械或设备，诸如一个或多个磁性存储设备、一个或多个光学存储设备、一个或多个电阻存储设备、一个或多个分子存储设备、一个或多个量子存储设备或其各种组合。在一些实现方式中，一个或多个数据存储装置460可以包括一个或多个移动存储设备，诸如一个或多个闪存驱动器、快闪存储器、闪存存储单元或能够可通信地耦合到基于处理器的设备400或与之解耦的类似装置或设备。
一个或多个数据存储设备460可以包括将各个存储设备或系统通信地耦合到总线416的接口或控制器(未示出)。一个或多个数据存储设备 460可以存储、保留或以其他方式包含机器可读指令集、数据结构、程序模块、数据存储、数据库、逻辑结构、和/或对处理器电路410和/或源设备/GPU电路110有用的其他数据、和/或在处理器电路410和/或源设备 /GPU电路110上执行的一个或多个应用。在某些情况下，一个或多个数据存储设备460可以例如经由总线416或经由一个或多个有线通信接口 430(例如，通用串行总线或USB)、一个或多个无线通信接口420(例如，
Figure BDA0003448284770000151
近场通信或NFC)、和/或一个或多个网络接口电路470 (IEEE 802.3或以太网、IEEE 802.11或
Figure BDA0003448284770000152
等)可通信地耦合至处理器电路410。
一个或多个数据存储设备460存储至少部分地由处理器电路410执行的全部或部分指令。一个或多个数据存储设备104可以存储、包括或以其他方式保留操作系统指令。操作系统指令可能包括但不限于以下各项的高达最新版本的任何版本：
Figure BDA0003448284770000161
和类似操作系统指令。一个或多个数据存储设备460可以存储、包括或以其他方式保留由处理器电路410执行的应用指令。这些应用程序可以包括但不限于：生产力软件；通讯软件；娱乐软件；音频和/或视频播放软件；或类似应用。
基于处理器的设备400可以包括控制能量存储设备452的一个或多个操作方面的功率管理电路450。在实施例中，能量存储设备452可以包括一个或多个一次(即，不可充电)或二次(即，可充电)电池或类似的能量存储设备。在实施例中，能量存储设备452可以包括一个或多个超级电容或超级电容器。在实施例中，功率管理电路450可以改变、调整或控制从外部电源454到能量存储设备452和/或到基于处理器的设备400的能量流。电源454可以包括但不限于太阳能系统、商业电网、便携式发电机、外部能量存储设备或其任何组合。
为了方便起见，处理器电路410、存储设备460、系统存储器740、源设备/GPU电路110、无线I/O接口420、有线I/O接口430、电源管理电路 450和网络接口470被示为经由总线416彼此通信地耦合，从而在上述组件之间提供连接性。在替代实施例中，上述组件可以以不同于图4所示的方式通信地耦合。例如，一个或多个上述组件可以通过一个或多个中间组件(未示出)直接耦合到其他组件或者可以彼此耦合。在另一个示例中，一个或多个上述组件可以被集成到处理器电路410和/或图形处理器电路 412中。在一些实施例中，可以省略总线416的全部或一部分，并且使用合适的有线或无线连接使组件直接彼此耦合。
图5是根据本文描述的至少一些实施例的说明性方法500的高层级方框流程图，该方法使具有配备面板自刷新(PSR/PSR2)的源控制电路120 的源设备110与具有配备适应性同步的宿控制电路160的宿设备150通信地耦合。方法500始于502。
在504，设置在源设备110中的图形电路112生成多个帧132A-132n。在实施例中，每个帧132可以具有相同或不同的帧生成速率。
在506，源控制电路120使图形电路112将帧132A-132n传送到高带宽发射器电路114以便经由高带宽通信链路130传输到宿设备150中的高带宽接收器电路154。宿控制电路160尝试使显示设备152(诸如OLED 显示器)的帧刷新速率与源设备110的帧生成速率同步。
在508，源控制电路120响应于检测到包括在由图形电路112生成的多个帧的每个帧中的未改变(PSR)或改变最小(PSR2)的图像数据而将系统置于面板自刷新(PSR/PSR2)操作模式。在PSR/PSR2操作模式中，高带宽发射器电路114、高带宽接收器电路154、高带宽通信链路130可以被置于待机或类似低功耗模式。当高带宽通信链路130被置于待机模式时，经由高带宽通信链路130的源控制电路120和宿控制电路160之间的时间同步可能受到影响甚至被完全中断。
在510，响应于进入PSR/PSR2操作模式，宿控制电路160使至少一帧存储在设置在宿设备150中的帧缓冲器电路172中。宿控制电路160将在PSR/PSR2操作模式的至少一部分持续时间期间继续显示存储在帧缓冲器电路172中的图像。
在512，源控制电路120和/或宿控制电路160响应于退出PSR/PSR2 操作模式使源设备110和宿设备150在时间上同步。在实施例中，源设备 110和宿设备150可以在PSR/PSR2操作模式的全部或一部分的同时维持时间同步。在其他实施例中，源设备110和宿设备150可以在PSR/PSR2 操作模式的至少一部分期间失去时间同步，并且可以在退出PSR/PSR2操作模式之后重新同步。
在514，宿控制电路160至少部分地基于源设备110的帧生成速率来调整通信地耦合的显示设备152的刷新速率。方法500在516结束。
图6是根据本文描述的至少一个实施例的在PSR/PSR2操作模式的至少一部分的同时维持源设备110和宿设备150之间的时间同步的说明性方法600的高层级流程图。方法600可以与图5描述的方法500结合使用。方法600始于602。
在604，源控制电路120和/或宿控制电路160确定系统是否已经被置于PSR/PSR2操作模式中。响应于确定系统尚未被置于PSR/PSR2操作模式，方法600返回到602。
在606，响应于确定系统已经被置于PSR/PSR2操作模式中，源控制电路120和/或宿控制电路160可以经由一个或多个边带信道来传送同步信号。在一些实现方式中，源控制电路120和/或宿控制电路160可以经由边信道收发器电路116、边信道收发器电路156和低带宽通信链路140建立边带连接。
在608，源控制电路120确定将高带宽通信链路130置于待机还是低功耗模式。响应于确定应当将高带宽通信链路130置于待机或低功耗模式，方法600在610继续。响应于确定不应当将高带宽通信链路130置于待机或低功耗模式，方法600在612继续。
在610，源控制电路120将高带宽通信链路130置于待机或低功耗模式。方法600在614结束。
在612，源控制电路120维持高带宽通信链路130，并且生成空闲模式图像以传输到宿设备150。方法600在614结束。
图7是根据本文描述的至少一个实施例的在PSR/PSR2操作模式的至少一部分的同时维持源设备110和宿设备150之间的时间同步的说明性方法700的高层级流程图。方法700可以与图5描述的方法500结合使用。方法700始于702。
在704，源控制电路120和/或宿控制电路160确定系统是否已经被置于PSR/PSR2操作模式中。响应于确定系统尚未被置于PSR/PSR2操作模式，方法700返回到702。
在706，响应于确定系统已经被置于PSR/PSR2操作模式中，源控制电路120和/或宿控制电路160可以经由一个或多个边带信道(诸如经由双向FS_HDP)来传送同步信号。
在708，源控制电路120确定将高带宽通信链路130置于待机还是低功耗模式。响应于确定应当将高带宽通信链路130置于待机或低功耗模式，方法700在710继续。响应于确定不应当将高带宽通信链路130置于待机或低功耗模式，方法700在712继续。
在710，源控制电路120将高带宽通信链路130置于待机或低功耗模式。方法700在714结束。
在712，源控制电路120维持高带宽通信链路130，并且生成空闲模式图像以传输到宿设备150。方法700在714结束。
图8是根据本文描述的至少一个实施例的在PSR/PSR2操作模式的至少一部分的同时维持源设备110和宿设备150之间的时间同步的说明性方法800的高层级流程图。方法800可以与图5描述的方法500结合使用。方法800始于802。
在804，源控制电路120和/或宿控制电路160确定系统是否已经被置于PSR/PSR2操作模式中。响应于确定系统尚未被置于PSR/PSR2操作模式，方法800返回到802。响应于确定系统已被置于PSR/PSR2操作模式，方法800继续进行到806。
在806，响应于确定系统已经被置于PSR/PSR2操作模式，源控制电路120维持使高带宽发射器电路114与高带宽接收器电路154链接的高带宽通信链路130。
在808，源控制电路120将定时标记数据通信到宿设备150以维持源设备与宿设备之间的同步。方法800在810结束。
图9是根据本文描述的至少一个实施例的在退出PSR/PSR2操作模式时使源设备110与宿设备150重新同步的说明性方法900的高层级流程图。方法900可以与图5描述的方法500结合使用。方法900始于902。
在904，宿控制电路160确定在系统退出PSR/PSR2操作模式时重新同步宿设备150所需的持续时间和/或等效帧数目。
在906，宿控制电路160使得指示在904处确定的帧数目的数据和/或信息存储在宿设备150本地的存储器电路中所包括的一个或多个寄存器电路174中。
在908，源控制电路120将系统置于PSR/PSR2操作模式中，其中高带宽发射器电路114、高带宽接收器电路154、高带宽通信链路130被置于待机或类似低功耗操作模式。
在910，响应于退出PSR/PSR2操作模式，源控制电路120读取宿设备150本地的存储器电路中所包括的一个或多个寄存器电路174中指示帧数目的数据。
在912，为了使源设备110与宿设备150重新同步，源控制电路120 产生等于在910处接收的帧数目的延迟。方法900在914结束。
尽管图5、图6、图7、图8和图9示出了根据一个或多个实施例的各种操作，但是应当理解，图5、图6、图7、图8和图9所示的所有操作并非对于其他实施例都是必需的。实际上，在本公开的其他实施例中完全设想到，在图5、图6、图7、图8和图9中描述的操作和/或本文中描述的其他操作可以以任何附图中未具体示出但是仍然与本公开完全一致的方式进行组合。因此，针对未在一个附图中确切示出的特征和/或操作的权利要求被认为落入本公开的范围和内容内。
如在本申请和权利要求书中使用的，由术语“和/或”连接的术语列表可以表示所列出术语的任何组合。例如，短语“A、B和/或C”表示： A；B；C；A和B；A和C；B和C；或A、B和C。如在本申请和权利要求书中使用的，由术语“...中的至少一个”连接的术语列表可以表示所列出术语的任何组合。例如，短语“A、B或C中的至少一个”可以表示： A；B；C；A和B；A和C；B和C；或A、B和C。
如在本文的任何实施例中所使用的，术语“系统”或“模块”可以指的是被配置成执行前述操作中的任一项的软件、固件和/或电路。软件可以体现为被记录在非暂态计算机可读存储介质上的软件包、代码、指令、指令集和/或数据。固件可以体现为在存储器设备中硬编码(例如非易失性) 的代码、指令或指令集和/或数据。
如本文中的任何实施例中所使用的“电路”可以包括：例如，单个地或以任何组合，硬连线电路、可编程电路(诸如包括一个或多个个体指令处理核的计算机处理器)、状态机电路和/或存储由可编程电路或未来的计算范式执行的指令的固件，包括例如加速器的大规模并行性、模拟或量子计算硬件实施例，诸如上述的神经网络处理器和非硅实现方式。电路可以共同地或个体地体现为形成更大系统的一部分的电路，例如，集成电路 (IC)、片上系统(SOC)、台式计算机、膝上型计算机、平板计算机、服务器、智能电话等。
本文所描述的任何操作可以在包括一个或多个存储介质(例如非暂态存储介质)的系统中实施，该存储介质上个体地或以组合方式存储有当由一个或多个处理器执行时执行方法的指令。此处，处理器可以包括例如服务器CPU、移动设备CPU和/或其他可编程电路。同样，意图是，本文所描述的操作可以跨多个物理设备(诸如，多于一个不同的物理位置处的物理结构)而分布。存储介质可以包括任何类型的有形介质，例如任何类型的盘，包括硬盘、软盘、光盘、致密盘只读存储器(CD-ROM)、致密盘可重写(CD-RW)和磁光盘、半导体器件(诸如只读存储器(ROM))、随机存取存储器(RAM)(诸如动态和静态RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪速存储器、固态盘(SSD)、嵌入式多媒体卡(EMMC)、安全数字输入/输出 (SDIO)卡、磁或光卡、或适合于存储电子指令的任何类型的介质。其他实施例可以被实施为由可编程控制设备执行的软件模块。
因此，本公开涉及维持源设备和宿设备在系统中同步的系统和方法，其中源设备进入面板自刷新(PSR/PSR2)模式并且宿设备实现与源设备自适应同步。为了维持同步，在一些实例中，源设备和宿设备可以在 PSR/PSR2操作模式的至少一部分的同时维持同步。为了维持同步，在一些实例中，可以在源设备和宿设备之间维持高带宽通信链路。在一些实例中，源设备和宿设备之间的同步可以在源设备进入PSR/PSR2操作模式时中断，并且可以在源设备退出PSR/PSR2操作模式时重建。
以下示例涉及进一步的实施例。本公开的以下示例可以包括以下主题，诸如至少一种器件、一种方法、至少一种用于存储在被执行时使机器基于该方法执行动作的指令的机器可读介质、用于基于方法执行动作的装置、和/或在源设备进入面板自刷新(PSR/PSR2)模式并且宿设备实现与源设备的自适应同步的系统中用于维持源设备与宿设备同步的系统。
根据示例1，提供了一种数据传输系统。系统可以包括：源设备，源设备包括：高带宽发射器电路；源设备边带收发器电路；源设备控制电路，源设备控制单元用于执行以下操作：以一个或多个帧生成速率来生成多个帧；向高带宽发射器电路提供多个帧；响应于进入面板自刷新(PSR)操作模式禁用至少高带宽发射器电路；响应于退出PSR操作模式使源设备和宿设备同步；通过源设备控制电路将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率；并且由宿设备控制电路进行调整。系统可以另外包括：用于从源设备接收多个帧的高带宽接收器电路；通信地耦合到源设备边带收发器电路的边带收发器电路；存储器电路；控制电路，控制电路用于执行以下操作：使包括在多个帧中的至少一个帧存储在存储器电路中；并且将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率。
示例2可以包括根据示例1所述的元素，并且系统还可以包括：高带宽通信链路，高带宽通信链路用于将源设备高带宽发射器电路通信地耦合到宿设备高带宽接收器电路。
示例3可以包括根据示例1或2中任一项所述的元素，并且宿设备控制电路进一步执行以下操作：响应于源设备进入PSR操作模式，使得显示存储器电路中的至少一个帧。
示例4可以包括根据示例1至3中任一项所述的元素，其中为了调整通信地耦合的显示设备的刷新速率，宿设备控制电路用于执行以下操作：在定义的垂直消隐(VB)范围内调整与多个帧中包括的每个帧相关联的相应的VB间隔的持续时间。
示例5可以包括根据示例1至4中任一项所述的元素，其中，为了响应于退出PSR操作模式而使源设备和宿设备同步，源设备控制电路进一步执行以下操作：经由源设备边带收发器电路将一个或多个定时信号传送至宿设备边带收发器电路，一个或多个定时信号用于维持源设备与宿设备之间的帧级时间同步。
示例6可以包括根据示例1至5中任一项所述的元素，其中源设备控制电路进一步执行以下操作：响应于进入PSR操作模式，禁用高带宽通信链路。
示例7可以包括根据示例1至6中任一项所述的元素，其中源设备控制电路进一步执行以下操作：响应于进入PSR操作模式，经由高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例8可以包括根据示例1至7中任一项所述的元素，其中，为了响应于退出PSR操作模式而使源设备和宿设备同步，源设备控制电路进一步执行以下操作：经由第二边带通信链路将一个或多个定时信号双向通信到宿设备，一个或多个定时信号用于维持源设备与宿设备之间的帧级时间同步。
示例9可以包括根据示例1至8中任一项所述的元素，源设备控制电路进一步执行以下操作：响应于进入PSR操作模式，禁用高带宽通信链路。
示例10可以包括根据示例1至9中任一项所述的元素，源设备控制电路进一步执行以下操作：响应于进入PSR操作模式，经由高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例11可以包括根据示例1至10中任一项所述的元素，其中，为了响应于退出PSR操作模式而使源设备和宿设备同步，源设备控制电路进一步执行以下操作：使用通用时间标准来确定与帧相关联的呈现时间戳 (PTS)值；并且经由高带宽通信链路并响应于退出PSR操作模式，传送与PTS值相关联的帧，以在源设备和宿设备之间维持帧级时间同步。
示例12可以包括根据示例1至11中任一项所述的元素，其中源设备控制电路进一步执行以下操作：响应于进入PSR操作模式，禁用高带宽通信链路。
示例13可以包括根据示例1至12中任一项所述的元素，源设备控制电路进一步执行以下操作：响应于进入PSR操作模式，经由高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例14可以包括根据示例1至13中任一项所述的元素，其中，为了响应于退出PSR操作模式而使源设备和宿设备同步，源设备控制电路进一步执行以下操作：响应于进入PSR操作模式维持高带宽通信链路；并且在 PSR操作模式的持续时间内经由高带宽通信链路向宿设备传送以下各项的至少一项：用于维持源设备和宿设备之间的行级时间同步的行定时标记数据、或者用于维持源设备与宿设备之间的帧级时间同步的帧定时标记数据。
示例15可以包括根据示例1至14中任一项所述的元素，其中宿设备控制电路可以进一步执行以下操作：确定为了在退出PSR操作模式时使宿设备定时与源设备定时重新同步所要显示的帧数目；将表示所确定的帧数目的值存储在宿设备存储器寄存器电路中；其中为了响应于退出PSR操作模式使源设备和宿设备同步，源设备控制电路进一步执行以下操作：响应于进入PSR操作模式，禁用高带宽通信链路；响应于退出PSR操作模式，读取宿设备存储器寄存器电路中表示确定的帧数目的值；并且响应于退出 PSR操作模式，使源设备控制电路与宿设备控制电路重新同步。
根据示例16，提供了一种数据传输方法。方法可以包括：由源设备图形电路以一个或多个帧生成速率来生成多个帧；由源设备控制电路向高带宽发射器电路提供多个帧中的每个帧；由源设备控制电路响应于进入面板自刷新(PSR)操作模式而禁用至少高带宽发射器电路；由宿设备控制电路使包括在多个帧中的至少一个帧存储在宿设备存储器电路中；响应于退出PSR操作模式使源设备和宿设备在时间上同步；并且由宿设备控制电路将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率。
示例17可以包括根据示例16所述的元素，并且方法还可以包括：由宿设备控制电路响应于源设备进入PSR操作模式而使得显示宿设备存储器电路中的至少一个帧。
示例18可以包括根据示例16或17中任一项所述的元素，其中，将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率还包括：由宿设备控制电路在定义的垂直消隐(VB)范围内调整与多个帧中包括的每个帧相关联的相应的VB间隔的持续时间。
示例19可以包括根据示例16至18中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备边带收发器电路在PSR操作模式的至少一部分的同时将一个或多个定时信号传送至宿设备边带收发器电路，一个或多个定时信号用于维持源设备与宿设备之间的帧级时间同步。
示例20可以包括根据示例16至19中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路响应于进入PSR操作模式而禁用源设备和宿设备之间的高带宽通信链路。
示例21可以包括根据示例16至20中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路响应于进入PSR操作模式而经由源设备和宿设备之间的高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例22可以包括根据示例16至21中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路经由边带通信链路将一个或多个定时信号双向传送到宿设备，一个或多个定时信号用于维持源设备与宿设备之间的帧级时间同步。
示例23可以包括根据示例16至22中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路响应于进入PSR操作模式而禁用源设备和宿设备之间的高带宽通信链路。
示例24可以包括根据示例16至23中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路响应于进入PSR操作模式而经由源设备和宿设备之间的高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例25可以包括根据示例16至24中任一项所述的元素，响应于退出 PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路确定与帧相关联的通用呈现时间戳(PTS)值；并且由源设备控制电路经由源设备和宿设备之间的高带宽通信链路并且响应于退出PSR操作模式，传送与PTS值相关联的帧，以在源设备和宿设备之间维持帧级时间同步。
示例26可以包括根据示例16至25中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路响应于进入PSR操作模式而禁用源设备和宿设备之间的高带宽通信链路。
示例27可以包括根据示例16至26中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路响应于进入PSR操作模式而经由源设备和宿设备之间的高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例28可以包括根据示例16至27中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由源设备控制电路响应于进入PSR操作模式而维持源设备和宿设备之间的高带宽通信链路；并且由源设备控制电路在PSR操作模式的持续时间内经由高带宽通信链路向宿设备通信以下各项的至少一项：用于维持源设备和宿设备之间的行级时间同步的行定时标记数据、或者用于维持源设备与宿设备之间的帧级时间同步的帧定时标记数据。
示例29可以包括根据示例16至28中任一项所述的元素，其中，响应于退出PSR操作模式使源设备和宿设备在时间上同步还包括：由宿设备控制电路确定为了在退出PSR操作模式时使宿设备定时与源设备定时重新同步所要显示的帧数目；由宿设备控制电路将表示所确定的帧数目的值存储在宿设备存储器寄存器电路中；由源设备控制电路响应于进入PSR操作模式而禁用源设备和宿设备之间的高带宽通信链路；由源设备控制电路响应于退出PSR操作模式而读取宿设备存储器寄存器电路中表示所确定的帧数目的值；并且响应于退出PSR操作模式，使源设备控制电路与宿设备控制电路重新同步。
根据示例30，提供了一种非暂态存储设备。非暂态存储设备可以包含指令，指令在由控制电路执行时使控制电路执行以下操作：使得图形电路以一个或多个帧生成速率来生成多个帧；向高带宽发射器电路提供多个帧的每个帧；并且响应于进入面板自刷新(PSR)操作模式而禁用至少高带宽发射器电路；使包括在多个帧中的至少一个帧存储在宿设备存储器电路中；响应于退出PSR操作模式使源设备和宿设备在时间上同步；并且将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率。
示例31可以包括根据示例30所述的元素，其中，指令进一步使控制电路执行以下操作：使得宿设备控制电路响应于源设备进入PSR操作模式而显示存储器电路中的至少一个帧。
示例32可以包括根据示例30或31中任一项所述的元素，其中，使控制电路使得宿控制电路将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率的指令还包括：使得宿控制电路在定义的垂直消隐(VB)范围内调整与多个帧中包括的每个帧相关联的相应的VB间隔的持续时间。
示例33可以包括根据示例30至32中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备边带收发器电路在PSR操作模式的至少一部分的同时将一个或多个定时信号传送至宿设备边带收发器电路，一个或多个定时信号用于维持源设备与宿设备之间的帧级时间同步。
示例34可以包括根据示例30至33中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路响应于进入PSR操作模式而禁用源设备和宿设备之间的高带宽通信链路。
示例35可以包括根据示例30至34中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路响应于进入PSR操作模式而经由源设备和宿设备之间的高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例36可以包括根据示例30至35中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路经由边带通信链路将一个或多个定时信号传送到宿设备，一个或多个定时信号用于维持源设备与宿设备之间的帧级时间同步。
示例37可以包括根据示例30至36中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路响应于进入PSR操作模式而禁用源设备和宿设备之间的高带宽通信链路。
示例38可以包括根据示例30至37中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路响应于进入PSR操作模式而经由源设备和宿设备之间的高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例39可以包括根据示例30至38中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路确定与帧相关联的通用呈现时间戳(PTS)值；并且使得源设备控制电路经由源设备与宿设备之间的高带宽通信链路传送与PTS值相关联的帧，以在源设备和宿设备之间维持帧级时间同步。
示例40可以包括根据示例30至39中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路响应于进入PSR操作模式而禁用源设备和宿设备之间的高带宽通信链路。
示例41可以包括根据示例30至40中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路响应于进入PSR操作模式而经由源设备和宿设备之间的高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例42可以包括根据示例30至41中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得源设备控制电路响应于进入PSR操作模式而维持源设备和宿设备之间的高带宽通信链路；并且使得源设备控制电路在PSR操作模式的持续时间内经由高带宽通信链路向宿设备通信以下各项的至少一项：用于维持源设备和宿设备之间的行级时间同步的行定时标记数据、或者用于维持源设备与宿设备之间的帧级时间同步的帧定时标记数据。
示例43可以包括根据示例30至42中任一项所述的元素，其中，使控制电路响应于退出PSR操作模式而使源设备和宿设备在时间上同步的指令进一步使控制电路执行以下操作：使得宿设备控制电路确定为了在退出 PSR操作模式时使宿设备定时与源设备定时重新同步所要显示的帧数目；使得宿设备控制电路将表示所确定的帧数目的值存储在宿设备存储器寄存器电路中；使得源设备控制电路响应于进入PSR操作模式而禁用源设备和宿设备之间的高带宽通信链路；使得源设备控制电路响应于退出PSR操作模式而读取宿设备存储器寄存器电路中所确定的帧数目的值；并且使得源设备控制电路响应于退出PSR操作模式而与宿设备控制电路重新同步。
根据示例44，提供了一种电子设备。电子设备可以包括：源设备，源设备包括：高带宽发射器电路；边带收发器电路；图形电路；控制电路，控制电路用于执行以下操作：以一个或多个帧生成速率来生成多个帧；向高带宽发射器电路提供多个帧；响应于进入面板自刷新(PSR)操作模式禁用至少高带宽发射器电路；响应于退出PSR操作模式使源设备和宿设备同步；宿设备，宿设备包括：显示设备；高带宽接收器电路，用于从源设备接收多个帧；边带收发器电路，通信地耦合到源设备边带收发器电路；存储器电路；控制电路，控制电路用于执行以下操作：使包括在多个帧中的至少一个帧存储在存储器电路中；并且将通信地耦合的显示设备的刷新速率调整为源设备的帧生成速率；以及外壳，至少部分地围绕源设备和宿设备设置。
示例45可以包括根据示例44所述的元素，并且电子设备还可以包括：高带宽通信链路，高带宽通信链路用于将源设备高带宽发射器电路通信地耦合到宿设备高带宽接收器电路。
示例46可以包括根据示例44或45中任一项所述的元素，其中宿设备控制电路可以进一步执行以下操作：响应于源设备进入PSR操作模式，使得显示存储器电路中的至少一个帧。
示例47可以包括根据示例44至46中任一项所述的元素，其中为了调整通信地耦合的显示设备的刷新速率，宿设备控制电路可以执行以下操作：在定义的垂直消隐(VB)范围内调整与多个帧中包括的每个帧相关联的相应的VB间隔的持续时间。
示例48可以包括根据示例44至47中任一项所述的元素，其中响应于退出PSR操作模式而使源设备和宿设备同步，源控制电路可以执行以下操作：经由源设备边带收发器电路将一个或多个定时信号传送至宿设备边带收发器电路，一个或多个定时信号用于维持源设备与宿设备之间的帧级时间同步。
示例49可以包括根据示例44至48中任一项所述的元素，其中源设备控制电路可以进一步执行以下操作：响应于进入PSR操作模式，禁用高带宽通信链路。
示例50可以包括根据示例44至49中任一项所述的元素，其中源设备控制电路可以进一步执行以下操作：响应于进入PSR操作模式，经由高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例51可以包括根据示例44至50中任一项所述的元素，其中响应于退出PSR操作模式而使源设备和宿设备同步，源控制电路可以进一步执行以下操作：经由第二边带通信链路将一个或多个定时信号双向传送到宿设备，一个或多个定时信号用于维持源设备与宿设备之间的帧级时间同步。
示例52可以包括根据示例44至51中任一项所述的元素，其中源设备控制电路可以进一步执行以下操作：响应于进入PSR操作模式，禁用高带宽通信链路。
示例53可以包括根据示例44至52中任一项所述的元素，其中源设备控制电路可以进一步：响应于进入PSR操作模式，经由高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例54可以包括根据示例44至53中任一项所述的元素，其中响应于退出PSR操作模式而使源设备和宿设备同步，源控制电路可以进一步执行以下操作：使用通用时间标准确定与帧相关联的呈现时间戳(PTS)值；并且经由高带宽通信链路并响应于退出PSR操作模式，传送与PTS值相关联的帧，以在源设备和宿设备之间维持帧级时间同步。
示例55可以包括根据示例44至54中任一项所述的元素，其中源设备控制电路可以进一步执行以下操作：响应于进入PSR操作模式，禁用高带宽通信链路。
示例56可以包括根据示例44至55中任一项所述的元素，其中源设备控制电路可以进一步执行以下操作：响应于进入PSR操作模式，经由高带宽通信链路将表示空闲模式的数据传送到宿设备。
示例57可以包括根据示例44至56中任一项所述的元素，其中，为了响应于退出PSR操作模式使源设备和宿设备同步，源控制电路可以进一步执行以下操作：响应于进入PSR操作模式维持高带宽通信链路；并且在 PSR操作模式的持续时间内经由高带宽通信链路向宿设备传送以下各项的至少一项：用于维持源设备和宿设备之间的行级时间同步的行定时标记数据、或者用于维持源设备与宿设备之间的帧级时间同步的帧定时标记数据。
示例58可以包括根据示例44至57中任一项所述的元素，其中宿设备控制电路可以进一步执行以下操作：确定为了在退出PSR操作模式时使宿设备定时与源设备定时重新同步所要显示的帧数目；将表示所确定的帧数目的值存储在宿设备存储器寄存器电路中；为了响应于退出PSR操作模式使源设备和宿设备同步，源控制电路进一步执行以下操作：响应于进入 PSR操作模式，禁用高带宽通信链路；响应于退出PSR操作模式，读取宿设备存储器寄存器电路中表示所确定的帧数目的值；并且响应于退出PSR 操作模式，使源设备控制电路与宿设备控制电路重新同步。
根据示例59，提供了一种维持源设备和宿设备在系统中同步的系统，其中源设备进入面板自刷新(PSR/PSR2)模式并且宿设备实现与源设备自适应同步，系统被布置为执行根据示例16至示例29中任一项所述的方法。
根据示例60，提供了一种被布置为执行根据示例16至29中任一项所述的方法的芯片组。
根据示例61，提供了至少一个机器可读介质，包括多个指令，该多个指令响应于在计算设备上被执行而使计算设备执行根据示例16至29中任一项所述的方法。
根据示例62，提供了一种被配置为维持源设备和宿设备在系统中同步的设备，其中源设备进入面板自刷新(PSR/PSR2)模式并且宿设备实现与源设备自适应同步，设备被布置为执行根据示例16至示例29中任一项所述的方法。
本文所使用的术语和表达被用作描述性而非限制性的术语，在使用此类术语和表达时，不旨在排除所示出的和所描述的特征(或其某些部分) 的任何等效内容，应当认识到，在权利要求书的范围之内，各种修改都是可能的。相应地，权利要求书旨在涵盖所有此类等效内容。本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的，特征、方面和实施例易于彼此组合并且进行变化和修改。因此，应当认为本公开包括这些组合、变化和修改。
如本文所述，可以使用硬件元件、软件元件或它们的任何组合来实现各种实施例。硬件元件的示例可以包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。
在整个本说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在至少一个实施例中。在整个说明书中各处出现的短语“在一个实施例中”或“在一些实施例中”未必都指同一实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。

Claims (23)

1.一种源设备，包括：
接口；以及
处理器电路，用于执行指令以使得所述源设备执行以下操作：
确定在面板重放模式下在所述源设备和宿设备之间要维持视频定时同步；
在所述面板重放模式下，启用高带宽通信链路；
经由所述高带宽通信链路传输第一定时符号序列，所述第一定时符号序列用于向所述宿设备传送定时信息；以及
改变所述高带宽通信链路的状态。
2.根据权利要求1所述的源设备，其中，所述处理器电路用于重新同步所述源设备和所述宿设备。
3.根据权利要求1所述的源设备，其中，所述处理器电路用于更新显示图像的一部分。
4.根据权利要求1所述的源设备，其中，所述处理器电路用于响应于经调整的刷新速率而降低功耗。
5.根据权利要求4所述的源设备，其中，所述处理器电路用于确定帧生成速率，所述经调整的刷新速率基于所述帧生成速率。
6.根据权利要求1所述的源设备，其中，所述处理器电路用于在面板自刷新模式下维持所述源设备和所述宿设备之间的视频定时同步。
7.根据权利要求6所述的源设备，其中，为了维持所述高带宽通信链路的激活，所述处理器电路用于使得将空闲模式传输到所述宿设备。
8.根据权利要求1所述的源设备，其中，所述处理器电路用于使得传输包括呈现时间戳的帧更新以维持视频定时同步，所述呈现时间戳基于通用时间标准。
9.根据权利要求1所述的源设备，其中，所述处理器电路用于在所述面板重放模式下启用所述高带宽通信链路，而不管是否要传输屏幕更新。
10.根据权利要求1所述的源设备，其中，所述第一定时符号序列是消隐开始(BS)序列。
11.一种系统，包括：
宿设备；以及
根据权利要求1至10中任一项所述的源设备。
12.一种方法，包括：
确定在面板重放模式下在源设备和宿设备之间要维持视频定时同步；
在所述面板重放模式下，启用高带宽通信链路；
经由所述高带宽通信链路传输第一定时符号序列，所述第一定时符号序列用于向所述宿设备传送定时信息；以及
改变所述高带宽通信链路的状态。
13.根据权利要求12所述的方法，还包括：重新同步所述源设备和所述宿设备。
14.根据权利要求12所述的方法，还包括：更新显示图像的一部分。
15.根据权利要求12所述的方法，还包括：响应于经调整的刷新速率而降低功耗。
16.根据权利要求15所述的方法，还包括：确定帧生成速率，所述经调整的刷新速率基于所述帧生成速率。
17.根据权利要求12所述的方法，还包括：在面板自刷新模式下维持所述源设备和所述宿设备之间的视频定时同步。
18.根据权利要求17所述的方法，其中，为了维持所述高带宽通信链路的激活，所述方法还包括使得将空闲模式传输到所述宿设备。
19.根据权利要求12所述的方法，还包括：使得传输包括呈现时间戳的帧更新以维持视频定时同步，所述呈现时间戳基于通用时间标准。
20.根据权利要求12所述的方法，还包括：在所述面板重放模式下启用所述高带宽通信链路，而不管是否要传输屏幕更新。
21.根据权利要求12所述的方法，其中，所述第一定时符号序列是消隐开始序列。
22.一种非暂态计算机可读介质，包括指令，所述指令在被执行时使得至少一个处理器执行根据权利要求12至21中任一项所述的方法。
23.一种设备，包括用于执行根据权利要求12至21中任一项所述的方法的装置。
CN202111665953.6A 2019-06-28 2020-03-27 组合面板自刷新（psr）和自适应同步系统和方法 Pending CN114530135A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/457,723 2019-06-28
US16/457,723 US11062674B2 (en) 2019-06-28 2019-06-28 Combined panel self-refresh (PSR) and adaptive synchronization systems and methods
CN202010231163.6A CN112150981A (zh) 2019-06-28 2020-03-27 组合面板自刷新（psr）和自适应同步系统和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010231163.6A Division CN112150981A (zh) 2019-06-28 2020-03-27 组合面板自刷新（psr）和自适应同步系统和方法

Publications (1)

Publication Number Publication Date
CN114530135A true CN114530135A (zh) 2022-05-24

Family

ID=68238148

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010231163.6A Pending CN112150981A (zh) 2019-06-28 2020-03-27 组合面板自刷新（psr）和自适应同步系统和方法
CN202111665953.6A Pending CN114530135A (zh) 2019-06-28 2020-03-27 组合面板自刷新（psr）和自适应同步系统和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010231163.6A Pending CN112150981A (zh) 2019-06-28 2020-03-27 组合面板自刷新（psr）和自适应同步系统和方法

Country Status (3)

Country Link
US (2) US11062674B2 (zh)
EP (2) EP4002345A1 (zh)
CN (2) CN112150981A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10824188B2 (en) * 2019-01-14 2020-11-03 Groq, Inc. Multichip timing synchronization circuits and methods
US11062674B2 (en) 2019-06-28 2021-07-13 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods
JP7341856B2 (ja) 2019-10-28 2023-09-11 キヤノン株式会社 制御装置、表示装置の制御方法、プログラム、および記憶媒体
WO2021096883A1 (en) * 2019-11-15 2021-05-20 Qualcomm Incorporated Methods and apparatus for adaptive display frame scheduling
KR20220143667A (ko) * 2020-02-21 2022-10-25 퀄컴 인코포레이티드 지연된 그래픽 프로세싱 유닛 렌더 시간을 보상하기 위한 감소된 디스플레이 프로세싱 유닛 전달 시간
WO2024071932A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 디스플레이 구동 회로로의 송신을 위한 전자 장치 및 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280095A (zh) * 2010-05-26 2011-12-14 意法半导体公司 接收端设备中的视频帧的自刷新
GB2489102A (en) * 2011-03-14 2012-09-19 Nvidia Corp Method of controlling sparse refresh of a self-refreshing display device coupled to a graphics controller.
US20120274588A1 (en) * 2011-04-26 2012-11-01 Kyocera Corporation Portable electronic apparatus, control method, and storage medium storing control program
CN103151025A (zh) * 2011-12-07 2013-06-12 谱瑞科技股份有限公司 自刷新显示系统中的帧缓冲器管理和自刷新控制
CN103310722A (zh) * 2012-03-09 2013-09-18 乐金显示有限公司 显示装置和用于对其面板自刷新操作进行控制的方法
CN103597818A (zh) * 2011-06-10 2014-02-19 辉达公司 用于动态配置显示设备中的串行数据链路的系统和方法
US20140168233A1 (en) * 2012-12-18 2014-06-19 Apple Inc. Display panel self-refresh entry and exit

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152993A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method, display, graphics system and computer system for power efficient displays
BRPI0909605A2 (pt) * 2008-05-26 2018-05-22 Koninl Philips Electronics Nv "método para a comutação de uma fonte multimídia e um terminal multimídia de um modo operacional para um modo de espera, fonte multimídia e terminal multimídia"
US20120147020A1 (en) * 2010-12-13 2012-06-14 Ati Technologies Ulc Method and apparatus for providing indication of a static frame
US8854344B2 (en) * 2010-12-13 2014-10-07 Ati Technologies Ulc Self-refresh panel time synchronization
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
JP6010917B2 (ja) 2012-02-15 2016-10-19 ヤマハ株式会社 電子楽器の鍵盤装置
KR101307557B1 (ko) * 2012-03-09 2013-09-12 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR20130103859A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 디스플레이 드라이버의 동작 방법 및 디스플레이 제어 시스템
KR101315084B1 (ko) * 2012-04-24 2013-10-15 주식회사 실리콘웍스 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법
US8884977B2 (en) * 2012-08-24 2014-11-11 Analogix Semiconductor, Inc. Panel self refreshing with changing dynamic refresh rate
US9153787B2 (en) 2012-12-07 2015-10-06 E-Ray Optoelectronics Technology Co., Ltd. Electron transporting compounds and organic electroluminescent devices using the same
US9116639B2 (en) * 2012-12-18 2015-08-25 Apple Inc. Maintaining synchronization during vertical blanking
KR102057502B1 (ko) * 2013-03-07 2020-01-22 삼성전자주식회사 디스플레이 드라이브 집적회로 및 영상 표시 시스템
US9620064B2 (en) * 2013-03-13 2017-04-11 Apple Inc. Compensation methods for display brightness change associated with reduced refresh rate
US9612647B2 (en) * 2013-11-08 2017-04-04 Intel Corporation Power management for a physical layer interface connecting a display panel to a display transmit engine
US9786255B2 (en) * 2014-05-30 2017-10-10 Nvidia Corporation Dynamic frame repetition in a variable refresh rate system
US9589543B2 (en) * 2015-03-18 2017-03-07 Intel Corporation Static frame image quality improvement for sink displays
KR102389572B1 (ko) * 2015-06-17 2022-04-25 삼성디스플레이 주식회사 표시 시스템 및 표시 장치의 구동 방법
KR102446880B1 (ko) * 2015-08-17 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102529261B1 (ko) * 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US20180130443A1 (en) * 2016-11-04 2018-05-10 Nausheen Ansari Techniques for managing transmission and display of a display data stream
KR102617564B1 (ko) * 2017-01-17 2023-12-27 삼성디스플레이 주식회사 표시 장치 및 이의 동작 방법
JP2018173496A (ja) * 2017-03-31 2018-11-08 株式会社メガチップス 画像処理装置
JP2018173485A (ja) * 2017-03-31 2018-11-08 株式会社メガチップス 画像処理装置
US10665210B2 (en) 2017-12-29 2020-05-26 Intel Corporation Extending asynchronous frame updates with full frame and partial frame notifications
US11062674B2 (en) 2019-06-28 2021-07-13 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280095A (zh) * 2010-05-26 2011-12-14 意法半导体公司 接收端设备中的视频帧的自刷新
GB2489102A (en) * 2011-03-14 2012-09-19 Nvidia Corp Method of controlling sparse refresh of a self-refreshing display device coupled to a graphics controller.
US20120274588A1 (en) * 2011-04-26 2012-11-01 Kyocera Corporation Portable electronic apparatus, control method, and storage medium storing control program
CN103597818A (zh) * 2011-06-10 2014-02-19 辉达公司 用于动态配置显示设备中的串行数据链路的系统和方法
CN103151025A (zh) * 2011-12-07 2013-06-12 谱瑞科技股份有限公司 自刷新显示系统中的帧缓冲器管理和自刷新控制
CN103310722A (zh) * 2012-03-09 2013-09-18 乐金显示有限公司 显示装置和用于对其面板自刷新操作进行控制的方法
US20140168233A1 (en) * 2012-12-18 2014-06-19 Apple Inc. Display panel self-refresh entry and exit

Also Published As

Publication number Publication date
EP3757983A1 (en) 2020-12-30
EP4002345A1 (en) 2022-05-25
US20190325844A1 (en) 2019-10-24
US11062674B2 (en) 2021-07-13
US20220101809A1 (en) 2022-03-31
US11763774B2 (en) 2023-09-19
CN112150981A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN114530135A (zh) 组合面板自刷新（psr）和自适应同步系统和方法
KR102166908B1 (ko) 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US9030481B2 (en) Method and apparatus for reducing power usage during video presentation on a display
US20190332558A1 (en) Low-power states in a multi-protocol tunneling environment
TW201706990A (zh) 用於高速記憶體介面之低功率時脈
CN103177680A (zh) 显示控制器、图像数据处理系统及处理显示数据的方法
US10365706B2 (en) Asymmetric power states on a communication link
KR102510446B1 (ko) 외부 클락을 이용하여 비디오 동기 신호를 발생시키는 디스플레이 컨트롤러, 이를 포함하는 애플리케이션 프로세서, 및 이를 포함하는 전자 시스템
US20210103327A1 (en) Advanced link power management for displayport
US20180286345A1 (en) Adaptive sync support for embedded display
CN107004398A (zh) 显示控制装置、显示装置以及显示控制方法
US20130083047A1 (en) System and method for buffering a video signal
CN104541255B (zh) 用于封装上的输入/输出架构的非阻塞功率管理
CN103999011B (zh) 用于时钟选通的机制
TWI610160B (zh) 用於提供電力至電纜內的積體電子裝置的方法、電纜總成及系統
CN103425621B (zh) 提供对共享存储器的存取的片上系统及其操作方法和系统
KR101615994B1 (ko) 망 분리기능이 구비된 일체형 퍼스널컴퓨터
US20140082504A1 (en) Continuous data delivery with energy conservation
TWI599998B (zh) 顯示裝置及其時序控制器的運作方法
EP4020129A1 (en) Technologies for self-refresh display power saving
KR101188264B1 (ko) 반도체 시스템, 반도체 메모리 장치 및 이를 이용한 데이터 출력 방법
EP4315872A1 (en) Synchronous display pipeline systems and methods
TWI544799B (zh) 用於具帶內鏈路電源管理的叢發模式視頻處理的方法及裝置
US20100111490A1 (en) Information processing apparatus, effect program, and content correction processing method
TW201506899A (zh) 顯示系統及其資料傳遞方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination