TW519759B - Integrated circuit arrangement comprising a sheet-like substrate - Google Patents

Integrated circuit arrangement comprising a sheet-like substrate Download PDF

Info

Publication number
TW519759B
TW519759B TW091101654A TW91101654A TW519759B TW 519759 B TW519759 B TW 519759B TW 091101654 A TW091101654 A TW 091101654A TW 91101654 A TW91101654 A TW 91101654A TW 519759 B TW519759 B TW 519759B
Authority
TW
Taiwan
Prior art keywords
substrate
integrated circuit
circuit configuration
patent application
item
Prior art date
Application number
TW091101654A
Other languages
English (en)
Inventor
Markus Janke
Peter Laackmann
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW519759B publication Critical patent/TW519759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Description

1 五、發明說明（ 本發明係關於根據申嗜M — 基材的積體電路配置 彳㈣第1項之—種包含薄板狀 競爭者漸：：體晶片上積體電路的開發成本非常高，使得 ，模 _建_— ，想要防止侵宝去f 土 士日日 ~』文王的理由 。此外ΠΒ± 有關製造如此-半導體晶片的細節 逐漸成ΙΓ其中積體電路儲存資料於内部型式的應用， 成為f貝例。此後所揭示的多重方法，是用來保奴此 模組以免被分析。 。隻。二 路士析、、.二由只例忤知，以此方式覆蓋的積體電 =面心有辦法做光學分析。EPG98⑽Ait所敛述的 就疋違類的保護。 然而，這些保護措施可 利用小心研磨的方法除去覆蓋 而失去效用，甚至如杲該砉 θ 一、 表面保邊疋可以抗蝕刻的。分別 經過連續除去層次並且昭相夫 …相禾覆盍層，接下來就能夠分析 該積體電路結構中此型態的配置。 而此結構不能使用量產技術製造。 ⑽），955,766揭示形成一積體電路於一球形基材上，然 所以，本發明基於此目的為提供一種積體電路配置，其 擁有高安全性以制止低论費的分析。 此目的是根據本發明以申請專利第丨項中詳實敘述的方式 完成。在此實際情況中，至少在一傳遞方向，藉由載體使 得基材從平面型式變成一非平面型式，並在一付得起的花 費下，該基材不能經由研磨的方法處理，如此該表面就無 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 519759 A7 --一 B7 五、發明説明（1 ) ' ' - 法完成地除去，以一層一層的方式分析。 本發明其他具優點的精巧部分於申請專利附屬項中明確 敘述。一第二方向中缺乏的平面性增加了上述的安全性， 該基材是應用一材質而變形，像是-附著或-幫曲的陶器 ，可以產生一相當大的機械應力。 想要的變形也可以藉由在該基材内本身引起的機械應力 製成’例如：經由該基材化學或物理的細微結搆改變。由 此貝例利用植入方法、擴散方法、或加熱方法可達到目 的。例如·安排彼此相疊的一多重基板之間焊接和接合方 法，也可以應用提供合適的技術，該基材内以目標方式產 生機械應力。 一變形的基材通常在一段時間之後，仍維持其改變的形 狀。為了避免以一外力作用下，將該基材弄回一平面形狀 ’也可能至少在一表面上去除局部的區域。 藉由一載體上的提高位置，就能夠利用簡單的方法得到 一種非常複雜且非平面表面形狀的積體電路配置。 本發明將參考圖式，並做下列的說明解釋。 圖式有 ： 圖1顯示一半導體晶片上一積體電路配置的基本結構， 圖2顯示根據本發明一半導體晶片之一積體電路配置的一 第一示範具體實施例， 圖3顯示該第一範例具體實施例之該表面的一修正情況， 圖4顯示根據本發明之一第二範例具體實施例， 圖5顯示该弟二範例具體實施例之一修正， 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ' -- 519759 A7 B7 五、發明説明（3 ) 圖6顯示該第二範例具體實施例之一第二修正，以及 圖？顯示一可能的表面架構。 圖1顯示一積體電路配置的基本結構。於一基材1上，以 七知的方式建構一積體電路於多重層次内，其中此處呈現 層次2和層次3為最小的結果。目前情形下通常絕大部分是 超過兩層’而兩層次即形成本發明可適當應用的最小啟始 點，因為此情況下只出現要除去的唯——層，就能夠分析 下面的層次。 圖2中呈現的一種材質4，是應用於距離該層2和3遙遠的 側面，该材質彎曲時會產生該基材1的應力，以致形成一表 面至、在一方向上疋彎曲的。市面上現成以環氧基樹脂為 主的黏膠適用於此目的。 如不以一研磨處理除去此表面，例如：在虛線S的高度處 ’就只有一小部分的下層是刊識的。假使也去除剩餘的 層3部分，同時一大部分的層2也跟著被除去。 為一區面，如圖3所示。 於整個晶片面積能夠交j 除了可能在一個方向是區面之外，也可以在兩個方向上 。以現今晶片產品的厚度1 85微米，
疋可能的，如呈現的箭頭所顯示。
如圖2中虛 月 > 中，為防止該基材丨因為壓力被迫 可以從該基材表面除去A部分，如圖2中 -6- 五、發明説明（4 )
線所顯示。i言导、I 成，如圖^左H /刻去除或研磨邊緣區域完
部分，如圖2中·、、不或疋以向外蝕刻或研磨個別的A __ " θ右側所顯示。為確定這是不可能或至少是要 一個非常複雜的處理，才 执 · 平面型式。 才^•在一玄形之後把該基材1回復一 :據圖4’該積體電路配置的建構是在一載體5上加諸該 二載體5決定該基材的Μ。此情況下也可以提供 =於圖4中的連接部分並未顯示。根據圖5的 ’不同於圖4，唁恭蝴曰丄 將並蚊一.工 ”疋在一個表面上變形’而像是 '、王肢攸平面型式變成一曲面或是扭曲的形武。 該載ί5本^明其他的範例具體實施例中，提高部分6形成於 " 、文面上，亚且和該基材1合在一起時使得該基材1 ?加物？特別以一相似的材質4完成，如根據 a ’.、不的乾例具體實施例’該相似材質心真入該提高部分 二基材與該載體之間的相交空間，乾燥之後引 的應力。 ^ 咕 私出本务明的基本概念就是將該基材永久變形 、’該二材並載有一積體電路，使其不可能以研磨層次的方 法’選擇性地—層—層除去外加在該基材上的層次。 原則上也可以恰當地直接製造一半導體晶片，而其表 :基本^是偏離平面性的此型態的晶片表面上，製造積體 電路的量產方法，以現今可用的技術運用在製造呈有 的複雜度之積體電路時，會發生很大的固難。〃心 519759 A7 B7 五、發明説明（5 ) 參考符號表 1基材 2 第一層次 3 第二層次 4 材料（也就是黏膠、陶器） 5 載體
6 提高部分 A 凹處 裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

Claims (1)

  1. 2. 3 4. 5. 6. 申請專利範圍 -種積體電路配置’包括—薄板狀的基材(”，立上至少 有—面以多重層次（2,3)形成一積體電路’該基材⑴的至 表面在至少-傳遞方向上不是平面，其特徵在於该基材（1)是安排在-载體（5)上，其致使該基材形成一曲面。如申請專利範圍第1項之積體竜路配置，其特徵在於 至少有一表面在一第二方向不是平面的。 如申請專利範圍第丨或2項之積體電路配置，其特徵在於該基材⑴以一適當的接合技術，連接到至少—第二基材 ’藉由引發的機械應力致使該基材形成一曲面。土 如申請專利範圍第！或2項之積體電路配置，.其特徵在於 t該基材⑴内所引發且致使該基材形成該曲面的機械声 力’正是該基材細部結構化學或物理變化的结果。。 如申請專利範圍第丨或2項之積體電路配置，其特徵在於 從該基材⑴中之—表面上除去部分的區域，以致產生 =根據申請專利範圍第3項之應用材料的結構是可貫 如申請專利範圍第4項之積體電路配置，其特徵在於 該載體至少有一提高部分（6)於其表面上。 -9- 本紙張尺度適财關格(21GX297公嫠)
TW091101654A 2001-02-14 2002-01-31 Integrated circuit arrangement comprising a sheet-like substrate TW519759B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10106836A DE10106836B4 (de) 2001-02-14 2001-02-14 Integrierte Schaltungsanordnung aus einem flächigen Substrat

Publications (1)

Publication Number Publication Date
TW519759B true TW519759B (en) 2003-02-01

Family

ID=7674011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091101654A TW519759B (en) 2001-02-14 2002-01-31 Integrated circuit arrangement comprising a sheet-like substrate

Country Status (7)

Country Link
US (1) US7199448B2 (zh)
EP (1) EP1360718A2 (zh)
JP (1) JP3979942B2 (zh)
CN (1) CN100392846C (zh)
DE (1) DE10106836B4 (zh)
TW (1) TW519759B (zh)
WO (1) WO2002065548A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004004289A1 (de) * 2004-01-28 2005-08-25 Infineon Technologies Ag Integrierte Schaltungsanordnung
DE102004007690B3 (de) 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures
WO2012108073A1 (ja) * 2011-02-08 2012-08-16 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021097A (en) * 1976-03-08 1977-05-03 Sperry Rand Corporation Distributive tee coupler
JPS58164231A (ja) 1982-03-25 1983-09-29 Toshiba Corp 半導体装置の製造方法
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JP3360105B2 (ja) * 1994-03-04 2002-12-24 富士通株式会社 半導体装置の製造方法
JP3393233B2 (ja) * 1994-06-23 2003-04-07 ソニー株式会社 記録再生用カセットの基板取付構造
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US5955776A (en) * 1996-12-04 1999-09-21 Ball Semiconductor, Inc. Spherical shaped semiconductor integrated circuit
JP2845232B2 (ja) 1997-01-13 1999-01-13 日本電気株式会社 半導体装置
JP3400329B2 (ja) * 1998-01-07 2003-04-28 日本電信電話株式会社 半導体装置
DE59813938D1 (de) 1998-08-19 2007-04-19 Infineon Technologies Ag Halbleiterchip mit Oberflächenabdeckung gegen optische Untersuchung der Schaltungsstruktur
US6500759B1 (en) * 1998-10-05 2002-12-31 Seiko Epson Corporation Protective layer having compression stress on titanium layer in method of making a semiconductor device
JP3720599B2 (ja) * 1998-10-07 2005-11-30 日本電信電話株式会社 半導体装置
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP3515012B2 (ja) * 1999-04-23 2004-04-05 シャープ株式会社 半導体装置およびその製造方法
JP3553457B2 (ja) 2000-03-31 2004-08-11 シャープ株式会社 半導体装置およびその製造方法
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN100392846C (zh) 2008-06-04
JP3979942B2 (ja) 2007-09-19
US7199448B2 (en) 2007-04-03
DE10106836A1 (de) 2002-09-05
CN1541413A (zh) 2004-10-27
WO2002065548A2 (de) 2002-08-22
DE10106836B4 (de) 2009-01-22
WO2002065548A3 (de) 2002-10-17
US20040070052A1 (en) 2004-04-15
JP2004523904A (ja) 2004-08-05
EP1360718A2 (de) 2003-11-12

Similar Documents

Publication Publication Date Title
CN106250806B (zh) 具有中介结构的指纹感测装置
TW420867B (en) Semiconductor device and the manufacturing method thereof
TW447025B (en) Process for precision alignment of chips for mounting on a substrate
EP0352020A2 (en) Semiconductor integrated circuit chip-to-chip interconnection scheme
JP2007529894A5 (zh)
TW519759B (en) Integrated circuit arrangement comprising a sheet-like substrate
TW201133714A (en) Wafer and method for forming the same
TW544897B (en) Circuit arrangement and method for checking the authenticity of said circuit arrangement
TW200304425A (en) Corrugated diaphragm
US20140314254A1 (en) Micromechanical detection structure for a mems acoustic transducer and corresponding manufacturing process
TW200834777A (en) Method and system for detecting existence of an undesirable particle during semiconductor fabrication
TW406302B (en) Method of fabricating semiconductor substrate
TWI222173B (en) Method of making a package structure by dicing a wafer from the backside surface thereof
TW201119415A (en) Acoustics transducer
US7479455B2 (en) Method for manufacturing semiconductor wafer
JP2001085453A (ja) 半導体装置の製造方法
TW200908246A (en) Adhesion structure for a package apparatus
TW202043134A (zh) 製造具多層膜片的半導體傳感器裝置之方法及具多層膜片的半導體傳感器裝置
JP3392069B2 (ja) 半導体加速度センサおよびその製造方法
CN111383953A (zh) 用于制造半导体装置的方法和系统
TW490789B (en) Semiconductor device having chip-on-chip structure
RU2536328C2 (ru) Способ утоньшения фоточувствительного слоя матричного фотоприемника
TWM304866U (en) Silicon condenser microphones
JP2000112825A (ja) 半導体装置
JPH10242534A (ja) 中空梁を有するマイクロデバイス及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees