JP3979942B2 - 平坦な基板を備える集積回路装置及び集積回路装置を製作する方法 - Google Patents

平坦な基板を備える集積回路装置及び集積回路装置を製作する方法 Download PDF

Info

Publication number
JP3979942B2
JP3979942B2 JP2002564764A JP2002564764A JP3979942B2 JP 3979942 B2 JP3979942 B2 JP 3979942B2 JP 2002564764 A JP2002564764 A JP 2002564764A JP 2002564764 A JP2002564764 A JP 2002564764A JP 3979942 B2 JP3979942 B2 JP 3979942B2
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
carrier
circuit device
curved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002564764A
Other languages
English (en)
Other versions
JP2004523904A (ja
JP2004523904A5 (ja
Inventor
マルクス ヤンケ,
ペーター ラークマン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004523904A publication Critical patent/JP2004523904A/ja
Publication of JP2004523904A5 publication Critical patent/JP2004523904A5/ja
Application granted granted Critical
Publication of JP3979942B2 publication Critical patent/JP3979942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/573Protection from inspection, reverse engineering or tampering using passive means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、請求項1に記載の平坦な基板を備える集積回路装置に関する。
今日、半導体チップ上に配置される集積回路の開発コストが非常に高いので、その集積回路をコピーするための解析が、益々競合企業の関心の対象になっている。さらに、半導体チップの安全性を危うくし得、半導体チップに対する今日の攻撃のいくつかは、これらのモジュールの内部構造の詳細な知識に基づいている。従って、安全性の理由からも、攻撃者が、このような半導体チップの構造についての詳細を知ることを防止する試みがなされる。さらに、その間には、集積回路が常駐の態様で格納されたデータを有する用途が一般化している。このようなモジュールを解析から保護するために、これまで複数の方法が開示されてきた。例として、集積回路が光学的に容易に解析され得ないように、集積回路の表面を覆うことが公知である。欧州特許出願公開第0981162 A1号は、このような保護を記載する。
しかしながら、このような防護策は、表面保護がエッチングに対して耐性を有する場合であっても、研削で慎重に除去して被覆を取り外すことによって破られ得る。このタイプの構成の場合、層を連続的に除去し、かつ露出した層をそれぞれ撮影することによって、引き続き、集積回路の構造が解析され得る。
米国特許第5,955,766号は、球形の基板上に集積回路を形成することを開示する。しかしながら、この構造は、従来技術を用いて製作され得ない。
Patent Abstracts of Japan、Vol.2000、No.07、2000年9月29日(2000−09−29)およびJP 2000112825 Aから、フリップチップ技術を用いて、階段形状のチップカード基板上に階段越しにチップを取付けることが公知である。この場合、階段に適合されるマウントシール(Montagestempel)が用いられる。このマウントシールは、フリップチップ実装方式にてチップを変形させて、チップを同様に階段形状に適合させる。次に、チップの構成を安定させるために、封止材で包囲される。
従って、本発明は、解析に対する高い安全性を少ない経費で提供する集積回路装置を提供するという目的に基づく。
本目的は、請求項1に規定される措置により、本発明によって達成される。すなわち、基板の、少なくとも1つの広がり方向が、キャリアによって平面(planar)の形状から非平面(non−planar)の形状にされるという事実により、基板は、研削法によってでは、許容可能なコストで、表面が、解析可能な態様で層ごとに完全に除去され得るようには処理され得ない。
さらに、本発明のさらなる有利な改良点は、従属請求項に規定される。第2の方向の平面性の欠如は、上述の安全性を高める。基板は、例えば、接着剤または硬化性セラミックといった、高い機械的応力を生成する材料を付与することによって変形される。
所望の変形は、基板自体、例えば、基板の化学的または物理的微細構造の変更により生じる機械的応力によってもまた生成され得る。例えば、注入法、拡散法または熱的方法が、この目的で利用され得る。基板に目的の態様の機械的応力を発生させるために、例えば、重ね合わされた構成の複数の基板間をはんだ付けおよび接続する方法が同様に用いられ得、適切な技術が付与され得る。
変形された基板は、通常、その変形された形状を特定の時間の後に維持する。かけられた圧力によって、基板が平坦な平面の形状に戻ることを防止するために、部分的領域が、少なくとも1つの表面上で除去されることもまた可能である。
キャリアを隆起させることによって、集積回路装置の非常に複雑な非平面の表面形状が単純な手段を用いて取られ得る。
本発明は、以下において、図面を参照して説明される。
図1は、集積回路装置の基本構造を示す。基板1上に、公知の態様の複数の層の集積回路が構成され、これらは、本明細書中において、最小限の解決策として層2および層3として図示される。現在においては、通常、2つよりもはるかに多い層がある。2つの層は、本発明の便宜的適用可能性に対する最小限の出発点である。なぜなら、そうしてのみ、下に位置する層を解析するために除去され得る層の存在が1つになるからである。
図2における図示は、材料4が層2および層3から離れた面に付与されることを示す。この材料は、硬化すると、基板1に応力をもたらし、これにより、少なくとも1つの方向に湾曲された表面を形成する。エポキシ樹脂を基材とする市販の接着剤が、この目的で用いられ得る。
この表面が、例えば、破線Sのレベルにて研削作業によって除去された場合、認識可能なのは、下に位置する層のほんの細部のみである。層3の残り部分も除去された場合、さらに、層2の大部分が付随して同時に除去される。
図3に図示されるように、1つの方向に可能な湾曲に加えて、2方向の湾曲もまた可能である。今日の一般的なチップ厚さは185μmであるので、少なくとも1μmの変形は、チップ領域全体にわたって容易に達成され得る。この場合、適切ならば、チップは、より大きい変形を得るために、より大きく広がるまで薄くされ得る。図7に図示されるように、ねじり変形が同様に考えられ得る。この場合、例として、図示された矢印によって示されるように、両面をそれぞれ正反対の方向にねじることが可能である。
材料4が除去された場合、基板1が圧力によって平面形状に強制的に戻されることを防止するために、図2に破線によって示されるように、部分Aは基板表面から除去され得る。これは、図2の左手側に図示されるように、基板を斜めにエッチングして除去するか、または基板のエッジ領域を研削することによって、あるいは、図2の右手側に図示されるように、個々の部分Aをエッチングして取り去るか、または研削することによって行われる。これは、基板1が、変形後、これを平面形状に戻すことが不可能であるか、または少なくとも非常に複雑なプロセスであることを保証する。
図4に従って、集積回路装置は、基板がキャリア5上に付与され、このキャリア5が基板を形づくるように構成される。この場合も、凹部が再び提供され得る。この凹部は、図4との関連では図示されない。図5による構成によると、図4によるものとは異なって、キャリア5は、1つの表面が変形されるだけでなく、むしろ、同様に、その全体が、平面形状から湾曲形状、またはそうでない場合ねじられた形状にされる。
本発明による、さらなる例示的実施形態において、キャリア5の表面に複数の隆起6が形成され、基板1と一緒にされる場合、付与された層と一緒に基板1を変形させる。これは、特に、図2により図示された例示的実施形態におけるものと類似であり、複数の隆起と基板とキャリアとの間のすきまに導入される材料4によってなされ得、その結果、乾燥すると、基板に応力が生じる。
まとめとして、本発明の基本的考え方は、集積回路を支持する基板を永続的に変形させて、基板上に付与された層が、研削法により、層ごとに選択的に除去されることができないようにするということに基づくといえる。
原則的に平面から外れる表面を有する半導体チップを直接製造することもまた考えられ得る。所望の複雑性を有する集積回路を製造するために、このタイプのチップ面上で、今日利用可能である技術を用いて、集積回路を製造する従来の方法工程がどうにか用いられ得る。
図1は、半導体チップ上の集積回路装置の基本構造を示す。 図2は、半導体チップ上の、本発明による集積回路装置の第1の例示的実施形態を示す。 図3は、第1の例示の実施形態を改変した場合の表面を示す。 図4は、本発明による第2の例示的実施形態を示す。 図5は、第2の例示的実施形態の改変を示す。 図6は、第2の例示的実施形態の第2の改変を示す。 図7は、可能な表面構成を示す。
符号の説明
1 基板
2 第1の層
3 第2の層
4 材料(例えば、接着剤、セラミック)
5 キャリア
6 隆起
A 凹部

Claims (12)

  1. 少なくとも1つの広がり方向に少なくとも1つの非平面である表面を有するシート状の基板と、
    該基板上に形成された集積回路と
    を備え、
    該集積回路は、少なくとも、該基板の1つの側の複数の層内に形成されており、
    該基板は、
    該基板の表面に付与された、エポキシ樹脂を基材とする接着剤であって、硬化すると該基板に機械的応力を生じさせる接着剤と、
    注入法によって該基板の物理的微細構造を変更することによって生じた機械的応力と、
    拡散法によって生じた該基板の物理的微細構造を変更することによって生じた機械的応力と、
    該基板を支持する湾曲したキャリアであって、該キャリアは、該キャリアの湾曲した表面によって該基板の形を作っており、それにより、該基板の非平面である表面を規定する永続的な湾曲を与える、湾曲したキャリアと
    のうちの1つによって永続的に変形されており、
    該湾曲したキャリアの表面は、平面的なキャリアの表面上に形成された複数の隆起により湾曲されている、集積回路装置。
  2. 前記少なくとも1つの非平面である表面は、2つの広がり方向に非平面であり、該少なくとも1つの非平面である表面は、2つの方向に湾曲を有している、請求項1に記載の集積回路装置。
  3. 前記基板は、該基板の1つの表面をエッチングまたは研削することによって、該基板の1つの表面から除去される部分領域を有している、請求項1に記載の集積回路装置。
  4. 前記基板の1つの表面から除去される前記部分領域は、エッジ領域である、請求項3に記載の集積回路装置。
  5. 前記部分領域が除去された前記基板の領域内に硬化性材料を含み、該硬化性材料は、硬化すると該基板に応力を加える、請求項3または4に記載の集積回路装置。
  6. 前記隆起と前記基板と前記キャリアとの間の空間は、硬化性材料で充填されている、請求項に記載の集積回路装置。
  7. 集積回路装置を作製する方法であって、該方法は、
    シート状の基板を提供することと、
    該基板上に集積回路を形成することであって、該集積回路は、少なくとも、該基板の1つの側の複数の層内に形成されている、ことと
    該基板を変形することと
    を包含し、
    該基板は、
    該基板の表面、エポキシ樹脂を基材とする接着剤を付与し、該接着剤を硬化させることであって、該接着剤は、硬化すると該基板に機械的応力を生じさせる、ことと、
    注入法によって該基板の物理的微細構造を変更することにより、該基板内に機械的応力を生じさせることと、
    拡散法によって該基板の物理的微細構造を変更することにより、該基板内に機械的応力を生じさせることと、
    キャリアの湾曲した表面上の基板を支持することにより、該基板の形を作り、それにより、該基板の少なくとも1つの広がり方向に少なくとも1つの非平面である表面を規定する湾曲を与えることと
    のうちの1つによって変形され
    該湾曲したキャリアの表面は、平面的なキャリアの表面上に形成された複数の隆起により湾曲されている、方法。
  8. 前記基板は、2つの広がり方向に変形されており、かつ、2つの方向に湾曲を有している、請求項に記載の方法。
  9. 前記基板の1つの表面をエッチングまたは研削することによって、部分領域が前記基板の1つの表面から除去される、請求項に記載の方法。
  10. 前記部分領域は、前記基板のエッジ領域から除去される、請求項に記載の方法。
  11. 前記部分領域が除去された前記基板の領域は、硬化性材料で充填されており、該硬化性材料は、硬化され、該硬化性材料は、硬化すると該基板に応力を加える、請求項に記載の方法。
  12. 前記隆起と前記基板と前記キャリアとの間の空間は、硬化性材料で充填されている、請求項に記載の方法。
JP2002564764A 2001-02-14 2002-01-22 平坦な基板を備える集積回路装置及び集積回路装置を製作する方法 Expired - Fee Related JP3979942B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10106836A DE10106836B4 (de) 2001-02-14 2001-02-14 Integrierte Schaltungsanordnung aus einem flächigen Substrat
PCT/DE2002/000191 WO2002065548A2 (de) 2001-02-14 2002-01-22 Integrierte schaltungsanordnung aus einem flächigen substrat

Publications (3)

Publication Number Publication Date
JP2004523904A JP2004523904A (ja) 2004-08-05
JP2004523904A5 JP2004523904A5 (ja) 2007-06-28
JP3979942B2 true JP3979942B2 (ja) 2007-09-19

Family

ID=7674011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002564764A Expired - Fee Related JP3979942B2 (ja) 2001-02-14 2002-01-22 平坦な基板を備える集積回路装置及び集積回路装置を製作する方法

Country Status (7)

Country Link
US (1) US7199448B2 (ja)
EP (1) EP1360718A2 (ja)
JP (1) JP3979942B2 (ja)
CN (1) CN100392846C (ja)
DE (1) DE10106836B4 (ja)
TW (1) TW519759B (ja)
WO (1) WO2002065548A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004004289A1 (de) * 2004-01-28 2005-08-25 Infineon Technologies Ag Integrierte Schaltungsanordnung
DE102004007690B3 (de) * 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures
WO2012108073A1 (ja) 2011-02-08 2012-08-16 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021097A (en) * 1976-03-08 1977-05-03 Sperry Rand Corporation Distributive tee coupler
JPS58164231A (ja) 1982-03-25 1983-09-29 Toshiba Corp 半導体装置の製造方法
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JP3360105B2 (ja) * 1994-03-04 2002-12-24 富士通株式会社 半導体装置の製造方法
JP3393233B2 (ja) * 1994-06-23 2003-04-07 ソニー株式会社 記録再生用カセットの基板取付構造
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US5955776A (en) * 1996-12-04 1999-09-21 Ball Semiconductor, Inc. Spherical shaped semiconductor integrated circuit
JP2845232B2 (ja) 1997-01-13 1999-01-13 日本電気株式会社 半導体装置
JP3400329B2 (ja) * 1998-01-07 2003-04-28 日本電信電話株式会社 半導体装置
ATE356436T1 (de) * 1998-08-19 2007-03-15 Infineon Technologies Ag Halbleiterchip mit oberflächenabdeckung gegen optische untersuchung der schaltungsstruktur
KR100506963B1 (ko) * 1998-10-05 2005-08-10 세이코 엡슨 가부시키가이샤 반도체 장치 및 그의 제조방법
JP3720599B2 (ja) * 1998-10-07 2005-11-30 日本電信電話株式会社 半導体装置
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP3515012B2 (ja) * 1999-04-23 2004-04-05 シャープ株式会社 半導体装置およびその製造方法
JP3553457B2 (ja) 2000-03-31 2004-08-11 シャープ株式会社 半導体装置およびその製造方法
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2004523904A (ja) 2004-08-05
DE10106836A1 (de) 2002-09-05
US20040070052A1 (en) 2004-04-15
DE10106836B4 (de) 2009-01-22
TW519759B (en) 2003-02-01
CN100392846C (zh) 2008-06-04
WO2002065548A2 (de) 2002-08-22
WO2002065548A3 (de) 2002-10-17
US7199448B2 (en) 2007-04-03
CN1541413A (zh) 2004-10-27
EP1360718A2 (de) 2003-11-12

Similar Documents

Publication Publication Date Title
US5936304A (en) C4 package die backside coating
US7256105B2 (en) Semiconductor substrate and thin processing method for semiconductor substrate
JP2000068401A (ja) 半導体装置およびその製造方法
JP2007150374A (ja) 半導体装置及びフィルムキャリアテープ並びにこれらの製造方法
JP2000124162A (ja) 半導体装置の製造方法
JP3979942B2 (ja) 平坦な基板を備える集積回路装置及び集積回路装置を製作する方法
US7315070B2 (en) Fingerprint sensor package
US8143721B2 (en) Package substrate dynamic pressure structure
JP2007012755A (ja) 半導体装置および半導体装置集合体
JPH0799267A (ja) 半導体装置及びその製造方法
US7088006B2 (en) Integrated circuit arrangement
US7998834B2 (en) Substrate level bonding method and substrate level package
TW200823996A (en) Method and structure of pattern mask for dry etching
US7633149B2 (en) Integrated circuit arrangement
JP2000148960A (ja) 半導体装置
US8866295B2 (en) Semiconductor memory modules and methods of fabricating the same
KR100925483B1 (ko) 멤스 구조체 제조 방법
US7705432B2 (en) Three dimensional six surface conformal die coating
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP2002208571A (ja) 半導体装置の製造方法および半導体装置
JP2004079928A (ja) 半導体装置およびその製造方法
JP2003037030A (ja) 半導体装置
US20240009702A1 (en) Manufacturing method of wafer level ultrasonic device
KR101634765B1 (ko) 집적회로 소자 패키지, 이를 포함하는 와이어 본딩 타입의 집적회로 소자 패키지 및 플립 본딩 타입의 집적회로 소자 패키지
JP2002270719A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061225

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20070425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees