JP3979942B2 - 平坦な基板を備える集積回路装置及び集積回路装置を製作する方法 - Google Patents
平坦な基板を備える集積回路装置及び集積回路装置を製作する方法 Download PDFInfo
- Publication number
- JP3979942B2 JP3979942B2 JP2002564764A JP2002564764A JP3979942B2 JP 3979942 B2 JP3979942 B2 JP 3979942B2 JP 2002564764 A JP2002564764 A JP 2002564764A JP 2002564764 A JP2002564764 A JP 2002564764A JP 3979942 B2 JP3979942 B2 JP 3979942B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- carrier
- circuit device
- curved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Patent Abstracts of Japan、Vol.2000、No.07、2000年9月29日(2000−09−29)およびJP 2000112825 Aから、フリップチップ技術を用いて、階段形状のチップカード基板上に階段越しにチップを取付けることが公知である。この場合、階段に適合されるマウントシール(Montagestempel)が用いられる。このマウントシールは、フリップチップ実装方式にてチップを変形させて、チップを同様に階段形状に適合させる。次に、チップの構成を安定させるために、封止材で包囲される。
2 第1の層
3 第2の層
4 材料(例えば、接着剤、セラミック)
5 キャリア
6 隆起
A 凹部
Claims (12)
- 少なくとも1つの広がり方向に少なくとも1つの非平面である表面を有するシート状の基板と、
該基板上に形成された集積回路と
を備え、
該集積回路は、少なくとも、該基板の1つの側の複数の層内に形成されており、
該基板は、
該基板の表面に付与された、エポキシ樹脂を基材とする接着剤であって、硬化すると該基板に機械的応力を生じさせる接着剤と、
注入法によって該基板の物理的微細構造を変更することによって生じた機械的応力と、
拡散法によって生じた該基板の物理的微細構造を変更することによって生じた機械的応力と、
該基板を支持する湾曲したキャリアであって、該キャリアは、該キャリアの湾曲した表面によって該基板の形を作っており、それにより、該基板の非平面である表面を規定する永続的な湾曲を与える、湾曲したキャリアと
のうちの1つによって永続的に変形されており、
該湾曲したキャリアの表面は、平面的なキャリアの表面上に形成された複数の隆起により湾曲されている、集積回路装置。 - 前記少なくとも1つの非平面である表面は、2つの広がり方向に非平面であり、該少なくとも1つの非平面である表面は、2つの方向に湾曲を有している、請求項1に記載の集積回路装置。
- 前記基板は、該基板の1つの表面をエッチングまたは研削することによって、該基板の1つの表面から除去される部分領域を有している、請求項1に記載の集積回路装置。
- 前記基板の1つの表面から除去される前記部分領域は、エッジ領域である、請求項3に記載の集積回路装置。
- 前記部分領域が除去された前記基板の領域内に硬化性材料を含み、該硬化性材料は、硬化すると該基板に応力を加える、請求項3または4に記載の集積回路装置。
- 前記隆起と前記基板と前記キャリアとの間の空間は、硬化性材料で充填されている、請求項1に記載の集積回路装置。
- 集積回路装置を作製する方法であって、該方法は、
シート状の基板を提供することと、
該基板上に集積回路を形成することであって、該集積回路は、少なくとも、該基板の1つの側の複数の層内に形成されている、ことと
該基板を変形することと
を包含し、
該基板は、
該基板の表面に、エポキシ樹脂を基材とする接着剤を付与し、該接着剤を硬化させることであって、該接着剤は、硬化すると該基板に機械的応力を生じさせる、ことと、
注入法によって該基板の物理的微細構造を変更することにより、該基板内に機械的応力を生じさせることと、
拡散法によって該基板の物理的微細構造を変更することにより、該基板内に機械的応力を生じさせることと、
キャリアの湾曲した表面上の基板を支持することにより、該基板の形を作り、それにより、該基板の少なくとも1つの広がり方向に少なくとも1つの非平面である表面を規定する湾曲を与えることと
のうちの1つによって変形され、
該湾曲したキャリアの表面は、平面的なキャリアの表面上に形成された複数の隆起により湾曲されている、方法。 - 前記基板は、2つの広がり方向に変形されており、かつ、2つの方向に湾曲を有している、請求項7に記載の方法。
- 前記基板の1つの表面をエッチングまたは研削することによって、部分領域が前記基板の1つの表面から除去される、請求項7に記載の方法。
- 前記部分領域は、前記基板のエッジ領域から除去される、請求項9に記載の方法。
- 前記部分領域が除去された前記基板の領域は、硬化性材料で充填されており、該硬化性材料は、硬化され、該硬化性材料は、硬化すると該基板に応力を加える、請求項9に記載の方法。
- 前記隆起と前記基板と前記キャリアとの間の空間は、硬化性材料で充填されている、請求項7に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10106836A DE10106836B4 (de) | 2001-02-14 | 2001-02-14 | Integrierte Schaltungsanordnung aus einem flächigen Substrat |
PCT/DE2002/000191 WO2002065548A2 (de) | 2001-02-14 | 2002-01-22 | Integrierte schaltungsanordnung aus einem flächigen substrat |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004523904A JP2004523904A (ja) | 2004-08-05 |
JP2004523904A5 JP2004523904A5 (ja) | 2007-06-28 |
JP3979942B2 true JP3979942B2 (ja) | 2007-09-19 |
Family
ID=7674011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002564764A Expired - Fee Related JP3979942B2 (ja) | 2001-02-14 | 2002-01-22 | 平坦な基板を備える集積回路装置及び集積回路装置を製作する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7199448B2 (ja) |
EP (1) | EP1360718A2 (ja) |
JP (1) | JP3979942B2 (ja) |
CN (1) | CN100392846C (ja) |
DE (1) | DE10106836B4 (ja) |
TW (1) | TW519759B (ja) |
WO (1) | WO2002065548A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004004289A1 (de) * | 2004-01-28 | 2005-08-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
DE102004007690B3 (de) * | 2004-02-16 | 2005-10-13 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
US8691663B2 (en) * | 2009-11-06 | 2014-04-08 | Alliance For Sustainable Energy, Llc | Methods of manipulating stressed epistructures |
WO2012108073A1 (ja) | 2011-02-08 | 2012-08-16 | 富士電機株式会社 | 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4021097A (en) * | 1976-03-08 | 1977-05-03 | Sperry Rand Corporation | Distributive tee coupler |
JPS58164231A (ja) | 1982-03-25 | 1983-09-29 | Toshiba Corp | 半導体装置の製造方法 |
JPH01244625A (ja) * | 1988-03-26 | 1989-09-29 | Mitsubishi Electric Corp | 半導体装置 |
JP3360105B2 (ja) * | 1994-03-04 | 2002-12-24 | 富士通株式会社 | 半導体装置の製造方法 |
JP3393233B2 (ja) * | 1994-06-23 | 2003-04-07 | ソニー株式会社 | 記録再生用カセットの基板取付構造 |
JPH08288424A (ja) * | 1995-04-18 | 1996-11-01 | Nec Corp | 半導体装置 |
US6027958A (en) * | 1996-07-11 | 2000-02-22 | Kopin Corporation | Transferred flexible integrated circuit |
US5955776A (en) * | 1996-12-04 | 1999-09-21 | Ball Semiconductor, Inc. | Spherical shaped semiconductor integrated circuit |
JP2845232B2 (ja) | 1997-01-13 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
JP3400329B2 (ja) * | 1998-01-07 | 2003-04-28 | 日本電信電話株式会社 | 半導体装置 |
ATE356436T1 (de) * | 1998-08-19 | 2007-03-15 | Infineon Technologies Ag | Halbleiterchip mit oberflächenabdeckung gegen optische untersuchung der schaltungsstruktur |
KR100506963B1 (ko) * | 1998-10-05 | 2005-08-10 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그의 제조방법 |
JP3720599B2 (ja) * | 1998-10-07 | 2005-11-30 | 日本電信電話株式会社 | 半導体装置 |
TW460927B (en) * | 1999-01-18 | 2001-10-21 | Toshiba Corp | Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device |
JP3515012B2 (ja) * | 1999-04-23 | 2004-04-05 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP3553457B2 (ja) | 2000-03-31 | 2004-08-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP3265301B2 (ja) * | 2000-06-05 | 2002-03-11 | 株式会社東芝 | 半導体装置とその製造方法 |
-
2001
- 2001-02-14 DE DE10106836A patent/DE10106836B4/de not_active Expired - Fee Related
-
2002
- 2002-01-22 WO PCT/DE2002/000191 patent/WO2002065548A2/de not_active Application Discontinuation
- 2002-01-22 CN CNB028049780A patent/CN100392846C/zh not_active Expired - Fee Related
- 2002-01-22 EP EP02703497A patent/EP1360718A2/de not_active Withdrawn
- 2002-01-22 JP JP2002564764A patent/JP3979942B2/ja not_active Expired - Fee Related
- 2002-01-31 TW TW091101654A patent/TW519759B/zh not_active IP Right Cessation
-
2003
- 2003-08-14 US US10/641,264 patent/US7199448B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004523904A (ja) | 2004-08-05 |
DE10106836A1 (de) | 2002-09-05 |
US20040070052A1 (en) | 2004-04-15 |
DE10106836B4 (de) | 2009-01-22 |
TW519759B (en) | 2003-02-01 |
CN100392846C (zh) | 2008-06-04 |
WO2002065548A2 (de) | 2002-08-22 |
WO2002065548A3 (de) | 2002-10-17 |
US7199448B2 (en) | 2007-04-03 |
CN1541413A (zh) | 2004-10-27 |
EP1360718A2 (de) | 2003-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5936304A (en) | C4 package die backside coating | |
US7256105B2 (en) | Semiconductor substrate and thin processing method for semiconductor substrate | |
JP2000068401A (ja) | 半導体装置およびその製造方法 | |
JP2007150374A (ja) | 半導体装置及びフィルムキャリアテープ並びにこれらの製造方法 | |
JP2000124162A (ja) | 半導体装置の製造方法 | |
JP3979942B2 (ja) | 平坦な基板を備える集積回路装置及び集積回路装置を製作する方法 | |
US7315070B2 (en) | Fingerprint sensor package | |
US8143721B2 (en) | Package substrate dynamic pressure structure | |
JP2007012755A (ja) | 半導体装置および半導体装置集合体 | |
JPH0799267A (ja) | 半導体装置及びその製造方法 | |
US7088006B2 (en) | Integrated circuit arrangement | |
US7998834B2 (en) | Substrate level bonding method and substrate level package | |
TW200823996A (en) | Method and structure of pattern mask for dry etching | |
US7633149B2 (en) | Integrated circuit arrangement | |
JP2000148960A (ja) | 半導体装置 | |
US8866295B2 (en) | Semiconductor memory modules and methods of fabricating the same | |
KR100925483B1 (ko) | 멤스 구조체 제조 방법 | |
US7705432B2 (en) | Three dimensional six surface conformal die coating | |
JP3999222B2 (ja) | フリップチップ実装方法およびフリップチップ実装構造 | |
JP2002208571A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004079928A (ja) | 半導体装置およびその製造方法 | |
JP2003037030A (ja) | 半導体装置 | |
US20240009702A1 (en) | Manufacturing method of wafer level ultrasonic device | |
KR101634765B1 (ko) | 집적회로 소자 패키지, 이를 포함하는 와이어 본딩 타입의 집적회로 소자 패키지 및 플립 본딩 타입의 집적회로 소자 패키지 | |
JP2002270719A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060524 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060823 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061225 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20070425 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |