TW516166B - Semiconductor integrated circuit device and the manufacturing method thereof - Google Patents

Semiconductor integrated circuit device and the manufacturing method thereof Download PDF

Info

Publication number
TW516166B
TW516166B TW090119389A TW90119389A TW516166B TW 516166 B TW516166 B TW 516166B TW 090119389 A TW090119389 A TW 090119389A TW 90119389 A TW90119389 A TW 90119389A TW 516166 B TW516166 B TW 516166B
Authority
TW
Taiwan
Prior art keywords
circuit
region
separation
insulation
aforementioned
Prior art date
Application number
TW090119389A
Other languages
English (en)
Inventor
Takayuki Iwasaki
Yusuke Takeuchi
Yoshiaki Yuyama
Shinichi Tanabe
Koki Sakai
Original Assignee
Hitachi Ltd
Hitachi Ulsi Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Ulsi Sys Co Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW516166B publication Critical patent/TW516166B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

516166 A7 __B7 五、發明説明（1 ) 發明背景 (請先閱讀背面之注意事項再填寫本頁) 本發明係關於半導體積體電路裝置及其製造方法，特 別是關於適用在SO I (Silicon On Insulator)基板上形 成的高耐壓 L S I (Large Scale Integrated Circuit)的有 效技術。 所謂S 0 I基板，係指具有被形成於絕緣膜上的矽膜 之基板，通訊用L S I等高耐壓L S I係由被形成於此 S〇I基板上的複數半導體元件所構成。 此外，這些複數半導體元件，被形成於藉由絕緣膜被 埋入的溝槽而被分離的島區域上，維持高耐電壓性。 例如’在特開平1 1 一 3 1 7 4 4 5號公報，記載著 以溝絕緣膜包圍數重電路區域，而得高耐壓性之半導體裝 置。 如此要提高耐電壓，可以將前述島區域以溝槽覆蓋多 重而對應。 然而，如接下來所詳細說明的，本案發明人發現相關 的方法在提高耐電壓上有其極限。 經濟部智慧財產局員工消費合作社印製 發明槪要 本發明之目的，係關於半導體積體電路裝置及其製造 方法，提供高耐電壓之半導體積體電路裝置以及其製造方 法。 此外，本發明之其他目的，在藉由提供高耐電壓之半 導體積體電路以及其製造方法以提高半導體積體電路裝置 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 516166 A7 B7 五、發明説明（2) 的可信賴性。 (請先閲讀背面之注意事項再填寫本頁) 本發明之前述目的與新穎的特徵，由本說明書之記載 與附圖來詳加說明。 本發明所揭示的發明之中，具有代表性的發明的槪要 簡單說明如下。 經濟部智慧財產局員工消費合作社印製 本發明之半導體積體電路裝置，係在S〇I基板的主 表面上具有第1及第2電路區域，具有：包圍前述第1電 路區域的第1絕緣分離溝，包圍此第1絕緣分離溝的第2 絕緣分離溝，包圍前述第2電路區域的第3絕緣分離溝， 與包圍此第3絕緣分離溝的第4絕緣分離溝；以配線電阻 或者S 0 I基板中的擴散電阻接續第1電路區域與以前述 第1與第2絕緣分離溝所區隔的第1分離區域。此外，以 配線電阻或者S 0 I基板中的擴散電阻接續前述第1分離 區域與前述第2與第4絕緣分離溝之間延伸的中間區域。 此外，以配線電阻或者S 0 I基板中的擴散電阻接續前述 第2電路區域與以前述第3與第4絕緣分離溝所區隔的第 2分離區域，以配線電阻或者S〇I基板中的擴散電阻接 續第2分離區域與中間區域。 根據上述手段，藉由配線電阻或擴散電阻分擔電壓， 可以使被施加至絕緣分離溝的電壓均一化，可以提高電路 區域2、3的耐電壓。 此外，以寬幅之絕緣分離溝包圍前述第1及第2電路 區域的話，可以提高電路區域2、3的耐電壓。 此外，透過電容元件接續前述第1及第2電路區域的 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -5- 516166 A7 B7 ____ 五、發明説明（3) 話，可以保持第1電路區域與第2電路區域之絕緣狀秦、同 時僅傳送電氣訊號。 此外，本發明之半導體積體電路裝置之製造方法’具 有：藉由使構成S ◦ I基板的半導體區域鈾刻至前述絕緣 層露出爲止，形成包圍半導體區域上的第1電路區域之第 1分離溝以及包圍前述第1分離溝之第2分離溝及包圍第 2電路區域之第3分離溝以及包圍前述第3分離溝之第4 分離溝之工程，在包含前述第1至第4分離溝的前述半導 體區域上堆積氧化矽膜的工程，藉由除去前述第1至第4 分離溝外部的氧化矽膜，形成由被埋入前述第1至第4分 離溝內的氧化矽膜所構成的第1至第4絕緣分離溝之工程 ，在第1至第4絕緣分離溝上形成第1至第4配線電阻的 工程，透過前述第1至第4配線電阻，接續前述第1電路 區域或者第2電路區域與前述第2與第4絕緣分離溝之間 的中間區域之配線的工程。 此外，本發明之半導體積體電路裝置之製造方法，具 有在前述分離溝上之氧化矽膜上形成止擋膜之工程。 根據上述手段，可以形成高耐電壓之半導體積體電路 裝置。 發明之詳細說明 以下根據圖面詳細說明本發明之實施型態。又，供說 明實施型態之所有圖面，對於具有同一功能的構件賦予相 同的符號，省略其重複說明。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^ -6- (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 516166 A7 B7 五、發明説明（4 ) 第1實施型態 第1圖係本發明之第1實施型態之半導體積體電路裝 置的重要部位平面圖。第2圖係第1圖之A — B剖面圖。 又，第2圖中，也記載著對應於各部位的等價電路（以下 ，在第4、5、12、14、16、17以及19圖也相 同）。 如第1、2圖所示，在SOI基板1上的主表面被形 成電路區域2 (第1電路區域）與3 (第2電路區域）。 此S〇I基板，係由多結晶砂等所構成的支撐層1 a、絕 緣層1 b以及單晶矽等之半導體區域1 c所構成。此支撐 層1 a的厚度，例如爲5 0 0 // m。此外，絕緣層1 b的 厚度例如爲3 // m。 電路區域2、3分別由到達絕緣層1 b爲止的絕緣分 離溝4 a (第1絕緣分離溝）、4 d (第3絕緣分離溝） 所包圍，成爲島區域。進而，電路區域2、3位於絕緣分 離溝4 a、4 d的外側，由到達絕緣層1 b爲止的絕緣分 離溝4 b (第2絕緣分離溝）、4 c (第4絕緣分離溝） 所包圍，與其他區域（9、9b、9 c)電氣分離（不導 電）。此絕緣分離溝4 a〜4 d，係供提高電路區域2、 3的耐電壓而形成的。此外，此絕緣分離溝4 a〜4 d的 寬度例如爲0 . 4 // m，深度爲2 // m程度。 此處，將包圍電路區域2、3的最外側絕緣分離溝（ 在此場合爲4 b、4 c )間稱爲中間區域9。此外’將絕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 516166 A7 B7 五、發明説明（5) (請先閲讀背面之注意事項再填寫本頁) 緣分離溝4 a、4 b間稱爲分離區域9 b (第1分離區域 )，將絕緣分離溝4 c、4 d間稱爲分離區域9 c (第2 分離區域）。又，中間區域9 ，也包含包圍電路區域2的 最外側絕緣分離溝（在此場合爲4 b )之外側以及包圍電 路區域3的最外側絕緣分離溝（在此場合爲4 c )之外側 〇 此外，在電路區域2與分離區域9 b之間’被接續電 阻1 1 a ，在分離區域9 b與中間區域9之間，被接續電 阻1 1 b。此外，在電路區域3與分離區域9 c之間，被 接續電阻1 1 d，在分離區域9 c與中間區域9之間’被 接續電阻1 1 c。亦即，在電路區域2與中間區域9之間 ，與絕緣分離溝4 a、4 b並聯被接續電阻1 1 a、 1 1 b。此外，在電路區域3與中間區域9之間，與絕緣 分離溝4 c、4 d並聯被接續電阻1 1 c、1 1 d。 經濟部智慧財產局員工消費合作社印製 如此，於本實施型態，在絕緣分離溝a〜4 c之內外 間，分別形成電阻1 1 a〜1 1 d的緣故，可以提高電路 區域2、3的耐電壓。此外，在電路區域2與分離區域 9 b之間，分離區域9 b與中間區域9之間，中間區域9 與分離區域9 c之間，分離區域9 c與電路區域3之間’ 分別透過電阻1 1 a〜1 1 d而被接續的緣故，這些區域 不會成爲浮動狀態，可以防止在這些區域（電路區域2、 分離區域9 b、中間區域9、分離區域9 c以及電路區域 3 )蓄積突波（s u r g e )等之電荷。 其次，使用第3〜7圖說明由於則述之電阻a 本紙張尺度適用中國國家標準（cns ) A4規格（2⑴X297公襲） 516166 A7 B7 五、發明説明（6)
1 1 d使耐電壓上升的理由。第3圖係未形成電阻1 1 a 〜1 1 d的SO I基板之平面圖。第4圖係第3圖A — B (請先閱讀背面之注意事項再填寫本頁) 之剖面圖。 如前所述，絕緣分離溝4 a〜4 d係供提高電路區域 2、3的耐電壓而形成的。假設此絕緣分離溝4 a〜4 d 每1條的額定電壓爲1 0 0 V的話，第3圖的場合’在電 路區域2與3之間，被形成4條之絕緣分離溝（4 a〜 4 d )所以應可得4 0 0 V之耐電壓。此外，爲了進而提 高耐電壓，例如在電路區域2與3之間，形成6條絕緣分 離溝的場合，應可得6 0 0 V的耐電壓。亦即如第4圖所 示，在電路區域2與3之間，絕緣分離溝4 a〜4 d被串 聯接續，應該可以比例於此絕緣分離溝的串聯數，而增加 電路區域2與3之間的耐電壓。 然而，此絕緣分離溝的串聯數與電路區域與3之間的 耐電壓之關係經本案發明人檢討之後，得到以下的結論。 經濟部智慧財產局員工消費合作社印製 前述第4圖的場合，在電路區域2與3之間，絕緣分 離溝4 a〜4 d被串聯接續，但因這些絕緣分離溝4 a〜 4 d與構成S〇I基板1的絕緣層1 b相接，所以其等價 電路如第5圖所示，絕緣分離溝4 a〜4 d所構成的電容 之一端與支撐層1 a之間，應有絕緣層1 b造成的電容被 附加。這樣的場合，例如在A — B間被施加4 0 0 V的電 壓的場合，A — B間的中間部之中間區域9的電位成爲 2 0 0 V，此外，支撐層1 a的中間部也成爲2 0 0 V。 亦即，於B端，產生2 0 0 ( = 4 0 0 - 2 0 0 )之電位 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9- 516166 A7 B7 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁) 差，此外於A端也產生200 ( = 400 — 200)之電 位差。亦即，成爲是對A端以及B端附近的絕緣分離溝（ 4 a、4 d )以及絕緣層1 b施加1 0 0 V以上的過電壓 ，降低絕緣分離溝（4 a、4 d )以及絕緣層1 b的耐電 壓。 具體模擬的結果如第6圖所示’例如在A — B間施加 4 0 〇 V的電壓的場合，對絕緣分離溝4 a〜4 d施加的 電壓，並不都是100V之電壓（b)。被施加至絕緣分 離溝4 a、4 d的電壓約1 3 0 V，另一方面被施加至絕 緣分離溝4 b、4 c的電壓約7 0 V ( a )。又，爲了使 計算更容易把絕緣分離溝4 a〜4 d以及S〇I基板的絕 緣層1 b的電容視爲相同而加以檢討。 如此，在最外側的絕緣分離溝4 a、4 d上被施加 1 0 0 V以上的電壓（過電壓），這些絕緣分離溝容易損 壞。 經濟部智慧財產局員工消費合作杜印製 此外，最外側的絕緣分離溝（4 a、4 d )損壞後， 絕緣分離層4 b、4 c成爲實際上最外側的絕緣分離層， 所以這些絕緣分離層也容易損壞。這個場合，有效的絕緣 分離溝的數目變少的緣故，過電壓變得更大。如此般最外 側的絕緣分離溝損壞後，較內側的絕緣分離溝有依序加速 損壞之虞。亦即，藉由增加絕緣分離溝的數目而謀求提高 耐電壓是有其極限的，如第7圖（b )所示，即使增加絕 緣分離溝的數目，耐電壓也不會依照絕緣分離溝的數目成 比例增加。 I紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） ' -10- 516166 Μ _Β7 ___ 五、發明説明（8 ) 然而，於前述之本實施型態，在絕緣分離溝4 a〜 4 d之間形成電阻1 1 a〜1 1 d的緣故’可以提高電路 區域2、3的耐電壓。亦即，如第7圖之圖（a )所示’ 比例於絕緣分離溝的串聯數，可以增加電路區域2與3之 間的耐電壓。 這是藉由電阻分擔電壓，所以可以均一化對絕緣分離 溝施加的電壓。 其次，說明針對電阻大小的檢討結果。第8圖顯示在 4條絕緣分離溝（4 a〜4 d )被串聯接續的場合（第2 圖），對電路區域2與3之間施加4 Ο Ο V、頻率1 k Η z之交流電壓的場合之對最外側的絕緣分離溝施加的 電壓的最大値（V )與電阻値（Ω )之關係。如第8圖所 示，電阻値大（例如1 X 1 0 9 Ω )的場合，由電容（4 a 〜4 d、1 b )導致的電壓分擔具支配地位，結果最大電 壓達到1 3 Ο V以上。相反的，電阻値小（例如1 X 1 〇 6 Ω)的場合，電阻（1 1 a〜1 1 d)造成的電壓分擔具 支配地位，可以將最大電壓抑制於1 〇 〇 V。 亦即，要使最大電壓成爲1 1 0 V以下，必須要使電 阻値爲4 X 1 0 6 Ω以下。 然而，電阻値太小的話會產生在電路區域2與3間之 洩漏電流變大的問題。第9圖顯示在4條絕緣分離溝（ 4 a〜4 d )被串聯接續的場合（第2圖），在電路區域 2與3間施加4 Ο Ο V的直流電壓時之電路區域與3之間 的洩漏電流（A )與電阻値（Ω )之關係圖。如第9圖所 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -11 - 516166 A7 B7 五、發明説明（9) 示’隨著電阻値變小，洩漏電流變大。 亦即，例如爲了使洩漏電流降低至1 X 1 0 — 4以下， 必須使電阻値增至4 X 1 0 6 Ω以上。 第2實施型態 第1 0圖係本發明之第2實施型態之半導體積體電路 裝置之重要部位剖面圖。本實施型態，係藉由配線電阻（ 第1至第4配線電阻、電阻元件）實現第2圖之被串聯接 續的絕緣分離溝4 a〜4 d內外間的電阻1 1 a〜1 1 d 〇 亦即，如第1 0圖所示，絕緣分離溝4 b、4 c上， 被形成由多晶矽所構成的配線電阻1 3 b、1 3 c ，此配 線電阻1 3 c與分離區域9 c之間，由鋁等所構成的第；L 層配線1 5來接續。此外，此配線電阻1 3 c與中間區域 9之間，也藉由第1層配線1 5來接續。此外，同樣地， 此配線電阻1 3 b與分離區域9 b之間，由鋁等所構成的 第1層配線1 5來接續。此外，此配線電阻1 3 b與中間 區域9之間，也藉由第1層配線1 5來接續。 又，符號1 2係場氧化膜，符號1 4係由氧化矽膜所 構成的層間絕緣膜。此場氧化膜1 2 ’使用於被形成在電 路區域內的元件的分離。在絕緣分離溝4 a〜4 d上，不 形成此場氧化膜1 2，而在分離區域9 b ’絕緣分離溝 4 b以及中間區域9上，直接形成配線電阻1 3 b亦可。 此外，在分離區域9 c、絕緣分離溝4 c以及中間區域9 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） (請先閱讀背面之注意事項再填寫本頁} -訂_ 經濟部智慧財產局員工消費合作社印製 -12- 516166 A7 B7 五、發明説明（10) 上，直接形成配線電阻1 3 c亦可。 (請先閱讀背面之注意事項再填寫本頁) 如此般根據本實施型態的話，藉由配線電阻實現被串 聯接續的絕緣分離溝內外間的電阻，所以可以形成高性能 的電阻。 第3實施型態 第1 1圖係顯示本發明之第3實施型態之半導體積體 電路裝置之重要部位平面圖。第1 2圖係第1 1圖之A — B剖面圖。 於第1 1圖及第1 2圖，藉由半導體區域1 c中的擴 散電阻1 7 a〜1 7 d (電阻元件）實現被串聯接續的絕 緣分離溝（4 a〜4 h )內外間的電阻。 經濟部智慧財產局員工消費合作社印製 如第1 1及第1 2圖所示，例如在絕緣分離溝4 f與 4 g間之分離區域9 f ，以及絕緣分離溝4 g與4 h間之 分離區域9 g之間’藉由鋁等所構成的第1層配線1 5來 接續。此外，在絕緣分離溝4 g與4 h間之分離區域9 g ，以及電路區域3之間，藉由鋁等所構成的第1層配線 1 5來接續。亦即，第1層配線1 5間’成爲透過分離區 域9 g (擴散電阻1 7 d )而接續。此擴散電阻1 7 d的 大小，可以藉由分離區域9 g (半導體區域1 c )之不純 物濃度、分離區域9 g的寬度及長度、第1層配線1 5與 分離區域9 g之接觸間之距離來控制。 又，其他擴散電阻1 7 a〜1 7 c也可以是與擴散電 阻1 7 d相同的構成。 本紙張尺度適用中國國家標準（cns ) A4規格（210X297公釐） 516166 A7 B7 __ 五、發明説明（11) (請先閲讀背面之注意事項再填寫本頁) 此外，符號1 2係場氧化膜’符號1 4係由氧化砂膜 等所構成的層間絕緣膜。此場氧化膜1 2使用於被形成在 電路區域內的元件的分離。在絕緣分離溝4 b、4 C上’ 不形成此場氧化膜1 2而在分離區域9 b ’絕緣分離溝 4 g以及中間區域9上，直接形成接續擴散電阻1 7 d的 配線1 5亦可。此外，在分離區域9 g、絕緣分離溝4 h 以及電路區域3上，直接形成接續擴散電阻1 7 d的配線 1 5亦可。 如此般根據本實施型態的話，藉由半導體區域1 c的 擴散電阻實現被串聯接續的絕緣分離溝內外間的電阻’所 以可以簡易的構成形成高耐電壓之半導體積體電路。 第4實施型態 第1 3圖係本發明之第4實施型態之半導體積體電路 裝置之重要部位立體圖。第1 4圖係第1 3圖之A — B剖 面圖。又，第1 4圖中的電阻1 1 a〜1 1 d被省略。 經濟部智慧財產局員工消費合作社印製 在本實施型態，使用接合線（bonding wire ) 2 3接續 第2圖所示的半導體積體電路裝置的中間區域9 ，與搭載 S〇I基板1的突出板（diepad) 2 1之間（第1 3、 1 4 圖）。 此突出板2 1 ，由銅等所構成，介由突出板上的接合 座部2 2 b接續突出板2 1與接合線2 3。此外，介由中 間區域9上的接合座部2 2 a接續中間區域9與接合線 2 3° 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14 - 516166 A7 B7___ 五、發明説明（12) 如此般於本實施型態，使用接合線2 3接續中間區域 9 (半導體區域1 c )與搭載SO I基板的突出板2 1之 (請先閲讀背面之注意事項再填寫本頁) 間，所以中間區域9與突出板2 1與接續的S〇I基板1 之支撐層1 a成爲相同電位。 亦即，電路區域2、分離區域9 b、中間區域9、分 離區域9 c以及電路區域3以外，連支撐層1 a也不會成 爲浮動狀態，可以防止在支撐層1 a蓄積突波等電荷。 第5實施型態 第15圖係顯示本發明之第5實施型態之半導體積體 電路裝置之重要部位平面圖。第1 6圖係第1 5圖之A — B剖面圖。第17圖係第15圖之C一D剖面圖。 於本實施型態，在第1圖所示的半導體積體電路裝置 的電路區域2與3之間，被形成電容元件C (第1 5圖） 〇 經濟部智慧財產局員工消費合作社印製 如第1 5〜1 7圖所示，此電容元件c，係由被形成 於層間絕緣膜1 4上的下部電極3 1、與被形成於此下部 電極3 1上的氧化矽膜所構成的電容絕緣膜1 6、與被形 成於電容絕緣膜1 6上的上部電極3 2所構成。 此外，此電容元件C之下部電極3 1與電路區域2， 係藉由配線3 1 a接續。此外，此電容元件C之上部電極 3 2與電路區域3，係藉由配線3 2 a接續。 此處，下部電極3 1與配線3 1 a，例如可以與第 1 0圖所示的第1層配線1 5等相同之層來形成。此外， I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " -15- 516166 A7 B7 五、發明説明（13) 上部電極3 2與配線3 2 a ，例如可以與介由層間絕緣膜 而被形成於第1層配線上的第2層配線相同之層來形成。 在此場合，可將層間絕緣膜作爲電容絕緣膜1 6。 介由此電容元件，被傳達至電路區域2上的元件之訊 號，被傳送至形成於電路區域3上的元件。此外，被傳達 至電路區域3的元件的訊號，被傳送至形成於電路區域2 上的元件。這樣的電容元件C中介著電容絕緣膜1 6的緣 故，保持上部電極3 2與下部電極3 1的絕緣狀態同時僅 傳送電氣訊號因而被稱爲隔離器。 又，在此場合，耐電壓，不僅與被串聯接續的絕緣分 離溝（4 a〜4 d )以及層間絕緣膜1 4有關，與此電容 元件C也有關。亦即，係由被串聯接續的絕緣分離溝（ 4 a〜4 d )以及層間絕緣膜1 4所構成的電容，以及電 容元件C的電容之中較低一方的電容來決定耐電壓。因此 ，設計電容元件C時，必須要考慮相關情形。 如此，於本實施型態，在電路區域2與3之間形成電 容元件C的緣故，可以保持上部電極3 2與下部電極3 1 的絕緣狀態同時僅傳送電氣訊號。進而，於本實施型態可 以使電容元件C容易形成於S〇I基板1上，可以使隔離 器、電路區域、3上所形成的電路元件單晶片化。亦即， 可以使這些元件小型化。此外，不需要另行準備隔離器， 可以謀求低成本化。 第6實施型態 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -16- 516166 A 7 _______B7 五、發明説明（14) 第1 8圖係顯示本發明之第6實施型態之半導體積體 電路裝置之重要部位平面圖。第1 9圖係第1 8圖之A — B剖面圖。 於第1 8圖，將顯示於第1 6圖的電容元件C，以半 導體區域3 3、與被形成於半導體區域1 c上的場氧化膜 1 2、與層間絕緣膜1 4和氧化矽膜1 6所構成的電容絕 緣膜、與被形成於氧化矽膜1 6上的上部電極3 4等來構 成（第19圖）。此處，所謂半導體區域3 3，係半導體 區域1 c而以絕緣分離溝1 8包圍的區域。又，以場氧化 膜1 2以及層間絕緣膜1 4構成電容絕緣膜，在層間絕緣 膜1 4上形成上部電極3 4以及配線3 4 a亦可。 此電容元件C之成爲下部電極的半導體區域3 3與電 .路區域2，係由配線3 3 a接續的。此外，此電容元件c 的上部電極3 4與電路區域3，係由配線3 4 a接續的。 此處，與成爲下部電極的半導體區域3 3接續的配線 3 3 a ，例如可以與第1 〇圖所示的第1層配線1 5等相 同之層來形成。此外，上部電極3 4與配線3 4 a ，例如 可以與介由層間絕緣膜被形成於第1層配線上的第2層配 線相同之層來形成。 介由此電容元件C，與第5實施型態的場合相同，被 傳達至電路區域2上的元件之訊號，被傳送至形成於電路 區域3上的元件。此外，被傳達至電路區域3上的元件的 訊號，被傳送至形成於電路區域2的元件。前述絕緣分離 溝1 8，扮演防止此電氣訊號往其他區域或元件洩漏的功 1紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -17- (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 516166 A7 _ B7 五、發明説明（15) 會b 。 第7實施型態 第2 0圖係顯示本發明之半導體積體電路裝置之使用 樣態之方塊圖。如第2 0圖所示，本發明之半導體積體電 路裝置7 6 ，接收被局側裝置7 1傳達的訊號，傳達至個 人電腦等機器。此訊號，由局側裝置7 1經由電路7 2， 經由突波吸收電路7 3以及平衡電路7 4，被傳送至半導 體積體電路裝置7 6。又，在平衡電路7 4與半導體積體 電路7 6之間被接續著有電容器7 5 a以及電源電路7 5 〇 例如，對前述電路7 2等，被施加雷擊突波或者誘導 .電壓等，電路電壓上升。 此處，所謂雷擊突波，係指由於落雷導致的電壓上升 ，誘導電壓係指電話線路及與此並列鋪設的電力電纜等之 電磁結合導致的電壓上升。 雷擊突波導致的電壓波形，係脈衝狀，由突波吸收電 路7 3等吸收。此外，誘導電壓的頻率係5 Ο Η z / 6 0 Η ζ之商用頻率，所以無法以前述突波吸收電路7 3吸收 ，有施加於半導體積體電路裝置7 6之虞。 亦即，對半導體積體電路裝置7 6，被要求具有耐得 住前述誘導電壓之耐電壓。 爲阻絕此誘導電壓，考慮耐電壓規格爲1 5 Ο Ο V的 場合。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) # 訂 經濟部智慧財產局員工消費合作社印製 -18- 516166 A7 B7 五、發明説明（16) (請先閱讀背面之注意事項再填寫本頁) 此場合考慮耐電壓的範圍（3 0 0V)程度’進而考 慮到交流電壓的尖峰値的變動，以交流3 Ο Ο Ο V爲耐電 壓的目標。 以前述之絕緣分離溝每一條的耐電壓爲1 〇 〇 V的話 ，爲了滿足3 Ο Ο Ο V的耐電壓，必須要3 0條程度的絕 緣分離溝。 第2 1圖係顯不本發明之弟7貫施型乾之半導體積體 電路裝置之重要部位平面圖。第2 2圖係第2 1圖之A — B剖面圖。本實施型態之半導體積體電路裝置，其電路區 域2與3，分別以1 7條絕緣分離溝4所包圍。亦即，電 路區域2與3之間，合計以3 4條之絕緣分離溝4分離。 又，在第2 1圖中，僅記載分別包圔電路區域2與3的6 條絕緣分離溝，省略剩下的絕緣分離溝。 經濟部智慧財產局員工消費合作社印製 此外，於本實施型態，分別設4個電容元件C，這些 電容元件C，由分別被形成於電路區域與3上之電容部 Ca、Cb所構成。此電容部Ca ，由半導體區域33A 、被形成於半導體區域3 3 A上的場氧化膜1 2、層間絕 緣膜1 4及氧化矽膜1 6所構成的電容絕緣膜、被形成於 氧化矽膜1 6上的上部電極3 4 A所構成。此外，電容部 Cb，由半導體區域3 3B、被形成於半導體區域3 3B 上的場氧化膜1 2、層間絕緣膜1 4及氧化矽膜1 6所構 成的電容絕緣膜、被形成於氧化矽膜1 6上的上部電極 3 4 B所構成。此處，半導體區域3 3 A、3 3 B，係半 導體區域c而以絕緣分離溝1 8 A、1 8 B分別包圍的區 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ -19- 516166 A7 B7 五、發明説明（17) 域。此外，上部電極3 4 A與3 4 B，以配線部3 5接續 〇 (請先閲讀背面之注意事項再填寫本頁) 此處，上部電極3 4 A、3 4 B與配線部3 5，例如 可以介由層間絕緣膜被形成於第1層配線上的第2層配線 相同之層所形成。 介由此電容元件C，與第5實施型態的場合相同，被 傳達致電路區域2上的元件之訊號’被傳送至形成於電路 區域3上的元件。此外，被傳達至電路區域3上的元件之 訊號，被傳送至形成於電路區域2上的元件。於本實施型 態，電容元件被形成4個，由電路區域2至電路區域3之 訊號傳送用的電容元件C有2個，由電路區域3至電路區 域2之訊號傳送用的電容元件C有2個。 以由電路區域2至電路區域3之訊號傳送用的電容元 件C與由電路區域3至電路區域2之訊號傳送用的電容元 件C構成1個通道，所以本實施型態的場合有2個通道。 此外，在電路區域2與3的周邊，被形成接合座2 2 (第2 1圖）。 經濟部智慧財產局員工消費合作社印製 如此，於本實施型態，使電路區域與3之間的絕緣分 離溝4數目達到3 0條以上所以可得高耐壓。此外’以電 路區域2及3上分別被形成的電容部C a與C b構成電容 元件C，以配線部3 5接續這些電容部’所以可增大電容 元件C的耐電壓。此外，於本實施型態’爲確保耐電壓而 使構成S Ο I基板的絕緣層也增厚至3 # m ° 然而，如前所述，即使增多絕緣分離溝4的數目’對 L本紙張尺^^!中國國家標準（CNS ) A4規格（210X297公釐) ~ 516166 A7 B7 五、發明説明（18) 絕緣分離溝施加的電壓也會產生不均一的緣故，無法確保 絕緣分離溝的數目乘以1 0 0 V之耐電壓（本實施型態的 場合爲34〇〇v)。 實際上，本實施型態的耐電壓爲2 0 0 0 V程度，滿 足1 5 Ο Ο V的耐電壓規格，但仍然未能達到目標的 3〇〇〇V之耐電壓。 第8實施型態 第2 3圖係顯示本發明之第8實施型態之半導體積體 電路裝置之重要部位平面圖。 本實施型態的半導體積體電路裝置，電路區域2與3 分別以1 7條絕緣分離溝4包圍。亦即，電路區域2與3 之間，合計以3 4條之絕緣分離溝4隔開。又，於第2 3 圖中，分別僅記載著以內側的3條絕緣分離溝來包圍電路 區域2與3，標示上省略其餘的絕緣分離溝。 此外，本實施型態的半導體積體電路裝置，介由第層 配線1 5 a以及配線電阻1 3 a接續電路區域2與分離區 域9 b之間。此外，此配線電阻1 3 a係沿著絕緣分離溝 4 a形成的。此處，圖中的黑圓點2 0顯示電路區域2、 3、分離區域9 b等以及中間區域9與第1層配線1 5 a 〜1 5 f或者與配線電阻1 3 a〜1 3 f之接續部。此外 ，分離區域9 b與分離區域9 c也同樣介由配線電阻 1 3 1^接_。進而’分離區域9 c與分離區域9也同樣介 由配線電阻1 3 c接續。 本紙張尺度適用中國國家標準（CNS ) A4規格（210>< 297公釐） (請先閲讀背面之注意事項再填寫本頁) # 訂 經濟部智慧財產局員工消費合作社印製 -21 - 516166 Α7 Β7 五、發明説明（19) (請先閱讀背面之注意事項再填寫本頁) 此外，本實施型態的半導體積體電路裝置，介由第1 層配線1 5 d以及配線電阻1 3 d接續電路區域3與分離 區域9 e之間。此外，此配線電阻，係沿著絕緣分離溝 4 d形成的。此外，分離區域9 e以及分離區域9 f同樣 由配線電阻1 3 e接續。進而，分離區域9 f與中間區域 9也同樣藉由配線電阻1 3 f接續。 又，關於其他構成，與第7實施型態的場合相同，所 以省略其說明。 如此般根據本實施型態，如第1實施型態所詳細說明 的，藉由配線電阻1 3 a〜1 3 f分擔電壓的緣故，可以 使被施加至絕緣分離溝4 a〜4 f的電壓均一化，可以使 耐電壓上升。此外，於本實施型態，分別以1 7條絕緣分 離溝4 a〜4 f等包圍電路區域2與3，使電路區域2與 3之間以3 0條以上（合計3 4條）之絕緣分離溝4隔開 的緣故，因此可得到3 Ο Ο Ο V的耐電壓。 第9實施型態 經濟部智慧財產局員工消費合作社印製 第2 4圖係顯示本發明之第9實施型態之半導體積體 電路裝置之重要部位平面圖。 本實施型態之半導體積體電路裝置，在電路區域2與 3間以寬幅的絕緣分離溝4包圍。又，第2 4圖中，係分 別以1條寬幅絕緣分離溝4包圍電路區域2與3，但以複 數條寬幅絕緣分離溝4包圍亦可。 此外，本實施型態之半導體積體電路裝置，藉由第i 本紙張尺度適用中國國家標準（CNS ) A4規格（21 OX 297公釐） -22- 516166 A7 B7 五、發明説明（20) 層配線1 5以及配線電阻1 3接續電路區域2與中間區域 9之間。此外，此配線電阻1 3，係沿著絕緣分離溝4形 成的。此處，圖中的黑圓點20顯示電路區域2、3、及 中間區域9與第1層配線1 5或者配線電阻1 3之接續部 〇 此外，同樣地，電路區域3與中間區域9之間介由配 線電阻1 3接續。此外，此配線電阻1 3係沿著絕緣分離 溝4形成的。 又，關於其他構成，與第7實施型態的場合相同，所 以省略其說明。 如此般根據本實施型態，電路區域與中間區域9之間 以及電路區域3與中間區域9之間介由配線電阻1 3接續 ，所以如第1實施型態所詳細說明的，藉由配線電阻1 3 分擔電壓的緣故，可以使被施加至絕緣分離溝的電壓均一 化，可以使耐電壓上升。此外，於本實施型態，以寬幅絕 緣分離溝4包圍電路區域2與3，所以可使耐電壓上升。 進而’以寬幅絕緣分離溝4包圍電路區域2與3的緣故， 中間區域9變小，結果有可能成爲浮動狀態的區域減少的 緣故，容易使施加至絕緣分離溝的電壓均一化。 第1 0實施型態 第2 5圖係顯示本發明之第1 〇實施型態之半導體積 體電路裝置之重要部位平面圖。 本實施型態的半導體積體電路裝置，在電路區域2與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -23- 516166 A7 B7 五、發明説明（21) (請先閱讀背面之注意事項再填寫本頁) 3之間分別以3條絕緣分離溝4 a〜4 c ，4 d〜4 f包 圍。又，包圍電路區域2與3的絕緣分離溝4也可以在3 條以上。此外，如前所述，在以1 7條絕緣分離溝包圍的 場合，可得3 Ο Ο Ο V以上的耐電壓。 此外，本實施型態的半導體積體電路裝置，藉由擴散 電阻（電阻元件）接續電路區域2與分離區域9 b之間。 亦即，中間區域9與分離區域9 c之間，分離區域9 c與 分離區域9 b之間，分離區域9 b與電路區域2之間分別 藉由第1層配線1 5 c、1 5 b、1 5 a接續著。此外， 中間區域9與分離區域9 f之間，分離區域9 f與分離區 域9 e之間，分離區域9 e與電路區域3之間分別藉由第 1層配線1 5 f 、1 5 e、1 5 d接續著。圖中的黑圓點 2 0顯示電路區域2、3、分離區域9 b等以及中間區域 9與第1層配線1 5 a〜1 5 f之接續部。 此外，相對於第1層配線1 5 c、1 5 a係位於 S〇I基板1 (約略矩形之電路區域2 )的左上角部，第 經濟部智慧財產局員工消費合作社印製 1層配線1 5 b係存在於左下角部。亦即，可以將對應於 約略矩形的電路區域2的幾乎一邊的長度之分離區域9 c 、9 d作爲擴散電阻利用。此外，同樣的，可以將對應於 電路區域3的幾乎一邊的長度之分離區域9 f 、9 e作爲 擴散電阻利用。又，至於其他構成與第7實施型態相同的 緣故，省略其說明。 如此般根據本實施型態，藉由擴散電阻接續電路區域 2與中間區域9之間以及電路區域3與中間區域9之間， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -24- 516166 A7 __ B7 五、發明説明（22) 所以如第1實施型態所詳細說明的，藉由擴散電阻分擔電 壓的緣故，可以使被施加至絕緣分離溝的電壓均一化，可 以使耐電壓上升。此外，可以藉容易的工程形成擴散電阻 〇 第1 1實施型態 第2 6圖係顯示本發明之第1 1實施型態之半導體積 體電路裝置之重要部位平面圖。 本實施型態的半導體積體電路裝置，與第1 〇實施型 態的場合相同，在電路區域2與3之間分別以3條絕緣分 離溝4包圍。但是這些絕緣分離溝，不形成於橫跨電路區 域2或3的外周全區域，而是如第2 6圖所示，被形成短 路區域（接續部）2 5 a〜2 5 f。又，包圍電路區域2 與3的絕緣分離溝也可以在3條以上。此外，如前所述， 在以1 7條絕緣分離溝包圍的場合，可得3 Ο Ο Ο V以上 的耐電壓。 亦即，本實施型態的半導體積體電路裝置，藉由擴散 電阻接續電路區域2與中間區域9之間。亦即，中間區域 9與分離區域9 c之間，分離區域9 c與分離區域9 b之 間，分離區域9 b與電路區域2之間分別藉由短路區域 2 5 c、2 5 b、2 5 a接續著。此外，中間區域9與分 離區域9 f之間，分離區域9 f與分離區域9 e之間，分 離區域9 e與電路區域3之間分別藉由短路區域2 5 ί 、 2 5 e、2 5 d接續著。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -25- 516166 A7 _B7_ 五、發明説明（23) 此外，短路區域2 5 c、2 5 a係位於約略矩形之電 路區域2的短邊中央（圖中下部）而短路區域2 5 b係存 在於前述短邊相對方向的邊的中央（圖中上部）。此外， 短路區域2 5 d c、2 5 f係位於約略矩形之電路區域3 的短邊中央（圖中下部）而短路區域2 5 e係存在於前述 短邊相對方向的邊的中央（圖中上部）。 亦即，可以將對應於約略矩形的電路區域2全周的幾 乎一半長度之分離區域9 c、9 d作爲擴散電阻利用。此 外，可以將對應於電路區域3全周的幾乎一半的長度之分 離區域9 f 、9 e作爲擴散電阻利用。又，至於其他構成 與第7實施型態相同的緣故，省略其說明。 如此般根據本實施型態，藉由擴散電阻接續電路區域 2與中間區域9之間以及電路區域3與中間區域9之間， 所以如第2實施型態所詳細說明的，藉由擴散電阻分擔電 壓的緣故，可以使被施加至絕緣分離溝的電壓均一化，可 以使耐電壓上升。此外，因爲不需要配線或接續部的形成 ，所以可藉容易的工程形成擴散電阻1 7。此外，可以謀 求元件的高集積化以及晶片面積的降低。 第1 2實施型態 第2 7圖係顯示本發明之第1 2實施型態之半導體積 體電路裝置之重要部位平面圖。 本實施型態之半導體積體電路裝置，其電路區域2、 3分別以螺旋狀的絕緣分離溝4包圍。於第2 7圖，電路 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ' " -26- (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 516166 A7 B7 五、發明説明（24) (請先閱讀背面之注意事項再填寫本頁) 區域2、3之大約2 · 5圏的絕緣分離溝被形成爲螺旋狀 。又，於電路區域2與3也可以2 . 5圏以上的絕緣分離 溝來包圍。此外，如前所述，在以相當於1 7圈的螺旋狀 絕緣分離溝包圍的場合，可得3 Ο Ο Ο V以上的耐電壓。 亦即，本實施型態的半導體積體電路裝置，藉由螺旋 狀的擴散電阻（9 b )接續電路區域2與中間區域9。 此外，藉由螺旋狀的擴散電阻（9 c )接續電路區域 3與中間區域9。 亦即，可以將約略矩形的電路區域2的全周之2倍弱 的分離區域9 c作爲擴散電阻利用。又，至於其他構成與 第7實施型態的場合相同，所以省略其說明。 --- 經濟部智慧財產局員工消費合作社印製 如此般根據本實施型態，藉由擴散電阻接續電路區域 2與中間區域9之間以及電路區域3與中間區域9之間， 所以如第2實施型態所詳細說明的，藉由擴散電阻分擔電 壓的緣故，可以使被施加至絕緣分離溝的電壓均一化，可 以使耐電壓上升。此外，因爲不需要配線或接續部的形成 ，所以可藉容易的工程形成擴散電阻。此外，可以謀求元 件的高集積化以及晶片面積的降低。進而因爲使擴散電阻 形成爲螺旋狀，可以容易增大擴散電阻。 第1 3實施型態 第2 8圖係顯示本發明之第1 3實施型態之半導體積 體電路裝置之重要部位平面圖。 本實施型態之半導體積體電路裝置，與第1 2實施型 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27- 516166 A7 B7 五、發明説明（25) (請先聞讀背面之注意事項再填寫本頁) 態的場合相同，其電路區域2、3之間以螺旋狀的絕緣分 離溝4包圍，進而，在中間區域9上形成接合座部2 2 b 。此接合座部2 2 b與第4實施型態的場合同樣’與被搭 載SO I基板1之突出板（die pad )接續。又，至於其他 構成與第7實施型態的場合相同，所以省略其說明。 如此般根據本實施型態，除了第1 2實施型態所說明 的效果以外，因爲中間區域9與突出板接續，所以與第4 實施型態的場合相同，電路區域2、分離區域9 b、中間 區域9、分離區域9 c以及電路區域3以外，連SO I基 板1中的支撐層1 a也不會成爲浮動狀態，可以防止在支 撐層la蓄積突波等電荷。 第1 4實施型態 經濟部智慧財產局員工消費合作社印製 將第1〜1 3實施型態，使用於例如被接續在通訊電 路與終端裝置之間的數據機電路的話，可以絕緣分離通訊 電路與終端裝置之間，同時可以傳送訊號。此數據機（調 變解調）電路係將通訊電路與終端裝置之間傳送的訊號予 以調變解調。此外，將第1〜1 3實施型態使用於醫療用 檢測機器的話，可以在絕緣分離機器中的傳感器部與訊號 處理部之間的同時，進行訊號的傳送。 第2 9圖係將第1〜1 3實施型態之半導體積體電路 裝置適用於數據機用類比前端（Analog Front End) L S I的場合之半導體積體電路裝置之重要部位平面圖。 在此場合，於被接續在電話電路的電路區域2，被形 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） -28- 516166 A7 _ B7 五、發明説明（26) (請先閱讀背面之注意事項再填寫本頁) 成具有濾波電路或擴大器電路的濾波擴大器電路4 1 a、 4 1 b、A / D (類比至數位）轉換電路4 2以及D / A (數位至類比）轉換電路4 3。 此外，在被接續於個人電腦等終端電路的電路區域3 ，被形成數位濾波電路或D S P (數位訊號處理器， digital signal prrocessor)電路 4 4 〇 此外，在電路區域2與3之間，被形成隔離器4 5 a 〜4 5 d。這些隔離器4 5 a〜4 5 d以電容元件與送訊 擴大器以及受訊擴大器構成。如此構成的隔離器製造容易 ，可以謀求低成本化。 又，電路區域2與3，以絕緣分離溝4 a〜4 d包圍 ，針對這些絕緣分離溝的構成可以適用第1〜1 3實施型 態。 如此般於本實施型態，在電路區域2與3上，形成A /D轉換器電路4 2、D/A轉換器電路4 3以及D S P (數位訊號處理器）電路4 4等訊號傳送所必要的電路， 所以可以謀求通訊裝置的小型化（單晶片化）。 經濟部智慧財產局員工消費合作社印製 又，於本實施型態，係將本發明適用於數據機用的 L S I ，但也可以適用於個人電腦等終端裝置內。在此場 合，可以絕緣分離邏輯演算電路等之終端裝置內的內部電 路與通訊電路之間同時傳送訊號。 第1 5實施型態
於第1 4實施型態，在S〇I基板1上，形成A / D 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 29- 516166 A7 ______B7____ 五、發明説明（27) 轉換器電路4 2、D / A轉換器電路4 3以及D S P (數 位訊號處理器）電路4 4等訊號傳送所必要的電路，但如 第3 0圖所示，僅形成隔離器4 5 a〜4 5 d亦可。 如此般於本實施型態，可以使複數之隔離器4 5 a〜 4 5 d形成於同一 S Ο I基板1上，所以與例如使用光電 二極體等之隔離器那般把隔離器以其他零件的方式形成的 場合相比，可以謀求高集積化或低成本化。此外，可以謀 求裝置的零件數目的削減以及裝置的小型化。 第1 6實施型態 其次說明第1〜1 3實施型態的半導體積體電路裝置 的製造方法。又，這些製造方法都很類似，所以僅針對第 1 0圖（第2實施型態）以及第2 4圖（第9實施型態） 所示之半導體積體電路裝置的製造方法加以說明，省略其 他半導體積體電路裝置的製造方法。 第3 1及3 2圖顯示第2實施型態所說明的第1 〇圖 之半導體積體電路裝置的製造方法之基板的重要部位剖面 圖。 如第3 1圖（a )所示，在支擦板1 a、絕緣層1 b 以及單晶矽等之半導體區域1 c所構成的S〇I基板1上 堆積氮化矽膜（未圖示），將此氮化矽膜圖案化。其後’ 以此氮化矽膜爲遮罩，藉由使半導體區域1 c熱氧化形成 場氧化膜1 2。 接著，如第3 1圖（b )所示，使被形成於場氧化膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -30 - 516166 A7 _B7_ 五、發明説明（28) 1 2上的光阻劑膜（未圖示）爲遮罩向異性鈾刻場氧化膜 1 2以及半導體區域1 c ，形成到達絕緣層1 b之分離溝 5 1° 接著，如第3 1圖（c)所示，在包含分離溝內5 1 的半導體區域1 c上堆積氧化矽膜4。此時，堆積出氧化 矽膜4充分充塡於分離溝內的程度之膜厚之氧化矽膜。其 後，藉由機械化學硏磨法 （C Μ P : Chemical
Mechanical Polishing )等硏磨或者蝕刻氧化矽膜4的表面 直到露出場氧化膜1 2的表面爲止。 以到此爲止的工程，在分離溝內埋入氧化矽膜，完成 絕緣分離溝4 b、4 c。 接著，如第3 2圖（a )所示，在S〇I基板1上堆 積多晶矽等半導體膜之後，藉由圖案化，在絕緣分離溝 4 b、4 c上形成配線電阻1 3 b、1 3 c。 接著，如第3 2圖（b )所示，在配線電阻1 3 b、 1 3 c、分離區域9 b、9 c以及中間區域上形成接觸孔 。接著，在S 0 I基板1上堆積鋁等導電性膜，藉由圖案 化形成接續配線電阻1 3 b、1 3 c與分離區域9 b、 9 c之第1層配線1 5以及接續配線電阻1 3 b、1 3 c 與中間區域9之第1層配線1 5。 其次，說明如第2 4圖（第9實施型態）所示之具有 寬幅絕緣分離溝之半導體積體電路裝置的製造。 第3 3以及3 4圖係顯示第9實施型態所說明的第 2 4圖之半導體積體電路裝置的製造方法之基板的重要部 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -31 - 516166 Α7 Β7 五、發明説明（29) 位剖面圖。第3 3以及3 4圖係對應於第2 4圖之A — B 以及C 一 D剖面圖。 如第3 3圖（a )所示，在支撐板1 a、絕緣層1 b 以及單晶矽等之半導體區域1 c所構成的S〇I基板1所 形成的光阻劑膜（未圖示），藉由向異性蝕刻半導體區域 1 c形成到達絕緣層1 b的寬幅分離溝6 1。 接著，如第3 3圖（b )所示，在包含寬幅分離溝 6 1內的半導體區域1 c上堆積氧化矽膜6 2。此時，以 使氧化矽膜6 2充分充塡於寬幅分離溝6 1內的方式堆積 氧化矽膜6 2。其後，僅在寬幅分離溝6 1上形成C Μ P 止擋膜6 3。此C Μ Ρ止擋膜6 3發揮防止寬幅分離溝 6 1內的氧化矽膜6 2被硏磨到比S〇I基板1表面更深 的效果。 接著，如第3 3圖（c )所示，藉由C Μ Ρ法硏磨氧 化矽膜6 2直到S Ο I基板1表面露出爲止後，除去 C Μ Ρ止擋膜6 3。 接著，如第3 4圖（a )所示，在S〇I基板1上堆 積多晶矽等半導體膜後，藉由圖案化在寬幅絕緣分離溝4 上形成配線電阻1 3。 接著，如第3 4圖（b )所示，藉由堆積氧化矽膜等 絕緣膜形成層間絕緣膜1 4。接著，在配線電阻1 3、電 路區域2、3以及中間區域9上形成接觸孔。其次，在 S〇I基板1上堆積鋁等導電性膜，藉由圖案化形成接續 配線電阻1 3與電路區域2、3之第1層配線1 5與接續 (請先閱讀背面之注意事項再填寫本頁) 訂 - 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準μ規格_ - % _ 516166 A7 __B7 五、發明説明（30) 配線電阻1 3與中間區域9之第1層配線1 5。 (請先閱讀背面之注意事項再填寫本頁) 以上，根據實施型態具體說明由本案發明人所完成的 發明，但本發明並不以前述實施型態爲限，在不逸脫其要 旨的範圍內當然可以進行種種的變更。 簡單說明藉由本發明所揭示的發明之中具有代表性者 所可得到的效果如下。 於本發明之半導體積體電路裝置，係以配線電阻或者 S〇I基板中的擴散電阻接續S 0 I基板主表面的第1電 路區域與以前述第1與第2絕緣分離溝所區隔的第1分離 區域，以配線電阻或者S 0 I基板中的擴散電阻接續前述 第1分離區域與前述第2與第4絕緣分離溝之間延伸的中 間區域，此外，以配線電阻或者S 0 I基板中的擴散電阻 .接續前述第2電路區域與以前述第3與第4絕緣分離溝所 區隔的第2分離區域，以配線電阻或者S〇I基板中的擴 散電阻接續第2分離區域與中間區域；所以因配線電阻或 擴散電阻分擔電壓，可以使被施加至絕緣分離溝的電壓均 一化，可以提高電路區域2、3的耐電壓。 經濟部智慧財產局員工消費合作社印製 此外，因爲以寬幅絕緣分離溝包圍前述第1及第2電 路區域，所以可以提高電路區域2、3的耐電壓。 此外介由電容元件C接續前述第1及第2電路區域的 緣故，可以保持第1電路區域與第2電路區域之絕緣狀態 同時僅傳送電氣訊號。 此外，於本發明之半導體積體電路裝置之製造方法’ 藉由使構成S 0 I基板的半導體區域蝕刻至絕緣層露出爲 本紙張尺度適财關家標準（CNS)A4規格（21QX297公釐） -33- 516166 A7 B7 五、發明説明（31) 止’形成包圍半導體區域上的第1以及第2電路區域的分 離溝’介由在此分離溝內埋入氧化矽膜形成絕緣分離溝， 在絕緣分離溝上形成配線電阻，進而透過此配線電阻，形 成接續第1電路區域以及第2電路區域之配線，所以可形 成高耐電壓的半導體積體電路裝置。 圖面之簡單說明 第1圖係顯示本發明之第1實施型態之半導體積體電 路裝置的基板之重要部位平面圖。 第2圖係顯示本發明之第1實施型態之半導體積體電 路裝置的基板之重要部位剖面圖。 第3圖係供顯示本發明的效果之基板的重要部位平面 圖。 第4圖係供顯示本發明的效果之基板的重要部位剖面 圖。 第5圖係供顯示本發明的效果之基板的重要部位剖面 圖。 第6圖係顯示被施加於絕緣分離溝之電壓之圖。 第7圖係供顯示本發明的效果之絕緣分離溝數與耐電 壓之關係。 第8圖係顯示本發明的電阻與被施加於絕緣分離溝之 最大電壓之關係。 第9圖係顯示本發明之電阻與洩漏電流之關係。 第1 0圖係顯示本發明之第2實施型態之半導體積體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -34- 516166 A7 B7 五、發明説明（⑽ 電路裝置的基板之重要部位剖面圖。 第1 1圖係顯示本發明之第3實施型態之半導體積體 電路裝置的基板之重要部位平面圖。 第1 2圖係顯示本發明之第3實施型態之半導體積體 電路裝置的基板之重要部位剖面圖。 第1 3圖係本發明之第4實施型態之半導體積體電路 裝置之立體圖。 第1 4圖係本發明之第4實施型態之半導體積體電路 裝置的基板之重要部位剖面圖。 第1 5圖係顯示本發明之第5實施型態之半導體積體 電路裝置的基板之重要部位平面圖。 第1 6圖係顯示本發明之第5實施型態之半導體積體 .電路裝置的基板之重要部位剖面圖。 第1 7圖係顯示本發明之第5實施型態之半導體積體 電路裝置的基板之重要部位剖面圖。 第1 8圖係顯示本發明之第6實施型態之半導體積體 電路裝置的基板之重要部位平面圖。 第1 9圖係顯示本發明之第6實施型態之半導體積體 電路裝置的基板之重要部位剖面圖。 第2 0圖係顯示本發明之半導體積體電路裝置之使用 樣態之方塊圖。 第2 1圖係顯示本發明之第7實施型態之半導體積體 電路裝置的基板之重要部位平面圖。 第2 2圖係顯示本發明之第7實施型態之半導體積體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -35 516166 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（d 的製造方法之基板的重要部位剖面圖。 符號說明 1 : S〇I基板 1 a :支撐層 1 b :絕緣層 1c:半導體區域 2 :電路區域 3 :電路區域 4，4 a〜4 h :絕緣分離槽 9 :中間區域 9b〜9d，9e〜9g :分離區域 1 1 a〜1 1 d :電阻 1 2 :場氧化膜 1 3，1 3 a〜1 3 f :配線電阻 14:層間絕緣膜 1 5，1 5 a〜1 5 f :第1層配線 1 6 :氧化矽膜 17，17a〜17d :擴散電阻 1 8，1 8 A，1 8 B :絕緣分離槽 2 0 :接續部 2 1 ··突出板（die pad) 22，22a，22b:接合座 2 3 :接合線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） (請先閲讀背面之注意事項再填寫本頁) 4 訂 -37- 516166 A7 B7 五、發明説明（35) 2 5 a〜2 5 f :短路區域 3 1 :下部電極 (請先閲讀背面之注意事項再填寫本頁) 3 1 a :配線 3 2 :上部電極 3, 2 A，3 2 B :上部電極 3 2 a :配線 33，33A，33B:半導體區域 3 3 a :配線 34，34A，34B:上部電極 3 4 a :配線 3 5 :配線部 4 1 a，4 1 b :濾波擴大電路 4 2 : A / D變換器電路 4 3 : D / A變換器電路 4 4 :數位濾波電路及D S P電路 4 5 a〜4 5 d :隔離器 5 1 :分離溝 經濟部智慧財產局員工消費合作社印製 6 1 :寬幅分離溝 6 2 :氧化矽膜 6 3 : C Μ P止擋膜 7 1 :局側裝置 7 2 :電路 7 3 :突波吸收電路 7 4 :平衡電路 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -38- 516166 A7 B7 五、發明説明（36) 7 5 :電源電路 7 5 a :電容器 76 :半導體積體電路裝置 C :電容元件 C a :電容部 C b :電容部 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -39-

Claims (1)

  1. 516166 A8 B8 C8 D8
    々、申請專利範圍 第901 1 9389號專利申請案 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國91年11月7日修正 1 _一種半導體積體電路裝置，係在支撐層、及被形 成於前述支撐層上之絕緣層、以及被形成於前述絕緣層上 之半導體區域所構成的S〇I基板的主表面上具有第1及 第2電路區域的半導體積體電路裝置，其特徵爲具有： (a )包圍前述第1電路區域，到達前述絕緣層爲止 的第1絕緣分離溝，與包圍前述第1絕緣分離溝，到達前 述絕緣層爲止的第2絕緣分離溝，及 (b )包圍前述第2電路區域，到達前述絕緣層爲止 的第3絕緣分離溝，與包圍前述第3絕緣分離溝，到達前 述絕緣層爲止的第4絕緣分離溝，及 (c )延伸存在於前述第2與第4絕緣分離溝之間的 中間區域，及 經濟部智慧財產局員工消費合作社印製 (d )接續前述第1電路區域與以前述第1與第2 ,絕 緣分離溝所區隔的第1分離區域之第1配線電阻，及接續 前述第1分離區域與中間區域之第2配線電阻，及 (e )接續前述第2電路區域與以前述第3與第4 ,絕 緣分離溝所區隔的第2分離區域之第3配線電阻，及接續 前述第2分離區域與中間區域之第4配線電阻。 2 ·如申請專利範圍第1項之半導體積體電路裝置， 其中 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 516166 A8 B8 C8 D8 申請專利範圍 前述第1〜第4配線電阻之電阻値係4 v 1 η 6 0 7 Ω。 (請先閲讀背面之注意事項再填寫本頁} 3 ·如申請專利範圍第1或2項之半導體積體電路裝 置，其中 包圍前述第1及第2電路區域的絕緣分離溝，分別』& 1 5條以上。 4 .如申請專利範圍第1項之半導體積體電路裝置， 其中 前述第1及第2配線電阻，係沿著前述第1絕緣分離 溝形成的，前述第3及第4配線電阻，係沿著前述第3絕 緣分離溝形成的。 5 .如申請專利範圍第1項之半導體積體電路裝置， 其中 前述第1及第2電路區域，係約略矩形之區域，前述 第1及第2配線電阻，係沿著前述約略矩形之長邊形成的 ，前述第3及第4配線電阻，係沿著前述約略矩形之長邊 形成的。 經濟部智慧財產局員工消費合作社印製 6 .如申請專利範圍第1項之半導體積體電路裝置， 其中 前述S〇I基板，被搭載於突出板上，前述中間區域 ，被導電接續於前述突出板。 7 ·如申請專利範圍第1項之半導體積體電路裝置’ 其中 前述第1及第2電路區域，透過電容元件相互接續。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -2- 516166 B8 C8 D8 六、申請專利範圍 8 .如申請專利範圍第7項之半導體積體電路裝置， 其中 (請先閎讀背面之注意事項再填寫本頁) 前述電容元件，係被形成於前述中間區域上。 9 .如申請專利範圍第7項之半導體積體電路裝置， 其中 前述電容元件，係由前述中間區域，與被形成於中間 區域上的絕緣膜，及被你成於前述絕緣膜上的上部電極所 構成。 1 〇 .如申請專利範圍第7項之半導體積體電路裝置 ，其中 前述電容元件，係由被形成於前述中間區域上的下部 電極，及被形成於前述下部電極上的絕緣膜，及被形成於 前述絕緣膜上的上部電極所構成。 1 1 .如申請專利範圍第7項之半導體積體電路裝置 ，其中 經濟部智慧財產局員工消費合作社印製 前述電容元件，構成進行由前述第1電路區域往第2 電路區域，或者由第2電路區域往第1電路區域之訊號傳 送的隔離器電路。 1 2 .如申請專利範圍第1項之半導體積體電路裝置 ，其中 前述第1及第2電路區域，透過由電容元件所構成的 隔離器電路而接續， 於前述第1電路區域，被形成擴大器電路、濾波器電 路、AD變換電路以及D/A變換電路， 本ϋ張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) "" 516166 A8 B8 C8 D8 六、申請專利範圍 於前述第2電路區域，被形成數位濾波電路以及 D S P電路。 (請先閲讀背面之注意事項再填寫本頁) 13 · —種半導體積體電路裝置，係在支撐層、及被 形成於前述支撐層上之絕緣層、以及被形成於前述絕緣層 上之半導體區域所構成的S〇I基板的主表面上具有第1 及第2電路區域的半導體積體電路裝置，其特徵爲具有： (a )包圍前述第1電路區域，到達前述絕緣層爲止 的第1寬幅絕緣分離溝，及 (b )包圍前述第2電路區域，到達前述絕緣層爲止 的第2寬幅絕緣分離溝，及 (c )延伸存在於前述第1與第2寬幅絕緣分離溝之 間的中間區域，及 (d )接續前述第1電路區域與中間區域之第1配線 電阻，及 (e )接續前述第2電路區域與中間區域之第2配線 電阻。 1 4 ·如申請專利範圍第1 3項之半導體積體電路裝 置，其中 經濟部智慧財產局員工消費合作社印製 前述第1及第2寬幅絕緣分離溝的寬度在〇 . 4 //m 以上。 1 5 ·如申請專利範圍第1 3項之半導體積體電路裝 置，其中 前述第1配線電阻係沿著前述第1寬幅絕緣分離溝而 形成的，前述第2配線電阻係沿著前述第2寬幅絕緣分離 本紙張尺度適用中國國家揉準（CNS ) A4規格（21〇X297公釐） -4 - 516166 A8 Β8 C8 D8 六、申請專利範圍 溝而形成的。 (請先閲讀背面之注意事項再填寫本頁) 16 · —種半導體積體電路裝置，係在支撐層、及被 形成於前述支撐層上之絕緣層、以及被形成於前述絕緣層 上之半導體區域所構成的S〇I基板的主表面上具有第1 及第2電路區域的半導體積體電路裝置，其特徵爲具有： (a )包圍前述第1電路區域，到達前述絕緣層爲止 的第1絕緣分離溝，與包圍前述第1絕緣分離溝，到達前 述絕緣層爲止的第2絕緣分離溝，及 (b )包圍前述第2電路區域，到達前述絕緣層爲止 的第3絕緣分離溝，與包圍前述第3絕緣分離溝，到達前 述絕緣層爲止的第4絕緣分離溝，及 (c )延伸存在於前述第2與第4絕緣分離溝之間的 中間區域，及 (d )接續前述第1電路區域與以前述第1與第2絕· 緣分離溝所區隔的第1分離區域之第1配線’及接續前述 第1分離區域與中間區域之第2配線’及 經濟部智慧財產局員工消費合作社印製 (e )接續前述第2電路區域與以則述弟3與弟4絕 緣分離溝所區隔的第2分離區域之第3配線’及接續前述 第2分離區域與中間區域之第4配線。 1 7 .如申請專利範圍第1 6項之半導體積體電路裝 置，其中 被接續於前述第1與第2配線之間’以前述第1電路 區域與以前述第1與第2絕緣分離溝區隔的第1分離區域 之擴散電阻，以及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） "I 516166 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 被接續於前述第3與第4配線之間’以前述第2電路 區域與以前述第3與第4絕緣分離溝區隔的第2分離區域 之擴散電阻之電阻値，係4χ 1 06〜4χ 1 07Ω。 1 8 .如申請專利範圍第1 6項之半導體積體電路裝 置，其中 前述第1以及第2電路區域係約略矩形， 前述第1配線，被形成於前述第1電路區域的約略矩 形的長邊之一端附近， 前述第2配線，被形成於前述第1電路區域的約略矩 形的長邊之另一端附近， 前述第3配線，被形成於前述第2電路區域的約略矩 形的長邊之一端附近， 前述第4配線，被形成於前述第2電路區域的約略矩 形的長邊之另一端附近。 1 9 .如申請專利範圍第1 6項之半導體積體電路裝 置，其中 經濟部智慧財產局員工消費合作社印製 前述S〇I基板，被搭載於突出板上，前述中間區域 ，被導電接續於前述突出板。 2 0 .如申請專利範圍第1 6項之半導體積體電路裝 置，其中 前述第1及第2電路區域，透過電容元件相互接續。 2 1 .如申請專利範圍第2 0項之半導體積體電路裝 置，其中 前述電容元件，係被形成於前述中間區域上。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） " 516166 A8 B8 C8 ___ D8 六、申請專利範圍 2 2 ·如申請專利範圍第2 0項之半導體積體電路裝 置，其中 (請先閲讀背面之注意事項再填寫本頁) 前述電容元件，係由前述中間區域，與被形成於中間 區域上的絕緣膜，及被形成於前述絕緣膜上的上部電極所 構成。 2 3 ·如申請專利範圍第2 0項之半導體積體電路裝 置，其中 前述電容元件，係由被形成於前述中間區域上的下部 電極，及被形成於前述下部電極上的絕緣膜，及被形成於 前述絕緣膜上的上部電極所構成。 2 4 ·如申請專利範圍第1 6項之半導體積體電路裝 置，其中 前述電容元件，構成進行由前述第1電路區域往第2 電路區域，或者由第2電路區域往第1電路區域之訊號傳· 送的隔離器電路。 2 5 ·如申請專利範圍第1 6項之半導體積體電路裝 置，其中 經濟部智慧財產局員工消費合作社印製 前述第1及第2電路區域，透過由電容元件所構成的 隔離器電路而接續， 於前述第1電路區域，被形成擴大器電路、濾波器電 路、A D變換電路以及D / A變換電路， 於前述第2電路區域，被形成數位濾波電路以及 D S P電路。 26 _ —種半導體積體電路裝置，係在支撐層、及被 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 516166 A8 Β8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 形成於前述支撐層上之絕緣層、以及被形成於前述絕緣層 上之半導體區域所構成的S〇I基板的主表面上具有第1 及第2電路區域的半導體積體電路裝置，其特徵爲具有： (a )包圍前述第1電路區域，到達前述絕緣層爲止 的第1絕緣分離溝，與包圍前述第1絕緣分離溝，到達前 述絕緣層爲止的第2絕緣分離溝，及 (b )包圍前述第2電路區域，到達前述絕緣層爲止 的第3絕緣分離溝，與包圍前述第3絕緣分離溝，到達前 述絕緣層爲止的第4絕緣分離溝，及 · (c )延伸存在於前述第2與第4絕緣分離溝之間的 中間區域，及 (d )接續前述第1電路區域與以前述第1與第2絕 緣分離溝所區隔的第1分離區域之第1接續部，及接續前 述第1分離區域與中間區域之第2接續部，及 (e )接續前述第2電路區域與以前述第3與第4絕 緣分離溝所區隔的第2分離區域之第3接續部，及接續前 述第2分離區域與中間區域之第4接續部。 經濟部智慧財產局員工消費合作社印製 2 7 .如申請專利範圍第2 6項之半導體積體電路裝 置，其中 前述第1及第2接續部，分別藉由未被形成前述第1 及第2絕緣分離溝的短路區域所構成’前述第3 .及第4接 續部，分別藉由未被形成前述第3及第4絕緣分離溝的短 路區域所構成。 28 · 一種半導體積體電路裝置，係在支撐層、及被 -8- 本紙張尺度逋用中國國家摞準（CNS ) A4規格（210X297公釐） 516166 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 形成於前述支撐層上之絕緣層、以及被形成於前述絕緣層 上之半導體區域所構成的S〇1基板的主表面上具有第1 及第2電路區域的半導體積體電路裝置，其特徵爲具有： (a )螺旋狀包圍前述第1電路區域’到達前述絕緣 層爲止的第1絕緣分離溝，及 (b )螺旋狀包圍前述第2電路區域，到達前述絕緣 層爲止的第2絕緣分離溝。 29.—種半導體積體電路裝置，係在支撐層、及被 形成於前述支撐層上之絕緣層、以及被形成於前述絕緣層 上之半導體區域所構成的S〇I基板的主表面上具有第1 及第2電路區域的半導體積體電路裝置，其特徵爲具有： (a )包圍前述第1電路區域，到達前述絕緣層爲止 的複數絕緣分離溝，及 (b )包圍前述第2電路區域，到達前述絕緣層爲止. 的複數絕緣分離溝，及 經濟部智慧財產局員工消費合作社印製 (c )延伸存在於包圍前述第1電路區域的複數絕緣 分離溝之中的最外側絕緣分離溝與包圍前述第2電路區域 的複數絕緣分離溝之中的最外側絕緣分離溝之間的中間區 域，及 (d )在前述第1電路區域與中間區域之間，與前述 複數絕緣分離溝並聯接續的電阻元件，及 (e )在前述第2電路區域與中間區域之間，與前述 複數絕緣分離溝並聯接續的電阻元件。 3 0 . —種半導體積體電路裝置之製造方法，其特徵 本紙張適用中國國家橾準（CNS ) ( 21GX 297公釐） ' -- -9- 516166 A8 B8 C8 D8 _____ 六、申請專利範圍 爲具有： (請先閲讀背面之注意事項再填寫本頁) (a )準備由支擦層、及被形成於前述支撐層上之絕 緣層、以及被形成於前述絕緣層上之半導體區域所構成的 S〇I基板之工程， (b )藉由使前述半導體區域蝕刻至前述絕緣層露出 爲止，形成包圍半導體區域上的第1電路區域之第1分離 溝以及包圍前述第1分離溝之第2分離溝，及包圍第2電 路區域之第3分離溝以及包圍前述第3分離溝之第4分離 溝之工程， — (c )在包含前述第1至第4分離溝的前述半導體區 域上堆積氧化矽膜的工程， (d )藉由除去前述第1至第4分離溝外部的氧化矽 膜，形成由被埋入前述第1至第4分離溝內的氧化矽膜所 構成的第1至第4絕緣分離溝之工程， (e )在前述半導體區域上堆積半導體層，藉由圖案 化，在第1至第4絕緣分離溝上形成第1至第4配線電阻 的工程， 經濟部智慧財產局員工消費合作社印製 (f )在前述第1至第4配線電阻上，形成層間絕緣 膜的工程，及 (g )在前述層間絕緣膜上堆積導電性膜，形成藉由 圖案化透過前述第1至第4配線電阻，接籲前述第1電路 區域或者第2電路區域與前述第2與第4絕緣分離溝之間 的中間區域之配線的工程。 3 1 . —種半導體積體電路裝置之製造方法，其特徵 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 516166 A8 B8 C8 D8 _ 六、申請專利範圍 爲具有： (請先閲讀背面之注意事項再填寫本頁) (a )準備由支撑層、及被形成於則述支擦層上之絕 緣層、以及被形成於前述絕緣層上之半導體區域所構成的 S〇I基板之工程， (b )藉由使前述半導體區域蝕刻至前述絕緣層露出 爲止，形成包圍半導體區域上的第1電路區域之第1分離 溝以及包圍前述第1分離溝之第2分離溝之工程’ (c )在包含前述第1及第2分離溝的則述半導體區 域上堆積氧化矽膜的工程， _ (d )在前述第1及第2分離溝上之氧化矽膜上形成 止擋膜之工程， (e )藉由除去前述第1及第2分離溝外部的氧化矽 膜，形成由被埋入前述第1及第2分離溝內的氧化矽膜所 構成的第1及第2絕緣分離溝之工程’ (f )在前述半導體區域上堆積半導體層’藉由圖案 化，在第1及第2絕緣分離溝上形成第1及第2配線電阻 的工程， 經濟部智慧財產局員工消費合作社印製 (g )在前述第1及第2配線電阻上’形成層間絕緣 膜的工程，及 (h )在前述層間絕緣膜上堆積導電性膜’形成藉由 圖案化透過前述第1及第2配線電阻’接續前述第1電路 區域或者第2電路區域與前述第1與第2絕緣分離溝之間 的中間區域之配線的工程。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 -
TW090119389A 2000-08-14 2001-08-08 Semiconductor integrated circuit device and the manufacturing method thereof TW516166B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000245737A JP4030257B2 (ja) 2000-08-14 2000-08-14 半導体集積回路装置

Publications (1)

Publication Number Publication Date
TW516166B true TW516166B (en) 2003-01-01

Family

ID=18736197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090119389A TW516166B (en) 2000-08-14 2001-08-08 Semiconductor integrated circuit device and the manufacturing method thereof

Country Status (4)

Country Link
US (1) US6445055B2 (zh)
EP (1) EP1180800A3 (zh)
JP (1) JP4030257B2 (zh)
TW (1) TW516166B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919244B1 (en) 2004-03-10 2005-07-19 Motorola, Inc. Method of making a semiconductor device, and semiconductor device made thereby
JP4984579B2 (ja) * 2006-03-10 2012-07-25 株式会社日立製作所 高耐圧半導体集積回路装置
DE102006024495A1 (de) * 2006-05-26 2007-11-29 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und deren Verwendung
EP2006900B1 (en) * 2007-05-25 2020-11-18 Semiconductor Components Industries, LLC Deep trench isolation for power semiconductors
US20090001360A1 (en) * 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
US20090250784A1 (en) * 2008-04-08 2009-10-08 Texas Instruments Incorporated Structure and method for elimination of process-related defects in poly/metal plate capacitors
JP5350681B2 (ja) * 2008-06-03 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5565309B2 (ja) * 2010-12-29 2014-08-06 三菱電機株式会社 半導体装置
US9209091B1 (en) 2011-08-05 2015-12-08 Maxim Integrated Products, Inc. Integrated monolithic galvanic isolator
EP2602817A1 (en) 2011-12-05 2013-06-12 Nxp B.V. Integrated circuit and IC manufacturing method
JP2013187488A (ja) * 2012-03-09 2013-09-19 Panasonic Corp 半導体リレー装置
CN102683262A (zh) * 2012-04-28 2012-09-19 东南大学 一种基于绝缘体上硅的高压隔离结构
US8994117B2 (en) 2012-12-18 2015-03-31 International Business Machines Corporation Moat construction to reduce noise coupling to a quiet supply
JP6115408B2 (ja) * 2013-08-29 2017-04-19 三菱電機株式会社 半導体装置
JP2015060991A (ja) * 2013-09-19 2015-03-30 パナソニックＩｐマネジメント株式会社 半導体装置及びそれを用いた半導体リレー
EP2930743B1 (en) * 2014-04-11 2016-09-21 Nxp B.V. Semiconductor isolation structure
DE102018112866B4 (de) * 2018-05-29 2020-07-02 Infineon Technologies Ag Halbleitervorrichtung mit elektrischem Widerstand
EP3627535B1 (en) 2018-08-08 2022-06-22 Shenzhen Weitongbo Technology Co., Ltd. Trench capacitor and method for manufacturing same
US20210057330A1 (en) * 2019-08-22 2021-02-25 Allegro Microsystems, Llc Single chip signal isolator
US11515246B2 (en) 2020-10-09 2022-11-29 Allegro Microsystems, Llc Dual circuit digital isolator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151573A (ja) * 1992-11-06 1994-05-31 Hitachi Ltd 半導体集積回路装置
WO1994023444A2 (en) * 1993-04-02 1994-10-13 Harris Corporation Bonded wafer processing with oxidative bonding
DE19500392A1 (de) * 1995-01-09 1996-07-18 Siemens Ag Integrierte Schaltungsstruktur und Verfahren zu deren Herstellung
JP4431208B2 (ja) 1998-02-27 2010-03-10 株式会社日立製作所 アイソレータ及びそれを用いるモデム装置
US6262459B1 (en) * 2000-01-18 2001-07-17 United Microelectronics Corp. High-voltage device and method for manufacturing high-voltage device
JP2002246551A (ja) * 2001-02-15 2002-08-30 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
EP1180800A2 (en) 2002-02-20
US6445055B2 (en) 2002-09-03
EP1180800A3 (en) 2007-05-23
JP2002057295A (ja) 2002-02-22
JP4030257B2 (ja) 2008-01-09
US20020017686A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
TW516166B (en) Semiconductor integrated circuit device and the manufacturing method thereof
TW396594B (en) High quality inductor device and its manufacturing method
JP5209301B2 (ja) 混合信号についての基板クロストークを低減する技術及びｒｆ回路設計
CN103456601B (zh) 用于中介片的电容器及其制造方法
TWI638392B (zh) 在積體電路中建構隔離電容器之方法及裝置
US11038012B2 (en) Capacitor device and manufacturing method therefor
KR19980044524A (ko) 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법
JP2009539239A (ja) 高ｑのウェハ裏面のキャパシタを有する半導体集積回路デバイス（集積回路デバイスおよび集積回路デバイスを形成する方法）
US5813664A (en) Back-end capacitor with high unit capacitance
KR100829067B1 (ko) 혼합 신호 집적회로용의 저누화 기판
CN103378094A (zh) 用于中介片的电容器及其制造方法
TW413943B (en) Self aligned contact pad in a semiconductor device and method for forming thereof
KR100815969B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
US6432770B2 (en) Semiconductor arrangement having capacitive structure and manufacture thereof
US20190391327A1 (en) Semiconductor module, manufacturing method thereof, and communication method using the same
TW380320B (en) Semiconductor device and method of manufacturing the same in which degradation due to plasma can be prevented
TW407299B (en) Semiconductor device and manufacture thereof
US9209091B1 (en) Integrated monolithic galvanic isolator
TW492063B (en) Semiconductor device
TW200910576A (en) Metal-insulator-metal capacitor and method for manufacturing the same
TW426998B (en) Layer-stacked integrated circuit structure
JPH10154795A (ja) 半導体チップにおけるインダクター及びその製造方法
US20040092072A1 (en) Arrangements having increased on-die capacitance
JP2005072233A (ja) 半導体装置
CN111900251B (zh) Mom电容器及半导体元件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees