TW514924B - Non-volatile semiconductor memory device - Google Patents

Description

514924 t .* ·ΐ^..-·‘ιΛ^: ，i -.，‘.，·…： -.-. U，1 i ---''^y：;：：：：i--

五、發明說明（1 ) L—____________— illi：上J 1 .發明領域 本發明是關於一種非揮發性半導體記憶裝置， 加快地決定一讀出電壓，藉此使得讀出已儲 (stored in format ion)的動作更爲快速。 2 .習知技術說明 在半導體記憶裝置中，爲了改善其表現，加速 寫入儲存資料所需的時間便成了極欲突破的課題 地，在非揮發性半導體記憶裝置，例如快閃記憶 也是如此。 在最近幾年，有一個趨勢是非揮發性半導體裝 縮小以增加儲存容量，其會有汲極干擾 d i s t u r b a n c e )的問題。 舉例來說，就快閃記憶體而言，因爲在一縮小 聞型金氧半場效電晶體（scaled-down floating type Metal-Oxide-Semiconductor Field Transistor; MOSFET)其係構成一記憶胞（memory 的汲極上要使用一高電壓是困難的，所以必須要 記憶胞（以下也稱爲OFF - c e 1 1 )的狀態是在以低電 電荷至浮動閘（Π 〇 a t 1 n g g a t e )，這個低電壓，例 伏特是作爲一偏壓而提供至記憶胞產生一電流， 由該浮動閘拉出的狀態下不會由一記憶胞（以下 ON-cel 1 )流出。因此，爲了要能高速讀出，則用 儲存資料（其係來自該記憶胞中）的電壓的微小差 其能夠 存資料 讀出或 ，無疑 體等等 置是被 (drain 的浮動 gate-Effect cell) 區別該 壓注入 如0 . 5 在電荷 也稱爲 於讀出 異必須 514924 I年月曰’：·> ι、-f....................:..... -五、發明說明（2) 一 被確實地偵測出來’而且用於決定一輸出狀態所需的時 間儘必須可能地縮短。 以下將描述電路配置以及一傳統非揮發性半導體記憶 裝置動作的例子。 第8圖顯示出在一傳統非揮發性半導體記憶裝置中的 讀出電路。第9圖是一曲線圖，其係用來說明一回授型 偏壓電路的工作。第1 0圖是爲傳統非揮發性半導體記憶 裝置所使用的讀出時序產生電路（reading timing generating circuit)的方塊圖。第 11圖是一個時序圖 ，其係顯示出在傳統非揮發性半導體記憶裝置中的讀出 動作。第12A及12B圖是圖表，其係說明出在傳統非揮 發性半導體記憶裝置中決定出讀出之輸出狀態。 如第8圖所示，在該傳統非揮發性半導體記憶裝置中 的該讀出電路主要地是由一記憶胞Mmn，其係由位元線 (b i t 1 i ne ) BLm與字元線（wo r d 1 i ne ) WLn從一記憶胞陣列 (memory cell array)(圖中未示出）選出，一位元線解碼 器BDEm其係用以選擇位元線BLm，一回授型偏壓電路1， 一負載電路2，一預充電電路3，一感測電路（感測放大 器）4以及一閂鎖電路（latch circuit)5。 同時，如第8圖所示，該回授型偏壓電路1具有一 N 通道電晶體1 1，12，1 3，與14，以及P通道電晶體1 5 與16。該N通道電晶體11的汲極是連接至該負載電路2, 而且在該N通道電晶體1 1與負載電路2之間的連接點在 514924 9ίΓ，ΓΤΓ 年月 五、發明說明（3)

-:¾.WE 下文中則稱爲“節點C” 。該N通道電晶體1 1的源極是 連接至該位元線解碼器BDEm，而且在二者之間的連接點 在下文中則稱爲“節點B” ，該N通道電晶體1 1的閘極 連接至該N通道電晶體1 4的汲極，而且在二者之間的連 接點在下文中則稱爲“節點A” 。該P通道電晶體15的 源極是連接至一電源VDD，其汲極是連接至節點A，以及 其閘極是連接至感測放大器激化信號 SAE( sense amplifier activating signal)的一線路。該 P 通道電 晶體16之源極是連接至電源VDD，其汲極是連接至該N 通道電晶體12之汲極，以及其閘極是連接至該感測放大 器激化信號SAE的一線路。該N通道電晶體1 2之閘極是 與其汲極相連接，以及其源極是連接至該節點A，該N 通道電晶體1 3之汲極是連接至該節點A，其源極是連接 至地端，以及其閘極是連接至該感測放大器激化信號SAE 的一線路。該N通道電晶體1 4的汲極是連接至該節點A ，其源極是連接至地端，而且其閘極是連接至該節點B。 該負載電路2具有一 P通道電晶體21以及一 N通道電 晶體22。該P通道電晶體21之源極是連接至該電源VDD ，其汲極連接至該N通道電晶體22之汲極，以及其閘極 是連接至該感測放大器激化信號SAE的一線路。該N通 道電晶體22之閘極是與其汲極相連接，而且其源極是連 接至該節點C。該預充電電路3具有一 P通道電晶體31 以及一 N通道電晶體32。該P通道電晶體31之源極是連 514924 條正 靈 五、發明說明（4) 接至電源VDD，其汲極是連接至該ν通道電晶體32之汲 極’以及其閘極是連接至該位元線預充電信號ATDP的一 線路。該N通道電晶體3 2之源極是連接至該節點B，以 及其閘極是連接至該節點A。 該感測電路4是由一比較電路所組成，其中該比較電 路是用來把一參考電壓VREF與在[其係來自一參考電路（ 圖中未示）]與在該節點C(其係連接至該回授型偏壓電壓 1之N通道電晶體1 1的汲極）上的一輸出電壓VA做比較 ，以產生一會顯示出比較結果的信號。該閂鎖電路5是 由一電路所組成，其中該電路是用來閂鎖該感測電路4 的一輸出信號，以相對應一感測放大器閂鎖信號LAT。 該回授型偏壓電路1具有一功能以能夠提供一預先決 定偏壓VB給記憶胞Mmn。該負載電路2之動作如同電源 vDD提供回授型偏壓電路1之電流的起源’其功能如同一 負載。當該位元線BLm是被選取時’則該預充電電路3是 用來提供一預充電電流至該位元線，BLm °該感測電路4藉 由把來自該回授型偏壓電路1的讀出輸出電壓VA與來自 該參考電路（圖中未示出）的該參考電壓做比較以判 斷出該記憶胞Mmn是在ON-cell的狀態中’或者是在OFF-ce 1 1的狀態中’該閂鎖電路5是用來問鎖一信號（其係顯 示出來自該感測電路4的判斷結果）而且也用來產生一輸 出資料。在該回授型偏壓電路1中’雖然並沒有施行讀 出（r e a d i n g )，但是由於該感測放大器激化信號S AE爲高 514924 f91, 3· 1 i t i :年月〆:：；:’1-；-- 五、發明說明（5) — 一~ 」 態的，而且該p通道電晶體1 5與1 6是關閉的’以及該N 通道電晶體1 3是打開的，所以在該節點A的電壓VF幾乎 爲0伏特，並且由於該N通道電晶體1 1是在一關閉狀態 中’所以該回授型偏緩電路的電壓爲0伏特。另一'方 面，雖然正在施行讀出，但是由於該感測放大器激化信 號SAE爲低態的’所以該P通道電晶體15與16是打開 的，而且該N通道電晶體1 3是關閉的，並且由於一電流 會由該電源V D D流經由該P通道電晶體1 5所組成的開關 ，以及一電流會由該電源VDD流經由該P通道電晶體1 6 所組成的開關且通過一由該N通道電晶體1 2所組成的定 電流源負載會流入該N通道電晶體1 4，所以在該節點A 上所產生的電壓VF會被提供至該N通道電晶體1 1的閘極 。雖然這會造成一電流流經該N通道電晶體1 1以及也會 造成在該節點B上產生該預先決定偏壓VB，但是由於用 於該預先決定偏壓Vb之一線路是連接至該N通道電晶體 14的閘極，所以流經該N通道電晶體的電流會依照該預 先決定偏壓VB而改變，因而在該節點A上要被提供至該 N通道電壓VF會改變。因爲上述的回授控制是被使用， 所以在該節點B上的預先決定偏壓VB會變得幾乎在一穩 態中固定不變。 第9圖是一曲線圖，其係說明出如第8圖中所示的在 該回授型偏壓電路1中的每一組成部份在工作期間中的 電流分佈。在第9圖中，“ I a”代表著電流，其係相對應 514924 m---—-，、Ά-~·»·，·*··-gy*—r“7l-· ur-.ϊ.»»》 I ^|| [' 此；.·?： 零年月s. Λ、、 _____，尤_ 五、發明說明（6) 於在該Ν通道電晶體丨4之汲極與源極之間的電壓VDS， 而且厂至“Ia2”代表著流經該N通道電晶體14的 電流特性’其中該N通道電晶體1 4會依不同的閘極電壓 (VC1至VC6)而改變。然而“ Ib”代表著各電流，其係相對 應於該P通道電晶體1 5之汲極與源極之間的電壓VDS， 以及“Ι/’代表著流經該電路（其係由該P通道電晶體16 與N通道電晶體12所組成）的電流特性。“ Ib+I。”代表 著流經該P通道電晶體1 5的電流，流經該P通道電晶體 1 6的電流以及流經該N通道電晶體1 2的電流總和。此時 ，在該節點B上的該預先決定偏壓VB是被決定以做爲在 P點（其中該電流I a與電流I b+ I。會達到平衡）上的該N通 道電晶體14的閘極電壓（Vc)。 在該負載電路2中，雖然有施行讀出，但是由於該感 測放大器激化信號SAE是往高態的，而且該P通道電晶 體2 1是打開的，所以一電流I,會從該電源VDD經中過該 N通道電晶體22(其係組成該定電流源負載）流至該回授 型偏壓電路1的N通道電晶體Π ° 該預充電電路3具有一功能以在讀出動作時，能藉由 提供一電流12而能夠加速在該節點B上的預先決定偏壓 VB上升，其中該ΐ流12於讀出循環的初期在位元線預充 電信號ATDP在往低態之後在該ρ通道電晶體3 1是打開 時，會經過該Ν通道電晶體32(其係以與該回授型偏壓電 路1之該Ν通道電晶體Π串聯）而流至該位元線。 五、發明說明（7) 與上述相似的預充電電路被揭露在，例如，日# _ _ 公開專利申請案號Hei 2 - 285 593。 該感測電路4是用來產生一具有一邏輯等級（1〇gicai level )的輸出信號，其中該邏輯等級的輸出信號是藉由 把在該節點C上的電壓VA與來自該參考電路（圖中未示出） 之參考電壓VREF做比較，以根據該電壓Va相對於參考電 壓VREF的等級而改變。 該閂鎖電路5其係藉由（把來自該感測電路4的一輸出 信號閂鎖以相對應於該感測放大器輸出閂鎖信號LaT )， 在記憶胞在ON - c e 1 1狀態時，會輸出資料π 1 "，而該問鎖 電路5記憶胞在OFF - c e 11狀態時，會輸出資料"〇 ·，。 接下來’以下將描述第8圖所示之傳統非揮發性半導 體記憶裝置中讀出電路的動作。 在該位元線BDEm中，當該位元線BLm是被選取時，則 該位元線選取信號al與a2爲高態，該位元線選取電晶 體Tml與Tm2是打開的，以及該記憶胞Mmn是連接至該位 元線BLm。再者，藉由選取該字元線WLn，該記憶胞Mmn不 論在開啓狀態或者關閉狀態都允許讀出。 在讀出循環的初期狀態中，當該感測放大器激化信號 SAE是往高態時，則在該節點b上的預先決定偏壓VB會 變成〇伏特’此時，由於在該回授型偏壓電路1中的該N 通道電晶體1 4是關閉的，而且該節點A的電壓VF是最大 514924 修正 贷 1·3· 11 年月 0 五、發明說明（8) 値’所以Ν通道電晶體丨丨是打開的，電流丨！會變成最大 〇 這會造成該位元線BLm的一額外的電容（其具有配線電 容’或者該記憶胞Mmn的汲極電容等等）被預先充電，其 導致在該節點B上的電壓VB逐漸增加。當該預先決定偏 壓VB增加時’則流過該n通道電晶體1 4的電流與在該節 點A上的電壓VF會減少，其導致該N通道電晶體1 1的電 流I!會減少。同時，當該回授型偏壓電路1的回授工作 在結束上收斂（converge)，而且在該節點B上的該預先 決定偏壓VB達到一預先決定的記憶胞汲極電壓（例如〇 . 5 伏特）時，則該記憶胞Mmn係在一電流能流過的狀態中， 並且，若該記憶胞Mmn爲ON - c e 1 1狀態時，則一記憶胞電 流會流過該N通道電晶體1 1，然而若該記憶胞Mmn是在 OFF - c e 1 1狀態時，則該記憶胞電流不會流動。因此，因 爲若記憶胞M m n是在0 F F - c e 1 1狀態中（在電壓關閉狀態中） 時，則在該節點C上的電壓A會增加，而且若記憶胞Mmn 是在ON-cell狀態中（在電壓開啓狀態中）時，則在節點C 上的’電壓A會減少，當在該開啓電壓與該關閉電壓之間 產生有一中間電壓以做爲來自該參考電路（圖中未示）的 參考電壓VREF時，則該感測電路4會把電壓VA與電壓 VREF相比較，以產生一輸出（其係顯示出〇FF-ce 1 1狀態與 ON-cel 1狀態之間的差別。 該閂鎖電路5是用來閂鎖該感測電路4之一輸出信號 -1 0 - 514924 ; …'·Τ ί __L__ 1_五、發明說明（9) 以相對應於該感測放大器輸出閂鎖信號LAT，並且當該記 憶胞是在OFF - c e 1 1狀態時，該閂鎖電路5會輸出資料0 ，而且當該記憶胞在ON - c e 1 1狀態時，則該閂鎖電路5 會輸出資料1。在第8圖中所示之一預充電電路3中，在 讀出循環初期的短暫時間中，當該感測放大器激化信號 SAE是主動的（活化active)時，則該位元線預充電信號 ATDP爲低態，而且該P通道電晶體3 1是打開的，其導致 該電流12由該電源VDD流向該位元線透過該N通道電晶 體3 2 (其係串聯N通道電晶體1 1 )以進行預充電，其造成 在該節點B上的預先決定偏壓VB加速上升，使在該節點 C上的電壓VA之的決定獲得改善。 第10圖顯示第8圖所示之該讀出電路之一讀出時序 產生電路示意圖。該讀出時序產生電路主要地是由一位 址改變偵測產生電路101與一脈衝產生電路102所組成 ，其中該位址改變偵測信號產生電路1 0 1具有一位址改 變偵測電路1 0 3以偵測出包含在一外部位址輸入信號A0 中的位址資料的改變點，而且以產生一位址改變偵測信 號0S。該脈衝產生電路102其係藉由各脈衝產生電路（埋 藏於其中）（圖中未示出）以及相對應於該位址改變偵測信 號0S會產生出該感測放大器激化信號SAE，（其係用以激 化該讀出電路），（該位元線預充電信號ATDP其係用以在 讀出循環的初期在該感測放大器激化信號SAE仍然維持 活化時會激化該預充電電路3)，以及該感測放大器輸出 -11- 年月 <匕一厂 ____ 茫，__ _____________ ~ 五、發明說明（1〇) 閂鎖信號LAT其係用來把來自該感測電路4 (其係在該閂 鎖電路5上）的輸出閂鎖。 接下來，將配合第11圖來描述出傳統非揮發性半導體 記憶裝置之讀出動作。在第8圖所示之在傳統非揮發性 半導體記憶裝置中，該讀出電路的每一組成部份的信號 係如第11圖所示。爲了要反應外部位址輸入信號A0至 A i，從該位址改變偵測信號產生電路1 〇 1 (參閱第1 〇圖） 中輸出有該位址改變偵測信號os，其造成產生出使來自 該脈衝產生電路102* (參閱第10圖）（在圖示中，符號 "* "表示反相信號）的該感測放大器激化信號S A E ’該位元 線預充電信號ATDP*以及該感測放大器輸出閂鎖信號LAT 。在第8圖中所示之讀出電路中，該感測放大器激化信 號SAE*與該位元線預充電信號ATDP*是被輸出以做爲 非反相的信號，而且一不活化狀態是改變成JT活化狀態 〇 在回授型偏壓電路1中，當該感測放大器激化信號 SAE*是被產生時，則該P通道電晶體15及16是打開的 ，而且該N通道電晶體1 3是關閉的，其造成把該電流1! 透過該負載電路2及N通道電晶體1 1供應至該位元線。 當於感測放大器激化信號是活化期間的初期中’該位元 線預充電信號ADTP*是被產生時’則該電流12會從該預 充電電路3流經該位元線。，因此’ 一電流I μ (= 11 + 12)會 流經該位元線而且完成該進行垣充電。當在該回授型i -12- 514924 Π r，：： 年月曰’7 j v V、 > 、-r.rv’， ..............- I I „-------- -τνΑ i ί t j ^ Lj _ "" "" 五、發明說明（11) -~— 壓電路1中的回授動作是完成的而且然後藉由該預充電 電路3來完成該預充電時，則在節點C上的電壓VA是以 該記憶胞的爲關閉態或者開啓態來決定爲位元關閉電壓 VA，或者位元開啓電位vA。 該閂鎖電路5是用來閂鎖該感測電路4之一輸出以相 對應於該感測放大器輸出閂鎖信號LAT。然而，雖然在第 8圖中所示之傳統非揮發性半導體記憶裝置具有該預充電 電路3以縮短預充電位元線所需的時間，但是由於在該 位元線被預充電之後，在資料被讀出之前需要許多時間 ，所以在非揮發性半導體記憶裝置中運作的加速會被干 擾。 第12A圖與第12B圖爲一放大圖，其係顯示出當在第8 圖所示非揮發性半導體記憶裝置之讀出電路中產生一讀 出輸出時，其電壓與電流的變化並且說明出該輸出狀態 的決定，其中第12A圖顯示出電壓的變化，而第12B圖 顯示出電流的變化。在第8圖中所示之傳統讀出電路中 ，因爲該位元線預充電信號 ATDP變成不活化的 (i n a c t i v e )的，所以在一特定時間周期過去之後，讀出 資料是被決定。由於在傳統讀出電路讀出資料的決定中 的此延遲，以下的二個觀點可以被思考。 (1 )在該預充電電路3中，當該位元線預充電信號ATDP 變成不活化的，而且該P通道電晶體3 1已被關閉時，則 該P通道電晶體3 1的輸出端（意即在汲極上）上的電壓會 -13- [W.3, it 五、發明說明（12 ) 上升至該電源電壓VDD。由於在該P通道電晶體3 1的輸 出端具有一額外的電容（其係具有配線電容），汲極電容 等等，所以在該位元線預充電信號ATDP變成不活化之後 ，該電流12會藉由在該電容充電期間中所發生的一電荷 而流動，以致使得其電位上升至電源電壓VDD。然而，由 於流經該位元線的電流IM是一定的，所以在胞電流I,(此 Γ-- .. . ...... .------------------靖 時爲記憶胞電流）流經該N通道電晶體1 1之前所需的時 間會減少，而且該位元開啓電位（即當該記憶胞在ON-cell狀態時，則該位元開啓是被使用爲一讀出電壓）是被 決定。在第12B圖中，"t ”代表電流12，在該位元線預充 電信號ATDP變成不活化之後，造滅資料讀JL篮度麗身以 該電流12爲基準的時間。 (2)當該回授型偏壓電路1的^輸出是關閉的時候，則p 位元線是被預充電直到在該節點B上的預先決定偏壓電 壓VB是被改變至其關閉的程度，並且，在此狀態中，在 _________________________________________ 該節點C上的電壓VA是被決定的。如同以上同樣的運作 在參考電路（圖中未示出）其能產生參考電壓VREF中亦被 實現。在該感測電路4中，吾人可在電壓VA與電壓VREF 之間做一比較，然而，此時由於在該節點C上的電壓VA 上升至一準位（意即差動工作點，a differential ope r a t i on po i n t )超過使該感測電路.4的比較運住啓…動 的準位（1 e v e 1 )，在該電壓VA達到在差動工作點上均値之 前，需要許多時間，因而導致在讀出速度中的減_慢。爲 -14- 514924 9ίΓ37 I ! 总 a * vr ' - ·· 五、 f …/ u j - 發明說明（13) 了 要 減 少在該節點c上之電壓vA的位元開啓電壓與位 元 關 閉 電 壓 之間的差異’用來使一*漏電流流動的一*負載 是 連 接 至 該 位元線，然而，若流經該回授型偏壓電路1 的 電 流 I i爲0時，則在該節點C上的電壓VA會上升至幾 乎 爲 電 源 電 壓VDD，這是因爲一在該節點c(其電壓係藉由 過 度 充 電 而 提高）上的該電壓vA要花很多的時間以降低至 該 差 動 工 作 點値，由於有一電流流經該N通道電晶體i i 以 及 由 於從 該節點C(其係具有該電壓νΑ中吸引出電荷之 緣 故 〇 反 之 ，在該參考電路中，由於在ON-ce 1 1狀態中 的 該 記 憶 胞 一直是連接的（connected)，所以在該電壓v REF 中 不 會 有 上升的情形發生。 發 明 槪 述 以 以 上 觀點來看，本發明之目的是要提供一非揮發 性 半 導 體 記 憶裝置，其能夠使決定讀出電壓所需的時間 縮 短 ， 以 及改善一資料讀取速度。 根 據 本 發明的一第一觀念，本發明是要提供一非揮 發 性半 導 體 記憶裝置其係包括有= —> 偏 壓 提供電路，号係藉由一電流從一負載電路（以 相 對 應 於 在 一記憶胞的一位址是被選取時所產生的一第 一 時 序 信 號 )中流至該記憶胞[其係根據該位址之選擇藉 由 一 位 元 線 選擇電路而被連接至該位元線而且其也藉由 使 一 電 流 流 動（以該記憶胞爲打開狀態或關閉狀態爲依據） 以 在 與 該 負載電路相連接的點上產生一讀出電壓]以提 供 -15-

五、發明說明（1〇 一預先決定偏壓電壓至該位元線； 一預充電電路，其係使一電流流至該位元線以當一第 二時序信號爲活化時能相對應於在一初期中所產生之該 第二時序信號； 藉此，當該第二時序信號爲活化時’則該預充電電路 是被操作以打斷在一後期中的電流。 藉由上述之配置，在完成（其係由從該預充電電路之額 外電容中釋放的電流所造成）同時所發生的延遲能夠被減 少，並且資料讀出的速度能夠改善。 如上所述，一較佳的模式係其中的該負載電路是由開 關電路所組成，其中該開關電路是打開的（turned on)以 相對應於串接至一定電流源電路的該第一時序信號。 同時，也有一較佳的模式係其中的該開關電路是由一 P 通道電晶體所組成，其源極是連接至電源’其閘極接受 該第一時序信號，以及其汲極是連接至該定電流源電路 ，而且其中該定電流源電路是由一 N通道電晶體所組成 ，其汲極是·連接至該P通道電晶體之汲極，其閘極連接 至該N通道電晶體之汲極，其源極是連接至該偏壓提供 電路。 同時，也有一較佳之模式係其中的該偏壓提供電路是 由一回授型偏壓電路和回授電路所組成，該回授型偏壓 電路具有電流控制電路，其係被操作以從電源中釋放出 一電流且經過該負載電路流至該位元線以相對應於一控 -16- .—___f _丨:Γ; 4j j_____ ....... *-—·»· - - —- —*··'— .一，一 -.. •〜—_^Τ_— _τ」-五、發明說明（15 ) 制信號，以及該回授電路是被操作以供應一信號。當以 在該偏壓線上所產生的一偏壓電壓爲依據而從電流提供 電路中流出一電流時，則上述信號的電壓會下降以做爲 該控制信號，流回至該電流控制電路。 同時，也有一較佳之模式係其中的該電流控制電路是 由一 Ν通道電晶體所組成，該Ν通道電晶體之源極是連 接至該負載電路，其閘極接受該控制信號，其汲極是連 接至該位元線，其中該回授電路是由一 Ν通道電晶體所 組成，其源極連接至地端，其閘極接受該偏壓，以及其 汲極是連接至該電流提供電路，而且其中該控制信號係 從在該Ν通道電晶體之汲極與該電流提供電路之間的連 接點中輸出。 同時，也有一較佳之模式係其中的該電流提供電路是 由一第一電流提供部份所組成，其中該第一電流提供部 份是打開的以相對應於該第一時序信號，而且一第二電 流提供部份（其係連接至該開關電路，且是打開的以相對 應於該第一時序信號），是與一定電流源電路串接，該第 一電流提供部份與第二電流提供部份。是並聯於該電源 與該回授電路之間。 同時，也有一較佳之模式係其中的該第一電流提供部 份是由一第一 Ρ通道電晶體所組成，其源極是連接至一 電源，其閘極接受該第一時序信號，以及其汲極是連接 至該回授電路，而且其中該第二電流提供部份是由一第 -17- 514924 91·3·11 條 年月曰V:二_____補无，_五、發明說明（16) 二P通道電晶體所組成，其源極是連接至一電源，其閘 極接受該第一時序信號，以及其汲極是連接至一 N通道 電晶體之汲極，該N通道電晶體之汲極連接至第二P道 道電晶體之汲極，其閘極是連接至該N通道電晶體之汲 極，以及其源極是連接至該回授電路。 同時，也有一較佳之模式係其中包含有接地電路’其 係以並聯方式而與該回授電路相連接，該接地電路是用 來把來自該回授電路的一控制信號輸出的一端接地而該 第一時序信號爲不活化。 同時，也有一較佳之模式係其中的該接地.電路是由一 N 通道電晶體所組成，其汲極是連接至該N通道電晶體（其 係構成該回授電路）之汲極，其閘極接受該第一時序信號 ，以及其源極接地。 同時，也有一較佳之模式係其中的該預充電電路是由 一第一開關電路，電流控制電路以及第二開關電路所組 成，其中該第一開關是打開的以相對應於該第二時序信 號，該電流控制電路是用來控制一電流以相對應於該控 制信號（其係連接於電源與該位元線之間），該第二開關 電路是關閉的以相對應於該第二時序信號（其係連接於該 電源與該位兀線之間）的反相信號（i n v e r t e d s i g n a 1 )。 同時，也有一較佳之模式係其中的第一開關電路是由 一 P通道電晶體所組成，其源極是連接至一電源，其閛 極接受該第二時序信號，以及其汲極是連接至電流控制 -1 8 - 514924 五、發明說明（17 ) 電路，而且其中該電流控制部份是由一第一 Ν通道電晶 體所組成’其汲極是連接至該ρ通道電晶體之汲極，其 聞極接受該控制信號，以及其源極是連接至該第二開關 電路，而且其中該第二開關電路是由一第二Ν通道電晶 體所組成，其汲極是連接至該第一 Ν通道電晶體之汲極 ，其閘極透過一反相器而接受該第二時序信號，以及其 源極是連接至該位元線。 並且’一較佳之模式係其中的該預充電電路是由一電 流控制部份與開關電路所組成，其中該電流控制部份係 使一電流從一電源流出以相對應於該控制信號（其係連接 於該電源和該位元線之間），該開關電路是關閉的以相對 應於該第二時序信號（其係連接於該電源和該位元線之間） 〇 並且，同時也有一較佳之模式其中的該電流控制部份 是由一 Ν通道電晶體所組成，其汲極是連接至一電源， 其閘極接受該控制信號，以及其源極是連接至該開關電 路，而且其中該開關電路是由一 Ρ通道電晶體所組成， 其源極是連接至該Ν通道電晶體之源極，其閘極接受該 第二時序信號，其汲極是連接至該位元線。 並且，同時也有一較佳之模式其中更包括有一均衡電 路（e q u a 1 i z i n g c i r c u i t )。當該第二時序信號爲活化時 ，則該均衡電路在一後期（1 a s t s t a g e )中會在一連接 點（其係在該負載電路和該電流控制電路之間）和該電流 -19- 五、發明說明（18) 控制電路的一輸入邊（1 n p u t s i d e )之間建立一短路 (short-circuit)0 藉由裝設該均衡電路，當該位元線預充電信是活化時 ，則在該負載電路和電流控制電路之間會建立起該短路 ，而且如果該在該負載的輸出端（outputting terminal) 上的該電壓是太高或太低時，則該電壓在該後期中會在 相對應於該ON-cell狀態的一電壓與相對應於該OFF-c e Π狀態的一電壓之間具有一中間値，當該位元線預充 電信號是活化時的話。藉此防止讀出電壓的決定被延遲 ，因而改善該資料讀出速度。 再者，一較佳之模式其中的該均衡電路是由一 N通道 電晶體所組成、其汲極是連接至該電流控制電路之該N 通道電晶體之汲極，其閘極接受一第三時序信號，其中 該第三時序信號係產生於第二時序信號爲活化時的後期 ，以及其源極連接至組成該電流控制電路的該N通道電 晶體之閘極。 圖式簡單說明 對於熟習本技藝之人士而言，從以下所作的詳細敘述 配合伴隨的圖式，本發明將能夠更淸楚地被瞭解，其上 述及其他目的及優點將會變得更明顯。其中： 第1圖顯示出根據本發明之第1實施例一非揮發性半 導體記憶裝置之讀出電路。 第2圖顯示出根據本發明之第2實施例一非揮發性半 -20- 514924 五、 發明說明（19) 導 體 記憶裝置之讀出電路。 第 3圖顯示出根據本發明之第3實施例 一非 揮 發 性 半 導 體 記憶裝置之讀出電路。 第 4圖的曲線圖顯示出第3實施例的非 揮發 性半 導 體 記 憶 裝置中的讀出電路中的電壓與電流之間 的關 係 〇 第 5圖顯示出第3實施例中非揮發性半 導體 記 憶 裝 置 之 讀 出時序產生電路之方塊圖。 第 6圖顯示出第3實施例中非揮發性半 導體 記 憶 裝 置 讀 出 動作之時序圖。 第 7A圖與第7B圖用以說明第3實施例 之非 揮 發 性半 導 體 記憶裝置中的讀出之輸出狀態的決定。 第 8圖顯示出傳統非揮發性半導體記憶 裝置 中 的 5貝 出 電 路 的結構。 第 9圖的曲線圖說明傳統非揮發性半導 體記 憶 裝 置 之 回 授 型偏壓電路的運作。 第 1 0圖顯示出傳統非揮發性半導體記憶 裝置 所使用 之 讀 出時序產生電路之電路方塊。 第 1 1圖顯示出傳統非揮發性半導體記憶 裝置 日貝 出 動 作 之 時 序圖。 第 12A圖及第12B圖說明傳統非揮發性 半導 體 記 憶 裝 置 讀 出之輸出狀態的決定。 較 佳 實施例之詳細說明 本 發明實施的最佳模式將以不同的實施/ 例伴 隨 圖 式 作 -21 -

514924

年月 -^ f ____ -f^oq--五、發明說明（2〇 ) 更爲詳細的敘述。 第1實施例 第1圖顯示出根據本發明之第1實施例的一非揮發性 半導體記憶裝置中之讀出電路。如第1圖所示，此實施 例之非揮發性半導體記憶裝置中之讀出電路主要是由一 記憶胞M m n —位元線解碼器B D E m，一回授型偏壓電路1， 一負載電路2，一預充電電路3A，一感測電路（感測放大 器S A ) 4以及一閂鎖電路5所組成。此實施例之回授型偏 壓電路1，負載電路2，感測電路4以及閂鎖電路5的 結構與第8圖所顯示的結構相同，此實施例與第8圖不 同的地方在於該預充電電路3A的結構與第8圖的預充電 電路3的結構不同。該預充電電路3A具有一 P通道電晶 體31，N通道電晶體32與33，以及一反相器34。該P 通道電晶體31之源極是連接至一電源VDD，其汲極是連 接至該N通道電晶體3 2之汲極，以及其閘極是連接至一 位元線預充電信號ATDP之一線路。該N通道電晶體32 之源極是連接至該N通道電晶體3 3之汲極，以及其閘極 是連接至一節點A。該N通道電晶體3 3之源極是連接至 一節點B，以及其閘極是連接至一反相器3 4之輸出端。 該反相器34之一輸入端是連接至該位元線預充電信號 ATDP之一線路。 在該預充電電路3A中，藉由使在一讀出循環（read-out cycle)的初期位元線預充電信號ATDP爲低態’該P -22- --：—— --- 五、發明說明（21 ) 通道電晶體3 1是打開的，並且藉由提供一電流丨2其係經 由N通道電晶體32(其係與該回授型偏壓電路1的N通道 電晶體Π串接）而流至一位元線，在讀出動作加速的同 時在該節點B上的預先決定偏壓Vb會上升。再者，當位 元線預充電信號ATDP往低態時，則該N通道電晶體3 3 是關閉的’其係強制地使流至該位元線的該電流〗2中斷 〇 接下來，將參考第1圖描述此實施例之非揮發性半導 體記憶裝置中之讀出電路的運作。 當該位元線BLm被選取時，則在該位元線解碼器BDEm 中，位元線選擇信號al與a2爲高態，位元線選擇電晶 體Tml與Tm2是打開的，以及該記憶胞Mmn依然是連接至該 位元線BLm。再者，當一位元線WLn被選取時，則該記憶 胞Mmn是在開啓狀態或關閉狀態都允許讀出的狀態。 在讀出循環的初期中，當一感測放大器激化信號SAE 往低態時，則在該節點B上的該預先決定偏壓VB變成0 伏特。在此狀態下，在該回授型偏壓電路1中，該N通 道電晶體1 4是關閉的，而且在該節點A上的電壓VF是最 大的，而該N通道電晶體1 1是開啓，而且一電流I !是最 大的。這使得該位元線BLm的一額外電容（其具有配線電 容，記憶胞Mmn的汲極電容或類同物）被預充電’其導致 在該節點B上的預先決定偏壓VB逐漸增加。此時’在一 預充電電路3A中，在讀出循環的初期中’當該位元線預 -23- 514924 WIT η

五、發明說明（22) 充電信號ATDP變成低態時，則該ρ通道電晶體31是打 開的，其係造成電流I 2經該Ν通道電晶體3 2 (其係與在 該回授型偏壓電路1中的該Ν通道電晶體串接）而流向該 位元線，其會使得在讀出動作中在該節點Β上的預先決 定偏壓VB加速上升。 當預先決定偏壓VB增加時，則一電流會流經該N通道 電晶體14，其係使得在該節點A的電壓VF減少，而且使 得該N通道電晶體1 1的電流I i降低。藉由此回授動作， 該N通道電晶體1 1是關閉的，而且用於預充電位元線的 電流Π會變成〇。當該回授型偏壓電路1的回授動作集 中在終點（converge on termination)，而且在該節點B 上的預先決定偏壓VB達到一預先決定記憶汲極電壓（例如 ，〇 . 5伏特）時，則該記憶胞Mmn會改變狀態以允許電流流 過，而且如果該記憶胞是在ON-cel 1狀態時，以一記憶 胞電流爲依據的電流I!會流經該N通道電晶體1 1而開始 流動，然而，若該記憶胞是在OFF-cell狀態中時，則該 記憶胞電流不會流動。 此時，當該位元線預充電信號ATDP往高態時，則該N 通道電晶體3 3被控制以便關閉，而且該預充電路徑是關 閉的，且因此，在該預充電電路3A中，藉由從該P通道 電晶體31等等之額外的電容，包括配線電容，或者其他 電容，釋放電位接近電源供應電壓VDD的電荷所產生的電 流12的流出便會停止，其導致電流I i的急遽增加。

-24- 514924 91，3· Η 修 年月曰丨夕ι——:顧充 五、發明說明（23 ) 由於在該節點C上的電壓VA在該記憶胞爲OFF - c e 1 1狀 態（在位元關閉電位）時是高態，而且在該記憶胞爲ON-c e 1 1狀態（在位元開啓電位）時爲低態，該參考電路（圖中 未示出）輸出一介於關閉電壓與開閉電壓中間的電壓以作 爲一參考電壓VREF，使得該感測電路4能夠把該電壓VA 與參考電壓VREF做一比較，而且能產生會顯示出OFF-cell狀態與ON-cell狀態的差別的一輸出。閂鎖電路5 用以把來自該感測電路4中之一輸出信號閂鎖，而且當 記憶胞在OFF-cell狀態時，則該閂鎖電路5會輸出資料 ，例如0，當記憶胞爲ON- ce 1 1狀態時，則該閂電路5會 輸出資料1。 因此，在此實施例之非揮發性半導體記憶裝置中的讀 出電路中，由於來自該預充電電路3A中的電流12在該位 元線預充電信號ATDP變成不活化時，會被避免流出，所 以來自該回授型偏壓電路1之記憶胞電流的輸出會被加 速，並且可以解決在該節點C上之電壓VA之決定的延遲（ 其係由從該預充電電路中的額外電容的電荷之放電所造 成），因而改善資料讀出速度。 第2實施例 第2圖顯示出根據本發明之第2實施例一非揮發性半 導體記憶裝置中之讀出電路。如第2圖所示，此實施例 之非揮發性半導體記憶裝置之讀出電路主要是由一記憶 胞Mmn，一位元線解碼器BDEm，一回授型偏壓電路1，一 ❿ -25 五、發明說明（24) 負載電路2，一預充電電路3B，一感測電路（感測放大器 )4以及一閂鎖電路5所組成。此實施例之該回授型偏壓 電路1，負載電路2，感測電路4以及閂鎖電路5的結構 與第1實施例的結構相同，此實施例與第1實施例大不 相同的地方是在於該預充電電路3 B的構造不同於第1實 施例的預充電電路3A的結構。該預充電電路3B具有一 N 通道電晶體35與一 P通道電晶體36。該N通道電晶體 35之汲極是連接至電源VDD，其源極是連接至該p通道電 晶體36之源極，其閘極是連接至一節點A。該P通道電 晶體36之汲極是連接至一節點B，其閘極是連接至一位 元線預充電信號ATDP之一線路。 在該預充電電路3B中，當該位元線預充電信號ATDP 在讀出循環的初期是往低態時，則該P通道電..晶體36是 打開的，而且一電流12從該電流VDD中經過該N通道電 晶體35和該P通道電晶體36(其係與該回授型偏壓電路 1之一 N通道電晶體1 1串聯）而流至一位元線，在該節點 B上的預先決定偏壓電壓會加速上升，同時也會使一讀出 動作加速。此外，當該位元線預充電信統ATDP往高態時 ，則該P通道電晶體3 6是關閉的，而且該預充電路徑是 關閉的，且因此，在該預充電電路3B中，從該P通道電 晶體36等等之額外的電容（其包括有配線電容，或其他 電容）中所流出的電流12 [其係由電荷（其具有與該電源供 應電壓VDD相近之電位）之放電所造成]會被停止。 -26- 五、發明說明（25) 接下來，將參考第2圖描述出非揮發性半導體記憶裝 置中之讀出電路的動作。此實施例與第1實施例在運作 上只在該預充電電路3B上有所差別，因此以下主要要描 述出該預充電電路3B的動作。在讀出循環的初期中，當 一電流I i流動時，則一位元線BLm的一額外電容（包含有 配線電容，記憶胞Mmn的汲極電容等等）是被預充電，而 且該節點B的預先決定偏壓VB會逐漸的增加。此時，在 該預充電電路3B中，當該位元線預充電信號ATDP在讀 出循環的初期是往低態時，則該P通道電晶磁36是打開 的，而且該電流12會從該電源VDD中流經該N通道電晶 體35和該P通道電晶體36(其係與該回授型偏壓電路1 的一 N通道電晶體1 1串接）而流至一位元線，在該節點B 上的預先決定電壓VB會加速上升，同時也會使讀出動作 加速。 當預先決定偏壓VB增加時，則在該節點A上的電壓VB 會降低，而且該N通道電晶體1 1的電流I i會減少，並且 藉由此回授動作，該N通道電晶體1 1是關閉的，而且用 來對該位元線預充電的電流I !會趨近於〇。當該回授型 偏壓電路 1的回授動作集中在終點（c ο n v e r g e s ο η termination)，而且在該節點b上的預先決定偏壓VB達 到一預先決定記憶汲極電壓（例如，〇 . 5伏特）時，則該記 憶胞Mmn會改變至允許電流流過的狀態，並且如果該記憶 胞是在ON-cen狀態中時，則根據該記憶胞電流的電流 -27- n 年月

'，* 、、 \ _ ^rT 一，嫌 1 — ΨΐΓΤυ 五、發明說明厂26 ) I i會開始流經該Ν通道電晶體1 1。 此時，當該位元線預充電信號ATDP往高態時，則該N 通道電晶體36是被控制以便關閉，而且該預充電路徑是 關閉的，因而，在該預充電電路3B中，從該N通道電晶 體35等等之額外電容（其包括有配線電容，或其它電容） 中所流出的電流12 [其係由電荷（其具有與該電源供應器 VDD相近之電位）之放電所造成]會被停止，其導致當記憶 胞在ON - c e 1 1狀態時，電流I i會急遽增加。 因此，在此實施例之非揮發性半導體記憶裝置中的讀 出電路中，由於來自該預充電電路3B中流出的電流12在 該位元線預充電信號ATDP變成不活化時會被避免流出’ 所以來自該回授型偏壓電路1之記憶胞電流會加速流出 ，並且可以改善由該預充電電路中額外電容的放電所引 起在一節點C上的電壓VA之決定的延遲，因而改善該資 料讀出速度。 第3實施例 第3圖顯示出根據本發明之第3實施例一非揮發性半 導體記憶裝置中之讀出電路的電路圖。第4圖的曲線圖 顯示出第3實施例中非揮發性半導體記憶裝置中之讀出 電路的電壓與電流之間的關係，第5圖顯示出第3實施 例中非揮發性半導體記憶裝置中之讀出時序產生電路之 方塊圖。第6圖顯示出第3實施例中非揮發性半導體記 憶裝置讀出動作之時序圖。第7A圖與第7B圖用以說明 -28- 514924 ^ Vi修正丨 五、發明說明（27) 第3實施例之非揮發性半導體記憶裝置讀出之輸出狀態 的決定。如第3圖所示，此實施例之非揮發性半導體記 憶裝置之讀出電路主要是由一記憶胞Mmn，一位元線解碼 器BDEm，一回授型偏壓電路1，一負載電路2，一預充電 電路3 A，一感測電路（感測放大器）4，一閂鎖電路5，以 及一均衡電路6所組成。 此實施例之回授型偏壓電路1，負載電路2，預充電電 路3A感測電路4以及閂鎖電路5的結構與第一實施例的 結構相同，此實施例與第一實施例大不同的地方是在於 多了該均衡電路6。此均衡電路6是由一 N通道電晶體 6 1所組成，該N通道電晶體6 1之汲極是連接至一節點C ，其源極是連接至一節點A，以及其閘極是連接至一均衡 信號EQL的一線路。當一位元線預充電信號ATDP變成不 活化時，則該均衡電路6會相對應均衡信號EQL而打開 ，因而使在該節點C上的電壓VA與在該節點A上的電壓 VF相等。 該均衡電路6的運作將參考第4圖作更詳細的描述。 第4圖顯示出在完成預充電之後，電壓與電流之間的 關係，橫座標爲在一節點B上的預先決定偏壓VB，縱座 標爲在該節點Α上的電壓VF以及一電流I j (其係流經該回 授型偏壓電路1之N通道電晶體1 1而流至一位元線）。 根據該回授型偏壓電路1的動作，當在該節點B上的預 先決定偏壓VB變成低態時，則在該節點的電壓Vp會變成 -29- 514924 五、發明說明（28 ) 高態’而且當在該節點B上的預先決定偏壓VB變成高態 時，則在該節點上的電壓VF會變成低態，其提供了反相 益的特性。反之’當該預先決定偏壓V B超過^一*預設値時 ，則在該節點C上的電壓VA (其電壓會上升以做爲在該節 點B上的預先決定偏壓VB)會變得很大而且在該節點C上 的電壓VA會變成一定値。當在該節點B上的電壓VB爲〇 伏特時，則該電流I i爲最大値，而且隨著該預先決定偏 壓VB上升，該該電流I i會下降，且當該預先決定電壓VB 在一預設値時，則該電流I i會變成0。相對應於該預先 決定偏壓VB(在此預先決定偏壓VB上，該電流L會變成 零）的該電壓VA(以“A”表示）會顯示出一位元關閉電壓 (〇FF-bit potential)，而且相對應於該預先決定偏壓 VB(在此預先決定偏壓VB上 '該電流I!會變成一記憶體 的一設定電流In)的該電壓VA(在以“B”表示）會顯示出 一位元開啓電壓（ON-bit potential)。當該電壓VF變成 與該電壓VA相等時所產生的該電壓VF和VA(在第4圖中 以“ C”表示）會顯示出當藉由操作該均衡電路6在該節 點A與C之間所建立起的一短路。 若該位元線因爲該預充電電路容量的問題而過度充電 (over-charged )時，則在該節點C上的電壓VA是在一太 高的狀態中（這個狀態即如第4圖所示的D!)，並且，此 時，在該節點C上的電壓是在一太低的狀態中（這個狀 態即如第4圖所示的Ei )。另一方面，該位元線是預充電 -30- 514924 ;_nu.»·,.., ；. 年月 ^ __— 冷眺_ 五、發明說明（29) 不足的，則在該節點c上的電壓vA是在太低的狀態中（這 個狀態即如第4圖所示的D2 )，並且，此時，在該節點C 上的電壓VA是在太高的狀態中（這個狀態即如第4圖所示 的E2)。當藉由操作該均衡電路6以在該節點A與節點B 之間建立起一短路時，則由於在該節點C上的電壓VA會 被迫改變以具有介於該位元關閉電壓與該位元開啓電壓 之間的電位，所以該電壓VA太高或太低的狀態便會消失 ，電壓VA會趨近於差動工作點B的値，其中在該差動工 作點B上，該位元關閉電壓與位元開啓電壓能夠被迅速 地被區別。 因此，在此實施例之非揮發性半導體記憶裝置中的讀 出電路中，即使該位元線會由於該預充電電路容量的不 恰當而被過度充電或者充電不足而且在該節點C上的電 壓VA是太高或太低，但是由於在該節點C上的電壓VA被 強迫改變以具有一介於位元關閉電壓與位元開啓電壓之 間的電位，所以電壓VA到達差動工作點的電壓値所需的 時間能被縮短，讀出的速度能夠被改善。 再者，此實施例之非揮發性半導體記憶裝置中的讀出 電路的運作與第1實施例除了均衡電路6之外都是相同 的，因此其他部份的敘述便不再贅述。 接下來，以下將參考第5圖來描述出非揮發性半導體 記憶裝置中之讀出時序產生電路的結構。該讀出時序產 生電路主要是由一位址改變偵測信號產生電路1 〇 1及一 -31 - --騰允- 五、發明說明（3〇) 脈衝產生電路102A所組成。 該位址改變偵測信號產生電路1 01包括有一位址改變 偵測電路103(其係用以偵測包含在外部位址輸入信號AO 中之位址資料的改變點，而且也用以產生一位址改變偵 測信號OS )。該脈衝產生電路1 02A是用以相對應該位址 改變偵測信號OS以及藉由其中嵌入的內部脈衝產生電路 (圖中未示出），產生感測放大器激化信號SAE用以激化 該讀出電路，位元線預充電信號ATDP用以在感測放大器 激化信號SAE依然爲高態時的初期激化預充電電路3，均 衡信號SQL用以在位元線預充電信號ATDP依然爲高態時 的後期操作均衡電路，以及感測放大器輸出閂鎖信號LAT 用以閂鎖在閂鎖電路5之感測電路4的輸出。 接下來，將參考第6圖來描述此實施例之非揮發性半 導體記憶裝置中的讀出動作。第6圖顯示出此實施例之 非揮發性半導體記憶裝置中的讀出電路之組成的每一信 號。爲了相對應於該外部位址輸入信號AO至A i，一位址 改變偵測信號OS是從該位址改變偵測信號產生電路1〇1 中被輸出，其使得該脈衝產生電路102A會產生一感測放 大器激化信號SAE*(在圖中，符號*表示一反相信號）’ 一 位元線預充電信號ATDP*，一均衡信號EQL以及一感測放 大器輸出閂鎖信號LAT。此外，在第3圖所示之讀出電路 中，當該感測放大器激化信號SAE*與該位元線預充電信 號TDP*不是反相的時候，則此二者是活化的。 •32- 514924

五、發明說明（31 該感測放大器激化信號SAE*使得在該回授型偏壓電路 1中的P通道電晶體1 5與1 6是打開的，而且使得該N通 道電晶體1 3是關閉的，而且結果，從該負載電路2中經 過該N通道電晶體1 1的該電流I j會流至該位元線。再者 ’在該感測放大器激化信號SAE*依然是活化的初期中時 ’該位元線預充電信號ATDP*之產生會引起該電流12從 該預充電電路3 A流至該位元線。因此，一電流IM ( = I i + 12) 會流過該位元線，因而使該位元線被預充電。 當該均衡信號EQL在該預充電動作的後期中被產生時 ’則在該節點C與A之間的短路會被建立，而且該電壓 VA會趨近於在該差動工作點上的一値。當在該回授型偏 壓電路1中完成該回授動作，而且該預充電電路3A完成 預充電時，則待輸入於該感測電路4中在該節點C上的 電壓VA是根據關閉或開啓的狀態被決定爲該位元關閉電 壓（即關閉電壓）或者位元開啓電壓（即開啓電壓）。該閂 鎖電路5是用以產生一從該感測電路4中的輸出以相對 應於該感測放大器輸出門鎖信號LAT。 第7A圖與第7B圖爲放大圖其係分別顯示出非揮發性 半導體記憶裝置中之讀出電路中的每一組成的電壓與電 流的變化，第7A圖顯示出電壓的變化，而第71圖顯示 出電流的變化。第7A圖與第7B圖中所顯示之電壓與電 流變化的例子是發生在該預充電電路3A的預充電容量不 足的時候。如第7A圖及第7B圖中所描述，由於來自該 -33 514924

五、發明說明（32) 預充電電路3 A的電流12是小的，所以即使該預充電完成 後，在該節點C上的電壓VA並沒有達到該差動工作點（在 該點上，流經該回授型偏壓電路1之N通道電晶體1 1的 電流會變成0 )。然而，藉由在位元線預充電信號ATDP爲 不活化時的後期中所產生的均衡信號EQL’該均衡電路6 是被操作，其使得會在該節點C與A之間造成一短路以 及在該節點C上的電壓VA被迫與該電壓VF相等，使得該 電壓VA能夠趨近於該差動工作點，結果，在該節點C的 上的電壓VA被決定爲該位元關閉電壓或位元開啓電壓。 誠如以上所述，在本發明的非揮發性半導體記憶裝置 中，因爲該電流（其係取決於供給至該預充電電路之額外 電容的電荷）在預充電位元線完成時因爲預充電電路與位 元線的分開而被中斷，所以由該預充電電流所引起的過 度充電便能夠避免，因此能夠在該預充電及讀出運作加 速完成的時候使該記憶胞電流及早傳送至該感測電路。 再者，在本發明的非揮發性半導體記憶裝置中，藉由 在電晶體之輸出端（即該節點C)與回授輸入端（即該節點 A )之間建立起短路以控制回授型偏壓電路在預充電位元 線之後期的偏壓’而且藉由迫使在該節點C上的電壓趨 近於差動工作點的値，因此在該輸出端上的電壓能夠很 快的被確定是位元關閉或者是位元打開電壓，因而能夠 使讀出的動作加速。 很明顯地本發明並不侷限於上述的實施例，基於上述 -34- 514924

五、發明說明（33) 實施例所作的修改或變化並未脫離本發明的精神與專利 範圈。例如，均衡電路6不僅可以與第1圖的預充電電 路3A —起使用，而且也可以與第二圖的預充電電路3B 一起使用。並且，它也可以單獨使用。再者，本發明並 不限制於快閃記憶體，對於罩幕式唯讀記憶體（ma s k ROM ) 或者電力可抹除式唯讀記憶體（EPROM )亦同樣地適用。 最後，此申請聲明日本專利申請號第Hei 1 1 - 1 1 885 3 申請於1 999年4月26日的優先權。 符號說明 1參.♦ • •回 授 型 偏 壓 電路 11.. ..N 通 道 電 晶 體 12 .. ..N 通 道 電 晶 體 13 .. ..N 通 道 電 晶 體 14 .. ..N 通 道 電 晶 體 15 · · ..P 通 道 電 晶 體 16.. ..N 通 道 電 晶 體 2… • •負 載 電 路 21 .. ..P 通 道 電 晶 體 22 .. ..N 通 道 電 晶 體 3… • •預 充 電 電 路 31 .. ..P 通 道 電 晶 體 32 .. ..N 通 道 電 晶 體 34 .. ..反相 器 -35- 514924 補无丨_ 五、發明說明（34) 35 ____N通道電晶體 36 ____P通道電晶體 4 .....感測電路 5 .....閂鎖電路 6 1 .... N通道電晶體 101 ____位址改變偵測信號產生電路 102 ____一脈衝產生電路 1 0 3 ....位址改變偵測電路 -36-

Claims (1)

1. 514924 年月g

   六、申請專利範圍 第8 9 1 0 7 5 6 2號「非揮發性半導體記憶裝置」專利案 (91年3月11日修正） 六申請專利範圍： 1 . 一種非揮發性半導體記憶體裝置，包括： 偏壓提供電路，其係藉由使一電流從一負載電路 中流出以提供一預先決定偏壓至一位元線以相對應 於當一記憶胞的一位址被選取時所產生的一第一時 序信號，而且流至該記憶胞，其中該記憶胞根據該 位址的選擇經由一位元線選擇電路與該位元線相連 接，以及根據該記憶胞之開啓狀態或關閉狀態釋放 電流，在連接該負載電路的一點產生一讀出電壓； 以及 一預充電電路，其係使一電流流至該位元線以相 對應於當一第二時序信號是活化時，在一初期中所 產生的該第二時序信號；以及 藉此，該預充電電路會把當該時序信號是活化時 ，在一後期中的一電流中斷。 2 .如申請專利範圍第1項所述之非揮發性半導體記憶 裝置，其中該負載電路是由一開關電路所組成，其 是被打開以相對應於以串聯方式與一定電流源電路 連接的該第一時序信號。 3 .如申請專利範圍第2項所述之非揮發性半導體記憶 裝置，其中該開關電路是由一 P通道電晶體所組成 514924 po* ! ! Έ 年月1 ~LU; W · >_- ·、'«Ί ^ΗΛ：, 六、申請專利範 圍 > 其 源 極 是 連 接至一電源，其閘極接受 該 第 一 時 序 信 m 5 以 及 其 汲極是連接至該定電流源 電 路 而 且 其 中 該 定 電 流 源電路是由一 N通道電晶 體 所 組 成 其 汲 極 是 連 接 至該P通道電晶體之汲極 其 閘 極 是 連 接 至 該 P 通道電晶體之汲極，以及其 源 極 是 連 接 至 該 偏 壓 提 供 電路。 4 ·如 甲 S.rfe m 專 利 範 圍第1項所述之非揮發性 半 導 體 記 憶 裝 置 其 中 該 偏壓提供電路是由一回授 型 偏 壓 電 路 所 組 成 該 回 授型偏壓電路具有一電流 控 制 電 路 ， 以 使 一 電 流 從 一電源中流出透過該負載 電 路 而 流 至 一 位 元 線 以 相 對應於一控制信號和一回 授 電 路 當 —* 電 流 提 供 電 路根據該偏壓線之偏壓而 流 出 之 一 電 流 ， 如 同 該 控 制信號，流回至該電流控 制 電 路 時 則由 該 回 授 電, 路所供應的一信號之電壓會 •下 降 0 5 .如 串 請 專 利 範 圍第4項所述之非揮發性 半 導 體 記 憶 裝 置 ， 其 中 該 電流控制電路是由一 N通 道 電 晶 體 所 組 成 ， 該 N 通道晶體之源極是連接至該 負 載 電 路 ， 其 閘 極 接 受 該 控制信號，以及其汲極是 連 接 至 該 位 元 線 ) 而 且 其 中該回授電路是由一 N通 道 電 晶 體 所 組 成 5 其 源 極 是連接至地端，其閘極接 受 該 偏 壓 以 及 其 汲 極 是 連接至該電流提供電路， 而 且 其 中 該 控 制 信 號 是 由在該N通道電晶體之汲 極 與 該 電 流 提 供 電 路 之 間 的連接點輸出。 -2- 六、申請專利範圍 6 .如申請專利範圍第4項所述之非揮發性半導體記憶 裝置，其中該電流提供電路是由一第一電流提供部 份和一第二電流提供部份所組成，該第一電流提供 部份是打開的以相對應於該第一時序信號，此外， 相對應於該第一時序信號而打開的該開關電路和一 定電流源電路是以串聯方式而與該第二電流提供部 份相連接，該第一電流提供部份與該第二電流提供 部份是並聯於該電源與該回授電路之間。 7 .如申請專利範圍第6項所述之非揮發性半導體記憶. 裝置，其中該第一電流提供部份是由一第一 P通道 電晶體所組成，其源極是連接至一電源，其閘極接 受該第一時序信號，以及其汲極是連接至該回授電 路，而且其中該第二電流提供部份是由一第二P通 道電晶體所組成，其源極是連接至一電源，其閘極 接受該第一時序信號，其汲極是連接至一 N通道電 晶體之汲極，而且該N通道電晶體之汲極是連接至 該第二P通道電晶體之汲極，其閘極是連接至該N 通道電晶體之汲極，以及其閘極是連接至該回授電 路。 8 .如申請專利範圍第4項所述之非揮發性半導體記憶 裝置，其中更包括有接地電路其係與該回授電路並 聯，用以連接一控制信號之一端，該控制信號於該 第一時序信號爲不活化時會由該回授電路輸出至地 六 中請專利範圍 端。 9 ·如申請專利範圍第8項所述之非揮發性半導體記憶 裝置，其中該接地電路是由一 N通道電晶體所組成 ’其汲極連接至組成該回授電路的該N通道電晶體 之汲極，其閘極接受該第一時序信號，以及其源極 接地。 1 0 .如申請專利範圍第4項所述之非揮發性半導體記憶 裝置，其中該預充電電路是由一第一開關電路，該 電流控制電路以及一第二開關電路所組成，其中該 第一開關電路是打開的以相對應於該第二時序信號 ，該電流控制電路是用來控制一電流以相對應於連 接至一電源與該位元線之間的該控制信號，以及該 第二開關電路，其係關閉以相對應連接至在該電源 與該位元線之間的該第二時序信號的反向信號。 i i .如申請專利範圍第1 0項所述之非揮發性半導體記憶 •裝置，其中該第一開關電路是由一 P通道電晶體所 組成，其源極是連接至一電源，其閘極接受該第二 時序信號，以及其汲極是連接至該電流控制電路， 而且其中該電流控制部份是由一第一 N通道電晶體 所組成，其汲極是連接到該P通道電晶體之汲極’ 其閘極接受該控制信號，以及其源極是連接至該第 二開關電路，而且其中該第二開關電路是由一第二N 通道電晶體所組成’其汲極是連接至該第一 N通道 514924

   電晶體之汲極，其閘極接受透過一反相器而提供的 該第二時序信號，以及其源極是連接至該位元線。 1 2 ·如申請專利範圍第4項所述之非揮發性半導體記憶 裝置，其中該預充電電路是由一電流控制部份和開 關電路所組成，該電流控制部份是使一電流從一電 源中流出以相對應於連接至一電源與該位元線之間 的該控制信號，此外，該開關電路是關閉的以相對 應於連接至該電源和該位元線之間的該第二時序信 號。 1 3 ·如申請專利範圍第1 2項所述之非揮發性半導體記憶 裝置，其中該電流控制部份是由一 N通道電晶體所 組成，其汲極是連接至一電源，其閘極接受該控制 信號，以及其源極是連接至該開關電路，而且其中 該開關電路是由一 P通道電晶體所組成，其源極是 連接至該N通道電晶體之源極，其閘極接受該第二 時序信號，其汲極是連接至該位元線。 1 4 ·如申請專利範圍第4項所述之非揮發性半導體記憶 裝置，其中更包括一均衡電路，其係用來在該第二 時序信號爲活化時的後期中在該負載電路與該電流 控制電路之間的一連接點與該電流控制電路之一輸 入端之間建立起一短路。 1 5 .如申請專利範圍第1 4項所述之非揮發性半導體記憶 裝置，其中該均衡電路是由一 N通道電晶體所組成 514924 91,3- 年月 ;修正補充 六、申請專利範圍 ，其汲極是連接至組成該電流控制電路的該N通道 電晶體之汲極，其閘極接收當該第二時序信號是活 化時，在一後期中所產生的一第三時序信號，以及 其源極是連接至形成該電流控制電路的該N通道電 晶體之閘極。