TW501267B

TW501267B - Circuit and method for trimming integrated circuits

Info

Publication number: TW501267B
Application number: TW090101583A
Authority: TW
Inventors: You-Yuh Shyr; Sorin Laurentiu Negru
Original assignee: O2Micro Int Ltd
Priority date: 2000-01-24
Filing date: 2001-01-20
Publication date: 2002-09-01
Also published as: CN1184679C; CN1349251A; US6472897B1; EP1126524A3; DE60118316T2; ATE322104T1; US7319346B2; DE60118316D1; US20090033373A1; EP1126524A2; US20080111576A1; US6720800B2; US7436222B2; US20030085741A1; EP1126524B1; US20040216019A1

Description

發明說明（本發明係有關於—種用法；特別i，本發明係有關於」周整積體電路的電路及方體電路的電路及方法，Α；Γ:〜種用於調整經過封裝之積路來達成此目的。本發明的、外的套件引線或邏輯線訊號積體電路之參考電壓；然殊只用性係在於調整一混合參考電壓時，本發明同樣可、:’當吾人希望得到精確的如，精確電壓控制的振還器Λ用於所有的積體電路：例 (DAC)、精確的發電器等。）萑度的數位類比轉換器發明背景：在類比式（混合訊號）積辦電路的製程中，基本的建槿模組通常不會依照吾人的期妙構 0 4王而精由製程進行精確的栌制。舉例而言，電容及電阻的值工了把有狹，而金氧半（Μ〇電晶體的增益設定值也可能不正確。&了生產出確實且可預期的結$，在製程中所牽涉的變數非常多。不僅如此，以過往的經驗而言’類比電路往往需要非常精確的電壓參考值、頻率參考值、以及精確比例化的元件。為了補償製程的變異性，許多電子電路在測試過程中會利用類比式調整來設定電路正常運作所需的電阻值。典型的調整方法係利用梯形電阻器（resistor ladder),其係由一連串的串聯電阻器所構成，且各個電阻器並聯於一熔線或抗熔線（anti-fuse)。熔線係一種元件，其基本上為短路，直到熔斷而造成斷路為止。抗熔線係一種元件，其基本上第3頁 f請先閲讀背面之注音？事項再填寫本頁) ·----··---訂--------- 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公麓） 501267 A7 B7 五、發明說明（為斷路，直到形成短路而熔斷為止。熔斷熔線的處理方式有許多種’每一種方式皆有其各自的缺點。雷射熔線可直接用於梯架中的各個電阻器元件，以使電流能夠或不能夠通過該電阻器。在測試當中，某些電阻器會被選擇而使分流器元件斷路’以增加_列路徑上的電阻。梯形電阻器應可在晶圓測試時’在一段範圍内進行調整，例如以1 〇歐姆為增f ’從1 〇歐姆调整至 2，560歐姆。類比式調整可以反覆地進行’亦即一連串的測試及調整程序，以測量連續調整的效果並測定所需的微調。對於反覆的調整而言，雷射調整系統通常係安裝在晶圓測試器上，以便交替地進行測試及調整。然而，若在每一測試器上皆安裝一雷射系統，其成本將會很高。雷射會經常因等待測試器而處於閒置狀態。此外’不論是測試系統或雷射發生故障時，兩者皆無法繼續運作。另一種處理方式係在梯形電阻器上使用齊納抗熔線。此種元件可在測試器上以廉價的方式力σ以t周敕使得反覆性的測試能夠在測試器上一次操作完成齊納抗 (請先閱讀背面之注意事項再填寫本頁) ----- 訂----1 經濟部智慧財產局員工消費熔線的運作需要大量的電壓。此施加於晶片上的+缸 J电壓將舍影響積體電路的其它部分，尤其是低電壓操作的部^ " 此，每一抗熔線皆需要其各自的測試墊及探針板針將會限制程式位元計數至比如壓膜區域之前一 ^ 10 ^ π ’且探針板的複雜條件將使成本過高。 k 0因如此至10

501267

五、發明說明（ (請先閱讀背面之注意事項再填寫本頁) 此，許多調整方法僅使用單次操作來評定一連率的串聯電阻态中何者應被納入，以達到吾人所想要的類比電路作用。以此方式，使用者將會根據測試的測量值而熔斷分流溶線7L件，以使電路能夠按照吾人所期望的方式來運作。溶斷溶線的過程通常會涉及使雷射調整工作離開剛試機組’以便切割多晶材料，並使分流器元件斷路。電路可回到測試機組，以驗證確實得到適當的調整。萬一後續的測試失敗，則該部分通常會予以丟棄，因為分流熔線元件很難修補。再者’上述處理過程係在晶圓階層來進行，亦即在積體電路被封裝以及需要探針板與長導線等之前，而此處理過程對於每個積體電路而言，皆非常費力且耗時。經濟部智慧財產局員工消費合作社印製在封裝過程中（例如壓膜、切割及陶瓷或塑膠封裝），積體電路將會承受機械與化學應力，而此等應力會再度改變在晶圓調整程序中已經調整過的元件，因而使得晶圓調整變成一種不引人注目的選擇。晶圓階層之調整程序的部分解決方案可參考授與Russel等人之美國專利第 5，079,516號（516專利）。此專利揭露一種用於LF155 BIFET®整體接面場效電晶體（JFET)輸出操作放大器之封裝後（即組裝後）調整電路及方法，其可操作用於修正在封裝積體電路之前進行晶圓調整程序中所產生的差異。在Λ 專利中所描述之JFET積體電路的類型含有平衡套件引線 (第2圖之38及39)，該等引線通常係連接於一外部電位計，用以調整封裝後的電壓偏移。然而，，5 1 6專利提出增第5頁本抵張尺度適用中國固家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 A7 ^1—-—_JL___ 五、發明說明（）如晶片上的調整電路，其係利用既有的平衡引線來產生内 F的凋整私序。’ 5 1 6專利亦在調整完成之後，將平衡引線 j離4路的其它部分，以使調整值不會因使用者意外地從平衡引線輸入而改變。然而，一旦經過調整之後，平衡引線即保持閒置的狀態，而且無法被設計供作積體電路使用。因此，平衡引線仍將浪費積體電路上的「可用空間」，將套件引線及晶片的可用空間最小化的考量下’此為一重要因素。此外’在5 1 6專利中所描述之較新的jFEt積體電路類型並沒有平衡引線；因此，無法使用，516專利所提出的調整程序，而反倒必須仰賴晶圓階層的調整程序。因此，’ 5 1 6專利若要以較新的積體電路封裝加以修改，則在該專利中所描述的調整電路需要額外的套件引線，且僅用於调整而已。除上述之外，傳統上使用熔線與/或齊納二極體的調整程序需要大量的輸入電流來熔斷熔線，否則會毁損二極體。吾人已知，在積體電路中使用高電流時，必須有額外的措施，以確保其它元件能夠在高電流的情況下，仍保持隔離的狀態。再者，此種高電流將增加積體電路上的電源需求，而此情況不符吾人之期望。因此，吾人需要一種位於晶片上之封裝後調整電路，其利用積體電路之套件引線而不需額外的外部套件引線，並可在调整之後釋出僅供積體電路使用的套件引線。吾人亦需要一種調整電路，其係與積體電路的其它部分隔離，以避免該積體電路的功能受到影響，而且不需要將額 ____ 第6頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）"----—- (請先閱讀背面之注意事項再填寫本頁)

川 1267 A7 B7 五經濟部智慧財產局員工消費合作社印製 N發明說明（外的元件加入該積體電路中來進行調整程序。吾人亦需要 —種動態設計的調整電路及方法’其不會受到與積體電路合併之元件的晶片對晶片之容限變化的影響。發明目的及概述：_ 因此，本發明之一目的係提供一種封裝後積體電路之調整電路及方法，其係利用溶線來設定調整電壓。本發明之另一目的係提供一種封裝後積體電路之調整電路及方法，其不需要額外的引線來完成調整程序。本發明係藉由提供一種用於積體電路之可程式化封裝後且位於晶片上之參考電壓調整電路來達成此等及其它目的。此種可程式化調整電路包含一暫存器，其被控制用以產生一連串的測試位元訊號及一連串的設定位元訊號。複數個可程式化調整單元電路可選擇性地連接於暫存森’而且各個單元可從暫存器接收測試位元訊號及設定位元訊號。調整單元適於產生輸出訊號，該等輸出訊號分別等同於提供給各個調整單元的測試位元訊號或設定位元訊號。數位類比轉換器電路係耦合於輸出訊號，並產生正比於該輸出訊號的調整電流訊號。調整電流係流入置於調整電流產生器與參考電壓r模組之間的電阻器。至此，具有符號（正負號）及大小的調整電壓訊號即可用於調整初始固定的電壓參考值。該調整電壓訊號會加入由積體電路所產生之參考電壓的初始值。在較佳實施例中’調整單元電路包含一具有第一輸入 -- -第7頁奉紙m尺度週用甲國國家標準（CNS)A4規格（210 X 297公爱） ------------i — * · (請先閱讀背面之注意事項再填寫本頁) tr--------- 501267 A7 經濟部智慧財產局員工消費合作社印製五、發明說明（端及第二輸入端的或問（〇R gate)，該第二輸入端可選擇性地耦合於該測試位元訊號。調整電路亦包含一設定電路部件，該設定電路部件包含第-切換器及第二切換器，該第 -切換ll(SWiuh)具有_可選擇性搞合於設定位元訊號的控制節點以及-傳導節點’該第二切換器具有一連接於該第-切換器之傳導節點的控制節點，―連接於該積體電路所提供之共同電壓線路的主動節點，以及一連接於該或閘之第一輸入端的傳導節點。一標稱電流源係並聯於該第二切換器’JL連接於該或閘《第i入端以及該電壓線路。熔線係連接於積體電路所提供的接地電位線路與該或閉的第一輸入端之間。設定位元訊號可控制第一及第二切換器的傳導狀態，並控制或閘之第—輸入端的輸入值。在操作當中，較佳的調整電路係以下列方式來運作· 若設定位元為兩位準，則第一及第二切換器兩者會形成傳導’同時會建立電壓線路與地線之間的傳導路徑而通^ ^ 線，使得該熔線斷開，因而造成該電壓線路永久性地耦八於該或閘的第一輸入端；若設定位元為低位準，則第_ 第二切換器兩者不會形成傳導且熔線不會變動，同時會建立電壓線路與地線之間的傳導路徑而通過熔線，從而略尤電流源產生一低位準而輸入該或閘的第一輸入端。在方法上’本發明係提供一種用於調整積體電路士考電壓的方法，該方法包含下列步驟：測量由該積體電路所產生之參考電壓訊號的初始值；比對該初始值與一高精確度參考訊號；產生一控制訊號，該控制訊號指出該知如第8頁本紙張尺度適用+國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} -----r----------- ib Ί? Γ\ 501267 A7 B7 五、發明說明（）值與該高精確度參考訊號之差值的符號；控制複數個調整單元電路，用以產生一位元序列，該位元序列指出一調整電流之符號及大小；產生一調整電流，該調整電流具有一符號及一正比於該位元序列的值；將該調整電流引入一置於調整電流產生器與電壓參考模組之間的電阻器而產生一調整電壓；將該調整電壓加入該初始值訊號，並判定被加入的訊號是否約等同於該高精確度參考訊號；以及當被加入的訊號等同於該高精確度參考訊號時，永久性地設定由該等調整單元所產生的位元值。在永久性地設定該位元值的步驟之後，較佳的方法亦包含使該調整單元與該積體電路電性隔離的步驟。凡熟習此項技術者將得以了解，雖然以下的詳細說明係針對較佳實施例及其使用方法，但本發明並不限定於此等較佳實施例及其使用方法。反倒是，本發明的範圍廣泛，並且僅受限於附帶申請專利範圍所提出者。圖式簡單說明：本發明的其它特徵及優點將藉由以下的詳細説明並參照圖式而更加顯明，其中相同的圖號係代表相同的元件，且其中：第1圖為一詳細電路圖，其例示本發明之參考電壓調整電路；第2圖為一詳細電路圖，其描繪第1圖所示之電路的測試程序；第9頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) i —— l·---訂---------線j 經濟部智慧財產局員工消費合作社印製

501267 A7 __B7 五、發明說明（第3圖為一詳細電路圖，其描繪熔線熔斷的程序，』以設定第1圖之電路的參考電壓；第4圖為一詳細電路圖，其描繪熔線熔斷的裎序，離第1圖之電路的調整作用；及第5A圖、第5B圖及第5C圖為本發明較佳之參考電壓調整程序的流程圖。 Γ 清先閱讀背面之注意事項再填寫本頁) ----- 訂-------！線* 經濟部智慧財產局員工消費合作社印製圖號對照說明： 10 積體電路 12 暫存器 14A- • E 測試或調整單元 16 控制單元 18 數位類比轉換器 20 參考電壓VREF 22 系統管理匯流排時脈（SMBCLK)或輸入/輸出線 24 系統管理匯流排資料（SMBDATA)或輸入/輸出線 26 地線GND 28 電壓源（VDD) 30 或閘 32、 32’ 電流源 34 電晶體MP或切換器 34? pMOS電晶體或切換器 36 電晶體MN或切換器 36’ nMOS電晶體 38A- •E 轉移閘 40 open訊號線 42 匯流排控制器 44 反相器 46 熔線#凍結 48 熔線 50 測試介面 52 比較測定器 54 產生器 56 參考電壓（VREF)引線 58 控制訊號 60 電壓計 62 控制器 70 電壓降（vtHm) 第10頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 501267 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（ 72 參考訊號發明詳細說明：第1圖至第4圖係詳細的電路圖’其例示本發明的參考電壓調整電路。在詳細說明本發明之調整電路及其方法之前，應注意的是’積體電路1 0包含一般常見的元件。熟習此項技術者當可了解，在混合訊號的積體電路套件中，其概括包含與該積體電路之整體功能有關的套件引線。對本發明而言，此種特別的積體電路功能並不重要，且可包含數位/類比及類比/數位轉換器電路、〇p (運算）放大器、VCO電路等等。如第1圖至第4圖所顯示的例子，在此所使用的引線包含V D D 2 8 (如共用電壓線路）、〇 N D 26(如地線），以及内部參考電壓VREF，其係由積體電路產生，且具有一值及精確度而用於套件的特定應用。混合訊號積體電路套件通常亦包含輸入/輸出（I/O)訊號線及套件引線，用以和内部匯流排控制器（在本實施例中為系統管理匯流排（SMBUS)積體電路控制器42)共同運作來控制 I/O訊號線（即資料匯流排）與/或共用匯流排引線SMBCLK 22及SMBDATA 24。第1圖至第4圖所描繪的匯流排 (SMBCLK 22及SMBDATA 24)係顯示為卩c匯流排結構，但其可為PCI匯流排結構、通用序列匯排流（USB，1 394) 等，或其它習知的匯流排。對本發明而言，匯流排的特定類型並不重要，而只要匯流排能夠用於控制及定址結合於積體電路10的内部暫存器12即可。首先應注意的是，第第11頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） n> (請先閱讀背面之注意事項再填寫本頁) -I - I I 1 -

tT---------•線 I 501267 A7 五、發明說明（ 1圖至第4圖所顯示的實施例係針 1野參考電壓的調整，即如出現在VREF引線56者。本發明、 ^明 < 目的係提供一種封裝後參考電壓（VREF)調整電路及方味 ^ 7去’其不需要額外的引線，而且内部暫存器12僅用於調整 * η 私、 β正％序，並且在調整完成之後立即釋放暫存器而提供給積體電路使用。此外，該調整電路包含隔離電路，用謂放測試過財所使用的套件引線，使得套件引線能夠·依照需I而供作積體電路使用。以上所提及的^件將會在此參照，且應被視為一般積體電路套件習用者，而不論積體電路具有何種功能。以較佳的情況而言，本發明之參考電壓調整電路為可程式化且包含熔線，以提供最佳的調整值以及永久性地設定該最佳值。概括而言，本發明包含三個主要的操作：U 測定積體電路參考電壓的初始值（ν〇)，並且將該初始值與已知的南精確度參考訊號進行比對，以測定參考電壓的偏移量；2)以位元計數器進行調整電路的程式化，用以產生一碉整電流，同時將其轉換為一調整電壓並以該調整電壓遞增（增加或減少）該參考電壓（V0)，以取得在預定容限内的參考電壓；以及3)永久性地固定該調整訊號（以及該參考電壓）的值，並使該調整電路脫離内部積體電路暫存器及套件引線。以上各個操作及完成各個操作的較佳電路將分別詳細說明如下。介面雷路輿vo之消丨蚤為了簡潔起見，VREF的初始讀數在此將以V0來表 (請先閱讀背面之注意事項再填寫本頁) .f 訂-------！線‘ 經濟部智慧財產局員工消費合作社印製第12頁 ly 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 ^1267

'發明說明（示。測試介面5 0係用於測量積體電路參考電懕 v U，並用於經由I/O線路22、24控制積體電路，以及會只碼一測試程序。測試介面包含一高精確度比較測定器5 2，甘卉可將積體電路參考電壓VREF(VO)與由產生器54内部產王王的南精確度參考訊號Vref72加以比較。為了能夠精確地界定 VREF所需的調整量’訊號產生器54所產生之參考訊號72 的精確度最好高於VREF所欲得到的精確度。高精確度參考訊號Vref72與參考訊號V0 56(位於比較測定器52)之間的比較可產生一控制訊號58 ,其係指出V0相對於Vref的符號。測試介面電路最好亦包含一匯流排控制器，其適配於將資料寫入匯流排控制器42(經由I/O線路22、24)。匯流排測試控制器62係供作與匯流排控制器42(積體電路内部）之間的介面，用以控制讀取/寫入暫存器1 2的運作，以下將詳細說明。測試介面最好亦包含一電壓計60，用以在調整過程當中監測針對V0所進行的調整量（以下將詳細說明）。一旦控制訊號5 8經過初始測定之後，其將會用於控制測試控制器62。依照慣例，在此將假定：當V0>Vref 時，控制訊號5 8為負號（-)，其指出必須降低V0來進行調整；而當V0<Vref時，控制訊號58為正號（+ )，其指出必須增加VREF(VO)來進行調整。一旦V0被測定之後，測試控制器62(其屬於測試介面50)將會根據控制訊號58的值來控制控制器4 2 (其屬於積體電路1 0 )，以便開始調整測試程序，即如以下所描述者。第5 A圖描繪V0之初始讀數以及測定控制訊號5 8之本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ill· —--訂---------線一經濟部智慧財產局員Η消費合作社印製 ^0/ A7 B7 五、發明說明（付號的較佳流程圖i 00。為簡潔起見，第i圖至第4圖所顯示的元件（亦即包含比較測定器52與高精確度參考訊號產生器54的測試介面5〇)將不附加元件圖號來參照。開始時，測試介面會讀取積體電路參考電壓的初始值v〇(步驟 102)。測試介面將vo與高精確度參考電壓加以比較 (步驟104)。為了產生控制訊號，比較測定器判定 vref>vo(步驟 112)或 Vref<V0(步驟 114)。若 Vw>v〇,則測試介面可斷定一調整電塵必彡員加人V0，所以控制訊號的符號為正號（+)(步驟116)。在相反情況下，若V^<V()，則測試介面可斷定一調整電壓必須從¥0減去，所以控制訊號的符號為負號（0(步驟118)。若進行到步驟116，則測忒介面會控制内部的積體電路暫存器而指定一符號位元=1(步驟120)，其指出調整電壓的符號為正號。若進行到步驟1 18，則測試介面會控制内部的積體電路暫存器而私疋一付號位元=〇(步驟122)，其指出調整電壓的符號為負號。不論在何種情況，控制器皆會開始進行測試程序’ 並將參考電壓V0調整到預定的門檻值以内，較佳的處理程序係描繪於第5Β圖（如以下之詳細說明）。整與較佳的調磬雷跋_ 接著參照晶片上的調整電路；概括而言，較佳的結構包括符號指定調整單元14A，以及複數個調整單元14B、 14C、14D及14E，而該等調整單元可選擇性地連接於積體4路暫存器1 2。各個調整單元皆從位元計數的最低有效 -----------------··---訂·-------- f請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局消費合作社印製 0° 501267 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（) 位元（LSB)至最咼有效位元（MSB)當中定義一位元。測試單元1 4 A被指定做為符號位元產生單元，其值會在位元計數過程當中維持不變。另一單元1 6係用於控制測試單元 1 4A-14E的存取及隔離。為了簡化製造及整體重複性，單元1 4 A-1 4E及1 6最好能夠大致相同（除了以下詳述的情況之外）。每一調整單元14a-14E皆具有兩個來自暫存器12 的輸入··一測試輸入（τ)及一設定輸入（s)。因此，每一調整單元1 4A-1 4E最好含有一測試電路及設定電路。控制單元16具有來自於暫存器12的單一輸入（被指定為〇PEN)。在進行位元計數當中，暫存器1 2會在個別的位元測試線τ 上，，將當前的位元計數提供給測試單元1 4B-1 4E。以較佳的情況而言，在測試程序進行當中，暫存器會將位元值〇提供給各個調整單元，以使各個調整單元的設定電路保持在閒置狀態，直到最佳的位元值已被測定及模擬為止。用於調整單元1 4A-1 4E的較佳調整電路配置將詳細說明如下。所有測試單元1 4 Α· 1 4E最好包含或閘3 0、電流源3 ) 與電晶體組MN 36及MP 34、以及熔線48。所有測試單元皆適於進行測試及設定程序。為了達此目的，在第丨圖至第4圖的較佳實施例中，各個測試單元皆包含測試電路及設定電路。電晶體、電流源及熔線係連接於暫存器i 2 的設定位元輸入（S)，並且連接至或閘。在測試搡作過程中，設定位元輸入係固定在低位準，以使此電路保持間置狀態。為了進行測試，測試位元訊號T會直接從暫存卷連 _ _ _ _ 第 15頁 _ 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） ' -------------------訂--I------線 i f請先閱讀背面之注意事項再填寫本頁} A7

五、發明說明（）接至或閘（經由轉移閘3 8)，而該訊號係由控制器42所產生。電阻器R1與R2係做;為電晶體mN及MP的偏壓電阻器’此等電阻器為習知者，且對於了解本發明並不重要。電阻器R3係以類似的方式用於當熔線熔斷時，避免在或閑3 0出現浮置狀態。電晶體係在當一個單元的正確位元值被測定之後，用於熔斷和各個單元相連的熔線，其運作方式將參照第3圖而詳述於下。電晶體MN 3 6最好係由低功率nMOS電晶體所組成，此電晶體係由設定位元（從暫存咨1 2輸出的位元§)所控制。電晶體Μ N的汲極（d r a i η) 係連接於積體電路電壓源VDD 28與電晶體MP 34的閘極。電晶體MP最好係由高功率pM〇S電晶體所組成，其源極（source)係連接於VDD，而其汲極則連接於或閘30。。如圖所示，電流源IG係連接於電晶體MP的源極（且連接至電晶體MN的汲極），其係以相似的方式連接於或閘3 0 與熔線48。電晶體MP係與電流源IG並聯，兩者皆與熔線及地線GND 26相連。熔線48最好係由金屬或多晶矽電阻器所構成。以更佳的情況而言，熔線48係藉由電性高應力之作用而熔斷；例如，以金屬類型的電阻器而言，其最大電性應力值（即其等級）為1 A(安培）/5V(伏特），而對於多晶矽而言，其等級為〇·1 A/5V。如吾人所知，熔線48 的電阻值並不限定於上述的例子，且所有.此等習知的熔線皆被視為在本發明之範圍内。因此，電流源3 2所產生的電流最好比熔斷熔線48所需的電流小幾個數量級（例如對於大部分的應用而言，1/ζΑ即已足夠）。第16頁 __ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {ύ (請先閱讀背面之注意事項再填寫本頁) —---r---訂 i MB I I I ΑΜ» WH 庸線- 經濟部智慧財產局員工消費合作社印製 501267 A7 B7 五、發明說明（在調整過程中，測試介面5 0的控制器62會控制積體電路10的控制器42(例如經由I/O線SMBCLK及 SMBDATA)，藉以控制内部暫存器12，並在該等被指定為測試位元（Τ)訊號線的位元上開始進行位元計數程序。此外’輸入至符號指定調整單元14Α的測試位元將保持固定值’並且不是位疋計數序列的一部分。提供給測試單元丨4 A 的符號位元T係以上述的方式由控制訊號5 8來決定。其餘的測試單元1 4 B -1 4 E會接收來自於暫存器1 2且反映位元計數序列的輸入資料（經由測試訊號線τ)。以較佳的情況而言，位元計數係從最低有效位元（LSB)至最高有效位元（MSB)。因此，對於一個4位元解析度的調整程序而言，測試程序當中的位元計數係從〇〇〇1、〇〇1〇、〇1()〇、、 1 1 1 1(亦即從LSB至MSB)。在所顯示的例子中，每一次位元計數時，測試位元3、5、7及9(在暫存器12中）將會遞增。熟習此項技術者可得知，此等特定的位元選擇並無特別顯著的重要性，而僅提供一個例子而已。再者，熟習此項技術者亦可得知，任何數目的測試單元皆可用於達成吾人所需的解析度’而弟1圖至第4圖所描續' 的電路圖僅顯示一個例子而已。

在所有的計數步·驟中，測試單元會將所有的位元值傳到或閘3 0。每個或閘的輸出訊號將會輸入電流數位/類比轉換器1 8。位元值會藉由電流數位/類比轉換器1 8計算總和並轉換成調整電流Itrim。電壓降Vtrim 70會被加入初始參考值V0而產生VREF。因此，VREF被定義為VO(VREF __—…第17頁 ______ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -----r--丨訂-------I —線- 經濟部智慧財產局員工消費合作社印製 501267 經濟部智慧財產局員工消費合作社印製 A7 ---------— B7__ 五、發明說明（）的初始值）與調整電壓增量Vtrirn的函數（亦即 VREF = f(V〇 + Vtrim))。為了達此目的，將提供一調整電阻為R0且與Itrim轉合，以產生vtrim。R〇的電阻值並不重要’只要其在整個過程中始終保持固定值即可。電流數位 /類比轉換為1 8可提供類比電流Itrim，其絕對值為測試位 7C bit_0、bit—1、bit—2及bit—3(分別來自於測試單元14B、 1 4 C 1 4 D及1 4 E之輸出）的函數。11 r丨m的符號係由位元 bit一s來決定，並由控制訊號58以先前說明的方式來限定。開始時，測試單元1 4 A-1 4E會被開啟，以經由單元i 6 接收來自於暫存器1 2的資料。單元1 6(在此稱作開啟/隔離（OPEN/ISOLATE)單元）可控制open訊號線40。複數個轉移閘38A-38E係耦合來自暫存器」2的所有輸入資料線τ 與S以及所有單元14八-14£之間。轉移閘38八-38£係由 OPEN訊號線40來控制。在測試與設定過程中，〇ρΕΝ訊號線可控制轉移閘38Α-38Ε，以使資料能夠從暫存器流入測試單元14Α-14Ε。為了完成此運作，單元16具有和測試單元1 4A-1 4Ε相似的結構，但其指針對單—輪人 OPEN運作’且另包含一反相器44。在測試與設定過程中， ΟPEN位元將會維持在低位準，使得反相器的輸出為高p 準，藉以開啟轉移閘38A-38E。在第1圖至第4圖的例子中，符號訊號5 8被假定為負號（亦即V0>Vref);因此，其指出電流Itrim(以及調整電壓Vtrim)為負號，而且帶負號的電流值Itrim會和v〇相本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁)

· I I I l· I I I ' — — — — — — — Μ I 501267 A7 五、發明說明（）加。依照慣例，對於產生負向電流的電流DAC而言，其符號位元為0。因此，控制器62會控制控制器42，以確保在整個測試過程中，暫存器的位元值為〇並做為單元 1 4 A相連之測試位元訊號線τ(圖中的位元1)。接著參照第 2圖，假定調整測試程序已開始進行，而且測試位元3、5、 7及9的值分別為〇、0、1及1。在此情況下，電流dac 將會根據此等位元值而產生電流Itrim(產生通過電阻器 R0的正比碉整電壓Vtrim)。Vtrim會與V0相加，並再次在比較測定器52和Vref進行比對。此過程會針對序列中的所有位元計數來進行。應注意的是，因位元丨，所以 Itrim的符號為負號，因而vtrim亦為負號。若比對結果所產生的控制訊號5 8已改變符號（例如此時v R E F小於 Vref),則判定Vtrim已被建立在1個最低有效位元的門摇值之内。控制器62將會控制控制器42而使其終止位元計數序列’並且將當前的位元序列保留在暫存器，以用於模擬及設定。在以上所顯示的例子中’吾人假定測試單元1 、 14C、14D及14E所分別對應的正確位元序列為〇、〇、1 及1(參照第2圖）。對於測試單元14A而言，vtrim已經過測定為負號，因而單元14A產生一值〇。以上僅為一個例子’所以不應解釋為本發明限於此特定的位元序列。第5B圖係描繪較佳調整測試程序的流程圖，此程序係為了取得碉整電壓值Vtrim。為了簡潔起見，第i圖至第4圖所顯示的元件(亦即測試介面50所包含的比較測定 ..... - —-…… . 第19貫本紙張尺度適用中國國豕稞準（CNS)A4規格（210 X 297公釐）' --- (請先閱讀背面之注意事項再填寫本頁) .餐

訂---------線I 經濟部智慧財產局員工消費合作社印製 501267 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（森52與高精確度參考訊號產生器54，以及和積體電路ι〇相連的調整元件，其包括調整單元14Α·14Ε、隔離單元 16暫存益1 2與轉移閘等）將不附加元件圖號來參照。一旦符號控制訊號58的符號被決定之後，測試程序隨即藉由控制積體電路資料匯流排及内部暫存器而開始位元計數的程序（步驟202)。反映出符號控制訊號之符號的符號位元會被存入暫存器（步驟204)。依照預定所需的解析度 (即位元深度），複數個（η)測試位元會被存入暫存器（步驟 206)。為了存取調整單元電路，〇ρΕΝ位元會被存入暫存器（步驟208)，其可使調整單元與暫存器耦合。暫存器會被控制而開始從最低有效位元（LSB)至最高有效位元（msb) 依序進行測試位元的計數（步驟21〇)。在每一計數中，久個測試位元會被放置在其所對應的調整單元當中（步驟 212)。在每一計數中，測試位元會加以總和（步驟214)，而且被加總的測試位元會被轉換而產生調整電流(步驟216)。在步驟216，Itirim的絕對值會被測定。ItHm的符號係利用符號位元來決定（步驟218)。Itrim會輸入電阻器（R0)而產生電壓降Vtrim( = Itrim X R〇)，其正比於Itrim ItrimxRO的值（Vtrim)會與V0相加（步驟22〇)。測試介面讀取VO + Vtrim的值，並將其與高精確度參考電壓v ^加以比對（步驟222)。測試介面會判斷測試介面的控制位元是否改變該值。若該值已改變，則在此點上，此等位元值將會被模擬，且調整電路會脫離暫存器，即如以下參照第 5C圖之說明。若該值並無改變，則測試介面會判斷“dm 第20頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁，> ——l· — II 訂 i 線· 501267 A7 五、發明說明（）是否為給定之位元解析度的最大值（步驟228)。若其為最大值，則積體電路被判定為損壞，且程序終止（步赞 230)。若其並非最大值，則吾人可知，當前的位元計數尚未達到正確的調整值，程序將會以下一個計數重複進行 (步驟234)。若控制訊號的符號已經改變，則Itrim係建— 在預定的位元解析度（η)的限度之内（亦即在一個最低有效位元之内）（步騾236)。利用此等位元值，積體電路會被模擬，以確定Itrim持續產生正確的調整電壓VtHm(步驟 23 8)。測試介面會將此等位元值存放在記憶體當中（步驟 240)，並用於設定調整單元（以下將參照第5C圖加以說明 (步驟 242))。 &定調整值輿隔離調整電路接著參照第3圖，假定正確的位元序列已被測定出且被模擬，控制器62會控制控制器42而使其將各個調整單元之暫存區12中的測試位元更動為對應的設定（s)位元線。在所顯示的例子中，位元〇及位元丨係做為設定（s) 及測試位元（T)而輸入測試單元i4A，位元2及位元3係做為設定（S)及測試位元（T)而輸入測試單元14b ;如圖所示，測試單元14A-14E即依此類推。因此，在此例中，位元1更動為位元0、位元3更動為位元2、位元5更動為位元4,測試單元14A-14E即依此類推。如圖所示，藉由更動位元’與各個測試單元相連的設定電路即可被啟動。舉例而言，以下將針對較佳的設定電路的運作方式加以說第21頁本紙張尺度適用中國國家標準（CNS)A4規格（21(^297公釐）—-- Γ%先閱讀背面之>i意事項再填寫本頁) -------訂---------線. 經濟部智慧財產局員工消費合作社印製

------V 經濟部智慧財產局員工消費合作社印製 501267 A7 _B7 五、發明說明（）明。在開始時，吾人當了解，若測試單元中的特定位元為 1，則該位元所對應的熔線將會熔斷，因而該單元的輸出會被永久性地設定為1。同樣地，若測試單元中的特定位元為0，則該位元所對應的熔線將不會熔斷，因而該單元的輸出會被永久性地設定為0。設定位元=1 在第3圖中，以下的說明將針對測試單元14D的周圍；如圖所示，測試單元14D的設定位元（S)值為1。在此假定，控制器62可經由單元16與從暫存器12輸入的OPEN 位元輸入而控制控制器42，使得open訊號線40維持在傳導狀怨，精以；襄測試早元能夠經由轉移閘3 8而接收從暫存器1 2輸入的資料。在此亦假定，測試位元以被更動為設定位元。如圖所示，設定位元會輸入切換器（如電晶體）MN 36的閘極，其可將]VIN 36更動為ON的狀態（即傳導狀怨）。切換器Μ N 3 6的沒極係韓合於v D D (經由偏壓電阻器R1)，且連接於切換器ΜΡ 34的閘極。由於切換器36 的沒極傳導V D D ’同時由於該汲極與切換器μ ρ 3 4的閘極相連，切換器34因而也會傳導。因此，一條傳導路徑會經由ΜΡ 34與熔線—2(第1圖及第2圖）而從VDD通往地線GND。由於熔線—2的等級小於VDD，所以溶線—2會被熔斷，即如第3圖所示。電流源32係耦合於Vdd及或閘3 0，同時與切換器3 4並聯。在測試單元丨4Ε具有相似的運作方式’其設定位元亦等於1，因而會溶斷熔線3。 _：______ .第 _______ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線{ 501267 五、發明說明（經濟部智慧財產局員工消費合作社印製 Α7 Β7 設定位元^^ 在第3圖中，以下的說明將針對測試單元丨4 A的周圍；如圖所示，測試單元14A的設定位元（s)值為〇。試回心"、丨4單元1 4 A可經由電泥D A C 1 8而控制11 r i m的符號。在此假定，控制器6 2可經由單元^ 6與從暫存器^ 2 輸入的OPEN位元輸入而控制控制器42，使得〇pEN訊號線40維持在傳導狀態，藉以讓測試單元14A_14E能夠經由轉移閘38而接收從暫存器12輸入的資料。在此亦假定’測試位元以被更動為設定位元。如圖所示，由於設定位元S = 0且MN36處於0FF狀態（即未傳導狀態），設定位元會輸入切換器（如電晶體）MN 36的閘極。切換器MN 36 的汲極係耦合於VDD(經由偏壓電阻器R1)，且連接於切換益Μ P 3 4的閘極。由於切換器3 6的沒極並無傳導v d D，同時由於切換器3 6的汲極與切換器μ Ρ 3 4的閘極相連，切換器34因而也處於非傳導狀態。因此，VDD通往地線 GND之間並不會建立一條傳導路徑而通過μρ 34與溶線一符號（第1圖及第2圖）。再者，由於電流源3 2係並聯於 ΜΡ，所以電流源只會傳導標稱的電流量而不足以溶斷熔線一符號。因此，熔線-符號將不會變動，並且會為電流源提供一條接地的傳導路徑。因此，輸入或閘3 0的兩個輸入皆維持在低位準’因而輸出亦為低位準。在測試單元1 4 Β 及1 4 C具有相似的運作方式，其設定位元亦等於〇，因而熔線—0及熔線—1不會變動。 .............. 第 23貫_......._ _ 本紙張尺度適用+國國家標準（CNS)A4規格（210 X 297公釐） f請先閱讀背面之注音？事項再填寫本頁>

501267 A7

五、發明說明（）經濟部智慧財產局員工消費合作社印製如上所述’-旦適當的溶線已㈣斷或未變動，較佳實施例會進行一隔離程序1以將内部暫存器12脫離而用於其它用途，以使額外的暫存器不僅用於調整程序而已，同時脫離測試單元，使得已得到的調整值不會改變。接著參照第^圖、第3圖及第4圖，控制器62會控制匿流排控制器42而改變概合於單元16且位於暫存器12中之OPEN位元的符號。在說明較佳的隔離運作之前，先簡短說明單元16。單元16最好包含n剛電晶體36，、pM〇s 電晶體34’、電流源32’、溶線（炫線」東，结）及反相器44。（應 /王意的疋’圖式中描繪連接於單& ! 6的偏壓電阻器，對於了解本發明而言並不重要，其係以習知的方式用於適當地設定電阻器36’及34’的偏壓〇切換器36，的問極係連接於來自暫存器12的OPEN位元訊號線。切換器36，的汲極係連接於切換器34 ’的閘極與源極。切換器3 4，的閘極係經過溶線_束結而連接於地線GND ’並且連接至反相器4 4 的輸入端。電流源3 2 ’係並聯於切換器3 4，，其具有類似於上述電流源3 2的性質。在測試及設定過程中，〇 p E n位元訊號會維持在低位準；因此，切換器3 4，及3 6，將處於非傳導狀態。因此反相器44的輸入為低位準，而其輸出為高位準，因而使轉移閘38處於傳導狀態。一旦熔線被設定之後（如上述之方式），最妤能夠將測試單元丨4 A-1 4E加以隔離，其方法即如以下所述。控制器62會控制控制器42，將暫存器1 2中的OPEN位元從低位準改變為高位準。此時，切換器34,及36,為傳導狀態，且熔線_凍結46會被熔本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐）

(U t — — — — — — — — — — I * I I I l· I I 1 ^ « — — — — — — I— i - . (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 501267 A7 B7 __ 五、發明說明（）斷，因而可隔離電晶體3 4，及3 6 ’。由於電流源3 2 ’係與切換器3 4 ’並聯，因此其將控制反相器44的輸入。第4圖係描繪此運作的結果。反相器44的輸入為電流源3 2，。反相器最好具有足夠的輸入阻抗，以有效地經 •由電流源32’而將輸入提高為高位準，因而使輸出訊號40 為低位準。因此，所有的轉移閘3 8皆為關閉（OFF) ’並藉此使存器1 2脫離測試單元1 4A-1 4E。測試單元脫離之後，根據上述測試與設定程序而由各個或閘所產生的值將維持不變。應注意的是，若一特定單元（在此例中，即單元 14A、14B及14C)的設定位元為0，則電流源32會經由未被溶斷的溶線（如熔線—符號、熔線—0及溶線—1)而連接至地線。因此，VDD(與電流源耦合）不會對電路造成影響，並且不會產生高位準而輸入或閘。凡熟習此項技術者當可了解，或閘之輸入阻抗的大小比熔線的電阻值高數個數量級。因此，電流會從電流源經過熔線而到達地線，並且不會形成高位準而輸入或閘。在相反的情況下，若熔線已被熔斷（在此例中，即如測試單元1 4D及1 4E所顯示者），則電流源僅耦合於或閘的輸入端。同樣地，VDD係經由電流源而耦合於或閘。如此，輸入至或閘的輸入訊號將永久維持在高位準。因此，由電流DAC所產生的調整電流Itrim 將被各個單元之或閘的輸入永久設定。如第4圖所示，暫存器即可完全脫離測試單元14A-14E與OPEN單元16,同時亦可提供給積體電路而用於其它用途。此外，套件引線 VDD 28、VREF 20、I/O 引線 22 與 24、以及接地 GND 26 ____第25頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁)

五、發明說明（經濟部智慧財產局員工消費合作社印製皆可脫離而提供給積體電路的使用者來使用。第5C圖係描繪用於設定調整值（Vtrim)與使調整電路脫離暫存器的流程圖300 °為了簡潔起見，第1圖至第4 圖斤〜、示的元件（亦即測試介面5 0所包含的比較測定器5 2 ’、问精確度參考訊號產生器54，以及和積體電路相連的调整疋件’其包括調整單元14A-14E、隔離單元16、暫存器1 2與轉移閘等）將不附加元件圖號來參照。如以上參照第1-3圖及第5β圖之說明，Vw(v〇 + Vtrim)已被設定在解析度界線之内（步驟3〇2)。測試介面將再度控制資料匯 w排及暫存洛（步驟3 〇4)而開始隔離程序及調整電壓設定程序。在暫存器中，每一測試位元會分別被轉換成設定位疋’且符號位元會亦同樣會被轉換為設定位元，而每一設疋位TL係對應一調整單元（步驟3〇6)。在每一調整單元中，若設定位元=1 ,則電路將熔斷一熔線（與該調整電路相連者），其包含符號位元被轉換的設定位元（步驟3〇8)。測試介面會控制暫存器而改變〇pEN位元的符號（步驟 3 1 〇)，並藉以改變控制調整電路之存取的單元的狀態。藉由改變OPEN位元的符號，熔線會在控制調整電路的單元中被熔斷，藉以使調整電路（即調整單元）脫離暫存器（步驟 3 12)。測試介面會再度比對VREF與vref(步騾314)。若在一個最低有效位元的精確度之内VREF = Vref(步騾316),則積體電路會被視為可以操作且VREF為精確值（步驟 3 1 8)。若在一個最低有效位元的精確度之内不等於 Vref，則積體電路將會被視為損壞，而在此情況下即無、去第26頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁)

501267 A7 B7 - " 五、發明說明（）得到精確的V R E F訊號’因而晶片將被丟棄（步驟3 2 〇)。在操作當中，測試位元（T)會直接耦合於或閘（經由轉移閘38，如下所述）。同樣地，以上所說明之電晶體的配置方式可確保設定位元為0 ’或閘3 〇的溶線最好有兩輸入端：測試輸入及設定輸入。在圖式所顯示的實施例中，測試輸入T (由暫存器1 2所產生）會通過測試單元而到達或閘的輸入端。由以上顯然可知’吾人已提供一種封裝後調整電路及方法，其可滿足在此提及的目的。凡熟習此項技術者皆可了解，本發明可進行各種不同的修改。例如，雖然在詳細說明中係針對四位元的位元深度來加以說明，但吾人可知，可以選擇任何的位元深度’並取決於所欲達到的解析度。為了達此目的，額外的調整電路1 4A-1 4E可因應較高的解析度需求而被提供。當然，熟習此項技術者當可了解，解析度的限度係取決於積體電路之暫存器1 2的尺寸大小（同樣在預期當中，本發明亦可使用一個以上的暫存器）。同時可進行其它的修改。例如，電晶體MN 36及MP 3 4係以概略的方式描述為一般的Μ 0 S電晶體，但其可等同地被雙極接面電晶體與/或其它習知的切換器所取代。同樣地，電流DAC 18最好為一般具有如圖示之輸入端的電流DAC，其可產生正比的電流Itrim。應注意的是，在此已假定DAC所產生的電流Itrim係線性正比於位元輸入值。在另一種情況下，DAC可根據輸入值而被設定產生非 _ ___第 27 貫--- --- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) 会訂---------線* 經濟部智慧財產局員工消費合作社印製 501267 A7

五、發明說明（）經濟部智慧財產局員工消費合作社印製線性（如幾何、指數、對數等）與/或加權電流值。電流源32 係被描繪成從屬電流源而從屬於電壓線路vdD。由於電流源係直接連接於熔、線，因此假定標稱輸出值不足以熔斷該熔線，但能夠提供接地的傳導路徑。在此更進一步假定，只有直接在電壓線路及熔線（經由切換器3 4)之間的耦合才能夠使熔線被熔斷。然而，凡熟習此項技術者當可了解，此結構可加以修改而使用其它的電路，並達到相同的結果。所有此等修改將視為被本發明所涵蓋。尚有其它的修改方式。例如，在此所揭露的測試介面 50可為單獨的電路板，其具有適配於暫時的積體電路晶片支托物’且具有如圖所示之VDD、GND、VREF及I/O匯流排線的引線。在另一種情況下，測試介面可包含一單獨的可攜式裝置，其具有在此所揭露的功能，且具有與積體電路1 0形成介面的接合裝置（如電纜、線夾等）。其它的修改對於熟習此項技術者將顯而易見。例如，以廣義而T ’在此提及的元件具有一般的性質，但所有此等元件可為傳統的或專有的電路元件所取代。所有此等修改將被視為不脫離本發明之精神及範圍，即如所附之申請專利範圍所界定者。 (請先閱讀背面之注意事項再填寫本頁) ---丨丨丨—訂---- 第28頁，本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

501267 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 (V 六、申請專利範圍 1·一種用於積體電路之可程式化封裝後且位於晶片上之參考电壓凋整電路，該可程式化調整電路至少包含：^暫存器，其被控制用以產生一連串的測試位元訊號及〆連串的設定位元訊號；複數個可程式化調整單元電路，其可選擇性地連接於該暫存器，且每一該單元可從該暫存器接收一測試位元訊號及一設定位元訊號，該調整單元適於產生輸出訊號，該等輸出訊號分別等同於提供給各個調整單元之測試位元訊號或設定位元訊號；以及/數位類比轉換器電路，其耦合於該等輸出訊號並產生正比於該等輸出訊號的調整電流訊號；一電阻器R〇，用以將該調整電流轉換為一調整電壓訊號，該調整電壓訊號加入由該積體電路所產生之參考電壓的初始值。 2 ·如申請專利範圍第1項所述之調整電路，該調整電路更包含一隔離碉整單元，其係以複數個轉移切換器來運作，該複數個轉移切換器係配置於該暫存器與該等調整單元電路之間，並接收來自該暫存器的測試位元訊號及設定位元訊號，並將該測試位元訊號及該設定位元訊號提供給該等調整單元，當分別接收到來自該暫存器之一開啟位元或一關閉位元之後，該等轉移切換器經由該隔離調整單元控制而使該暫存器耦合或非耦合於該等調整單元電路。第29頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ——L丨丨丨-^——丨丨丨丨丨訂i C請^*聞讀t面Μ漆意事頊存填寫本貫) 線f- 501267 六、申請專利範圍 •如申請專利範圍第1項所述之調整電路，其中上述之每一調整單元電路包含：一或閘，其具有第/輸入端及第二輸入端，該第二輸入端可選擇性地_合於該測試位元訊號；以及一設足電路部件，其包含第—切換器及第二切換器’該第一切換器具有一可選擇性耦合於該設定位元訊號的控制節點以及一傳導節點，該第二切換器具有一連接糸泫第切換态之傳導節點的控制節點，一連接於該積體電路所提供之共同電壓線路的主動節點，以及一連接於汶或閘之第一輸入端的傳導節點，一標稱電流源並聯於该罘二切換器’且連接於該或閘之第一輸入端以及 Θ私壓線路，一熔線連接於由該積體電路所提供的接地電位線路與該或閘的第一輸入端之間；其中該設定位元 έ號可&制第一及第二切換器的傳導狀態，並控制該或閑之第一輸入端的輸入值。 •如申明專利範圍第3項所述之調整電路，其中若該設定位疋為高位準，則該第一與該第二切換器兩者會形成傳導同時會建立該電壓線路與地線之間的傳導路樣而通 ^ 4燦線’使得該熔線斷開，因而造成該電壓線路永久也耦合於該或閘的第一輸入端；且其中若該設定位元為低位準，則該第一與該第二切換器兩者不會形成傳導且'JS.缔、’·’不會變動，同時會建立該電壓線路與地線之間的傳導跃一谈而通過該溶線，從而使該電流源產生一低位準 501267 A8B8SD8 經濟部智慧財產局員工消費合作社印製

六、申請專利範圍而輸入該或閘的第一輸入端。 5·如申請專利範圍第2項所述之調整電路，其中上述之隔離調整單元包含：一反相器，其具有一輸入端及一輸出端，該輸出端係耦合於該隔離切換器之一控制節點，並將一訊號提供至該控制節點，用以測定該隔離切換器之傳導狀態；以及一隔離電路部件，其包含第一切換器及第二切換奋，該第一切換器具有一可選擇性耦合於由該暫存器所產生之隔離位元訊號以及一傳導節點，該第二切換器具有一連接於該第一切換器之傳導節點的控制節點，一連接於該積體電路所提供之共同電壓線路的主動節點，以及一連接於該反相器電路之輸入端的傳導節點，一標稱畦/沉源並聯於该弟二切換器’且連接於該反相器電路之輸入端以及該電壓線路’一溶線連接於由該積體電路所提供的接地電位線路與該反相器電路之輸入端之間；其中該隔離位元訊號可控制第一及第二切換器的傳導狀態，並控制該反相器電路之輸入端的輸入值。 6·如申請專利範圍第5項所述之調整電路，其中若該隔離位元訊號為低位準，該反相器之輸出為高位準；且若該隔離位元訊號為高位準，則該第一與該第二切換器兩者會形成傳導，同時會建立該電壓線路與地線之間的傳導第31頁本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公麓） (請先閱讀背面之注意事項再填寫本頁) ------訂---- S! 501267 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀f·面之注意事項再填寫本頁) 路徑而通過該熔線，使得該熔線斷開，因而造成該電壓線路永久性地耦合於該反相器電路之輸入端，藉以永久性地使該反相器之輸出產生低位準，並使該隔離切換器處於非傳導狀態，從而使該暫存器脫離該等調整單元。 7 ·如申請專利範圍第1項所述之調整電路，其更包含一匯流排控制器，用於控制該暫存器，使其產生該等設定位元訊號及該等測試位元訊號。 8. 如申請專利範圍第3項所述之調整電路，其中上述之調整單元之一包含一符號單元電路，其被提供一設定及測試位元，並指出該控制訊號，且產生一位元值至該數位類比轉換器，並指出該調整電流之所欲得到的符號。 9. 一種調整積體電路之參考電壓的方法，該方法至少包含下列步驟：測量由該積體電路所產生之參考電壓訊號的初始值；經濟部智慧財產局員工消費合作社印製比對該初始值與一高精確度參考訊號；產生一控制訊號，其指出該初始值與該高精確度參考訊號之差值的符號；控制複數個調整單元電路，用以產生一位元序列，該位元序列指出一調整電流之符號及大小；產生一調整電流，該調整電流具有一符號及一正比第32頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 501267 C8 D8 六、申請專利範圍於該位元序列的值； (請先閲讀背面之注意事項再填寫本頁) 在一電阻器上產生一調整電壓，該電阻器係置於調整電流產生器與積體電路參考電壓之間；將該調整電壓加入該電壓參考值，並判定被加入的訊號是否约等同於該高精確度參考訊號；以及當被加入的訊號等同於該高精確度參考訊號時，永久性地設定由該等調整單元所產生的位元值。 1 0.如申請專利範圍第9項所述之方法，其更包含在永久性地設定該等位元值的步驟之後，使該等調整單元與該積體電路隔離的步驟。 1 1.如申請專利範圍第9項所述之方法’其更包含根據該控制訊號來控制一暫存器，使其產生該等位元值之序列以及一符號位元的步驟。 1 2.如申請專利範圍第9項所述之方法，其更包含將該位元序列值轉換為一正比的類比調整訊號的步驟。經濟部智慧財產局員工消費合作社印製 C 1 3.如申請專利範圍第9項所述之方法，其更包含將該調整電流轉換為一符號及值正比於調整電流值的調整電壓的步驟。第33頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 501267 A8B8C8D8 六、申請專利範圍 1 4·如申請專利範圍第3項所述之調整電路，其中上述之標稱電流源係從屬於該電壓線路值的從屬電流源，並產生一小於該熔線之等級的電流值。 1 5 ·如申請專利範圍第3項所述之調整電路，其中上述之熔線的等級足以被該共用電壓線路熔斷。 1 6 ·如中請專利範圍第3項所述之調整電路，其中上述之或閘的輸入阻抗大於該溶線的阻抗。 (請先閱讀背面之注意事項再填寫本頁) --------訂 i s'. 經濟部智慧財產局員工消費合作社印製 ^ C 第34頁本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐)