TW498602B - Circuit unit - Google Patents

Circuit unit Download PDF

Info

Publication number
TW498602B
TW498602B TW090110156A TW90110156A TW498602B TW 498602 B TW498602 B TW 498602B TW 090110156 A TW090110156 A TW 090110156A TW 90110156 A TW90110156 A TW 90110156A TW 498602 B TW498602 B TW 498602B
Authority
TW
Taiwan
Prior art keywords
electrode
alumina substrate
circuit
circuit unit
conductive pattern
Prior art date
Application number
TW090110156A
Other languages
English (en)
Inventor
Akiyuki Yoshisato
Akihiko Inoue
Kazuhiko Ueda
Hiroshi Sakuma
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000160247A external-priority patent/JP3244676B2/ja
Priority claimed from JP2000160239A external-priority patent/JP2001339242A/ja
Priority claimed from JP2000160303A external-priority patent/JP3246907B2/ja
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Application granted granted Critical
Publication of TW498602B publication Critical patent/TW498602B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

498602 : 五、發明説明（i) 〔技術領域〕 本發明係關於面插裝式之電路單元。 (請先閲讀背面之注意事項再填寫本頁) 〔先行技術〕 一般，此種面插裝式之電路單元槪略構成爲在設於基 板上之導電圖案的焊接區分別焊接電阻，電容等的片狀部 件及電晶體等的半導體部件，以遮蓋覆蓋這些電路部件。 在基板的側面設置端面電極，當電路單元面插裝到母基板 上之際，端面電極焊接在母基板的焊接區。通常，此種基 板沿著格子狀的分割線將大塊基板細分割而形成，不過此 時，在大塊基板上貫穿設置多數個通孔，在各通孔內使鍍 金層成長作爲端面電極的材料後，若沿著橫切穿孔的中心 之分割線加以細分割，則能在所被分割各基板的側面形成 端面電極。 〔發明所欲解決之課題〕 經濟部智慧財產局員工消費合作社印製 然則近年，片狀部件或半導體部件等的電路部件小型 化之技術已顯著進步，例如外形尺寸爲0 · 6 X 0 . 3 m m程度的超小形片狀電阻及片狀電容也都實用化。因此 ，前述過去的電路單元也都使用此種超小型的電路部件， 若在縮窄部件間間距的狀態下將電路部件插裝到基板上， 則電路單元能一定程度小型化。不過片狀部件或半導體元 件等電路部件的小型化有一定的限度；而且當多數個電路 部件插裝到基板上之際，必須使各電路部件的焊接部位不 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 - 498602 A7 B7 五、發明説明（2 ) (請先閲讀背面之注意事項再填寫本頁) 致短路，因而縮窄部件間間距也有一定的限度；這些情形 形成爲妨礙電路單元更小型化的最大重要原因。進而，由 於端面電極以通孔所形成，因而基板上的有限插裝空間因 端面電極而減小，從此觀點也妨礙電路單元的小型化。 本發明鑑於上述過去技術的問題點，其目的係提供小 型化的面插裝式之電路單元。 〔用以解決課題之手段〕 爲了達成上述目的，本發明的電路單元，在氧化鋁基 板上以薄膜形成電容’電阻，含有電感兀件之電路元件以 及連接到這些電路元件之導電圖案；在前述氧化鋁基板上 搭載半導體裸晶片，並且將此半導體裸晶片以導線接著在 前述導電圖案，且在前述氧化鋁基板的側面設置連接到前 述導電圖案之端面電極。 另外，以低溫燒結材將連接到前述導電圖案之端面電 極以厚膜形成在前述氧化鋁基板的側面。 經濟部智慧財產局員工消費合作社印製 依據此種構成，利用薄膜技術高精度地形成電容，電 阻，含有電感元件之電路元件，而且半導體元件以導線接 著裸晶片，因在氧化鋁基板上高密地插裝所必要的電路部 件，而能實現小型化的面插裝式之電路單元。 上述的構成中，在以薄膜所形成之電容及電感元件的 表面設置C u層較爲理想，經此方式可以提高共振電路的 Q値。 另外，由於以低溫燒結材厚膜形成端面電極，因而會g 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -5- 498602 A7 B7 五、發明説明（3 ) 有效率地形成所要膜厚的端面電極，並且能防止以薄膜所 形成的電路元件在端面電極燒結時受到燒損。 (請先閱讀背面之注意事項再填寫本頁) 上述的構成中，在以厚膜所形成之端面電極上設置 A u鍍金層較爲理想，經此方式則當端面電極焊接到母基 板的焊接區之際，能防止低溫燒結材的A g析出到焊錫中 之銀鈾現象。 另外，上述的構成中，端面電極只以厚膜形成在氧化 鋁基板所相對向的2邊較爲理想，經此方式，由大塊基板 獲取多數片氧化鋁基板仍呈長條狀連結著之分割片後，能 對這個分割片的各氧化鋁基板同時以厚膜形成端面電極， 適於大量生產。 另外，本發明的電路單元具備：以薄膜形成在方形平 板狀的氧化鋁基板上之電容，電阻，含有電感元件之電路 元件，及以導線接著在前述氧化鋁基板上之半導體裸晶片 ;在前述氧化鋁基板所相對向的2邊之各別角落部設置接 地用電極，並且在遠離前述角落部的位置設置輸入用電極 及輸出用電極。 經濟部智慧財產局貞工消費合作社印製 依據此種構成，由於在氧化鋁基板所相對向的2邊之 各別角落部設置接地用電極，並且在遠離該角落的位置設 置輸入用電極及輸出用電極，因而即使在由大塊基板獲取 多數片的氧化鋁基板仍呈長條狀連結著之分割片之半成品 的狀態下進行種種的調整/檢查時，也能利用接地用電極 消除對相鄰氧化鋁基板上的電路的不良影響。 上述的構成中，在氧化鋁基板上安裝遮蓋使其覆蓋電 本紙張尺度適用中國國家標準（CNS ) A4規格(210Χ297公釐） -6 498602 A7 ___B7_ 五、發明説明（4 ) 路元件及半導體裸晶片，將此遮蓋焊接在接地電極較爲理 想，能提高遮蔽效果。 (請先閱讀背面之注意事項再填寫本頁) 〔實施形態〕 以下，參照圖面說明本發明的實施形態。第1圖係電 路單元之斜視圖。第2圖係表示電路構成配置的氧化鋁基 板之平面圖。第3圖係氧化銘基板之背面圖。第4圖係電 路構成之說明圖。第5圖係表示端面電極之斜視圖。第6 圖係端面電極之斷面圖。第7圖係表示半導體裸晶片與連 接區的關係之說明圖。第8圖係表示電路單元的製程之說 明圖。 本實施形態例爲周波數調諧型升壓放大器的適用例； 此周波數調諧升壓放大器具有爲了提高攜帶型電視機的收 訊功能（特別是接收感度及耐干擾特性）而與U H F調諧 器（未圖示）組合使用，選擇希望周波數的T U訊號，並 且增幅所選擇的Τ V訊號而輸入到U H F調諧器之功能。 經濟部智慧財產局員工消費合作社印製 第1圖係表示此周波數調諧型升壓放大器（電路單元 )的外觀；如同圖所示，此周波數調諧型升壓放大器係爲 由搭載後述的電路構成兀件之氧化銘基板1，及安裝在此 氧化鋁基板1之遮蓋2所構成，焊接到母基板（未圖示） 之面插裝部位。氧化銘基板1形成爲方形平板狀，將大塊 基板切割成長條狀的分割片後，更細分割此分割片而形成 。遮蓋2係將金屬板彎曲加工成箱形，氧化鋁基板1上的 電路構成元件以此遮蓋2加以覆蓋。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） " 498602 A7 B7 五、發明説明（5 ) 如第2圖所示，在氧化鋁基板1的表面設置電路構成 元件及連接這些元件之導電圖案；另外如第3圖所示’在 (請先閲讀背面之注意事項再填寫本頁) 氧化鋁基板1的背面設置當作背面電極之導電圖案。本實
施形態例之周波數調諧型升壓放大器爲了選擇及增幅T V 訊號而具有調諧電路及增幅電路，形成爲如第4圖之電路 構成；在第2圖所示的各電路構成元件附註與第4圖的電 路圖相對應之圖號。只不過第4圖係表示電路構成的一例 ;本發明也能適用於具有除此以外的電路構成之電路單元 〇 如第4圖所示，周波數調諧型升增放大器具有也是調 諧電路及增幅電路的電路構成元件之電容C 1〜C 7，電 阻R1〜R3，電感元件L1〜L3，二極體D1，電晶 體Tr 1，導電路徑S1和S2 ;這些電路構成元件及連 接此元件之導電圖案設置在氧化鋁基板1的表面。此導電 圖案係利用濺射方式等的薄膜技術形成C r或C u，在第 2圖中附註圖號P而以斜線表示。 經濟部智慧財產局員工消費合作社印製 簡單說明周波數調諧型升壓放大器的電路構成。爲了 選擇及增幅希望周波數的TV訊號，而由電感元件L 2和 L 3與電容C 3和C 4與二極體D 1所形成之調諧電路、 及電晶體Tr 1與其周邊電路元件（電阻ri〜R3，電 阻C 6 )與不平衡/平衡轉換元件T所形成之增幅電路所 構成。複數個周波數的T V訊號經由電容c Γ輸入到調諧 電路。調諧電路的調諧周波數（共振周波數）因經由控制 加到—*極體D 1的負極之電壓（V c t 1 )而可變，所以 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' ' -8- 498602 A7 B7_ 五、發明説明（6 ) (請先閱讀背面之注意事項再填寫本頁) 使其與所希望T V訊號的周波數一致，選擇所希望的T V 訊號，經由電容C 6輸入到增幅電路其電晶體T r 1的基 極。至於電晶體T r 1的基極，偏壓電壓加到基極偏壓用 分壓電阻Rl ’ R2 ;電晶體T r 1的集極電流射極 電流）依照射極電阻R 3的電阻値加以設定。利用電晶體 T r 1所增幅之Τ V訊號從集極輸出，在集極設置不平衡 /平衡轉換元件T。此不平衡/平衡轉換元件T係以相互 結合的一對導電路徑S 1，S.2所形成之電感元件所構成 ，從導電路徑S 2的兩端輸出平衡T V訊號，輸入到前述 過之U H F調諧器。 經濟部智慧財產局員工消費合作社印製 如第2圖所示，在氧化鋁基板1的端部，形成接地用 電極（GND)及輸入用電極（Vcc，Vc t 1， RFin)以及輸出用電極（RFout)，這些電極係 以導電圖案P的一部分所構成。接地用電極及輸入用電極 以及輸出用電極只形成在方形狀的氧化鋁基板1所相對向 之2個長邊側，除此之外所相對向之2個短側則未形成。 即是在氧化鋁基板1的一者長邊側之兩角落的形成G N D 電極，在這些GND電極之間形成Vc c電極及RF i η 電極以及V c t 1電極。另外在氧化鋁基板1的他者長邊 側之兩角落部及其近旁的處所形成G N D電極，在這些 GND電極之間形成2個RF 〇 u t電極。然而，如後述 ，氧化鋁基板1的2個邊長對應於將大塊基板切割成長條 狀的分割片時的分割線，氧化鋁基板1的2個短邊對應於 將該分割片更細分割時的分割線。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -9 - 498602 A7 ___ B7 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁) 此外，如第3圖所示，設在氧化鋁基板1的背面之導 電圖案P 1 (背面電極）對向於各別地接地用電極（ GND)及輸入用電極（vcc，Vctl，RFin) 以及輸出用電極（RF o u t )，如第5，6圖所示，兩 者經由端面電極3加以導通。此端面電極3係在A g厚膜 層的上方依序積層N i基底鍍金屬及A u鍍金屬，最下層 的A g厚膜層係由以厚膜形成不含玻璃成分之A g糊漿後 ，將此以2 0 0 °C程度燒結之低溫燒結材所形成。另外， 中間層的N i基底鍍金屬容易附著A u鍍金層，所以當端 面電極3焊接到母基板的錫接區之際，用來防止最下層的 A g析出到焊錫中。然後，遮蓋2安裝到氧化鋁基板1之 電路單元的完成品中，彎曲形成在遮蓋2的側面之腳片 2 a焊接在與接地用電極（GND)導通之端面電極3， 遮蓋2形成爲在氧化鋁基板1的4角落接地的狀態。 經濟部智慧財產局員工消費合作社印製 前述過各電路構成元件當中，電容C 1〜C 7係夾隔 S i〇2等的介電體將上部電路積層到下部電路的上方，所 以這些電容利用濺射方式等以薄膜形成。在上部電路的表 面設置C u層，利用此C u層提高共振電路的Q値。電容 C 1〜C 7的下部電極及上部電路都連接在導電圖案P ; 如第2圖所示，在電容C 7與V c c電極之間的導電圖案 P，電容C7與RFou t電極之間的導電圖案p，電容 C 2與V c t 1電極之間的導電圖案P，分別設置放電用 的間隙部（air gap ) G。此間隙部G以相互對向所並排設 置的導電圖案P之各別所設置的一對突出部所構成，兩突 本紙張尺度適用中國國家標準（ CNS ) A4規格（210X297公釐) ~ -10- 498602 A7 ____B7 五、發明説明（8 ) 部的尖端彼此間存有一定的間隙相互對向著。此情況，導 電圖案P及G N D電極的尺寸精度由於都是利用薄膜技術 所以提高，因而能縮窄間隙部G的間隙大小，且能低電壓 放電。另外，各電容C 1〜C7當中，電容C 1及C3〜 C 5形成爲單純的方形狀，不過電容c 2及C 7則形成爲 組合2個以上的方形之相異形狀。即是電容C 2爲從1個 矩形的一邊使其突出2個矩形之凹形狀，電容C 7形成爲 朝長邊方向偏離3個矩形所延續之形狀。這些電容C 2及 C 7爲必要較大容量値之接地用電容，接地用電容C 2及 C 7成爲此種相異形狀，則能有效利用氧化鋁基板1上有 限的空間，而高密度插裝所要容量値的電容。 進而，各電容C 1〜C 7當中，電容C 6係由大小不 相同的2個接地用電容所構成，兩者經由相互分離的一對 導電圖案P而並聯著。即是如第2圖所示，兩接地用電容 C 6的各一者電極部連接到接地用的導電圖案，不過兩接 地用電容C 6的各位者電極部經由相互分離的.2個導電圖 案連接到電晶體T r 1的連接區S L。從第4圖能明白， 電容C 6設置在電晶體T I* 1的射極與接地之間，前述連 接區S L由於是以導線接著電晶體T r 1的射極電極之處 所，因而電容C 6的容量値依照經由相互分離的導電圖案 P所並聯之2個接地用電容加以設定。因此，從電晶體 T r 1的射極電極經由電容C 6至接地之導電圖案P全體 的電感減少，而提高接地用電容C 6其連接區S L的接地 效果；另外由於各接地用電容C 6及各導電圖案P所形成 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） I--------衣— (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -11 - 498602 A7 B7 五、發明説明（9) 之寄生振盪周波數提高，經由將該周波數設定爲電晶體 T r 1的動作點周波數以上，而能消除寄生振動。 (請先閱讀背面之注意事項再填寫本頁) 電阻R 1〜R 3係利用濺射方式等的薄膜技術例如形 成T a S i〇2等的電阻膜，所以在其表面因應所需設置 S i 02等的介電體膜。如第2圖所示，3個電阻R1〜 R 3當中，電阻R 1及R 2並排設置在氧化鋁基板1上的 相互接近之位置而以薄膜形成，剩餘的電阻R 3以薄膜形 成在遠離電阻R 1及R 2之位置。此樣由於將電阻R 1及 R 2以薄膜形成在接近的位置，因而即使各電阻R 1， 經濟部智慧財產局員工消費合作社印製 R 2的電阻値與期望値之間有所偏差，電阻R 1 ，R 2兩 者的參差比率也能相同。從第4圖能明白，電阻R 1及R 2爲電晶體T r 1的基板偏壓用分壓電阻，R 1 /( R 1 + R 2 ) X V c c的電壓施加到電晶體T r 1的基極。此 處，也是基極偏壓用分壓電阻之電阻R 1，R2全體的參 差不齊比比如前述過隨時都保持相同，因而對這些電阻R 1，R 2之電阻値不必調整。此外，電阻R 3爲電晶體T r 1的射極電阻，電流從V c c電極流到電晶體T r 1的 集極及射極，進而通過電阻R 3接地。此處，各電阻R 1 〜R 3當中，有助於也是射極電阻之電阻R 3所形成電晶 體T r 1的增幅度最大，因而只調整電阻R 3使電流値成 爲一定而進行輸出調整。 然而，如第9圖所示，在電晶體T I* 1串聯其他的電 晶體T r 2之電路構成時，若將也是兩電晶體T r 1 ’ T r 2的基極偏壓用分壓電阻之電阻R 1，R 2，R 4以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -12- 498602 五、發明説明（10) (請先閱讀背面之注意事項再填寫本頁) 薄膜形成在氧化鋁基板1上的相互接近之位置，則對這些 電阻R 1，R 2，R 4之電阻値不必調整。因此，此情況 ，也只調整也是射極電阻之電阻R 3，就能設定兩電晶體 T r 1 1，T r 2的電流値。 經濟部智慧財產局員工消費合作社印製 另外，電感元件L1〜L3及導電路徑SI，S2都 是利用濺射方式等的薄膜技術形成C r或C u，連接到導 電圖案P。在各電感元件L 1〜L 3的表面設置C u層， 利用此C u層提高共振電路的Q値。電感元件L 1及L 2 都形成爲角形的渦卷形狀，各別的一端以導線接著在 Vc t 1電極或接地用的導電圖案P。電感元件L2爲設 定槪略的共振周波數之共振周波數設定用，電感元件L 3 連接到電感元件L 2的他端。電感元件L 3爲用來調整共 振周波數之調整用導電圖案，如第2圖的虛線所示，經由 調整電感元件L 3加以削除，因而增加電感元件L 2的卷 數而調整共振周波數。此情況，若是調整後的電感元件 L 3之導體寬度與共振周波數設定用的電感元件L 2之導 體寬度相同，則電感元件L 2及電感元件L 3的特性阻抗 巧、〇 如前述過，不平衡/平衡轉換元件T以相互結合的一 對導電路徑s 1，S 2所形成之電感元件所構成，此導電 路徑S 1，S 2都以薄膜形成在氧化鋁基板1上。此導電 路徑S 1，S 2在氧化鋁基板1上夾隔一定的間隙相互對 向形成爲渦卷狀；一者導電路徑S 1的兩端連接在電晶體 T r 1的集極電極及與電容C 7相連接之導電圖案P，他 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 498602 A7 B7 五、發明説明（n) (請先閲讀背面之注意事項再填寫本頁) 者導電路徑S 2的兩端連接在一對的R F 〇 u t電極。此 情況，由於以薄膜形成之導電路徑S 1，S 2的尺寸精度 ，能縮窄兩導電路徑S 1，S 2之間的間隙而確保所望的 結合度，且能在氧化鋁基板1上的有限空間內設置小形的 不平衡/平衡轉換元件。然而，如第1 〇圖所示，將夾隔 一定的間隙相互對向之一對導電路徑S 1，S 2呈Z字狀 形成在氧化鋁基板1上亦可。 經濟部智慧財產局員工消費合作社印製 另外’ 一極體D 1及電晶體T r 1係在以薄膜形成在 氧化鋁基板1上之導電圖案的連接區搭載半導體裸晶片， 將該半導體裸晶片以導線接著在導電圖案P而形成。即是 如第2圖所示，二極體D 1的半導體裸晶片成爲角形形狀 ，設在其下面之一者電極利用膏狀焊錫或導電糊漿等的導 電性接著劑固定在連接區，設在半導體裸晶片的上面之他 者電極以導線接著在導電圖案P的預定位置。另外，電晶 體T r 1的半導體裸晶片也成爲角形形狀，設在其下面之 集極電極利用導電性接著劑固定在連接區，基極電極及射 極電極以導線接著在導電圖案P的預定部位。與前述過的 端面電極3同樣地，在連接區上依序積層N 1基底鍍金層 及Au鍍金層。此處，如第7 (a)或7 (b)圖所示， 相對於半導體裸晶片4下方的面積而縮小形成連接區5的 面積；經由採用此種構成，由於在半導體裸晶片4的下方 確保導電性接著劑的聚集部，因而能預先防止導電性接著 劑從半導體裸晶片4的外形漏出而造成與周圍的導電圖案 P短路的事故。另外，在連接區5的內部設置開口 5 a ; 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 498602 A7 B7 五、發明説明（12) 因此由於剩餘的導電性接著劑聚集在開口 5 a內，因而能 更確實防止導電性接著劑的外漏。 其次，參照第8圖說明上述構成之電路單元的製造過 程。 首先，如第8 ( a )圖所示，在氧化鋁基板1的表面 全體濺射T a S i〇2等後，將此蝕刻成所要的形狀而形成 電阻膜6，因而構成相當於電阻R 1〜R 3之部位。其次 ，如第8 ( b )圖所示，從電阻膜6的上方濺射C r或 C ια等，將此蝕刻成所要的形狀而形成下部電極7後，如 第8 ( c )圖所示，從下部電路7的上方濺射S i〇2等， 將此蝕刻成所要的形狀而形成介電體膜8。其次，如第8 (d )圖所示，從介電體膜8的上方濺射C r或C u等後 ，將此蝕刻成所要的形狀而形成上部電路9。其結果：以 下部電極7或上部電極9構成相當於導電圖案P及電感元 件L 1〜L 3以及導電路徑S 1，S 2之部位，以下部電 極7及介電體膜8及上部電極9的積層體構成相當於電容 C 1〜C 7之部位。其次，以鍍金或薄膜技術將c u層形 成在相當於電感元件L 1〜L 3及導電路徑S 1，S 2及 電容C 1〜C 7之部位的表面後，如第8 ( e )圖所示， 在除了導電圖案P以外的部位形成保護膜1 〇。其次，如 第8 ( ί )圖所示，在氧化鋁基板1的背面全體濺射C r 或C u後，將此蝕刻成所要的形狀而形成背面電極，構成 相當於背面側的導電圖案P 1之部位。 然而，以上所說明過之第8 ( a )〜8 ( f )的過程 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -15· 498602 A7 ______B7 五、發明説明（13) (請先閱讀背面之注意事項再填寫本頁) 係對縱橫刻設有呈格子狀延伸之分割溝的氧化鋁材所形成 之大塊基板進行，以下所說明之第8 ( g )〜（j )的過 程係對沿著一方向的分割溝切割該大塊基板所得取之長條 狀的分割片進行。 經濟部智慧財產局員工消費合作社印製 即是將大塊基板切割成長條狀的分割片後，如第8 ( g )圖所示，在也是此分割片的分割面之氧化錦基板1的 兩端面以厚膜形成A g層1 2，設在氧化鋁基板1的正反 兩面之導電圖案P，P 1的接地用電極（GND)及輸入 用電極（Vcc，Vctl，RFin)及輸出用電極（ R F 〇 u t )彼此間以A g層1 2相互導通。此A g層 1 2爲相當於前述過端面電極3的A g厚膜層，不含玻璃 成分之A g糊漿所形成之低溫燒結材。然而，也能對1片 長條狀分割進行A g層1 2的厚膜形成過程，不過若是存 有若干間隙重疊複數片分割分的狀態，則能同時對複數片 分割片以厚膜形成A g層1 2，適於大量生產。其次，在 A g層1 2及搭載半導體晶片之連接區的各表面依序鍍上 N i基底層及A u層後，如第8 ( h )圖所示，利用膏狀 焊錫或導電糊漿等的導電性接著劑將二極體D 1及電晶體 T r 1的半導體裸晶片固定在各連接區。此情過，如前述 過，由於相對於半導體裸晶片下方的面積而縮小形成連接 區的面積，因而防止導電性接著劑從半導體裸晶片的外漏 ，不致造成導電性接著劑與半導體裸晶片周圍的導電圖案 P短路。其次，如第8 ( i )圖所示，將各半導體裸晶片 以導線接著在導電圖案P的預定位置後，如第8 ( j )圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -16- 498602 A7 B7 五、發明説明（14) 所示，調整也是射極電阻之電阻R 3而進行輸出調整’並 且調整也是調整用導電圖案之電感元件L 3而調整共振周 波數。此情況，由於共振周波數在分割成各個氧化鋁基板 之前的長條狀分割片的狀態下進行調整’在各氧化鋁基板 1的角落部設置接地用電極（G N D )，因而接地用電極 (G N D )必須位於設在相鄰氧化銘基板1之輸入用電路 (Vcc，Vc t 1，RF i η)與輸出用電極（ R F o u t )之間，調整共振周波數不致對相鄰氧化鋁基 板1的電路造成不良影響。 接著在長條狀分割片的各個氧化鋁基板1安裝遮蓋2 ，將該遮蓋2的腳片2 a焊接到與接地用電極（G N D ) 導通之端面電極3後，沿著他者的分割溝將分割片細分割 成各個氧化鋁基板1，因而形成如第1圖所示的電路單元 〇 依據此構成的上述實施形態例之電路元件，由於在氧 化鋁基板1上以薄膜形成電容C 1〜C 7，電阻R 1〜 R3，電感元件L1〜L3，導電路徑S1和S2等的電 路兀件及連接在電路兀件之導電圖案P，同時在此氧化金呂 基板1上以導線接著二極體D 1及電晶體T r 1的半導體 裸晶片，且在氧化鋁基板1的側面設置導電圖案的接地用 電極及連接到輸入輸出用電極之端面電極3，因而利用薄 膜技術及半導體元件的導線接著能將必要的電路構成元件 高密度地插裝在氧化鋁基板1上，而能實現小型化的面插 裝式之電路單元。另外，由於在以薄膜形成之電容C 1〜 i紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------衣-- (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -17- 498602 A7 B7 五、發明説明（15) C7及電感元件L1〜L3及導路SI，S2的表面設置 C u層，因而能提高共振電路Q値。 (請先閲讀背面之注意事項再填寫本頁) 另外，由於以低溫燒結材厚膜形成端面電極3，因而能 具良好空間效率地形成所要膜厚的端面電極3，並且能防 止以薄膜形成之電容或電阻等的電路元件在端面電極3燒 結時受到燒損。進而由於在以厚膜形成之端面電極3上設 置A u鍍金層，因而當端面電極3焊接到母基板的焊接區 之際，能防止低溫燒結的A g析出到焊錫中之銀蝕現象。 然則由於端面電極3只以厚膜形成在氧化鋁基板1所相對 向的2邊’因而由大塊基板獲取長條狀的分割片後，能同 時對該分割片的各氧化鋁基板1以厚膜形成端面電極，適 於大量生產。 經濟部智慧財產局員工消費合作社印製 另外，由於在氧化鋁基板1所對向的2邊之各角落部 設置接地用電極（G N D電極），並且在該接地用電極的 內側設置輸入用電極（V c c，V c t 1，R F i η )及 輸出用電極（RFout)，因而即使在由大塊基板獲取 長條狀的分割片之半成品的狀態下進行種種的調整/檢查 時，這些調整也不致對在分割片上所相鄰之其他氧化鋁基 板的電路造成不良影響，能簡單地進行種種的調整。進而 ，由於在氧化鋁基板1的4角落之接地用電極焊接遮蓋2 的腳片2 a，因而能實現較高遮蔽效果之電路單元。 〔發明效果〕 本發明係以上述所說過的形態實施，達到以下的效果 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 498602 A7 B7 五、發明説明（16) 〇 (請先閲讀背面之注意事項再填寫本頁) 由於在氧化鋁基板上以薄膜形成電容，電阻，含有電 感元件之電路元件及連接到該電感元件之導電圖案，將搭 載在該氧化鋁基板之半導體裸晶片以導線接著到導電圖案 ’並且以低溫燒結材將連接到導電圖案之端面電極以厚膜 形成在氧化鋁基板的側面，因而能在氧化鋁基板上高密度 地插裝所必要的電路部件，而達到電路單元的小型化。另 外，由於以低溫燒結材厚膜形成端面電極，因而能在具良 好空間效率下形成所要膜厚的端面電極，並且能防止以薄 膜形成之電路元件在端面電極燒結時受到燒損。 經濟部智慧財產局員工消費合作社印製 另外，由於在氧化鋁基板所相對向的2別的各別角落 部設置接地用電極，在遠離這些角落部的位置設置輸入用 電極及輸出用電極，因而不只是能在氧化鋁基板上高密度 地插裝所必要的電路部件而達到電路單元的小型化，即使 在由大塊基板取得多數片氧化鋁基板仍呈長條狀接合著的 分割片之半成品的狀態下進行種種的調整/檢查時，也能 利用接地用電極消除對相鄰氧化鋁基板上的電路的不良影 響。 〔圖面之簡單說明〕 第1圖係爲本發明的實施形態其電路單元之斜視圖。 第2圖係爲表示電路構成配置的氧化鋁基板之平面圖 〇 第3圖係爲氧化鋁基板之背面圖。 本^張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -19- 498602 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（17) 弟4圖係爲電路構成之 第5圖係爲表示端面電 第6圖係爲端面電極之 第7圖係爲表示半導體 〇 第8圖係爲表示電路單 第9圖係爲其他電路構 第1 0圖係爲表示其他 平面圖。 元件對照表 1 :氧化鋁基板 3 :端面電極 5 ·連接區 6 :電阻膜 8 :介電體膜 1 ◦:保護膜 1 2 : A g 層 R 1〜R 3 :電阻 T r 1、T r 2 :電晶體 P，P 1 :導電圖案 說明圖。 極之斜視圖。 斷面圖。 裸晶片與連接區的關係之說明 元的製程之說明圖。 成之說明圖。 電路構成配置的氧.化鋁基板之 2 :遮蓋 4 :半導體裸晶片 5 a :開口 7 :下部電極 9 :上部電極 1 1 :背面電極 C 1〜C 7 :電容 L1〜L3 :電感元件 S 1、S 2 :導電路徑 S L :連接區。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I---------- (請先閱讀背面之注意事項再填寫本頁) 訂 -20-

Claims (1)

  1. 498602 經濟部智慧財4.^73(工消費合作社rp A8 B8 C8 D8六、申請專利範圍 1 . 一種電路單元，其特徵爲： 在氧化鋁基板上以薄膜形成電容、電阻、含有電感元 件之電路元件及連接到電路元件之導電圖案，在前述氧化 鋁基板上搭載半導體裸晶片，同時將此半導體裸晶片以導 線接著到前述半導體圖案，且在前述氧化鋁基板的側面設 置連接到前述導電圖案之端面電極。 2 ·如申請專利範圍第1項之電路單元，其中前述電 路元件當中在前述電容及前述電感元件的表面設置C u層 〇 3 .如申請專利範圍第1項之電路單元，其中以低溫 燒結材厚膜形成前述端面電極。 4 .如申請專利範圍第3項之電路單元，其中在前述 端面電極上設置A u鍍金層。 5 ·如申請專利範圍第3項之電路單元，其中將前述 端面電極只以厚膜形成在前述氧化鋁基板所相對向的2邊 0 6 ·如申請專利範圍第4項之電路單元，其中將前述 端面電極只以厚膜形成在前述氧化鋁基板所相對向的2邊 〇 7 · —種電路單元，係具備以薄膜形成在方形平板狀 的氧化鋁基板上之電容、電阻、含有電感元件之電路元件 ’及以導線接著到前述氧化鋁基板上之半導體裸晶片；其 特徵爲：在前'述氧化鋁基板所相對向的2邊之各別角落部 設置接地用電極，並且在遠離前述角落部的位置設置輸入 夂紙> 用中國國家標嗥（CNSyA4規格（210X 297公釐） '~~ (請先閱讀背面之注意事項再填寫本頁) r.丨裝y 訂 線 498602 A8 B8 C8 D8 六、申請專利範圍 用電極及輸出用電極。 8 .如申請專利範圍第7項之電路單元，其中在前述 氧化鋁基板安裝遮蓋使其覆蓋前述電路元件及前述半導體 裸晶片。 (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財4局3:工消費合作社印ί: -22- 木紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公釐）
TW090110156A 2000-05-30 2001-04-27 Circuit unit TW498602B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000160247A JP3244676B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP2000160239A JP2001339242A (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP2000160303A JP3246907B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット

Publications (1)

Publication Number Publication Date
TW498602B true TW498602B (en) 2002-08-11

Family

ID=27343554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090110156A TW498602B (en) 2000-05-30 2001-04-27 Circuit unit

Country Status (5)

Country Link
US (1) US6700177B2 (zh)
EP (1) EP1160869A3 (zh)
KR (1) KR100450354B1 (zh)
CN (1) CN1201643C (zh)
TW (1) TW498602B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762531B2 (ja) * 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
JP4172654B2 (ja) * 2006-02-17 2008-10-29 Ｔｄｋ株式会社 薄膜デバイス
CN102332414A (zh) * 2011-09-01 2012-01-25 安徽四创电子股份有限公司 一种薄膜限幅低噪声放大器小型化方法和工艺
US9441753B2 (en) * 2013-04-30 2016-09-13 Boston Dynamics Printed circuit board electrorheological fluid valve
TWI681524B (zh) * 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1047390A (zh) * 1963-05-20 1900-01-01
US3926746A (en) * 1973-10-04 1975-12-16 Minnesota Mining & Mfg Electrical interconnection for metallized ceramic arrays
US3904886A (en) * 1974-02-01 1975-09-09 Ibm Voltage distribution systems for integrated circuits
JPS5643746A (en) * 1979-09-18 1981-04-22 Tdk Corp Lead-less hybrid integrated circuit parts
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
JPS6038843A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体装置およびその製造方法
US4572757A (en) * 1984-01-23 1986-02-25 The Jade Corporation Method of making a microcircuit substrate
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
US4675960A (en) * 1985-12-30 1987-06-30 Motorola, Inc. Method of manufacturing an electrically variable piezoelectric hybrid capacitor
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
US4965526A (en) * 1989-07-14 1990-10-23 Motorola Inc. Hybrid amplifier
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
EP0496491A1 (en) * 1991-01-22 1992-07-29 National Semiconductor Corporation Leadless chip resistor capacitor carrier for hybrid circuits and a method of making the same
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
US5389904A (en) * 1992-09-11 1995-02-14 Industrial Technology Research Institute, Taiwan, R.O.C. Surface-mountable, frequency selective microwave IC package
US5341115A (en) * 1992-12-14 1994-08-23 Motorola, Inc. Reinforced wrap around ground and method
US5314606A (en) * 1993-02-16 1994-05-24 Kyocera America, Inc. Leadless ceramic package with improved solderabilty
US5370766A (en) * 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
JPH07211856A (ja) * 1994-01-12 1995-08-11 Fujitsu Ltd 集積回路モジュール
US5478773A (en) * 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JP2611672B2 (ja) 1994-07-31 1997-05-21 日本電気株式会社 混成集積回路装置
JPH0851179A (ja) * 1994-08-08 1996-02-20 Sanyo Electric Co Ltd 集積回路装置およびリードフレーム
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
JPH08236889A (ja) * 1995-02-22 1996-09-13 Rohm Co Ltd 電子回路装置およびその実装構造
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
IT1274573B (it) * 1995-05-25 1997-07-17 Sits Soc It Telecom Siemens Processo di fabbricazione di moduli circuitali ibridi includenti dispositivi elettronici in chip
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
JPH09162352A (ja) * 1995-12-08 1997-06-20 Seiko Epson Corp 回路基板およびこの基板を用いた半導体チップの実装構造
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
JP3236782B2 (ja) 1996-08-28 2001-12-10 京セラ株式会社 セラミック基板及びその製造方法並びに分割回路基板
CA2214617C (en) * 1996-09-06 2000-12-19 Toshihiro Makino Nonreciprocal circuit device
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JPH10223787A (ja) * 1997-02-06 1998-08-21 Murata Mfg Co Ltd 表面実装部品
JPH10247766A (ja) * 1997-03-03 1998-09-14 Alps Electric Co Ltd 回路基板
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JPH1167945A (ja) 1997-08-26 1999-03-09 Kyocera Corp 電子回路モジュール
US6236101B1 (en) * 1997-11-05 2001-05-22 Texas Instruments Incorporated Metallization outside protective overcoat for improved capacitors and inductors
JP2000004071A (ja) * 1998-06-16 2000-01-07 Alps Electric Co Ltd 電子回路ユニット
JP2000036712A (ja) * 1998-07-16 2000-02-02 Alps Electric Co Ltd 電子回路ユニット
TW535352B (en) * 2000-05-30 2003-06-01 Alps Electric Co Ltd Surface-mounting type electronic circuit unit

Also Published As

Publication number Publication date
CN1201643C (zh) 2005-05-11
EP1160869A2 (en) 2001-12-05
US6700177B2 (en) 2004-03-02
CN1334696A (zh) 2002-02-06
EP1160869A3 (en) 2006-01-25
KR100450354B1 (ko) 2004-09-30
KR20010109153A (ko) 2001-12-08
US20010048150A1 (en) 2001-12-06

Similar Documents

Publication Publication Date Title
TW483233B (en) Electronic circuit unit
TW535352B (en) Surface-mounting type electronic circuit unit
TW498602B (en) Circuit unit
TW502492B (en) Electronic circuit unit
TW517447B (en) Semiconductor electronic circuit unit
JP3244681B2 (ja) 電子回路ユニット
JP3246907B2 (ja) 電子回路ユニット
JP3246908B2 (ja) 電子回路ユニット
JP3244677B2 (ja) 電子回路ユニット
JP3244680B2 (ja) 電子回路ユニット
JP3244679B2 (ja) 電子回路ユニット
JP3244678B2 (ja) 電子回路ユニット
JP3244676B2 (ja) 電子回路ユニット
JP3244682B2 (ja) 電子回路ユニット
JP2001345643A (ja) 電圧制御発振器
JP2001339243A (ja) 電子回路ユニット
JP2001339242A (ja) 電子回路ユニット
JP2001345640A (ja) 電圧制御発振器
JP2001345642A (ja) 電圧制御発振器
JP2001345641A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees