TW492078B - Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio - Google Patents

Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio Download PDF

Info

Publication number
TW492078B
TW492078B TW090112451A TW90112451A TW492078B TW 492078 B TW492078 B TW 492078B TW 090112451 A TW090112451 A TW 090112451A TW 90112451 A TW90112451 A TW 90112451A TW 492078 B TW492078 B TW 492078B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive material
patent application
scope
item
Prior art date
Application number
TW090112451A
Other languages
English (en)
Inventor
Peter Hey
Byung-Sung Leo Kwak
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW492078B publication Critical patent/TW492078B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

49207« A7 五、發明說明（ 發明領域： 本發明係關於電化學、、 、 予，儿積或電鍍一金屬於一基材 上。更特定地’本發明传關认 保關於-種電化學沉積-金屬於一 基材上的高深寬比結構内的方法。 發明背景： 次四分之一微米，多芦 曰i屬疋下一世代超大型積體電 路（ULSI)的主要關鍵技術之—。此技術的核心之多層内連 線需要一深寬比被形成之内連線特徵結構(—，包括接 點’介電孔(via)，接線及其它特徵結構，的平坦化。這些 内連線特徵結構之可靠的 非的开y成對於ULSI的成功及對於提 同在每一基材及晶粒上的電路密度與品質之持續的努力 是非常重要的。 备私路密度提高時，介電孔，接點及其它特徵結構， 以及介於它們之間的介電物質的寬度會降低至小於25〇奈 米’而介電層的厚度則維持大致固定，其結果為該等特徵 結構的高寬比，即高度除以寬度，會提高。許多傳統的積 處理，如物理氣相沉積（PVD)及化學氣相沉積（CVD)，在填 充深寬比大於4 : 1，特別是大於1 〇 : 1，的結構時有困難。 因此，目前有許多的努力是有關於無氣隙，具有高的深寬 比，即特徵高度與特徵結構寬度的比為4 : 1或更高者， 之奈米大小的特徵結構的形成。此外’當特倣寬度降低， 裝置電流保持一定或提高時，這會導致在特徵結構中之電 流金度提南的結果。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -Γ I — — — — — — I— ^ ·11111111 經濟部智慧財產局員工消費合作社印製 A7 ^-----~--5Z___ _ -------- — 五、發明說明（） 目則’銅及其合金變成次四分之一微米内連線技術之 ^用金屬’因為跟鋁比較起來銅具有較低的電阻值（鋁為 ^1Ω cm，銅為cm)，及一較高的電流載負能力及高 很多4電遷移抵抗性。這些特徵對於支援於高層級的集積 度所遇的兩電流密度及增加裝置速度而言是很重要 的。銅亦具有良好的導熱性且可在極高純度下被獲得。 雖然在半導體元件製造上有選用銅的欲望，但將銅沉 積於非常鬲的深寬比特徵結構内，如4 : 1或具有〇·3 5微 米（或更小）寬的介電孔，之製造方法的選擇則相當有限。 這一處理上的限制的結果為，先前被限制在電路板上的接 、泉的製造上 < 電鍍最近剛被用來填充在半導體裝置上的 介電孔及接點。 私鍍處理藉由施加一外部電流使得在一化學溶液中 的金屬離子發生化學還原反應而沉積一材質於一導電表 面上。然而’電鍍處理需要一導電表面，如在電鍍之前一 導私性的阻障層被沉積於一基材表面上。該導電性阻障層 P la由物理氣相沉積或化學氣相沉積技術來加以沉積。此 外此阻Ρ早層材質H及其氮化物，通常無法提供 疔所而之足夠的導電性表面且一 ”晶種，，層被沉積用以 提供一電鍍層之適當的核心。 笔鍛處理典型地需要該導電的核心，或晶種，層很薄 且被保形地沉積於該基材上用以在該基材上提供一表面 以適當底啟動該電鍍處理。該晶種層典型地包含一導電金 屬’如銅’且係藉由物理氣相沉積（PVD)或化學氣相沉積 第6頁 本紙張尺度適时關家標準（CNS)A4祕（21Q χ 2977妓1 --— ί請先閱讀背面之注意事項再填寫本頁) # 訂-------卜線， 經濟部智慧財產局員工消費合作社印製 492078 A7
訂 請 先 閱 讀 背 之 注 意 事 項 再 填 寫 本 頁 f
492078 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（） 間氣隙形成於特徵結構的側壁及底部上的結果。 因為非均勻或結塊層而造成之在基材結構特徵内的 氣隙及其它填充瑕疵的形成會因為半導體工業從200公董 基材轉移到3 〇〇公釐基材的製造而更形複雜，因為被沉積 材質的均勾性上的變化會更大。在電鍍銅層於3〇〇公釐的 基材上時，已發現薄金屬層，如使用在電鍍處理中之晶種 層，的均勾性的變化很大且該薄金屬層的連續性在該基材 邊緣的特徵結構内是不定的，因而導致在填充基材時氣隙 的形成及其它缺陷的形成。 因此’被沉積晶種層會在電鍍處理期間受損，因而形 成缺陷而造成對其它材質電鍍至該特徵結構内之不利的 影響。例如，在傳統的電鍍處理中，一基材被浸入到一電 鍍浴中，然後能量被施加至該基材用以沉積材質於其上。 然而，該沉積的材質會從該基材表面上逐出一部分的晶種 層，或晶種層的蝕刻部分，晶種層材質的損失會導致缺 陷，如不連續處，的形成。而且，薄的晶種層會在脈衝電 鍍技術的初始脈衝施加期間從基材表面上”剥落，，，該脈衝 電鍍技術使用交流電壓或電流來沉積及從一基材表面上 溶解材質以產生保形沉積。 因此，對於將一金屬電化學沉積至一基材上的高深寬 比結構内的方法存在著需求，該方法可提供無氣隙或無細 缝的高深寬比結構填充。理想地，該金屬的電化學沉積方 ，法可應用在不同尺寸基材上’及可應用於沉積金屬於基材 邊緣上及形成於該處的高深寬比特徵纟士構内。 第8頁 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .--------^-------- (請先閱讀背面之注意事項再填寫本頁) A7
經濟部智慧財產局員工消費合作社印製 目的及概述： 本發明大體上提供一種將一導電材質電化學沉積至 一基材上的高深寬比結構内的方法，其可降低或將晶種層 缺陷，如層的發均勻性及不連續性，的影響減至最小並將 特徵結構填充期間的材質結塊減至最小。在本發明的一賤 樣中’一種處理一基材的方法包括將一基材置於一其内設 置有一電化學浴的處理室内，該基材具有一第一導電材質 被沉積於其上，當該倒電材質與該電化學浴相接觸時，在 將該基材浸入該電化學浴中的同時藉由施加一電鍍偏壓 土卩亥基材上而）儿積一 ^ 一導電材質於該第一導電材質之 上，及藉由一電化學 >儿積技術將一第三導電材質同步（以 沉積於該第二導電材質上用以填充該特徵結構。 本發明的另一態樣提供一種電化學地沉積一導電材 質至一基材上的一高深寬比結構内的方法，其包括沉積一 晶種層於該基材上的該高深寬比結構内，藉由將該基材曝 露而在將該基材浸入該電化學浴中的同時施加一電鍍偏 壓至介於約20mA*sec/cm2至約160 mA*sec/cm2之間的電 荷密度用以沉積一補丁（patched)層於該深寬比結構内，及 沉積一導電材質於該補丁層上同步填充該高深寬比結 構。 本發明的另一態樣提供一種填充在一電化學浴中的 基材上的一高深寬比結構内的方法，其包括提供一基材， 該基材上形成有不連續的導電層，在該基材浸入在該電化 學浴中的同時減少該不連續的導電層的形成並將後續被 第9頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） i----------訂-------- (請先閱讀背面之注意事項再填寫本頁) 492078 A7 _B7__ 五、發明說明（） 沉積之導電材質的結塊最小化，及用一導電材質填充該高 深寬比結構。 圖式簡單說明： 本發明的另一態樣提供一種填充在一電化學浴中的 基材上的一高深寬比結構内的方法，其包括提供一基材， 該基材上形成有不連續的導電層，在該基材浸入在該電化 學浴中的同時減少該不連續的導電層的形成並將後續被 沉積之導電材質的結塊最小化，及用一導電材質填充該高 深寬比結構。 第1圖顯示會形成在一機材表面上的一高深寬比特徵結構 中的缺陷； 第2圖為一電化學沉積槽的示意立體圖； 第3圖為根據本發明之電鍍程序的一實施例；及 第4圖為一根據本文所述的處理而被沉積的一膜層之電荷 密度對層厚度的圖表。 ----------*— --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 圖號對照說明： 100 基材 102 結塊 106 特徵結構 104 氣隙 200 電鍍處理槽 210 頭組件 220 處理工具 240 電解液收集器 242 本體 243 開口 246 内壁 247 底部 第ι〇頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492078 A7
五、發明說明（） 249 電 解 液 出 π 252 頭 組 件 架 254 安 裝 柱 256 懸 臂 257 懸 臂 作 動 器 258 基 材 組 件作動 260 安 裝 板 262 頭 組 件 軸 264 基 材 固 持 器 266 陰 極 接 觸環 272 容 器 本 體 274 陽 極 組 件 276 過 濾 器 278 堰 230 碗 294 陽 極 外 殼 296 可 溶 解 的 金屬 298 陽 極 電 極接點 502 圓 柱 形 部 分 504 底 部 506 上 環 形 凸 緣 286 下 環 形 凸緣 510 電 解 液 入 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 發明詳細說明： 本發明現將參照一實施於一電化學沉積槽中，如設在 美國加州的 Santa Clara市的 Applied Material公司所製造的 Electra Cu ECP系統，的電化學沉積處理來加以說明。一 電化學沉積系統的詳細說明係揭示於1 9 9 9年四月8日提 申，名稱為 ’’ELECTRO-CHEMICAL DEPOSITION SYSTEM”之美國專 利申請案第09/289,074號中，其藉由此參照而被併於本文 中 〇 第2圖為一電化學處理槽200的一實施例的剖面圖， 其可被用來沉積導電材質。該處理槽200大體上包括一頭 組件210，一處理工具（kit) 220及一電解液收集器240。在 第11頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 492078 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（） 员施例中’该電給液收集器被固定於該本體242上 的一開口 243之上，該開口界定可供該處理工具22〇設置 的位置。該電解液收集器24〇包括一内壁246，一外壁248 及一底部247其將該等壁連結起來。一電解液出口 249被 设置成穿過該電解液收集器2 4 0的底部2 4 7且經由管子， 水f或其它流體輸送連接器而連接至電解液補充系統（未 示出）。 該頭組件2 1 0被安裝於一頭組件架2 5 2上。該頭組件 架252包括一安裝柱254及一懸臂256。該安裝柱254被 安裝於該本體242上，且該懸臂256從該安裝柱254的一 上邵側向地延伸出。最好是，該安裝柱254提供相對於一 延著該安裝柱的垂直軸旋轉運動以允許該頭組件2 } 〇旋 轉。 該頭組件210被固定於一設置在該懸臂256的遠端上 之安裝板260上。該懸臂256的下端連接至一安裝在該安 裝柱256上的懸臂作動器257。該懸臂作動器257該懸臂 256相對於懸臂256與安裝柱254之間的接合點的擺動。 當該懸臂作動器257被收回時，懸臂256將該頭組件210 移離開該處理工具220用以提供將該處理工具220從該電 化學處理槽200中取出及/或更換所需要的空間。當懸臂作 動器257被伸展時，懸臂256將該頭組件210朝向該處理 工具220移動用以將該基材置於该頭組件2 1 〇中之處理位 置上。 該頭組件2 1 0大致上包含一基材固持組件2 5 0及一基 第12頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ：—--------訂-------- (請先閱讀背面之注意事項再填寫本頁) 492078 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 材組件作動器2 5 8。該基材組件作動器2 5 8係安裝在該安 裝板260上，且包括一頭組件軸262其向下延伸穿過該安 裝板260。該頭組件軸262的下端被連接至該基材固持組 件250用以將該基材固持組件250放置在一處理位置及— 基材裝載位置上。該基材固持組件250大致包含一基材固 持板264及一陰極接觸環266。 在一實施例中，該因陰極接觸環266包括一導電金屬 或金屬合金，如不銹鋼，銅，金，銀，白金，鈦，妲，及 其它導電材質，或導電材質的組合，如鍍上了鉑的不銹 鋼。該因極接觸環266包括一上安裝部（未示出）其被設計 來將該陰極接觸環安裝在該基材固持組件上，及一下基材 接成接部（未示出）其被設計來承接一基材。該基材承接部 包括一環形基材停留表面（未示出）其具有多個接觸墊或突 起設置於其上且最好是等間距地設在該停留表面的周 圍。當一基材被置於該基材停留表面上時，該等接觸墊與 該基材的一周邊區域接觸用以提供電子接觸至該基材沉 積表面上的電鍍晶種層。最好是，該等接觸塾被鍍上一可 抗氧化的貴金屬，如白金或金。 其它的接觸環設計亦可使用在本發明的電鍍處理槽 上，如描述於1 998年十一月30日提申，名稱為，，Cathode Contact Ring for Electrochemical Deposition” 的美國專利申請案第 0 9/20 1，486號中的接觸環設計，該專利申請案的内容藉由 此參照而被併於本文中。 該基材固持環2 6 4最好是被設置在該陰極接觸環2 6 6 第13頁 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公餐） --------^-------- (請先閲讀背面之注意事項再填寫本頁) A7 五、發明說明（ 之上且包括一囊袋（bladder) 其# )，、、件（未不出）其提供壓力於該 基材的为側用以確保基材雨赫 私、又表面與陰極接觸環266之間 的電子接觸。 參照回第2圖，其為一雨枯老 口八為私鍍處理槽200的剖面圖，該 基材固持器組件2 5 0被置於嗲虑掷太μ ^ 於邊處理套件220的上方。該處 理套件220大體上包括-碗230，-容器本體272 一陽 極組件274及-過濾、器276。該容器本體m最好是〆圓 柱形本體其是由絕緣材質所構成，如陶资，塑膠， pLExIGLAS⑧（丙埽酸系），Lexane，pvc，cpvc 及 pvDF， 或由被塗層的金屬所製成’如不銹鋼，鎳及鈦，該被塗 層的金屬是被塗上一絕緣材質層，如tefl〇n@，pvDF， 塑膠，橡膠及不會溶解於該電解液中並可將電極（即該電 鍍系統的陽極與陰極）電氣絕緣之其它材質的組合。該容 器本體272最好是被設計成可順應該基材電鍍表面及一將 被該系統所處理之基材的形狀，典型地為圓形或矩形，的 大小。 該容器本體272的一上部徑向朝外延伸用以形成一環 形堪278。該堰278延伸跨越該電解液收集器240的内壁 246且允許電解液流入該電解液收集器240中。該堰278 的上表面最好是與該陰極接觸環266的下表面相配合。當 一基材被置放在處理位置時，該基材電鍍表面係位在稍低 於該堰278的頂端之處。一供電解液流過的間隙被形成於 該該陰極接觸環266的下表面與該堰278的上表面之間。 該容器本體272的一下部徑向朝外地延伸用以形成— 第14肓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） t請先閱讀背面之涑意事項存填寫本 参 1T--------線 經濟部智慧財產局員工消費合作社印製 叼2078 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 下環形凸緣286用來將該容器本體272固定於該碗23〇 中。最好是，該過睞器276被附著於並完全覆蓋該容器本 體272的下開口，且該陽極組件274被設置在該過濾器276 底下。取好疋，该過滤器2 7 6及該陽極組件2 7 4藉由可取 下的固電件’如螺絲及/螺帽，而被固定於該容器本體272 的下表面上。或者該過濾器276及該陽極組件274係可取 下地被固定於該碗230上。該過濾器276最好包括一陶瓷 的擴散器其被建構成可控制朝向該基材電鍍表面之電解 液流形態。 孩陽極組件274最好是包含一可消耗的陽極其作為該 電解液中之金屬離子來源。或者，該陽極組件274包含一 不可消耗的陽極，及將被電鍍的金屬係由一電化學浴的電 解液來供應。陽極組件274為一自我封包模組其具有一有 孔的陽極外殼294，該外殼最好是由與將被電鍍的金屬離 子相同的材貝所製成，如銅。或者，該陽極外殼2 9 4是有 有孔材質，如陶瓷或聚合物薄膜，所製成。一可溶解的金 屬296,如用於銅的電化學電鍍之高純度的銅，被配置在 孩陽極外殼294之内。該可溶解的金屬最好是包含金 屬顆粒，線或-被穿孔的板子。該有孔的陽極外殼294亦 作為一過濾器，其可將溶解的金屬所產生的顆粒保持在該 陽極外殼294内。 一陽極電極接點298被插入穿過該陽極外殼294用以 ，供從一電源供應器至該可溶解的金屬296之電子連接。 f好疋S陽極私極接點2 9 8是由一導電材質所製成，該 第15頁 私紙張尺度適用中國國家標準 x 297公釐） ^--------訂--------^ ·線 (請先閱讀背面之注意事項再填寫本頁) 492078 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 材質可落解於該電解液中，如鈦，白金及鍍了白金的不銹 鋼。該陽極電極接點298延伸穿過該碗230且連接至一電 源供應器。 孩電源供應器（未示出）亦被連接至與該基才電子接觸 的該陰極接觸環266。該電源供映器最好是包括一控制電 路其可切換於一固定電流操作與一固定電壓操作之間。該 等電源供應器的一控制電路控制輸出的極性。在一實施例 中，该電源供應器包括一切換電路其可被程式化用以產生 不同的輸出波形，如在一第一時段中成復一固定電流輸出 及在一第二時段重復一固定電壓輸出的輸出波形。本發明 可使用不同的電源供應設計，其可產生此等輸出的波形且 並不侷限於任何特定的電源供應器設計。 该琬230大致包含一圓柱形的部分5〇2及一底部 504。一上彡哀形凸緣506從該圓柱形部分5〇2的上部徑向 朝外地延伸出。該碗230之該上環形凸緣5〇6被不動地連 接至琢容器本體272的下環形凸緣286。該圓柱形部分5〇2 容納該陽極組件274及該過濾器276。最好是，該過濾器 276及該陽極組件274的外徑比該圓柱形部分5〇2的内徑 稍微小用以迫使-部分的電解液在流經該過濾、器^之前 首先流經該陽極組件274。該碗23〇的底部5〇4包括一電 解液入口 51〇其連接至一來自於—電解液補充系統之電解 液供應管路。該電解液入口 510及該電解液供應管路係藉 由一可解開的連接器（未示出）而相連接，其可方便該處理 工具220的取下及更換。 第16頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------：—--------訂--------^ l^wi (請先閱讀背面之注意事項再填寫本頁) A7 五、發明說明（ 在“作時，一機器人（未示出）將該基材以面向下的方 式放在該基材固持器組件250上。該基材被置於該基材固 持器264底下，但在該陰極接觸環加之上。該機器人然 後釋放該基材用以將其置於該陰極接觸環⑽中。在該基 材固持組件250上的該囊袋組件（未示出）施加一壓力頂住 〉基材的側用以確保該基材電鍍表面與該陰極接觸環 266之間的電子接觸。 咸顽組件252被降低至一在該處理工具22〇之上的處 理位置。在此位置時，該基材是在該堰278的上平面底下 且與該處理工具220内的電解液相接觸。電源供應被啟動 用以供應電能（即電壓及電流）至該陰極與陽極以進行電鍍 處理。該電解液在電鍍期間典型地被被持續地泵入該處理 工具内。被供應至該陰極與陽極的電能及電解液流量是由 控制系統（未示出）所控制用以達到所想要的電鍍結果。在 一實施例中，當該頭組件被降下來時且在該電鍍處理期 間，該頭組件被轉動。 在電鍍處理完成之後，該頭組件2 1 〇將該基材固持組 件2 5 0升起且基材從電解液中取出。在一實施例中，該頭 組件被旋轉一段時間用以加強殘留的電解液從該基材固 持組件上移除。該基材固持器被升起用以允許該機器人從 該陰極接觸環2 6 6上撿取該經過處理的基材。該機器人被 移動至一位在該經過處理的基材的背側之上的位置並撿 取該基材。該機器人將該基材從該處理工具中撤出並將該 基材從面向下的位置翻轉成面向上的位置。該基材現可被 第17頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) # 訂--------•:線 經濟部智慧財產局員工消費合作社印製 492078
五、發明說明（） 輸送以供進一步的處理。上ϋ 兩μ m ^ 上这的電化學沉積槽被提供是作 (請先閱讀背面之注意事項再填寫本頁) 為舉例之用，不應被用來限制本發明 精處理 第3圖為/瓦私圖，其顯示本發明之電鍍處理的一實 施例。雖然以下的處理係針對一 300公釐的基材，但本發 明可等效地應用於其它尺寸的基材，如200公釐的基材’ 的處理上。 一有圖案的基材係藉由沉積一介電層於該基材上，沉 積並構圖一光阻材質於該介電層上，然後根據形成於該光 阻層上的圖案在介電材質上蝕刻出孔，而被形成。該孔可 具有一鬲的深寬比且可包括任何使用於半導體製造中的 結構，包括介電孔，接線，及雙鑲嵌結構。 在蝕刻该介電層之後，一阻障及/或襯裡層可被保形 地沉積於該有圖案的基材上及及在步驟3 〇〇形成的孔中。 該阻P早及/或襯裡層可藉有此技藝中習知的技術來沉積，包 括化學氣相沉積（CVD)及物理氣相沉積（pvd)，如離子化的 金屬電漿物理氣相沉積（IMP-PVD)，自我離子化物理氣相 沉積（SI-PVD)，及對準的或長拋濺鍍。 經濟部智慧財產局員工消費合作社印製 可被用作為銅，銘，镇，及其合金，及其經過摻雜的 衍生物的阻障及/或襯裡層的材質包括了，但不侷限於，難 熔金屬及難熔金屬氮化物（如，鎢（W)，氮化鎢（WNX)，I尼 (Nb)，銘石夕化物等），(Ta)，氮化纽（TaN)，氮化鈥（TiN)， PVD Ti/N2-stuffed，經過摻雜的矽，鋁，及鋁的氧化物， 第18頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
五、發明說明（ 三元混合物（如TiSiN，鈦矽氮化物，WSiN，鎢矽氮化物 等），或這些層的組合。例如，該阻障及/或襯裡層的材質 包括妲（Ta)及氮化妲（TaN)，對於銅金屬化而言其可獨立地 或依序地被沉積，且用IMP-PVD技術來沉積。 一第一導電材質的晶種層藉由化學氣相沉積（CVD)或 物理氣相沉積（PVD)技術，如離子化的金屬電漿物理氣相 沉積（IMP-PVD)，而在步驟310被沉積於該阻障及/或襯裡 層上。一”晶種層”在本文中被廣意地界定為被連續地或不 連續地沉積的材質，其被用來促進後續被沉積於一基材表 面上的層的生長及加強被沉積的層之間的黏著性。 *亥弟一導電材質’該晶種層，包括但不侷限於，一從 銅，鎳，鎮，及其組合的組群中所選取的材質。該第一導 電材質亦可包括銅，鎳，鎢，及其組合的合金及經過摻雜 的衍生物。其它的導電材質，如鈦及妲，可改善導電材質， 如銅，的沉積亦可被使用作為晶種層。該晶種層可進一步 包括一選自於磷，硼，錮，錫，鈹或其混合物的組群中之 摻雜材質。該摻雜物質的重量百分比約從〇 . 〇丨％至丨5 0/〇， 更佳地為0 · 0 1 %至〇. 5 %。 一第二導電材質之補丁層然後於該晶種層與該電化 學浴接觸時藉由施加一電鍍偏壓至被浸在一電鍍浴3 2〇中 之该基材上而被沉積於該晶種層上^ ”補丁層”在本文中被 廣意地界定為被沉積的材質，其被用來降低不連續層的形 成及用來將後續被沉積的層上之結塊層的影響減至最 小。 第19頁 (請先閱讀背面之注意事項再填寫本頁) --------訂-------L « ^ . 經濟部智慧財產局員工消費合作社印製 492078 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 該補丁層包括，但不侷限於，一從銅，鎳，錫，及其 混合物的組群中所選取的第二導電材質。該第一導電材質 亦可包括鋼，鎳，鎢及其混合物的合金。該補定層可包含 一像是’磷，硼，銦，錫，鈹，及其混合物的摻質，與沒 有被掺雜的層比較其來，其被認為可改善電子遷移特性並 以幸父少的結塊及較少的不連續來沉積一更為均勻的層。一 較佳的掺質濃度係介於該層的重量百分比的0.0 1 °/。至1 5 % 之間’但最好是該”補丁，，層的〇.〇1 %重量百分比至3%重量 百分比之間，且最佳的是介於0 · 01 %重量百分比至〇. 〇 5 % 重量百分比之間。在一實施例中，該晶種層及補丁層包括 相同的材質，其中銅作為晶種層材質及補丁層材質是較佳 的。 該偏壓是在該基材是在”傾斜”位置時，在該基材進入 到該電化學浴中之前被施加的且在該基材浸入到該電化 學浴中期間持續被施加。或者，該偏壓可在與該電化學浴 接觸的同時被施加，在浸入的同時被施加，或在該基材浸 入到該電化學浴中之後被施加。根據本發明的一個實施 例’該偏壓是藉由施加一介於約〇 · 8伏特至約2 〇伏特的電 壓至該基材而被施加的。該偏壓可被施加約〇. 1秒至約4 秒的時間長度。 該偏壓通常都是一充分的電壓及時間長度施加用以 造成在包括基材孔的表面在内的基材電鍍表面上的沉 積。例如’被觀祭到的是’在後續的沉積中藉由提供一更 為均勻的沉積率於該晶種層上，施加一介於約8伏特至約 (請先閱讀背面之注意事項再填寫本頁) _ 霧^!________^________.· ^ I ----------------------- 第20頁
492078 A7 B7 五、發明說明（） 2 0伏特的電壓持續約〇 · 5至2 · 0秒的時間所得到之材質的 沉積即足以去除任何形成在該晶種層内的不連續並將在 該晶種層内的結塊的影響減至最小。該補丁層可在該晶種 層上被沉積達一介於約5 0埃至約2 5 0埃的厚度。 上述的處理參數係在一第二導電材質的補丁層的導 電材質沉積中被使用的，其係藉由一具有多構件，包括銅 電解液及添加物如抑制劑及增亮劑/加速劑，的銅電鍍浴來 實施。該電鍍化學物，特別是電解液及添加物的成分，係 被提供於1999年二月5入提申，名稱為” Electr〇dep〇siti〇n Chemistry for Improved Filling of Apertures” 的美國專利申請案第 09/245，780號中，其内容藉由此參照而被併於本文中。 由違補丁層被沉積的材質的量’或補丁層厚度與電荷 密度相關連。電荷密度在本文中被廣意地定意為在一段時 間内被施加至該基材的面積單位上的偏壓。電荷密度的單 位為mA*seC/cm2其中mA為毫安培。電荷密度亦可被理 解為在一段時間内施加至該基材的總電荷。對於一具有已 知的電阻及3 0 0公釐的基材的電鍍浴而言，在補丁層的沉 積期間被施加至該基材的電荷密度被計算。該電荷密度係 使用公式：電荷密度，Id(單位，mA*sec/cm2) = [(時間），（t)秒]，電流（I) ’安培）]/基材面積（cm2)， 其中電流，I，被計算為： 1 =施加的電壓（V)，伏特）/電阻（R)，歐姆（Ω )， 且面積為： Α = π (基材半徑，公分 第21頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .· 訂--------··線 經濟部智慧財產局員工消費合作社印製 492078 A7 B7 五、發明說明（） 一 300公釐的基材之銅材質的補丁層厚度對電荷密度之計 算結果的例子被示於第4圖中。 第4圖顯示所測得之銅的厚度對一段時間内計算所得 之電荷密度的圖表。根據本發明的一個實施例，該偏壓係 藉由將遠基材曝露於一介於約2 0 m A * s e c / c m 2至約1 6 0 mA*sec/cm2的電荷密度下用以在一材質的填充層開始沉 積之前造成在包括基材孔的表面在内之該基材電鍍表面 上的沉積。因此，對於其它的處理及設備結構而言，本發 明係使用小於或大於上述的電荷密度，如約5 mA*sec/cm2 的電荷密度來實施。 電流密度的施加可使用傳統的方法或使用電子脈衝 模調變技術來實施。電子脈衝調變技術在本文中被廣意地 定義為脈衝化的電壓或電流波形其交替地沉積及從基材 上去除材質。該電子脈衝調變技術包括施加一固定的電流 密度或電壓於該基材上達一第一時間長度用以將材質電 鍍於一基材表面上，然後施加一固定的反向電流密度或電 壓於該基材上達一第二時間長度用以從該基材表面上溶 解或蚀刻該材質，及重復該第一及第二步驟以填充該結 構。此技術可以最少的氣隙形成及結塊來產生材質之保形 沉積。 電子脈衝調變處理被更完整地描述於2000年五月11 日提申，名稱為 ’’Electromechnical Deposition For High Aspect Ratio Structures Using Electrical Pulse Modulation” 的美國專利申靖案第 0 9/569,833號中，其内容藉由此參照而被併於本文中。 第22頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 參 經濟部智慧財產局員工消費合作社印製 •^OJ n ϋ n ϋ I ϋ ϋ ϋ ϋ 1 I ϋ 1 ί I n ϋ n I ϋ ϋ ϋ n ϋ ϋ ϋ ^1 492078 A7 B7 五、發明說明（ 再者，已被觀察到的是，導電材質，如鋼，的沉積厚 度與被施加至該基材的電荷密度之間係成線性關係。此 外，當偏壓於基材浸入處理期間被施加於基材上時，藉由 本文上述的處理沉積的銅層的厚度係隨著—定時間内之 電壓的升高而增加。同樣被觀察到的是，當偏壓於基材浸 入處理期間被施加於基材上時，在固定的電壓下，沉積的 厚度隨著曝露的時間的增加而增加。 此被觀察到的電荷密度的線性關係讓一浸泡偏壓的 施加能夠將形成在不同尺寸基材，如2〇〇公釐的基材，上 的晶種層内的缺陷最少化及當特徵結構尺吋變小且深寬 比變大時的不同的晶種特徵最小化。沉積厚度與電荷密度 之間的此線性關係允許針對不同尺寸的深寬比作調整及 修改使用在電化學沉積處理中的沉積導電材質中之配料 用以將氣隙的形成最少化。 一從銅，鎳，鎢，其經過摻雜的衍生物，及它們的組 合所構成的組群中所選取的第三導電材質層接著藉由電 鍍技術330而被沉積用以填充該等孔。第三導電材質可與 孩補丁層在同一電化學浴或在相同的ECp槽中同步的被 沉積。 孩第三導電材質層的沉積處理可包括傳統的方法及 包括電子脈衝調變技術將導電材質電化學地沉積於基材 上的特徵結構内。 例如，該第三導電材質可藉由施加介於約2〇mA/cm2 至約40 mA /cm2的固定電流密度持續約秒至約川秒 第23頁 (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 訂· — — — - — 勝 — — — — - — — - - - — — — — — — — — — — I! 492078 A7 五、發明說明（ 的時間，然後一反向的電流穷声姑 私成在度被施加持續約〇 〇2秒至 3秒鐘的時間，藉此以最少 ^ 取^次甚至/又有軋隙形成的方 充咼深寬比結構。或者，一介於約15V 、 〇v的電壓被 施加持績約0」秒至20秒的時間，然後介於約_15V至 的：向電壓被施加持續约〇·〇2秒至約3秒鐘的時間，藉此 以最少或甚至沒有氣隙形成的方式填充高深寬比結構。該 度泡偏壓可形成一邵分的脈衝調變沉積技術。 在孩結構已使用脈衝調變處理加以填充之後，一固定 的電流密度可被施加於該基材上用以沉積一金屬於該美 材上。 在該第三導電材質沉積之後，該孔可被進一步的處 理，如藉由回火及/或藉由化學機械研磨處理以平坦化該基 材，來形成特徵結構。 被觀察到的是，與沒有使用本文中上述處理的而被填 充的特徵結構比起來，使用本文中上述的處理而被填充之 在一 300公釐基材上的特徵結構具有較少的缺陷及氣隙形 成。一般咸認，施加一偏壓可允許在該電鍍頭及基材的最 初浸泡期間能夠形成有限的金屬層電鍍。在浸泡及/或該基 材與該浴接觸的同時之該基材的電鍍將可防止晶種層的 損失用以阻止晶種層與電化學浴之間的反應，如氧化或該 晶種層被該電化學浴濕式蚀刻。 進一步被認為的是，在浸泡及/或該基材與該浴接觸 的同時施加偏壓以提供該基材有限的電鍍而沉積的材 質，可將在該晶種層内的區陷及不連績處填補起來，藉由 第24頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） f請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製
1 I · ϋ ϋ ϋ n ^ 1· I^OJ ^ I I I I I I a I I I I I I I I n ^ I ϋ I I ϋ I n ϋ ϋ ϋ ϋ I I 492078 A7 B7 五、發明說明（） 提供相對均勻的沉積率來將該晶種層之材質的結塊影響 降至最小，龙讓後續的處理，如電鍍，提供無基材氣體或 在該被沉積的材質中沒有沉積缺陷的基材孔填充。此外， 在浸泡及/或該基材與該浴接觸的同時使用電予脈衝調變 技術能夠在該處理循環的電鍍期間填補缺陷並在該處理 循環的溶解，或蚀刻期間去除結塊。 雖然以上所述係關於本發明的較佳實施例，但本發明 之其它的及進一步的實施例可在不偏離本發明的基本範 圍之下被達成，且本發明的範圍是有以下的申請專利範圍 來界定的。 (請先閱讀背面之注意事項再填寫本頁) 11 ----丨！訂 --------線 經濟部智慧財產局員工消費合作社印製 第25頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 492078 A8 B8 C8 D8 六、申請專利範圍 1 · 一種處理一基材的方法，其至少包含： a) 將一基材置於一其内設置有一電化學浴的處理室 内，該基材具有一第一導電材質被沉積於其上； b) 當該導電材質與該電化學浴相接觸時，在將該基 材浸入該電化學浴中的同時藉由施加一電鍍偏壓至該 基材上而沉積一第二導電材質於該第一導電材質之 上；及 Ο藉由一電化學沉積技術將一第三導電材質同步（ζ·π 沉積於該第二導電材質上用以填充該特徵結構。 2 ·如申請專利範圍第1項所述之方法，其中施加偏壓至該 基材包括施加一介於0 · 8伏特至2 0伏特的電壓。 3 .如申請專利範圍第1項所述之方法，其中該偏壓被施加 一段介於0 · 1秒至4秒鐘之間的時間。 (請先閱讀背面之注意事項再填寫本頁)
    訂 線 經濟部智慧財產局員工消費合作社印製 4·如申請專利範圍第！項所述之方法，其中施加偏壓至該 基材包含施加一介於5伏特至2 〇伏特的電壓持續一段 介於0 · 5秒至2秒鐘之間的時間。 5·如申請專利範圍第丨項所述之方法，其中該電化學沉積 技術包含一脈衝電鍍技術。 6.如申請專利範圍第}項所述之方法，其中施加偏壓至該 本紙張尺度適ffi +關家鮮（CN^A4規格（210 X 釐)^^-----------— 492078 經濟部智慧財產局員工消費合作社印？衣 A8 B8 C8 D8 申請專利範圍 基材包含將該基材曝露於一介於20mA*sec/cm2至 mA*sec/cm2之間的電荷密度下。 7 ·如申请專利範圍第1項所述之方法，其中第一，第二， 及第二導電材質係選自於包含銅，被摻雜的銅，鋼人 金’及它們的組合的組群中。 8·—種電化學地沉積一導電材質至一基材上的一高深寬比 結構内的方法，其至少包含： a) 沉積一晶種層於該基材上的該高深寬比結構内； b) 藉由將該基材曝露而在將該基材浸入該電化學浴 中的同時施加一電鍍偏壓至介於2〇mA*sec/cm2至ι6〇 mA*sec/cm2之間的電荷密度用以沉積一補丁（patching)層 於該深寬比結構内；及 c) 沉積一導電材質於該補丁層上同步填充該高深寬 比結構。 9·如申請專利範圍第8項所述之方法，其中該電荷密度包 含施加一介於0 · 8伏特至2 0伏特的電壓持續一段介於 0 · 1秒至4秒鐘之間的時間。 1 〇·如申請專利範圍第8項所述之方法，其中該晶種層，該 補丁層’及該等導電材質係選自於包含銅，被摻雜的 銅，銅合金，及它們的組合的組群中。 第27X 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） I I n - ϋ i— I ϋ ϋ n 1· n · n ϋ n ·ϋ I i — 一 0、· d I. l^i n ί ϋ i w— ϋ - (請先閱讀背面之注意事項再填寫本頁) 492078 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印制衣 六、申請專利範圍 1 1 · 一種填充在一電化學浴中的基材上的一高深寬比結構 内的方法，其至少包含： a) 提供一基材，該基材上形成有不連續的導電層； b) 在該基材浸入在該電化學浴中的同時減少該不連 續的導電層的形成並將後績被沉積之導電材質的結塊 最小化；及 c) 用一導電材質填充該高深寬比結構。 12.如申請專利範圍第1 1項所述之方法，其中該減少該不 連續的導電層的形成並將後續被沉積之導電材質的結 塊最小化包含在該基材浸入在一電化學浴中時施加一 偏壓至該基材。 1 3 ·如申請專利範圍第1 2項所述之方法，其中施加偏壓至 該基材包括施加一介於0 · 8伏特至2 0伏特的電壓。 14·如申請專利範圍第12項所述之方法，其中該偏壓被施 加一段介於0 · 1秒至4秒鐘之間的時間。 15·如申請專利範圍第12項所述之方法，其中施加偏壓至 該基材包含施加一介於5伏特至20伏特的電壓持續一 段介於〇 · 5秒至2秒鐘之間的時間。 16·如申請專利範圍第12項所述之方法，其中用一導但材 第28頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) » I I I I I Γ I — —— — — — — ΙΙΙΙΙΙΙ — •線丨· 492078 A8 B8 C8 D8 申請專利範圍 質填充孩南深寬比結構包含一脈衝電鍍技術 17·如申請專利範圍第16項所述之方法，其中該電化學沉 積技術包含一脈衝電鐘技術。 1 8 ·如申凊專利範圍第1 2項所述之方法，其中施加偏壓至 3基材包含將該基材曝露於一介於2〇mA* sec/cm1至 160mA*sec/cm1之間的電荷密度下。 1 9·如申請專利範圍第1 8項所述之方法，其中該電荷密度 係根據將被沉積之材質的數量而被選定的。 20·如申請專利範圍第1項所述之方法，其中該電荷密度係 根據將被沉積之第二導電材質的數量而被選定的。 (請先閱讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 第29頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 1.如申請專利範圍第8項所述之方法，其中該電荷密度係 根據將被沉積之補定層的數量而被選定的。
TW090112451A 2000-05-23 2001-05-23 Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio TW492078B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US20650000P 2000-05-23 2000-05-23

Publications (1)

Publication Number Publication Date
TW492078B true TW492078B (en) 2002-06-21

Family

ID=22766672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112451A TW492078B (en) 2000-05-23 2001-05-23 Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio

Country Status (5)

Country Link
US (1) US6808612B2 (zh)
EP (1) EP1337693A2 (zh)
JP (1) JP2004513221A (zh)
TW (1) TW492078B (zh)
WO (1) WO2001090446A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1470268A2 (en) * 2000-10-03 2004-10-27 Applied Materials, Inc. Method and associated apparatus for tilting a substrate upon entry for metal deposition
US20040134775A1 (en) * 2002-07-24 2004-07-15 Applied Materials, Inc. Electrochemical processing cell
US7128823B2 (en) 2002-07-24 2006-10-31 Applied Materials, Inc. Anolyte for copper plating
US20040245107A1 (en) * 2003-06-03 2004-12-09 Guangli Che Method for improving electroplating in sub-0.1um interconnects by adjusting immersion conditions
JP2005039142A (ja) * 2003-07-18 2005-02-10 Nec Electronics Corp 半導体装置の製造方法
US20060175201A1 (en) * 2005-02-07 2006-08-10 Hooman Hafezi Immersion process for electroplating applications
EP1970947B1 (en) * 2005-12-02 2016-08-24 Ulvac, Inc. METHOD FOR FORMING Cu FILM
US8492878B2 (en) * 2010-07-21 2013-07-23 International Business Machines Corporation Metal-contamination-free through-substrate via structure
US8632628B2 (en) 2010-10-29 2014-01-21 Lam Research Corporation Solutions and methods for metal deposition
US20160102416A1 (en) * 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control
US10214826B2 (en) * 2013-01-29 2019-02-26 Novellus Systems, Inc. Low copper electroplating solutions for fill and defect control
KR101290670B1 (ko) * 2013-06-03 2013-07-29 구본술 도금 신뢰성 향상 기능을 갖는 내장형 안테나 제조방법
US9496145B2 (en) 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
US10154598B2 (en) 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
US9758896B2 (en) 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
US20160309596A1 (en) * 2015-04-15 2016-10-20 Applied Materials, Inc. Methods for forming cobalt interconnects
US11203816B1 (en) * 2020-10-23 2021-12-21 Applied Materials, Inc. Electroplating seed layer buildup and repair

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL84048C (zh) 1952-07-05
DE932709C (de) 1952-08-31 1955-09-08 W Kampschulte & Cie Dr Verfahren zur Abscheidung von glatten und glaenzenden Kupferueberzuegen
US2882209A (en) 1957-05-20 1959-04-14 Udylite Res Corp Electrodeposition of copper from an acid bath
SU443108A1 (ru) 1968-11-22 1974-09-15 Центральный Научно-Исследовательский Институт Технологии Машиностроения Электролит меднени
US3627661A (en) 1969-02-13 1971-12-14 Ransburg Electro Coating Corp Electronic apparatus and method
US3649509A (en) 1969-07-08 1972-03-14 Buckbee Mears Co Electrodeposition systems
US3727620A (en) 1970-03-18 1973-04-17 Fluoroware Of California Inc Rinsing and drying device
US3770598A (en) 1972-01-21 1973-11-06 Oxy Metal Finishing Corp Electrodeposition of copper from acid baths
US4027686A (en) 1973-01-02 1977-06-07 Texas Instruments Incorporated Method and apparatus for cleaning the surface of a semiconductor slice with a liquid spray of de-ionized water
AU496780B2 (en) 1975-03-11 1978-10-26 Oxy Metal Industries Corporation Additives in baths forthe electrodeposition of copper
JPS5271871A (en) 1975-12-11 1977-06-15 Nec Corp Washing apparatus
JPS5819350B2 (ja) 1976-04-08 1983-04-18 富士写真フイルム株式会社 スピンコ−テイング方法
JPS5321048A (en) 1976-08-10 1978-02-27 Nippon Electric Co Constant current density plating device
US4120759A (en) 1976-08-10 1978-10-17 New Nippon Electric Company, Ltd. Constant current density plating method
CH629542A5 (de) 1976-09-01 1982-04-30 Inoue Japax Res Verfahren und vorrichtung zur galvanischen materialablagerung.
CH617508A5 (zh) 1976-12-24 1980-05-30 Eric Robert
US4326940A (en) 1979-05-21 1982-04-27 Rohco Incorporated Automatic analyzer and control system for electroplating baths
US4405416A (en) 1980-07-18 1983-09-20 Raistrick Ian D Molten salt lithium cells
US4315059A (en) 1980-07-18 1982-02-09 The United States Of America As Represented By The United States Department Of Energy Molten salt lithium cells
US4396467A (en) 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
US4336114A (en) 1981-03-26 1982-06-22 Hooker Chemicals & Plastics Corp. Electrodeposition of bright copper
US4376685A (en) 1981-06-24 1983-03-15 M&T Chemicals Inc. Acid copper electroplating baths containing brightening and leveling additives
EP0076569B1 (en) 1981-10-01 1986-08-27 EMI Limited Electroplating arrangements
US4489740A (en) 1982-12-27 1984-12-25 General Signal Corporation Disc cleaning machine
US4428815A (en) 1983-04-28 1984-01-31 Western Electric Co., Inc. Vacuum-type article holder and methods of supportively retaining articles
US4789445A (en) 1983-05-16 1988-12-06 Asarco Incorporated Method for the electrodeposition of metals
US4510176A (en) 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
US4518678A (en) 1983-12-16 1985-05-21 Advanced Micro Devices, Inc. Selective removal of coating material on a coated substrate
US4519846A (en) 1984-03-08 1985-05-28 Seiichiro Aigo Process for washing and drying a semiconductor element
AU602673B2 (en) * 1985-12-24 1990-10-25 Gould Electronics Inc Electroplating metal foil
US4693805A (en) 1986-02-14 1987-09-15 Boe Limited Method and apparatus for sputtering a dielectric target or for reactive sputtering
US4869971A (en) 1986-05-22 1989-09-26 Nee Chin Cheng Multilayer pulsed-current electrodeposition process
US4732785A (en) 1986-09-26 1988-03-22 Motorola, Inc. Edge bead removal process for spin on films
US4891106A (en) 1987-08-18 1990-01-02 Hughes Aircraft Company Method of forming nonmagnetic silver electrodes on quartz glass
US5235995A (en) 1989-03-27 1993-08-17 Semitool, Inc. Semiconductor processor apparatus with dynamic wafer vapor treatment and particulate volatilization
US5224504A (en) 1988-05-25 1993-07-06 Semitool, Inc. Single wafer processor
US5230743A (en) 1988-05-25 1993-07-27 Semitool, Inc. Method for single wafer processing in which a semiconductor wafer is contacted with a fluid
US5092975A (en) 1988-06-14 1992-03-03 Yamaha Corporation Metal plating apparatus
US5316974A (en) 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US5039381A (en) 1989-05-25 1991-08-13 Mullarkey Edward J Method of electroplating a precious metal on a semiconductor device, integrated circuit or the like
US5162260A (en) 1989-06-01 1992-11-10 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5055425A (en) 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
CA2038615C (en) 1990-03-23 1995-12-12 Masamichi Akatsu Poly (phenylene sulfide) fibers and production process thereof
US5222310A (en) 1990-05-18 1993-06-29 Semitool, Inc. Single wafer processor with a frame
US5259407A (en) 1990-06-15 1993-11-09 Matrix Inc. Surface treatment method and apparatus for a semiconductor wafer
US5252807A (en) 1990-07-02 1993-10-12 George Chizinsky Heated plate rapid thermal processor
US5368711A (en) 1990-08-01 1994-11-29 Poris; Jaime Selective metal electrodeposition process and apparatus
US5256274A (en) 1990-08-01 1993-10-26 Jaime Poris Selective metal electrodeposition process
JP2524436B2 (ja) 1990-09-18 1996-08-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 表面処理方法
CA2059841A1 (en) 1991-01-24 1992-07-25 Ichiro Hayashida Surface treating solutions and cleaning method
JP2525521B2 (ja) 1991-06-25 1996-08-21 日本リーロナール株式会社 無電解スズ―鉛合金めっき浴
JPH0544075A (ja) 1991-08-15 1993-02-23 Nippon Riironaale Kk 無電解銅めつき代替銅ストライクめつき方法
JP3200468B2 (ja) 1992-05-21 2001-08-20 日本エレクトロプレイテイング・エンジニヤース株式会社 ウエーハ用めっき装置
JP2654314B2 (ja) 1992-06-04 1997-09-17 東京応化工業株式会社 裏面洗浄装置
DE69219484D1 (de) * 1992-09-15 1997-06-05 Atr Wire & Cable Co Verfahren und vorrichtung zur elektrolytischen beschichtung mit kupfer
US5328589A (en) 1992-12-23 1994-07-12 Enthone-Omi, Inc. Functional fluid additives for acid copper electroplating baths
US5384640A (en) 1993-01-19 1995-01-24 Gaztech International Corporation Gas sample chamber for use with a source of coherent radiation
US5608943A (en) 1993-08-23 1997-03-11 Tokyo Electron Limited Apparatus for removing process liquid
US5415890A (en) 1994-01-03 1995-05-16 Eaton Corporation Modular apparatus and method for surface treatment of parts with liquid baths
US5625170A (en) 1994-01-18 1997-04-29 Nanometrics Incorporated Precision weighing to monitor the thickness and uniformity of deposited or etched thin film
US5885469B1 (en) 1996-11-05 2000-08-08 Applied Materials Inc Topographical structure of an electrostatic chuck and method of fabricating same
JP3377849B2 (ja) 1994-02-02 2003-02-17 日本エレクトロプレイテイング・エンジニヤース株式会社 ウエーハ用メッキ装置
US5528118A (en) 1994-04-01 1996-06-18 Nikon Precision, Inc. Guideless stage with isolated reaction stage
US5651865A (en) 1994-06-17 1997-07-29 Eni Preferential sputtering of insulators from conductive targets
US5705223A (en) 1994-07-26 1998-01-06 International Business Machine Corp. Method and apparatus for coating a semiconductor wafer
US5516412A (en) 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
US5670034A (en) 1995-07-11 1997-09-23 American Plating Systems Reciprocating anode electrolytic plating apparatus and method
US6203582B1 (en) 1996-07-15 2001-03-20 Semitool, Inc. Modular semiconductor workpiece processing tool
US5838121A (en) 1996-11-18 1998-11-17 Applied Materials, Inc. Dual blade robot
JP3255866B2 (ja) 1997-01-30 2002-02-12 カゴメ株式会社 食品材料の連続煎炒装置
US6174425B1 (en) 1997-05-14 2001-01-16 Motorola, Inc. Process for depositing a layer of material over a substrate
JPH1180989A (ja) 1997-09-02 1999-03-26 Oki Electric Ind Co Ltd メッキ装置
US6024856A (en) 1997-10-10 2000-02-15 Enthone-Omi, Inc. Copper metallization of silicon wafers using insoluble anodes
JP3423631B2 (ja) 1998-02-05 2003-07-07 キヤノン株式会社 酸化亜鉛薄膜の形成方法、それを用いた半導体素子基板の製造方法及び光起電力素子の製造方法
JP3523197B2 (ja) 1998-02-12 2004-04-26 エーシーエム リサーチ，インコーポレイティド メッキ設備及び方法
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6565729B2 (en) 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
TW593731B (en) 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
KR100616198B1 (ko) 1998-04-21 2006-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
US6113771A (en) 1998-04-21 2000-09-05 Applied Materials, Inc. Electro deposition chemistry
US6071388A (en) 1998-05-29 2000-06-06 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
US6210555B1 (en) 1999-01-29 2001-04-03 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
KR20010033089A (ko) 1998-10-14 2001-04-25 패러데이 테크놀로지, 인크. 피변조 전계를 이용한 작은 홈 내의 금속 전착
US6203684B1 (en) 1998-10-14 2001-03-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
US6319384B1 (en) 1998-10-14 2001-11-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6793796B2 (en) 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6258220B1 (en) 1998-11-30 2001-07-10 Applied Materials, Inc. Electro-chemical deposition system
US6254760B1 (en) 1999-03-05 2001-07-03 Applied Materials, Inc. Electro-chemical deposition system and method
US6251236B1 (en) 1998-11-30 2001-06-26 Applied Materials, Inc. Cathode contact ring for electrochemical deposition
US6267853B1 (en) 1999-07-09 2001-07-31 Applied Materials, Inc. Electro-chemical deposition system
US6340633B1 (en) 1999-03-26 2002-01-22 Advanced Micro Devices, Inc. Method for ramped current density plating of semiconductor vias and trenches
US6551484B2 (en) 1999-04-08 2003-04-22 Applied Materials, Inc. Reverse voltage bias for electro-chemical plating system and method
US6551488B1 (en) 1999-04-08 2003-04-22 Applied Materials, Inc. Segmenting of processing system into wet and dry areas
US6261733B1 (en) 1999-05-10 2001-07-17 Agfa-Gevaert Silver salt diffusion transfer material sensitized for blue light
US6432832B1 (en) 1999-06-30 2002-08-13 Lam Research Corporation Method of improving the profile angle between narrow and wide features
US6224737B1 (en) 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US6399479B1 (en) 1999-08-30 2002-06-04 Applied Materials, Inc. Processes to improve electroplating fill
US6395101B1 (en) 1999-10-08 2002-05-28 Semitool, Inc. Single semiconductor wafer processor
US6423636B1 (en) * 1999-11-19 2002-07-23 Applied Materials, Inc. Process sequence for improved seed layer productivity and achieving 3mm edge exclusion for a copper metalization process on semiconductor wafer
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6409903B1 (en) 1999-12-21 2002-06-25 International Business Machines Corporation Multi-step potentiostatic/galvanostatic plating control
US6227263B1 (en) 2000-02-04 2001-05-08 Terry Kust Fluid diverting assembly
US6913680B1 (en) 2000-05-02 2005-07-05 Applied Materials, Inc. Method of application of electrical biasing to enhance metal deposition
US6440291B1 (en) 2000-11-30 2002-08-27 Novellus Systems, Inc. Controlled induction by use of power supply trigger in electrochemical processing
US6432821B1 (en) 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating

Also Published As

Publication number Publication date
US20020011415A1 (en) 2002-01-31
WO2001090446A2 (en) 2001-11-29
US6808612B2 (en) 2004-10-26
JP2004513221A (ja) 2004-04-30
EP1337693A2 (en) 2003-08-27
WO2001090446A3 (en) 2003-06-12

Similar Documents

Publication Publication Date Title
TW492078B (en) Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
TW591122B (en) Plating apparatus and method
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
US6664122B1 (en) Electroless copper deposition method for preparing copper seed layers
US6824666B2 (en) Electroless deposition method over sub-micron apertures
US6261433B1 (en) Electro-chemical deposition system and method of electroplating on substrates
TWI222166B (en) An apparatus and a method for depositing a metal layer in an electrochemical deposition process
US6143155A (en) Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6881318B2 (en) Dynamic pulse plating for high aspect ratio features
US7189146B2 (en) Method for reduction of defects in wet processed layers
TW412799B (en) Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly
US20050199489A1 (en) Electroless deposition apparatus
EP1081753A2 (en) Process to improve filling of contact holes by electroplating
US20040149584A1 (en) Plating method
TW573339B (en) Method of application of electrical biasing to enhance metal deposition
TW201107540A (en) Pulse sequence for plating on thin seed layers
WO2007111676A2 (en) Method of direct plating of copper on a substrate structure
US20030143837A1 (en) Method of depositing a catalytic layer
TWI592522B (zh) 用於將銅電鍍至阻障層上之電解質及方法
JP4163728B2 (ja) 電気めっき方法
EP1132500A2 (en) Method for electrochemical deposition of metal using modulated waveforms
CN116134182A (zh) 电镀纳米双晶和非纳米双晶铜特征
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
TW487968B (en) Electrochemical deposition for high aspect ratio structures using electrical plus modulation
US7544281B2 (en) Uniform current distribution for ECP loading of wafers

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees