TW486875B - Digital-to-analog converter - Google Patents

Description

A7 B7 、發明說明（ 技術領域 轉明係關於電阻器串列數位至類比(此後視爲d/a)之 發明背景 在。電阻器_列0/八轉換器中，相互具有相同電阻値之電 且4聯，以及介於該電阻器之間之接合點之電壓選擇性 地輸出爲相對應於用於轉換之資料之類比電壓。因此，爲 ，換具有增加位元數目之資料，該D/A轉換器需要具有相 對應之增加電阻器數目。此情形非常令人不滿意，特別是 當此類型D/A轉換器形成在半導體積體電路之小晶片内時 ，由於孩晶片 <大面積由轉換器之電阻器佔據，以及依據 資料位元數目，不可能形成D/A轉換器。爲藉由降低電阻 器數目以解決此問豸，已經使用以藉由電流加法方法產生 相對應於用於轉換之資料最低有效位元之電壓。 圖3爲顯示此類型D/A轉換器整體配置之電路圖。在該圖 中，符號DI爲指定用於轉換之8位元資料經由此供應之輸 入端。經由該輸入端DI供應之資料之6個最高有效位元（第 2至第7位元）應用至解碼器1，而2個最低有效位元（第 第〇位元）應用至電流加法電路2。參考數字1«〇至163指定相 互串.以及相互具有相同電阻値（R2)之電阻器。未考數字 3扣足運算放大器。該運算放大器3具有供應常數電壓 之非反向輸入、連接至該電阻器r 〇至r63中點c之反向輸入 以及連接至該電阻器r63 —端之輸出。該電阻器r〇具有經 -4 _ 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---- 參 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 486875 A7 B7_ 五、發明說明（2 ) 由電阻器rx接地之一端。參考數字F0至F63指定各自作用 爲類比開關以及藉由該解碼器1之輸出開啓及關閉之FET。 在該電流加法電路2中，參考數字5指定參考電壓V 1應用 之一端，參考數字6指定電阻器以及參考數字7至11指定 FET。藉由電阻器6以及FET 7形成之一串列電路以及藉由 FET 8，9形成之一串列電路形成電流鏡像電路，以及藉由 電阻器6以及FET 7形成之一串列電路以及藉由FET 1 0，1 1 形成之一串列電路形成另一電流鏡像電路。因此，分別流 經藉由FET 8，9形成之電路以及藉由FET 10, 11形成之電路 之電流i 1，i 0各自具有與流經藉由該電阻器6以及該FET 7 形成之電路之電流i r成比例之値。該FET 8，1 0分別藉由用 於轉換之資料第1及第〇位元（LSB)開啓及關閉。 參考數字14指定運算放大器。該運算放大器具有連接至 FET 0至63共同接合點電壓之非反向輸入、連接至FET 8, 10 共同接合點之反向輸入以及連接至該D / A轉換器類比輸出 端DO之輸出。此外，回饋電阻器ra(電阻値R1)插入於介 於該運算放大器14輸出與相同運算放大器反向輸入之間。 再如上述構造之D/A轉換器中，在電阻器r0至r63中點C 之電壓等於常數電壓Vref。因此，藉由該常數電壓Vref決定 之常數電流i流經該電阻器r 0至r63。結果，跨越電阻器r 0 至r63之各電阻器之電壓降表示如下： i X R2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------··炎--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 486875 A7 _B7 五、發明說明（3 ) 另一方面，該FET 1 1之閘極寬度預先調整以致於流經該 FET 1 1之電流i 0當該FET 1 0在ON狀態時滿足藉由以下等 式表示之關係： 10 X R1 = i X R2/4 類似地是，該FET 9之閘極寬度預先調整以致於流經該 FET 9之電流il當該FET 8在ON狀態時滿足藉由以下等式 表示之關係： 11 X R1 = 2 X i X R2/4 結果，相對應於用於轉換之資料之2個最低有效位元之電 流流經該電阻器ra，因此相對應於該2個最低有效位元之電 壓產在在跨越該電阻器ra。另一方面，用於轉換之資料之6 個最高有效位元藉由該解碼器1解碼，以及FET F0至F63之 一 FET藉由該解碼器1之解碼輸出開啓，因此在相當於該開 啓FET之電阻器rO至r63之間之一接合點上之電壓供應至該 運算放大器14之非反向輸入。該運算放大器14將供應至其 非反向輸入之電壓以及跨越該電阻器r a之電壓降相加，以 及之後經由該輸出端D Ο輸出該加法結果爲相對應於用於轉 換之資料之類比電壓。 在上述傳統D/A轉換器中，由於流經該電阻器r〇至r63之 電流i以及流經藉由該電阻器6以及該FET 7形成之電路之 電流i r藉由個別電路加以決定，所以介於該6個最高有效位 元與2個最低有效位元之間之由於藉由製造處理造成之電阻 器、電晶體等之特徵變化之1 LSB電壓寬度不同。例如， 由於FET 7定限電壓Vt之變化之電流i r變化造成該2個最低 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------4^裝--------訂--------- MT (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 486875 A7 B7 五、發明說明（4 ) 有效位元之1 LSB電壓寬度變化。結果，該D/A轉換器經歷 降低轉換準確度之苦，特別是當資料位元數目爲大時 本發明已經設計以刪除上文陳述之不便，以及本發明之 一目的爲提供免於介於最高有效位元與最低有效位元之間 之由於電阻器、電晶體等之特徵變化之1 LSB電壓寬度之 變化之D/A轉換器，以因此確定高於傳統D/A轉換器之轉 換準確度。 發明總結 爲達成該上述目的，如申請專利範圍第1項宣稱之本發明 提供數位至類比之轉換器，包括-聯之複數電阻器、依據 介於用於轉換之資料M(M :大於1之整數）個最高有效位元 選擇介於該複數電阻器之間之個別接合點上之電壓之一之 選擇裝置、產生具有與流經該複數電阻器之電流成比例以 及相當於用於轉換之資料N(N :大於1之整數）個最低有效 位元之電流之電流輸出裝置、將該電流輸出裝置產生之輸 出電流轉換爲電壓之轉換電阻器以及在藉由該選擇裝置選 擇之電壓以及跨越該轉換電阻器產生之電壓上執行運算之 運算電路。 如申請專利範圍第2項宣稱之本發明，如申請專利範圍第 1項宣稱之數位至類比之轉換器具有特徵爲該電流輸出裝置 藉由N個電流鏡像電路形成，各電路輸出具有與指定至用 於轉換之資料N個最低有效位元相對應之一位元之比重成 比例之値之電流，N個電流鏡像電路之各電路藉由該N個最 低有效位元相對應之一位元開啓及關閉。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------· 經濟部智慧財產局員工消費合作社印製 486875 A7 _B7_ 五、發明說明（5 ) 如申請專利範圍第3項宣稱之本發明，如申請專利範圍第 1項宣稱之數位至類比之轉換器具有特徵爲該電流輸出裝置 包括串聯至該串聯複數電阻器之控制電晶體，以供控制流 經該複數電阻器之電流，以及第1至第N電晶體各自藉由等 於該控制電晶體之控制端上電壓之電壓控制以及各自與該 控制電晶體結合以形成用於輸出具有與指定至用於轉換之 資料N個最低有效位元相對應之一位元之比重成比例之値 之電流之第1至第N電晶體，第1至第N電晶體之各電晶體 藉由該N個最低有效位元相對應之一位元開啓及關閉。 如申請專利範圍第4項宣稱之本發明，如申請專利範圍第 1項至第3項之任一項宣稱之數位至類比之轉換器具有特徵 爲該選擇裝置包括將用於轉換之資料之Μ個最高有效位元 解碼之解碼器以及複數開關裝置，各開關裝置依據該解碼 器輸出選擇介於該複數電阻器之間之個別接合點上之相對 應之一電壓値。 此外，如申請專利範圍第5項宣稱之本發明，如申請專利 範圍第1項宣稱之數位至類比之轉換器具有特徵爲該運算電 路具有該選擇裝置之輸出爲應用之第一輸入、該電流輸出 裝置之輸出爲應用之第二輸入以及該轉換.電Ρ且器插入至内 部之回饋迴路。 圖式之簡單説明 圖1爲顯示如本發明之一具體實施例之數位至類比之轉換 器整體配置方塊圖； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 -----訂---------. 五、發明說明（6) 圖2爲顯示如該具體實施例之數位至類比之轉換器輸出特 徵之圖，有利於解釋相同數位至類比之轉換器之操作·以 及 圖3爲顯示傳統數位至類比之轉換器整體配置方塊圖。 完成本發明之最佳模式 本發明現在將參考顯示具體實施例之附圖加以詳細説明 。圖1顯示如本發明具之一體實施例之D/A轉換器整體配置 。在該圖中，符號DI指定該D/A轉換器輸入端經由該輸入 端供應用於轉換之12-位元資料。經由該輸入端〇1供應之 資料之8個最高有效位元（亦即第4至第u位元）應用至解碼 斋2 1，而相同資料之4個最低有效位元（亦即第〇至第3位元 )應用至電流加法電路2 2。參考數字r 〇至r255指定相互串聯 以及具有相同電阻値（R2)之複數電阻器。參考數字2 3指定 運算放大器。戎運算放大器23具有供應常數電壓Vref之非 反向輸入、連接至該串聯電阻器叻至^”中點c之反向輸入 以及連接至FET 24閘極之輸出。該FET 24控制流經該電阻 器rO至r255之電流以及具有連接至正電源vDd之源極以及 連接至該電阻器r 0 —端之汲極。該電阻器r255具有經由電 阻器rx接地之一端。 參考數4* F 0至F255指定各自作用爲類比開關以及藉由該 解碼器2 1之輸出開啓及關閉之複數fet。 此外，在該電鈐加法電路2 2中，參考數字3 0至3 3指定半 導體開關以及參考數字3 5至3 8指定FET。該開關3 〇至3 3各 具有連接至正電源VDD之第一觸點、連接至該運算放大器 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） 486875 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 2 3輸出之第二觸點以及連接至該FET 3 5至3 8相對應之一 FET閘極之共同端。該FET 35至38各具有連接至正電源 VDD之源極以及FET 3 5至3 8之個別FET汲極連接至該運算 放大器40之反向輸入。

該開關30至33藉由用於轉換之資料之個別第3至第0位元 加以開關。更明確地是，當第3至第，，0 ’’位元相對應之一位 元爲〇時該開關3 0至3 3之各開關共同端連接至第一觸點， 以及當該相對應位元爲” 1 ”時連接至第二觸點。當該FET 3 5至3 8閘極經由開關3 〇至3 3相對應之一開關連接至正電 源VD D時各自關閉，然而當其閘極經由相對應開關連接至 該運算放大器2 3之輸出（亦即該FET 2 4閘極）時與該FET結 合以形成電流鏡像電路。更明確地是，當各FET 3 5至3 8閘 極連接至該FET 2 4閘極時，具有與流經該電阻器r 〇至Γ255 之電流i之値成比例之値之電流流經該FET。 該運算放大器40具有連接至該FET F0至F255之共同接合 點之非反向輸入以及連接至類比輸出端DO之輸出。此外， 回饋電阻器ra(電阻値R1)插入於該運算放大器40輸出與相 同運算放大器非反向輸入之間。 在上述構造之D/A轉換器中，該電阻器厂〇至1*255之中點C 上之電壓等於常數電壓Vref。因此，藉由該常數電壓Vref 決定之常數電流i流經該電阻器Γ〇至!*255。結果，跨越電阻 器rO至Γ255之各電阻器之電壓降表示如下： i X R2 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -ϋ 1 1 一-口，0 n ϋ ϋ ϋ A7

五、發明說明（8 ) 另一方面，該FET 3 5具有預先調整之閘極寬度以致於當 閉極連接至該FET 24閘極時流經該fET 35之電流i3滿足藉 由以下等式表示之關係： 13 X R1 = 8 X (i X R2/16) 類似地是，該FET 3 6，37，3 8各具有預先調整之閘極寬 度以致於當閘極連接至該FET 2 4閘極時流經該FET之電流 i2，il或疋i〇滿足藉由以下等式相對應之一等式表示之關 係： 12 X R1 = 4 X (i X R2/16) il x R1 - 2 x (i χ R2/16) i〇 x R1 = 1 x (i x R2/16) 結果，相對應於該用於轉換之資料之個別4個最低有效位 元之電流流經該電阻器ra，因此相對應於該4個最低有效位 元之電壓產生於跨越該電阻器r a。例如，當該4個最低有效 位元爲”1010”（1〇)時，該開關30及33之共同端連接至個別 相對應第二觸點，因此下列電流流經該FET 3 5，37 : 13 = 8 X (i X R2/16)/R1 il = 2 x (i χ R2/16)/R1 結果，藉由以下等式表示之電壓產生於跨越該電阻器ra : (i3 + il)Rl = 1〇 χ (i χ R2/16) ... (1) 此意義爲產生於跨越該電阻器rO至r255之一電阻器之電 壓（10/16)倍之高之電壓產生於跨越該電阻器ra。如上述 ，在圖1之D/A轉換器中，相對應於由用於轉換之資料之4 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁)

I ·11111--訂-------I I

P 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 486875 A7 _B7_ 五、發明說明（9 ) 個最低有效位元形成之資料組之電壓產生於跨越該電阻器 r a ° 另一方面，用於轉換之資料之8個最高有效位元藉由該解 碼器2 1解碼，以及依據該解碼結果該FET F 0至F255之一 FET爲開啓，因此在介於該FET連接之電阻器之間之接合點 上之電壓供應至該運算放大器40之非反向輸入。 例如，當用於轉換之資料之8個最高有效位元爲 •’00000100" (4)時，該FET F4開啓，因此在介於該電阻器 r 3及r4之間之接合點上之電壓輸出至該運算放大器40。現 在，假使在介於該FET 2 4汲極與該電阻器r 0之間之接合點 上之電壓以Va表示，以及介於該電阻器Γ255與電阻器rx之 間之接合點上之電壓以Vb表示時，介於該電阻器r3與r4之 間之接合點上之電壓可以表示爲如下： V4 = Va - 4 X R2 X (Va - Vb)/256 X R2 =Va - 4 X i X R2 ... (2) 此外，假設用於轉換之資料之4個最低有效位元爲" 0000” ，假使8個最高有效位元單獨由0連續改變爲1，2，3，…（ 十進位表示）時，輸出至該運算放大器40之'電壓分別表示爲 如下： 0 — Va 1 — Va - i X R2 2 -> Va - 2i x R2 3 — Va - 3i x R2 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝--------訂 --------· 486875 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1〇) 當該4個最低有效位元爲” 0000"時，如上述般獲得之電壓 連續由該運算放大器4 0輸出而不改變。更明確的是，如該 8個最高有效位元由” 0 π連續改變時，由該輸出端D Ο輸出 之輸出電壓如圖2之虛線L 1改變。 相對應於該4個最低有效位元之電壓（亦即產生於跨越該 電阻器ra之電壓）藉由該運算放大器40由相對應於該8個最 高有效位元之電壓減去，因此獲得相對應於用於轉換之資 料之電壓以及輸出至該輸出端D Ο。例如，當用於轉換之資 料爲” 000001001010”時，下列輸出電壓由先前既定等式（1) 及（2)獲得：

Va - 4 X i X R2 - 10 X (i X R2/16) 圖2之步階實線L2指示介於該用於轉換之資料與藉由轉 換獲得之輸出J：壓之間之關係。如圖所示，藉由轉換獲得 電壓之最小電壓寬度爲i〇 X R1。此外，當用於轉換之資料 之4個最低有效位元爲π 111Γ時，相對應於該4個最低有效 位元之電壓表示如下： (iO + il + i2 + i3) x R1 = 15 x iO x R1 如上述，如本具體實施例，該8個最高有效位元藉由該電 阻器串列轉換爲類比電壓，以及該4個最低有效位元藉由該 電流加法轉換爲類比電壓，以及之後該二類比電壓综合爲 轉換電壓。在本具體實施例中，流經該個別FET 3 5至3 8之 電流i 3至i 0以及流經該電阻器r 0至r255之串列電路之電流i 成完整比例關係。結果，縱使該流經i已經例如由於製造處 理之變化而改變，但是1 LSB之電壓寬度不在該8個最高有 -13 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 7裝--------訂---------. 經濟部智慧財產局員工消費合作社印製 486875 A7 B7 五、發明說明（”） 效位元或是該4個最低有效位元中改變，而使其可能執行高 度準確之D/A轉換而不受製造處理之變化所影響。 必須注意在形成積體電路時，該電阻器rO至r255以及該 該電阻器r a爲需要以相對等材料（具有相同雜質濃度）製成 以及佈局，如此各電阻器具有相等寬度。此外，該FET 2 4 之閘極寬度以及該FET 3 5至3 7之那些閘極寬度必須參考具 有最小電流流過之該FET 3 8之閘極寬度設定。 工業應用 如本發明，提供之D/A轉換器包含_聯之複數電阻器、 依據介於用於轉換之資料M(M ··大於1之整數）個最高有效 位元選擇介於該複數電阻器之間之個別接合點上之電壓之 選擇裝置、產生具有與流經該複數電阻器之電流成比例以 及相當於用於轉換之資料N(N :大於1之整數）個最低有效 位元之電流之電流輸出裝置、將該電流輸出裝置產生之輸 出電流轉換爲電壓之轉換電阻器以及在藉由該選擇裝置選 擇之電壓以及跨越該轉換電阻器產生之電壓上執行運算之 運算電路。結果，可能防止介於最高有效位元與最低有效 位元之間之由於電阻器、電晶體等之特徵變化之1 LSB電 壓寬度之變化，因此本發明可以提供具有.高於傳統D/A轉 換器之轉換準確度之D/A轉換器。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 486875 A8 B8 C8 D8 六、申請專利範圍 1. 一種數位至類比之轉換器，包括： 串聯之複數電阻器； 選擇裝置，依據介於用於轉換之資料M(M :大於1之 整數）個最高有效位元選擇介於該複數電阻器之間之個 別接合點上之電壓； 電流輸出裝置，產生具有與流經該複數電阻器之電流 之値成比例之値以及相當於用於轉換之該資料N(N :大 於1之整數）個最低有效位元之電流； 轉換電阻器，將該電流輸出裝置產生之電流轉換爲電 壓；以及 運算電路，在藉由該選擇裝置選擇之電壓以及跨越該 轉換電阻器產生之電壓上執行運算。 2. 如申請專利範園第1項之數位至類比之轉換器，其中該 電流輸出裝置藉由N個電流鏡像電路形成，各電路輸出 具有與指定至用於轉換之該資料之該N個最低有效位元 相對應之一位元之比重成比例之値之電流，該N個電流 鏡像電路之各電路藉由該N個最低有效位元相對應之一 位元開啓及關閉。 3. 如申請專利範圍第1項之數位至類比之轉換器，其中該 電流輸出裝置包括： 控制電晶體，串聯至該_聯複數電阻器以供控制流經 該複數電阻器之該電流；以及 第1至第N電晶體，各自藉由等於該控制電晶體之控 制端上電壓之電壓控制以及各自與該控制電晶體結合以 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -------訂---------一 486875 A8 B8 C8 D8 申請專利範圍 形成用於輸出具有與指定至用於轉換之該資料n個最低 有效位元相對應之一位元之比重成比例之値之電流之電 流鏡像電路； 該第1至第N電晶體之各電晶體藉由該]^個最低有效位 元相對應之一位元開啓及關閉。 •如申請專利範園第1項至第3項中之任一項之數位至類比 之轉換器，其中該選擇裝置包括將用於轉換之該資料之 孩Μ個最高有效位元解碼之解碼器以及複數開關裝置， 各開關裝置依據該解碼器輸出選擇介於該複數電阻器之 間之該個別接合點上之相對應電壓値。 •如申請專利範圍第1項之數位至類比之轉換器，其中該 運算電路具有該選擇裝置之輸出爲應用之第一輸入、該 電流輸出裝置之輸出爲應用之第二輸入以及該轉換電阻 器插入至内部之回饋迴路。 (請先閱讀背面之注意事項再填寫本頁) -—a— I Mmmmm ϋ ϋ 1·— I 一 δν ϋ -m§ mmmmmm i·— ϋ emmmm ί I 一 經濟部智慧財產局員工消費合作社印製 -16 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）