TW486828B - Ferroelectric transistor and its method of manufacturing - Google Patents

Description

486828 五、發明說明（1 ) 本發明是有關一種鐵電質電晶體，其具有二源極/汲極 區，一通道區，以及一閜極電極，其中介於閘極電極與通 道區之間設有一由鐵電質材料所構成之層。此電晶體導電 能力的變化取決於此由鐵電質材料所構成的層的極化狀態 。吾人對此種鐵質電晶體是在永久性記憶體領域中進行硏 究。因此一個數位化資訊的兩個不同的邏輯値對應於由鐵 電質材料所構成的層的兩個不同的極化狀態。此種鐵電質 電晶體其他的使用可能性.倒如可用在神經網路。 在此鐵電質電晶體中出現此問題，即：此鐵電質材料（ 其配置於半導體基板的表面上）顯示不良的介面特性。此 外在鐵電質材料的各個組成部份與半導體基板之間會發生 擴散過程。爲了減少此效應在鐵電質電晶體電氣特性上的 影響，則建議在鐵電質層與半導體基板之間使用一個由二 氧化矽（Si02)(參考 EP 0 556 585 B1)，或是由 Ce02，Υ203 或是Zr〇2 (參考例如由T.Hirai等人所著日本應用物理學 報第36卷（ 1 997 )第5908至5911頁，或是由NyongLee等 人所著SSDM，1 997國際會議摘要，Hamamatsu，第3 82至 3 83頁）所構成之中間層。此等材料爲絕緣穩定之氧化物 ，其確保在鐵電質層與半導體基板表面之間有足夠良好的 界面。 在此鐵電質電晶體中此中間層作爲另一電容， 當在閘極電極與半導體基板之間施加電壓時，此中間層 可將此電壓在鐵電層上所降低之此部份電壓予以降低。因此 486828 五、發明說明（2 ) 在閘極電極上施加的電壓之倒放大係數（i nv & s e amplification factor)在通道區中會惡化。當在鐵電質 電晶體中儲存資訊時，經由在鐵電質層上施加足夠大的電 壓’因此使此鐵電質材料的極性改變，則此時只有施加電 壓的一部份經由此鐵電質層而降低。 本發明因此問題爲基礎，以說明規範一種鐵電質電晶體 以及其製造方法，其中此在閘極電上所施加電壓的倒放大 係數相對於習知的解決方法改善而使界面不會惡化。 此問題是根據本發明經由一個根據申請專利範圍第1項 之鐵電質電晶體以及根據申請專利範圍第9項之製造方 法而獲得解決。本發明的其他配置可由其餘的申請專利範 圍而得出。 此鐵電質電晶體在半導體基板中具有兩個源極/汲極區 與一個介於此二區之間之通道區。在此通道區的表面上配 置金屬中間層，其與半導體基板形成蕭特基（Schott ky)二 極體。在此金屬中間層的表面上配置鐵電質層，其表面上 配置閘極電極。此鐵電質電晶體因此具有MESFET結構， 其閘極電極藉由一鐵電質絕緣器而與原來的金屬半導體接 觸區分離。 此記憶體晶胞例如可以下述方式操作：爲了讀出資訊， 在電晶體的閘極電極上施加一有方向性之個短的（例如數 個奈秒（ns))電壓脈衝，使得Schottky-接觸區在截止 (〇 f f )方向中操作。須選擇此電壓脈衝之大小與期間，使其 486828 五、發明說明（3) 足夠將此鐵電性層改變極性（此期間爲奈秒（ns )級），但 另一方面卻不足以使此種與極性改變過程相對應之電荷△ Q或者此種與電介質成份相對應的電荷Q流過此種操作 於截止方向中之Schottky接觸區。 因此，在脈動期間，一部份施加在閘極電極上之電壓下 降於Schottky接觸區上。 當施加電壓脈衝時有兩種情況作抉擇： 1. 若此鐵電質層的極化方向在電壓脈衝開始時，須藉由電 壓脈衝而轉動，則閘極電極與半導體之間的電壓首先- 即，在極性改變過程的期間-會降低，然後才成爲定値 〇 2. 反之，若此鐵電質層在閥極電極上之電壓脈衝開始時已 經在此電壓的方向中極化，則此鐵電質層本身的特性類 似於純粹的電介質層，即，當脈衝期間△t ，在閘極電 極與半導體之間所降低的電壓爲定値。 .若適當地選擇電晶體通道區中的摻雜，則可以閘極電極 上之電壓在Schottky接觸區上所下降之部份來控制此電 晶體，即，使此電晶體接通或切斷，這是與此電晶體是否 爲一種常閉（normally off)電晶體（自我切斷）或一種常開 (normally on)電晶體（自我導通）有關。 在脈衝期間經由電晶體通道而流過的電荷數量，在一個 常閉（OFF)電晶體中在情況1時因此少於情況2中之電荷 。對於一個常開（ON )的電晶體而言，則情況相反。藉由在 486828 五、 發明說明 (4) 脈 衝 期 間 電 荷數量之整合，則可以評估所儲存的資 訊 〇 若 由 於 讀 出過程而使已寫入的資訊被毀壞（情況 1 ) 5 則此 資 訊 必 須緊接著再寫入晶胞中。 晶 胞 中 資 訊之寫入或拭去可藉由閘極電極與半導 體 之 間 的 電 壓 來 達 成，此種電壓較資訊讀出時之電壓還大 這 樣 會 使 較 大 的 電流流經此配置的Scho t tky-接觸區（不 但在 接 通 方 向 中 如此而且在截止方向中也是如此），使 此 接 觸 區 上 所 下 降 的電壓在短時間之後降爲0 ，並且此 種 在 電 極 與 半 導 體 (或金屬層）之間的整個電壓（半導體與 金 屬 層 具 有相 同 的 電位）都經由鐵電質層而下降。 另 —* 方 式 是，資訊之寫入或拭去可以在另外一個 較 三言 m 出 時 還 長 的 時 間刻度中進行，使得在較長的脈衝期間 中 更 多 的 電 荷 可 流 經Schottky-接觸區，並且因此在短的時間（ 例如 數 十 個 ns )之後，在此情況中在Scho t tky接觸 上 不 會 有 電 壓 降 Ο 此 等 記 憶 胞之其他操作方法是可能的。 因 此 5 在 此鐵電質的電晶體中，不但當資訊儲存 時 而 且 在 資 訊拭去時，習知之鐵電質電晶體中所存在的 額 外 電 容 在半 導 體 基板與鐵電質層之間已不存在。同時可 避 免 鐵 電 質 層 與 半 導體表面之間的直接接觸。 本 發 明 的 範圍包括：此金屬中間層由鉑（Pt) ’ 化 鶴 (W si 2) ，金丨 〔Au)或鈦（Ti)所構成。此WSi RR的使用 具 有 優 點 5 即 Ws i2具有良好的界面特性，其可以在半導 -6 - 體 基 板 486828 五、 發明說明 (5) 的 表 面上產 生。 較 佳是此 通道區的表面與半導體基板的表面隔離 而 此 源 極 /汲極 區的表面配置於半導體基板之表面之下 〇 因 此而避 免了介於源極-/汲極區之間經由金屬 中 間 層 的 短 路。 另 一方式 是此種短路還可以下述方式避免，即： 此 源 極 - / 汲極區 具有一橫向摻雜的分佈，使其在重疊區 域 中 與 金 屬 中間層 形成Schottky接觸區。在此種形式中 爲 避 免短路，則 源極區/汲極區表面不須下降。 使 用鉑（Pt)用於金屬中間層具有優點，許多鐵電 質 材 適 合在 鉑上作 爲良好的澱積。有關於鐵電質電容器的 發 展 而 言 5 須硏究 此種澱積方法並將其最適化。 較 佳此中 間層由兩個部份層所組成，其中第一部份層（ 其 鄰 近於通 道區之表面）是由Wsi2構成；以及第二 部 份 層 5 其 由舶（Pt)構成，並且鄰接鐵電質層。因此，同 時 得 到 一 種 至半導 體基板的良好界面以及用於鐵電質層的 良 好 澱 積 條 件。 所 有的鐵 電質材料均適合用於鐵電質層。特別是 此 鐵 電 質 層 具有緦 -鉍-鉅酸鹽（SBT)，鉛·锆·鈦酸鹽（PZT) 5 鋰 -鈮酸 鹽（LiNb03)或鋇-緦-鈦酸鹽（BST)。 關 於鐵電 質電晶體的電壓強度有利的是，此金屬 中 間 層 5 此 鐵電質 層與閘極電極有共同側面，其設有絕緣 間 隙 壁 〇 因 此有利 的是，此絕緣間隙壁由鐵電質材料所構 -7- 成 5 因 486828 五、發明說明（6) 爲這樣可以避免此種由於至另外一種材料之界面而造成之 對鐵電質層特性的損害。 較佳是在矽製程技術中進行此種鐵電質電晶體的製造。 尤其是單晶矽晶圓，SOI基板或SIC基板適合作爲半導 體基板。 此外，m - V -族半導體基板，尤其由半絕緣的GaAs 所構成之GaAs基板適合作爲半導體基板。此乃因在半絕 緣的GaAs基板中可以製成多個MESFETS在此種技術中製 造的記憶體晶胞可以良好地整合爲一體。 爲了製造此鐵電質電晶體，則經由澱積與結構化而形成 金屬中間層（其與半導體基板形成Schot tky接觸區），一 鐵電質層與一閘極電極。在半導體基板中閘極電極之兩個 互相面對之側面上形成源極/汲極區。此金屬中間層的結 構化不但可以經由剝除技術 （Lift-off-Technique)而且 亦可以經由蝕刻技術來進行。此鐵電質層可以經由單一步 驟或多步驟之溶膠-凍膠（Sol - Gel )方法或是經由化學氣 相澱積（CVD)製程中的澱積，並緊接著進由迴火而形成。 本發明以下根據一些在圖示說明中的實施例作更詳盡的 說明： 圖式簡單說明 第1圖 係顯示經由一鐵電質電晶體的橫截面，其在 通道區域與鐵電質層之間具有一金屬中間層。 第2圖 係顯示在形成金屬中間層與鐵電質層之後的 486828 五、發明說明（7) 半導體基板。 第3圖 係顯示在形成閘極電極之後的半導體基板。 請參考第1圖’在一個由單晶砂所構成的P摻雜半導 體基板1中，配置兩個源極-/汲極區2 。在源極-/ 汲極-區2之間配置一通道區3 。此源極-/汲極-區2 是η摻雜並且具有大約l〇19cm·3至102Qcm·3的摻雜濃度。 在通道區3的表面上配置一金屬中間層4 ，其包括一 個30至50奈米（nm)厚的Wsi2層41與一個100奈米（nm) 厚的鉑層42。於是此Wsi2層42與半導體基板1的表面 相鄰接，此鉑層42配置於Wsi2層41之上。 在鉑層42的表面上配置一個由緦-鉍-鉅酸鹽（SBT) 或鉛-锆-鈦酸鹽（PZT)所構成的鐵電質層5 。此鐵電質 層5具有100奈米（nm)的厚度。 在鐵電質層5的表面上配置一閘極電極6 。此閘極電 極6包含金並且具有100奈米（nm)的厚度。 閘極電極6 ，鐵電質層5與金屬中間層4具有共同 的側面，其到達半導體基板1之表面上。源極-/汲極-區2的表面配置於半導體基板1的表面之下，通道區3 則與半導體基板1的表面隔離。因此可避免此源極-/汲 極-區2經由金屬中間層4而短路。 源極-/汲極-區2在半導體基板1中藉由絕緣結構 7而對於相鄰的元件絕緣。此絕緣結構7以環形的方式圍 繞用於鐵電質電晶體的主動區。此絕緣結構7藉由以 486828 五、發明說明（8) Si 02塡滿的淺溝渠而實現。 爲了製造第1圖所說明之鐵電質電晶體，則須在半導 體基板1中首先形成絕緣結構7 。因此蝕刻一絕緣用之 溝渠，其完全圍繞此鐵電質電晶體中的主動區，且此溝渠 中以絕緣材料塡滿（參考第2圖）。另一方‘式是，此絕緣 結構7可以經由L0C0S方法中的局部氧化而形成。 緊接著在半導體基板1的表面上塗佈一完全平坦Wsi2-層4/，一完全平坦的鈾層42’，一完全平坦之鐵電質層 5'以及另一完全平坦的鈾層V以形成Wsi2-層4"，鉑層 42’，鐵電質層5與閘極電極6。此完全平坦之界8丨2層 4,’是藉由化學氣相澱積法（CVD)，此完全平坦的鈿層42’ 與另一完全平坦的鉑層6’是經由濺鍍或化學氣相澱積法 (CVD)而形成。此完全平坦之鐵電質層6’是在單一階段或 多個階段的熔膠凍膠方法中或經由CVD法澱積並緊接著在 500°C至800°C中迴火而形成。在緊接著的迴火之中，在鐵 電質層中產生所期望之鐵電質相位（Phase)。這些層 4/，42’，5’，6’層緊接著以一共同的幕罩（未圖式）而被結構 化（參考第3圖）。因此，首先此閘極電極6由另一平坦 之鉑層6’以氯（C1)，氬（Ar)或其混合物來進行之蝕刻而形 成。鉑層42與Wsi2層七是經由以氯（C1)，氬（Ar)或四氟 甲烷（CF4)來進行的蝕刻而製成。閘極6因此可由光阻所 保護。此蝕刻繼續進行，中閘極電極6側面之半導體基 板1之表面被回（back)鈾刻5至20奈米（nm)。 -10- 486828 五、發明說明（9) 經由以砷（A s )的植入，此源極-/汲極-區2以自我 對準於絕緣結構7之方式而形成，它產生如在第1圖中 所描述的結構。 另一方式是，此閘極6可以由摻雜之多晶矽所構成， 在此情況中，適合在閘極電極6與鐵電質層5之間設置 例如由TiN所構成的阻障層。 若技術上須要，可以在閘極電極6 ，鐵電質層5 ，以 及金屬中間層4的側面設置特別是由與鐵電質材料層5 相同的鐵電質材料所構成的絕緣間隙壁（Spacer)。 此絕緣間隙壁較佳是由與鐵電質層5相同的材料所構 成，這是因爲這樣可以避免在使用由不同材料所構成的絕 緣間隙壁時，所造成的鐵電質層5特性的損壞。 此外，可以在源極-/汲極-區2與通道3之間分別 配置-輕微摻雜之汲極（LDD: Lightly doped drain)，其 較源極汲極-區2具有較少的摻雜材料濃度以及較 源極-/汲極-區2有較小的垂直範圍。此輕微摻雜汲 極（LDD)區是由例如1018cm·3之摻雜材料濃度所構成。 參考符號說明 1 .....半導體基板 2 .....源極-/汲極區 3 .....通道區 41 .....Ws ι2 層 42 .....鉑層 -11- 486828 五、發明說明（1 o ) 4 .....金屬中間層 5 .....鐵電質層 6 .....閘極電極 7 .....絕緣結構 -12-

Claims (1)

1. 486828 _她(¾充六、申請專利範圍 第88 1 1 8677號「鐵電質電晶體和其製造方法」專利案 (90年11月修正） 六、申請專利範圍 1. 一種鐵電質電晶體，其特徵爲： -在半導體基板（1)中設有兩個源極/汲極區（2)，以及配 置於其間的通道區（3)， -在通道區（3)的表面上配置金屬中間層（4)，其與半導體 基板（1)形成Schottky二極體， -在金屬中間層（4)的表面上配置鐵電質層（5)， -在鐵電質層（5)的表面上配置閘極電極（6)。 2. 如申請專利範圍第1項之鐵電質電晶體，其中此金屬中 間層（4)至少包括材料Pt，Wsi2，Au或Ti中的一些金屬。 3. 如申請專利範圍第2項之鐵電質電晶體，其中此金屬中 間層（4)在其至鐵電質層（5)之界面範圍中至少具有鉑 (Pt)。 4·如申請專利範圍第1至3項中·任一項之鐵電質電晶體， 其中通道區（3)的表面與半導體基板的表面隔離，而源極/ 汲極區（2)的表面配置於半導體基板（1)的表面之下。 如申請專利範圍第1至3項中任一項之鐵電質電晶體， 其中金屬中間層（4)，鐵電質層（5)，以及閘極（6)具有一共 同的側面，其具有所設之絕緣間隙壁。 6·如申請專利範圍第4項之鐵電質電晶體，其中金屬中間 層（4)，鐵電質層（5)，以及閘極（6)具有一共同的側面，其 具有所設之絕緣間隙壁。 486828 六、申請專利範圍 7. 如申請專利範圍第5項之鐵電質電晶體，其中此絕緣間 隙壁包含鐵電質材料 8. 如申請專利範圍第 .，之、 纖餐電晶體，其中此鐵 匕、 電質層（5)包含緦-鉍-鉅酸鹽（SBT)，鉛-銷-鈦酸鹽 (PZT)，鋰-鈮酸鹽（LiNb03)，或鋇·緦-鈦酸鹽。 9.如申請專利範圍第4項之鐵電質電晶體，其中此鐵電質 層（5)包含緦-鉍-鉅酸鹽（SBT)，鉛-鍩-鈦酸鹽（PZT)， 鋰-鈮酸鹽（LiNb03)，或鋇-緦-鈦酸鹽。 10. 如申請專利範圍第7項之鐵電質電晶體，其中此鐵電質 層（5)包含緦-鉍-鉅酸鹽（SBT)，鉛-鍩-鈦酸鹽（PZT)， 鋰-鈮酸鹽（LiNb03)，或鋇-緦-鈦酸鹽。 11. 如申請專利範圍第1至3項中任一項之鐵電質電晶體， 其中 -此閘極（6)包含鉑或摻雜多晶矽， -此半導體基板（1)包含矽。 1Z如申請專利範圍第4項之鐵電質電晶體，其中 -此閘極（6)包含銷或摻雜多晶砂， -此半導體基板（1)包含矽。 η如申請專利範圍第8項之鐵電質電晶體，其中 此闊極（6)包含鉛或慘雑多晶砂， -此半導體基板（1)包含矽。 14. 一種鐵電質電晶體之製造方法，其特徵爲： —其中在半導體基板（1)上經由澱積與結構化而形成金屬 中間層（4)，（其與半導體基板（1)形成Schottky二極 486828 、申請專利範圍 體）’一鐵電質層（5)與一閘極電極（6)， -其中在半導體的基板（1)中之閘極電極（6)之兩個互相面 對的面上，形成源極/汲極區（2)。 15. 如申請專利範圍第14項的方法，其中 -此金屬中間層（4)，鐵電質層（5)，與閘極電極（6)具有所 形成的共同側面， -在側面上形成絕緣間隙壁（8)。 16. 如申請專利範圍第15項之方法，其中 此源極/汲極區（2)具有所形成之LDD輪廓。