TW483174B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW483174B
TW483174B TW090105176A TW90105176A TW483174B TW 483174 B TW483174 B TW 483174B TW 090105176 A TW090105176 A TW 090105176A TW 90105176 A TW90105176 A TW 90105176A TW 483174 B TW483174 B TW 483174B
Authority
TW
Taiwan
Prior art keywords
silicon oxynitride
oxynitride film
film
atomic
semiconductor device
Prior art date
Application number
TW090105176A
Other languages
English (en)
Inventor
Jun Koyama
Hidehito Kitakado
Masataka Itoh
Hiroyuki Ogawa
Original Assignee
Semiconductor Energy Lab
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab, Sharp Kk filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW483174B publication Critical patent/TW483174B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

483174 Α7 _____ Β7 五、發明說明（1 ) 發明背景 發明領域 (請先閱讀背面之注意事項再填寫本頁) 本發明係有關於一種形成在一基底上之薄膜電晶體（ 此後稱爲T F 丁）及有關於一種使用T F 丁之電子裝置。 尤其是’本發明係有關於一種備置在基底與作爲T F.T主 動層用之半導體層之間之絕緣膜。稱爲阻隔層或底膜之這 種絕緣層使用目的在防止主動層被如基底中之鹼金屬元素 之雜質所污染。一起防止由主動層污染造成之T F T可靠 性降低與變質，本發明係有關於一種適合取得在基底內具 優良特性與小波動T F T之絕緣膜結構。 向來’可引述一種液晶顯示裝置作爲本發明之電子裝 置。要留意到的是如此處在整個專利說明書中所使用之半 導體裝置指的是利用半導體特性，與上述T F T，電子裝 置及其間有安裝電子裝置之電子設備爲顯示部之功能是包 含在半導體裝置中之任何裝置。 相關技術說明 經濟部智慧財產局員工消費合作社印製 在最近幾年中，利用具有一由結晶質半導體層形成之 主動層爲交換像素元素與驅動器電路之T F T的一種主動 矩陣型顯示裝置正吸收眾多注意作爲實現一種無法致信細 緻與高品質影像顯示之裝置。以一種如雷射退火或熱退火 之已知方法加以結晶化之由一無定形矽層所形成之結晶質 矽層可被適當使用作爲結晶質半導體層之材料。在使用結 晶質矽層之T F T中，電場效應移動率高，且因甚至如實 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174 A7 _ B7 _ 五、發明說明（2 ) 施精細處理時能達到高電流驅動能力，故可能增加像素部 之孔徑比。 (請先閱讀背面之注意事項再填寫本頁) 可使用裡面不含氧化鹼之石英玻璃基底及裡面含氧化 鹼之低鹼玻璃基底作爲這種主動矩陣型顯示裝置之基底。 然而，爲實現低價主動矩陣型顯示裝置，最好使用不昂貴 之低鹼性玻璃基底而非石英玻璃基底.。然而，在使用低鹼 性玻璃基底爲基底之情況，其製程中之最高溫度根據玻璃 基底之熱阻，必須在6 0 0 t與7 0 0 t之間。 而且，在玻璃基底表面邊上需要至少形成一由氮化矽 膜或氧氮化矽膜製成之阻隔層，T F T將形成在玻璃基底 上使得基底中所含諸如鈉（N a )之少量鹼金屬將不致混 入TFT主動層中。形成在玻璃基底上之已知TFT結構 爲上閘極型或下閘極型（或反交錯型）。上閘極型具當中 至少一閘極絕緣膜與一閘極電極是備置在一主動層基底邊 背面上之結構。在這上閘極型T F T中，於玻璃基底中之 鹼金屬元素中，當對那施加一電壓時，依閘極電極之極性 經濟部智慧財產局員工消費合作社印製 ， 上面輕此一質半 此面道將因成晶質 因背通素。形結晶 。之背元變面一結 面面爲屬改上成成 層表稱金會在形造 動膜中鹼將且此 ， 主緣書之性層由變 到絕明中特隔火改 拉極說底氣阻退會 素閘利基電置熱將 元與專璃之備或力 屬層有玻 T 如火應 金動現則 F ，退部 鹼主個 ，T 外射內 之在整差，此雷之 化成在質此。以層 子形後品因性而隔 離層此層，靠層阻 被隔見隔層可體則 已阻起阻動保導 ， 將之便這主確半層 ， 述方如入法形體 定上爲。混無定導 而如彳} 易，無半 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 五、發明說明（3) 導體層變形。甚至如在這種狀況下完成T F T，如臨界電 壓（此後簡寫成V t h )及次臨界常數（此後簡寫成S -値並這麼稱呼）之T F T電氣特性將會從一標的値變化。 因此，在曰本專利申請編號平成1 1 — 1 2 5 3 9 2 中發表在T F T背通道面上備置一由氧氮化矽膜（A·)與 氧氮化矽膜（B)之積層製成之阻隔.層，由此防止由諸如 鹼金屬元素之雜質在基底上造成的污染。此外，在無定形 半導體層結晶化程序前後，使內應力變小之適當組成範圍 及第一層氧氮化矽膜（A)與第二層氧氮化矽膜（B)厚 度，那就是，對結晶質半導體層之影響爲小，發表在上述 申請案中。 氧氮化矽膜（A )中所含氧濃度設定在2 0原子％與 3 0原子％之間，且氮氣濃度設定在2 0原子％與3 0原 子％之間或氮氣對氧氣組成比設定在0 · 6與1 · 5之間 。而且，氧氮化砍膜（A)中所含氧濃度設在5 5原子％ 與6 5原子％之間，且氮氣濃度設在1原子％與2 0原子 %之間，或氮氣對氧氣組成比設定在0 · 〇 1與〇 · 4之 間。氧氮化矽膜（A )之氫氣濃度設在1 0原子％與2 0 原子％之間，或氫氣對氧氣組成比設在〇 · 3與1 · 5之 間，且氧氮化矽膜（B )之氫濃度設在〇 · 1原子％與 1 0原子％之間’或氫氧對氧氣組成比設在〇 · 〇 〇 1與 0 . 1 5之間。
而且，氧氮化矽膜（A)密度設在8 X 1 〇22原子/ c m 3與2 X 1 〇 2 3原子/ c m 3之間’且氧氮化矽膜（B 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -----------裝--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 483174 A7 _________ B7 五、發明說明（4) (請先閱讀背面之注意事項再填寫本頁) )密度設在6 X 1 022原子/cm3與9 X 1 022原子/ cm3之間。含7 · 13%氟化氫氨（NH4HF2)與這 種20°C下氧氮化矽膜（A)之1 5 · 4%氟化氨（ NH4F )之混合水溶液蝕刻率在6 0 nm/m i η與7 0 n m / m i η之間（在5 Ο 0 °C下熱處理1小時後，.且在 5 5 0 °C下熱處理4小時後，蝕刻率.在4 Ο n m / m i n 與5 Ο n m / m i n之間）。氧氮化矽膜（B )之蝕刻率 在 1 l〇nm/mi η 與 1 30nm/mi η 之間（在 5 0 0 °C下熱處理1小時後，且在5 5 0 下熱處理4小 時後，餓刻率在9〇nm/mi η與l〇〇nm/mi η 之間）。此處所定義之蝕刻率爲在2 0 t下以含7 . 1 3 % N Η 4 H F 4與1 5 · 4 % N Η 4 F之水溶液爲蝕刻溶液 實施蝕刻所得到之一値。 利用提供與基底接觸，厚度爲1 0 nm與1 5 0 nm 之間，最好在2 Ο n m與6 Ο n m之間之氧氮化矽膜（A )並提供厚度爲1 0 nm與2 5 0 nm之間，最好在2 0 n m與1 Ο Ο n m之間位於其上之氧氮化矽膜（B )，可 防止基底中以諸如鹼金屬元素爲雜質之主動層污染。 經濟部智慧財產局員工消費合作社印製 而且，因藉積層氧氮化矽膜（A )與氧氮化矽膜（B )形成阻隔層，考慮在積層狀態下阻隔層之內應力，在結 晶化程序前後最好其內應力之變化量爲1 X 1 〇 2 N / m 2 或小些。 此時氧氮化矽膜製法可由諸如電漿C V D ’低壓 CVD或E CR - CVD之一已知薄膜沈積法加以形成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174 A7 B7____ 五、發明說明（5 ) <請先閱讀背面之注意事項再填寫本頁) 尤其是，最好使用電漿CVD形成氧氮化矽膜。而且，使 用S i Η 4、N Η 3與N 2〇爲原始氣體。利用控制原始氣 體供應量，或調整如反應壓力，放電功率，放電頻率及與 氧氮化矽膜之膜沈積有關之基底溫度之參數可實現組成比 。Ν Η 3爲氧氮化矽膜氮化之補充物。適當調整Ν Η 3·之供 應量可有效控制氧氮化矽膜中所含之.氮氣量。因此，與氧 氮化矽膜（Β )比較，從S 1 Η 4、Ν Η 3與Ν 2〇形成具 高濃度氮氣之氧氮化矽膜（Α)，但是從SiH4與Ν2〇 形成氧氮化矽膜（Β )。 根據如上述之氧氮化矽膜（A )與氧氮化矽膜（Β ) 之組成與厚度形成阻隔層能防止鹼金屬元素從基底上之污 染。因此，在無定形半導體層結晶化程序前後可使阻隔層 內應力變小且減小結晶質半導體層之影響。結果，諸如 V t h與S -値之T F T電氣特性變成標的値，因此能製 造高度可靠之T F T。在洩流電流（此後稱爲I d ) 1 / 2次方對一閘極電壓（此後稱爲V g )特性中， T F T電氣特性向來參數中之上述V t h可得到爲以外插 一線性區域交叉一 V g軸之電壓値。而且，在小或等於 經濟部智慧財產局員工消費合作社印製 V t h附近中洩流電流與閘極電壓間關係稱爲次臨界特性 ，該特性在決定T F T效能作爲一交換元件時爲一重要特 性。使用S -値爲一用於表示次臨界特性優點之一常數。 而且，定義S -値爲當將次臨界特性畫成一單對數圖形時 使洩流電流作1線改變所需之閘極電壓。 爲能操作一電路之V t h値，可設定η通道T F T在 本紙張尺度適用中國國家標华（CNS)A4規格（21G X 297公S · 8 - "" 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 五、發明說明（6) 〇·5V與2·5V之間，且可設定p通道TFT在 —2 · 5V與一〇 · 5V之間。要留意到的是爲了控制 V t h，採取將賦予p型導電性之雜質元素以約1 X 1 〇16原子/cm3至5 X 1 017原子/cm3之濃度摻 入一主動層通道形成區中之方法。這種方法稱爲通道雜質 且爲根據設計達成T F T交換特性之一關鍵程序。 此外，S —値愈小，用於在T F T 〇N狀態與 〇F F狀態間切換所需之電壓寬度可爲小，因此丁 f 丁可 能快速操作且消耗功率低。 在基底表面內部之TFT中可看到諸如V t h與S -値之T F T電氣特性値之波動。因這些特性値波動變大， 則必須採取閘極電壓之大邊界。結果，操作所需之電壓變 高，因此增加消耗功率。而且，V t h與S -値顯著影響 一液晶顯示裝置層次顯示之再生率，尤其是一中間色之再 生率。因此，如果這些値波動則當顯示時，無法真正再生 原始顯示內容，而可辨識不一致之顯示。 發明摘要 本發明已鑒於以上問題加以實行，且因此具一項目的 在提供於T F T之典型特性中具一小波動之一種T F T及 其製法，因此提供一種使用這一種T F T之主動矩陣型液 晶顯示裝置。 爲解決以上問題起見，本發明者實施有關於以V t h 與S -値爲典範之T F T電氣特性波動及製造T F 丁所需 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 五、發明說明（7) 程序間之關係的許多實驗。在許多嘗試與錯誤後之結論爲 在上述結構中’本發明者發現T F T之電氣特性波動與阻 隔層結構間有一緊密關係，其中之上述結構提供一由氧氮 化矽膜（A)與氧氮化矽膜（B)在背通道面上積層所形 成之阻隔層。 . 而且，在提供一由氧氮化矽膜（.A )與氧氮化矽膜（ B )於背通道面上積層所形成阻隔層之上述結構中，一進 行實驗時，本發明者發現T F T之電氣特性波動比起氧氮 化矽膜（A )，更受氧氮化矽膜（B )膜厚度，膜品質及 膜均勻性之影響。 關於評估T F T電氣特性之波動，將注意力導向在一 預期驅動電壓下正常操作一 T F T形成電路之特性，那就 是，V t h，S -値與電場效應移動性。因此，此處將注 意力尤其導向V t h與S —値。第1與2圖中表示的是對 V t h與S —値之波動所賦予之氧氮化矽膜（B )厚度之 影響。第1圖表示V t h之波動而第二圖表示S —値之波 動。各圖形狀表示氧氮化矽膜（B )之膜厚，以〇表示之 圖形爲3 0 nm，以△表示之圖形爲5 0 nm，而以□表 示之圖形爲1 〇 〇 nm。如圖中所示，當各圖形所形成直 線斜率變大則各値波動變小。例如，明顯地從第1圖中， 當氧氮化矽膜（B)厚度依序變成5〇nm，30nm與 1 OOnm時，V t h波動變大。當氧氮化矽膜（B)厚 度爲5〇nm時，TFT之99%Vth値在一1 · 78 V至—1 · 59V範圍內，當其膜厚爲30nm時，波動 -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 483174 經濟部智慧財產局員工消費合作社印製 A7 ________B7___ 五、發明說明（8 ) 是在一 1 · 77V至一 1 · 46V範圍內，且當其膜厚爲 l〇Onm時，波動是在一2·51V與-1·82V範 圍中。此外，當氧氮化矽膜（B)厚度爲5 0 nm時，這 亦明顯地TFT之9 9%V t h値保持在〇 · 1 9V之寬 度內，那就是從—1 · 5 9 V減去—1 · 7 8 V所得.之一 値。由此得到之V t h値指的是V t .h之9 9 %波動寬度 。要留意的是氧氮化矽膜（A)厚度皆爲5 0 nm。因此 ，測量在一 1 0 c m X 1 〇 c m基底中大槪以相等間距分 散之相同大小之1 0 0 p通道T F T加以評估波動。 第3圖中所表示的是V t h 9 9%波動寬度與氧氮化 矽膜（B )厚度間之關係。與氧氮化矽膜厚度爲1 〇 〇 n m之情況比較，當其膜厚度較薄時，即5 0 n m， T F T之電氣特性波動則明顯變小。而且，當氧氮化矽膜 (Β )厚度爲3 0 nm時，當與1 〇 〇 nm厚之氧氮化矽 膜（B )比較時，電氣特性波動較小，但是當其膜厚爲 5 0 n m時則有點變大。因此，使氧氮化矽膜（B )厚度 較薄，從1 0 0 nm至5 0 nm可察覺出TFT電氣特性 之波動已有效變小。然而，這亦察覺出當其厚度進而變小 從5 0 n m至3 0 n m時，膜品質均勻性則降低而使波動 較大。 因此，爲有效使T F T電氣特性波動變小，要適當在 一 1 0 cmx 1 〇 cm基底上形成膜厚度在3 0 nm與 7〇nm之間，最好爲50nm之氧氮化矽膜（B)，那 就是，Vth99%波動寬度是大槪在0·3V時之厚度 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^--------- (請先閱讀背面之注意事項再填寫本頁) 483174 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9) 〇 另一方面，當使氧氮化矽膜（A)厚度變厚時，防止 基底污染之效果變高。然而，如氧氮化矽膜（A )厚度比 1 0 0 n m厚則會有形成在上面之無定形矽膜剝落之情形 。此外，甚至當其膜厚度爲5 0 nm時，已確認氧氮·化矽 膜（A)在防止鹼金屬元素污染之效果是足夠的。因此， 氧氮化矽膜之厚度最好在5 0 nm與1 〇 〇 nm之間。因 此，使用背通道面上所備置氧氮化矽膜之阻隔層膜厚度與 品質有一最佳範圍，且採用其適當組合不僅能穩定T F T 特性且可降低V t h與S -値之波動。結果，可降低液晶 顯示裝置之驅動電壓，因此亦降低消耗功率，並能進而增 加液晶顯示裝置之層次顯示再生率。 圖式簡述 從以下連合橢圓所作之說明，本發明之以上與其它目 的及特性將更加明顯： 第1圖表示當改變氧氮化砂膜（B )厚度時，一 p通 道TFT Vth之波動圖； 第2圖表示當改變氧氮化矽膜（B )厚度時，一 p通 道T F T S -値之波動圖； 第3圖表示氧氮化矽膜（B)厚度與9 9%v t h波 動寬度相之關係圖； 第4 A至4 F表示根據本發明實施例模式1之一 T F T製程圖； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 483174 A7
第5A至5 F表示根據本發明實施例模式i之一 T F T製程圖； 經濟部智慧財產局員工消費合作社印製 第6 A至6 D表示根據本發明實施例ii—T F 了製 程橫切面圖； 次 第7 A至7 D表示根據本發明實施例i之一 τ ρ τ製 程橫切面圖； 第8 A至8 D表不根據本發明實施例丨之一 τ p τ製 程橫切面圖； 第9 A至9 C表不根據本發明實施例丨之一 T F 丁製 程橫切面圖； 第1 0圖表不根據本發明實施例1之一T F τ製程橫 切面圖； 第1 1 A至1 1 C圖表示根據本發明實施例1 一驅動 器電路T F T製程之上視圖； 第1 2A至1 2 C圖表示根據本發明實施例1之一像 素T F T與一儲存電容T F T製程之上視圖； 第1 3 A至1 3 C圖表示根據本發明實施例1〜驅動 器電路T F T製程之上視圖； 第1 4 A至1 4 C圖表示根據本發明實施例1之一像 素TFT與一儲存電容TFT製程之上視圖； 第1 5圖表示根據本發明實施例2 一液晶顯示裝置結 構之橫切面圖； 第1 6圖表示根據本發明實施例2液晶顯示裝置結構 之透視圖； 本紙張尺度適用中國國家標年（CNS)A4規格（210 X 297公釐)Γ ~' — ------------裝--------訂---------線0^- (請先閱讀背面之注意事項再填寫本頁} /4 /4 #根據本發明實施例3電子設 〇2b，202b :氧氮化 A7 五、發明說明（11) 第1 7圖表不根據本發明實施例2 '顯示區之上視圖 第1 8A至1 8F圖表 備之實例圖； 弟1 9 A至1 9 B圖表示根據本發明實施例3 ||子設 備之實施例圖； 元件對照表 101’6〇2，2〇1:基底 1 0 2 ’ 2 0 2 :阻隔層 1 〇 2 a，2 0 2 a， 矽膜 l〇3a，l〇4，l〇5b，iQ5，2〇4 一 207 ’327’ l〇3b，l〇5a，108， 203a ’210 — 212:半導體層 106，208 ··光罩層 1〇7’ 113 ’213 - 216，233，108 ，116 ’223 — 227:光阻罩 109，117，217，219，238 - 242 ’134 ’118，218，234，243，244: 雜質區 110’250’220，26〇:絕緣膜 111 ’114a ’115a，221，228a -232a ，228c — 232c ，ii2，1146 ， -----------·裝--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174 A7 B7 五、發明說明（12)1 1 5 6 ，2 2 2 2286 — 2326，245 導 4 • . r—Η Co τ-Η 4 2 極 電 極 閘 5 IX IX 3 2 I 8 2 層 2
層 緣 絕 ο 2 1± 9 ΊΧ r-H 7 膜3 4 化 ο 2線鈍3 ，ig: ， 4:91 2 8 5 0 15 2 3 12，， 1-53 2 12 3 1± L〇 rH Γ-Η 2 8 4 2 2 3 2 9 4 2 道 通 2 ο 3 4 3
T FT ， 區 a 6 成 7 o 形 o 3 道 3 ， 通 ， 6 : 7 2 8 2 rH r—I r—I 3 9ο 3 9 2 r—Η 9 τ—I 3 3 r-H 3 7 r—I 3 3 3 2 3 (請先閱讀背面之注意事項再填寫本頁) 區 極 源 4 2 3 6 r-H 3 b 7 o 3
2 r—I 3 a 8 〇 3 8 2 τ—H 3 b 8 o 3 D 層蝕 區 L 矽抗 極：石 ： 洩 ο 晶 7 :1 結 3 6 3:2 2 ， b - 3 0 3 5 | 3 0 3 4 12 2 2 3
區D 經濟部智慧財產局員工消費合作社印製 6 2 4ο 3 5 ο 3 4 r-H 3 5 1 3 6
素 像 T :F 容區 2 T 電 r 6 素存 ◦ 2 像儲 L ο 2 3 5 ο 6 極 罩電 區 f f 〇 L 3 膜 2 齊 3 對 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174 A7 B7 五、發明說明（13) 6 0 3 :遮光膜 4 ο 6 6 〇 4 4 〇 4 6ο 4 οο 2 膜部 5 區 C\3 電素 ο 示 2 導像 4 顯， ο 路 電 器一 一^^ 區 屬 4SJL· 訊 ο 4 2 IXο 7 2 ο 5 2ο 3 2 1±ο 1± 2 體 主 元 2 ο 元 單， LO 單， 入 5 2 入 5 輸 ο ， 輸 ο 像 2 2 盤訊 4 影 2 ο 鍵音 2 ··， 0^"^·· ♦ · 2 3 2 4 3 4 ο ο ， ο ο ο 0 0 2 0 1 1 2 2 0 2 2 2 IX 2 一—Iο 6 2 2ο 4 2 2ο 7 2 裝 示 顯 開 作 操 4ο 5 2 4ο 2 2 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂·--- 關 5 〇 一―Η 2 6 〇 一―Η 2 2ο 2 2 經濟部智慧財產局員工消費合作社印製 2ο 3 2 3ο 4 2 4 〇 4 2 3ο 5 2 2 2 2ο 6 3 元 元體部 4 ο 單部單媒窗 ο 池 2 機臂叭錄景 7 電 2 相架喇記取 2 片 鏡 3ο 7 元 單 收 接 像 影 線#._ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16- 483174 A7 B7 五、發明說明（14) 優選實施例詳細說明 實施例模式1 (請先閱讀背面之注意事項再填寫本頁) 參考第4A至4 F圖及第5A至5 F圖，在本發明之 實施例模式1中將說明由一 N通道T F T與一 p通道 丁 F T所形成C Μ〇S電路之製程。根據這程序，此.處將 詳細說明在相同基底上形成C Μ 0 S電路所需Ν道道 TFT與ρ通道TFT之製法。而且，使TFT V t h 與S -値波動之阻隔層組成與結構在實施例模式1這裡形 成明顯。 <形成阻隔層與無定形半導體層：第4人圖> 在第4 A圖中，使用一般指爲低鹼性玻璃或非鹼性玻 璃之基底爲基底1 0 1，該基底如康寧（Corning )公司# 7 0 5 9玻璃成# 1 7 3 7玻璃基底典型之矽酸硼鋇基底 或矽酸硼鋁玻璃基底。雖然只有一點點量，在這型玻璃基 底中含如鈉之鹼金屬元素。要留意的是可在溫度低於玻璃 扭曲點之大槪1 0°C至2 0°C下事先在基底1 0 1上實施 熱處理。 經濟部智慧財產局員工消費合作社印製 爲防止上述鹼金屬元素與其它雜質污染基底1 〇 1 ， 一阻隔層1 0 2形成在上面將形成TFT之基底1 〇 1表 面上。阻隔層1 0 2由S i H4，NH3與N2。所製成之 氧氮化砂膜（A)形成，及由S i H4與N2〇所製成之氧 氮化矽膜（B )形成。氧氮化矽膜（A ) 1 〇 2 a形成 5 0 nm至1 0 0 nm厚度，而氧氮化矽膜（b ) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ΓΤΓι 483174 A7 B7 五、發明說明（15) (請先閱讀背面之注意事項再填寫本頁) 102b形成30nm至7〇nm (最好爲5〇nm)之 厚度。在本發明實施例模式1中，氧氮化矽膜（A ) 102a形成50nm厚度且氧氮化矽膜（B) l〇2b 形成5 0 n m厚度。藉形成這種結構之阻隔層，不只可防 止鹼金屬元素與其它雜質污染，亦能降低T F T電氣·特性 之波動。 . 利用已知膜沈積方法可形成氧氮化矽膜（A ) 102a與氧氮化矽膜（B) 102b。然而，最好使用 電漿CVD。表1中表示此時之典型製造條件。 〔表1〕 氧氮化矽膜 氧氮化矽膜 氧氮化5夕膜 (A) (B) (C) 膜形成溫度（°c ) 400 400 400 氣體流動率 SiH4 10 4 10 (SCCM) N2O 20 400 700 NHs 100 0 0 壓力（Pa) 40 40 93 放電功率密度（W/cm2) 0.41 0.41 0.12 放電頻率（mh2) 60 60 13,56 經濟部智慧財產局員工消費合作社印制衣 而且，表1中表示適合一中介層絕緣膜使用之製造條 件作爲比較並作爲一氧氮化矽膜（c )之條件。根據表1 中所示之條件設定個別氣體流動率之比較。有關氧氮化石夕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174 A7 ____B7 五、發明說明（16) 膜（A)之其它製造條件，設定基底溫度爲3 2 5 °C，設 定反應壓力爲40Pa，設定放電功率密度爲0 · 41 W/cm2，並設定放電頻率爲6 ΟΜΗ z。除氣體流動率 比例外，設定氧氮化矽膜（B )之其它製造條件類似於氧 氮化矽膜（A )之製造條件，並設定基底溫度爲4 0· 〇 °C 。關於氧氮化矽膜（C )，設定氣體.流動率比例不同於氧 氮化矽膜（B)並更設定反應壓力爲93Pa ，設定放電 功率密度爲0 · 1 2W/cm2，且設定放電頻率爲 13·56ΜΗζ。 表2中收集並表示在這種條件下所形成氧氮化膜（A )至（C )之各種特性。 --------^----·裝--------訂---------線Φ- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174
7 7 A B 五、發明說明（17) 〔表 2 ]_ 氧氮化矽 膜（A) 氧氮化矽膜 (Β) 氧氮化矽膜 (C) 組成 (原子％) Η 16.5 1.5 — Ν 24 7 一 〇 26.5 59.5 — Si 33 32 _ 密度（原子/cm3) 9.28 X 1 022 7.08 X ΙΟ20 — 氫氣濃度 (原子/cm3) NH as-depo 8.09Χ 1021 5.46 X ΙΟ20 8.86X ΙΟ20 退火 7.42Χ ΙΟ21 2.06 X ΙΟ20 _ SiH as-depo 8.74Χ ΙΟ20 _ 一 退火 2.18 X ΙΟ20 _ _ 濕式蝕刻速度 (nm/min) as-depo 63 120 200 退火 44 96 130 內應力 (dynes/cm2) as-depo 8.07 X ΙΟ9 (-4.26Χ ΙΟ9) (-2.00Χ 109) 退火 7.42Χ ΙΟ10 (-7.29 X ΙΟ7) (-1.30Χ 109) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 表 2 中表不從 Rutherford Backscatting Spectrometry ( 此後縮寫爲R B S ;裝置所用系統；3 S - R 1 〇，加速 器；NE C 3 5 DH Pelletrom 端站台；C E&A RBS — 400)所得到之氫氣（H)，氮氣（N)，氧 氣（〇 )與矽（S i )之組合比例與密度，由傅立葉（ Fourier )轉換紅外線光譜學（此後縮寫爲F T — I R ;所 使用裝置爲Nicolet Magna-IR760 )所得到之N — Η連結與 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 483174 A7 ____B7___ 五、發明說明（18) S i — Η連結之密度，含7 · 1 3%氟化氫氨（ (請先閱讀背面之注意事項再填寫本頁) N Η 4 H F 2 )與1 5 · 4 %氟化氨混合溶液中（Stella Chemifa公司，產品名稱L A L 5 0 0 ) 2 Ο T：下之蝕刻 率，及以熱退火內應力之變量。使用Iomic系統公司所製造 型號3 0 1 1 4之量測儀器爲內應力之量測儀器。測.量在 一矽晶圓基底上所製造之一樣品。內.應表示符號（一）意 爲張應力（使薄膜向內變形之應力），而符號（+ )意爲 壓應力（使薄膜向外變形之應力）。 經濟部智慧財產局員工消費合作社印製 氧氮化矽膜（A )中氮氣對氧氣之組成比例爲 〇 · 9 1。與氧氮化矽膜（B )之組成比例〇 · 1 2比較 ，條件爲裡面所含氮氣比例設得較高。此時，氧氮化矽膜 (A )中氫氣對氧氣之組成比例變成〇 . 6 2且氧氮化矽 膜（B )中氫氣對氧氣組合比例爲〇 . 〇 3。結果，薄膜 密度變高，因此與氧氮化矽膜（B )之濕式蝕刻率9 6 n m / m i η (熱退火後）比較，氧氮化矽膜（A )之濕 式蝕刻率變成44nm/min(熱退火後）。因此，從 濕式蝕刻率變慢之事實可推測氧氮化矽膜（A )爲一熱壓 縮膜。根據濕式蝕刻率比較，可推測氧氮化矽膜（C )比 氧氮化矽膜（B )具較快濕式蝕刻率且爲一密度非常小之 膜。 當然，氧氮化矽膜之製造條件不限於表1中所示之條 件。氧氮化矽膜（A )可使用大小2 5 0 °C至4 5 0 °C之 基底溫度，介於1 0 P a與1 0 0 P a間之反應壓力，及 大或等於1 3 · 5 6MHz之電源頻率並設定放電功率密 -2T- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174 經濟部智慧財產局員工消費合作社印製 A7 B7 _ 五、發明說明（19) 度在0 . 15W/cm2與0 · 8〇W/cm2之間，利用 S i H4，NH3與N2〇加於製造，使得氫氣濃度在1 0 原子％與2 0原子％之間，氮氣濃度在2 0原子％與3〇 原子％之間，氧氣濃度在2 0原子％與3 0原子％之間’ 密度在8 X 1 022原子/cm3與2 X 1 〇23原子/· cm3之間，且含7 · 13%氟化氫氨（NH4HF2)與 1 5 · 4 %氟代氨（Μ Η 4 F )之上述混合溶液中之蝕刻率 在4〇nm/mi η與7〇nm/mi η之間。另一方面 ，氧氮化矽膜（Β )可使用大小2 5 0 t：至4 5 0 °C之基 底溫度，介於lOPa與lOOPa間之反應壓力，及大 或等於1 3 · 5 6MH z之電源頻率，並設定放電功率密 度在0 · 15W/cm2與〇 . 80W/cm2之間，利用 S iH4與N2〇加以製造，使得氫氧濃度在〇 · 1原子％ 與1 0原子％之間，氮氣濃度在1原子％與2 0原子％之 間，氧氣濃度在5 5原子％與6 5原子％之間，密度在6 X 1 022原子/cm3與9 X 1 022原子/cm3之間， 且含7 · 13%氟化氫氨（NH4HF2)與15 · 4%氟 化氨（N Η 4 F )之上述混合溶液中之鈾刻率在9 0 n m / mi η 與 1 30mm/mi η 之間。 而且，表2中亦表示關於連結氫氣量，對於（退火） 沈積薄膜（a s 一 d e p 0 )後一値與施加熱處理（在溫 度5 0 0 °C下實施1小時，+ 5 5 0 °C下實施4小時··與 結晶化程序中之處理條件相同）後一値，濕式飩刻率及內 應力。從表2特性明顯地，以熱處理從氧氮矽膜釋放氫氣 本紙張尺度適用中關家標準（CNS)A4規格（21Gx297公爱)_ — — — — — — — — — — — i 11 — I — I e - !1!11 (請先閱讀背面之注意事項再填寫本頁) 483174 經濟部智慧財產局員工消費合作社印製 A7 ___B7_ 五、發明說明（2Q) 並將膜加以熱壓縮’因此’在變大之方向改變其張應力。 以一如電漿c V D或濺射之已知方法形成接近2 5 nm至8〇nm (最好在30nm與6〇nm之間）厚度 之無定形結構半導體層1 〇 3 a。在實施例模式1中以電 漿C VD形成一 5 4 nm厚之無定形矽膜。當也可應·用如 一無定形錯化矽膜之無定形結構半導.體膜，及無定形結構 化合半導體膜時，即存在一無定形半導體膜與一微結晶質 半導體膜。而且可連續形成阻隔層1 0 2與無定形半導體 層1 0 3 a。例如，以電漿C V D形成阻隔層1 〇 2 b後 ，如反應氣體從S i H4與N2〇變成S i H4與H2或只變 成S i Η 4，則可連續形成薄膜而不致於一度暴露至大氣。 結果，變成可能防止阻隔層1 0 2 b表面之污染及要製造 之T F T之特性波動，那就是，能降低其臨界電壓之改變 <結晶化程序··第4 B圖> 然後結晶質半導體層1 〇 3 b利用一已知結晶化技術 形成無定形半導體層1 〇 3 a。例如，可應用雷射退火與 熱退火（固相成長方法），及快速熱退火（RTA)。在 R T A方法中，一使用如紅外線之燈，一鹵素燈，一金屬 鹵化物燈，或氙氣燈爲光源。另外，根據日本專利申請案 公開編號，平成7 - 1 3 0 6 5 2中所發表之技術，以使 用催化元素之結晶化方法可形成結晶質半導體層1 0 3 b 。在結晶化程序中’驅出無定形半導體層中所含氫氣是必 _本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Γ^Γ I--— — — — — — — — Aw · 11 I--I — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 五、發明說明（21) 要的。因此，預期在4 0 0 °C與5 0 0 °C之間首先實施大 槪一小時之熱處理，因此降低無定形半導體層中所含氫氣 量至小或等於5原子％ ’且然後實施結晶化。 以雷射退火實施結晶化之情況中’使用一脈衝振盪型 或連續發光型之準分子雷射或一氬氣雷射爲光源。當.使用 脈衝振盪型準分子雷射，則在將雷射.光處理成線形後實施 雷射退火。操作者適當選擇雷射退火條件’且例如將雷射 退火條件設定如下：3 Ο Η z之雷射脈衝振盪頻率及 1〇0mJ/cm2與500mJ/cm2間（向來在 300mJ/cm2與400mJ/cm2之間）之雷射能 量密度。然後將雷射光束照射在基底整個面上’並實施照 射使得此時線性光束之重疊比例在8 0 %與9 8 %之間。 因此可形成結晶質半導體層。 在熱退火之情況下，使用火爐退火法在溫度約6 0 0 °C至6 6 0 °C之氮大氣下實施退火。不管使用何種方法， 在無定形半導體層結晶化期間發生原子之重新排列，使薄 層細緻。因此，與原始無定形半導體層1 0 3 b厚度（實 施例模式1中爲5 4 n m )比較，所製造之結晶質半導體 層1 0 3 a厚度降低約1 %至1 5 %。 <形成孤島似半導體層與光罩層：第4 (：圖> 然後在結晶質半導體層1 0 3 b上形成一光阻圖案， 並以乾式蝕刻將結晶質半導體層切成孤島似形狀，因此形 成主動層之孤島似半導體層1 0 4與1 0 5 a。乾式蝕刻 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -24 - -------------------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 483174 A7 ___ B7 五、發明說明（22) (請先閱讀背面之注意事項再填寫本頁) 中使用c F4與〇2之混合氣體。然後以電漿c VD解壓縮 CVD或濺射將一光罩層1 〇 6形成厚度5 〇 nm至 1 0 0 n m之氧化矽膜。例如，如果使用電漿c v D，則 混合正矽酸四乙酯（TEOS)與〇2，並設定反應壓力爲 4 0 P a ，設定基底溫度在3 〇 〇。(：與4 0 0 °C間，.並以 高頻（13 · 56MHz)與 〇 · 5W/cm2 至 〇 · 8 W/cm2之功率密度放電，形成厚度1 〇 〇 nm至1 5 0 nm，典型爲1 3 0 nm之光罩層1 〇 6。 <通道雜質程序：第40圖> · 經濟部智慧財產局員工消費合作社印製 然後形成一光阻罩1 0 7，爲了控制臨界電壓起見， 以1 X 1 016原子/cm3至5 X 1 017原子/cm3濃 度將賦予P型導電性之雜質元素滲入形成N通道T F T之 孤島似半導體層1 〇 5 a。在週期表中，已知諸如硼（B )，鋁（A1)與鍺（Ga)之第13族元素爲對半導體 賦予B型導電性之雜質元素。利用乙硼烷（B 2 Η 6 )以離 子摻雜在此摻入硼（Β )。摻硼（Β )並非永遠需要且省 略它亦不妨礙，但爲了使Ν通道T F Τ之臨界電壓位於一 預定範圍內可形成摻硼（Β)半導體層1 0 5 b。 < η —摻雜程序之第4 E圖> 爲了形成一 Ν通道TFT之LDD區，選擇性地將賦 予η型導電性之雜質元素摻入孤島似半導體層1 〇 5 b。 已知諸如磷（P)，砷（As)與銻（Sb)之週期表第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483174 Α7 __Β7 五、發明說明（23) 1 5族元素爲對一半導體賦予n型導電性之雜質元素。形 成一光阻罩1 〇 8且此處應用利用磷化氫（ΡΗ3)之離子 摻雜加以摻磷（Ρ )。所形成雜質區1 〇 9中之磷（Ρ ) 濃度範圍在2 X 1 〇6原子/cm3至5 X 1 019原子/ c m 3。在這整個專利說明書中，雜質區χ 〇 9中所含，賦 予η型導電性之雜質元素濃度稱爲（Q-)。 <移除光罩層並形成閘極絕緣膜：第4 F圖> 利用如以純水稀釋之氟氫酸之蝕刻溶液，接著移除光 罩層1 0 6。接著，利用電漿C V D或濺射法，從含矽之 絕緣膜形成厚度在4 0 n m與1 5 0 n m間之閘極絕緣膜 1 1 0。例如，閘極絕緣膜1 1 0可形成厚度9 5 n m之 氧氮化矽膜（B )。也可使用含矽之其它絕緣膜爲閘極絕 緣膜1 1 0，該絕緣膜是形成一單層或一積層結構。 <形成第一導電層：第5六圖> 爲了形成一閘極電極，在閘極絕緣膜1 1 0上形成一 導電層。導電層可形成一單層，但當必要時也可形成雙層 或三層之積層結構。在實施例模式1中，由一導電金屬氮 化膜製成之導電層（A) 1 1 1及一由金屬膜製成之導電 層（B) 112形成積層。導電層（B) 112可從選自 由鉅（T a )，鈦（T i )，鉬（Μ ◦)與鎢（W )組成 族群中一元素，從具這些元素其中之一爲其主要成份之合 金，或從這些元素組合合金膜（典型爲Μ 〇 - W合金膜或 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------*線 (請先閱讀背面之注意事項再填寫本頁) 483174 A7 B7 五、發明說明（24)
Mo - T a合金膜）加以形成。導電層（A) 1 1 1疋ί皮 氮化鉅（T a Ν )，氮化鎢（W N ) ’氮化鈦（T i N ) (請先閲讀背面之注意事項再填寫本頁) 或氮化鉬（Μ ο N )加以形成。而且’也可應用砂酸鎢’ 矽酸鈦，或矽酸鉬加以形成導電層（Α ) 1 1 1 °爲了使 導電層（Β ) 1 1 2阻抗低些，可降低裡面所含雜質·濃度 ，且尤其是，以降低氧氣濃度至小或.等於3 0 P P m爲佳 。例如，降低鎢之氧氣濃度至4或等於3 0 P P m可實現 小或等於2 0 // Ω c m之電阻係數。 導電層（A) 111可形成l〇nm與50nm間（ 最好爲2 0 nm與3 0 nm間）之厚度，而導電層（B) 1 1 2可形成2 00nm與400nm間（最好爲2 50 n m與3 5 0 n m間）之厚度。在實施例模式1中，使用 50nm厚之TaN膜形成導電層（A) 111 ，並使用 350nm厚之Ta膜形成導電層（B) 112。兩膜是 經濟部智慧財產局員工消費合作社印製 由濺射法形成。T a N膜是利用T a爲標的及A r與氮氣 之混合氣體爲濺射氣體加以形成的。T a膜是利用A r作 爲濺射氣體加以形成的。而且，如在這些濺射氣體中加入 適量之X e或K r則可減輕薄膜中要形成之內應力，而可 防止剝落。α相之T a膜電阻係數約2 0 // Ω c m，且因 此它可適當使用在閘極電極中，但/3相之T a膜電阻係數 約1 8 //Ω cm，且因此它不適合當作閘極電極用。 T a N膜擁有接近α相之晶石結構，且因此假設T a膜形 成在T a N膜上則可輕易得到α相之T a ’膜。留意到雖然 圖中未表示，在導電層（A) 1 1 1下有效形成厚度在約 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174 A7 五、發明說明（25) 至2〇nm，摻雜磷（P)之矽膜。藉著這麼做， 與改善矽膜上所形成導電膜之粘著性及防止其氧化性，q 防止導電層（A)中或導電層（B)中所含之微量鹼金_ 元素擴散進入閘極絕緣膜1 1 0。不管實施那一方法，胃 好導電層（Β)之電阻係數在l〇//Qcm至500 · # Ω c m範圍中。 . <形成閘極電極：第5 8圖> 接著，形成一光阻罩113，並一起蝕刻導電層（A )1 1 1與導電層（B ) 1 1 2，因此形成閘極電極 1 1 4與1 1 5。例如，使用C F 4與〇2之混合氣體或使 用反應壓力在IPa與20Pa之C Is氣體，以乾式蝕刻 法實施蝕刻。閘極電極1 1 4與1 1 5分別從由導電層（ A) 製成之導電層114a與115a ，以及由導電層（ B) 製成之導電層1 1 4b與1 1 5b加以整體形成。此 時，形成N通道T F T之閘極電極1 1 5俾能經由閘極絕 緣膜1 1 〇重疊一部份雜質區1 〇 9。而且，只從導電層 (B )可能形成閘極電極。 <p+摻雜程序：第5〇圖> 接著形成作爲P通道T F T —源極區與一洩極區之一 雜質區1 17。在此，利用閘極電極1 14爲一光罩，摻 雜賦予p型導電性之雜質元素而以自我排列方式形成雜質 區。此時，以一光阻罩1 1 6覆蓋形成N通道TFT之孤 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） I 閱 背 面 之 注 ---裝--------訂--- 意事項再填寫本頁) 線0. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 五、發明說明（26) 島似半導體層。利用乙硼烷（B 2 Η 6 )然後以離子摻雜形 成雜質區1 1 7。這區之硼（Β)濃度設在3 X 1 02Q原 子/ c m 3與3 X 1 0 2 1原子/ c m 3之間。在這整份專利 說明書中，這裡所形成之雜質區1 3 4中所含賦予p型導 電性之雜質元素濃度稱爲（P + )。 . <11+摻雜程序：第50圖> 接著，形成雜質區1 1 8，該雜質區形成N通道 TFT之源極區與洩極區。此處使用磷化氫（PH3)之 離子摻雜，並設定這區域之磷（P)濃度在1 X 1 02()原 子/cm3與1 X 1 〇21原子/cm3之間。這裡所形成之 雜質區1 1 8中所含賦予η型導電性之雜質元素濃度稱爲 (η + )。同時將磷（Ρ)摻入雜質區117中。然而，與 在先前步驟中已摻雜硼（Β )之濃度比較，摻入雜質區 1 1 7之磷（Ρ)濃度約爲硼濃度之1/2至1/3 ，且 因此確保Ρ型導電性對T F Τ特性無影響。 <形成保護絕緣層，實施觸發程序及加氫程序：第5 Ε圖 > 然後，以熱退火實施以個別濃度摻雜而賦予η型或ρ 型導電性之雜質元素之觸發程序。在這程序中可使用爐退 火方法。此外，亦可使用雷射退火或快速熱退火（R T A )實施觸發程序。退火程序是在氮大氣下實施的’氮大氣 具小或等於1 Ρ P m之氧濃度，在4 0 0 °C與7 0 0 °C間 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 483174 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（27) 之溫度下，向來爲5 0 0 °C與6 0 〇 °C間溫度下最好爲小 或等於0 · lppm。實施例模式1中在500°C下實施 達4小時之熱處理。而且，在退火程序前，從一氧氮化砂 膜或一氧化矽膜適當形成厚度5 0 nm至2 0 0 nm之保 護絕緣層1 1 9。在表1所示任何條件下亦可形成氧氮化 矽膜。然而，薄膜也可在設定S i H.4爲2 7 s c cm。 ^2〇爲90〇3〇〇！11，反應壓力爲160?3，基底溫 度爲3 2 5t：且放電功率密度0 · lW/cm2之其它條件 下加以形成。 在觸發程序後，在溫度3 0 0 t：與4 5 0 °C之間，含 3%至1 0 0%氫氣之大氣下實施1至1 2小時之額外熱 處理，因此對孤島似半導體層實施加氫處理。這種程序以 熱激發之氫氣加以結止半導體層之懸吊接合。可實施電漿 加氫（使用由電漿所激發之氫氣）爲另一種加氫處理。 <形成中介層絕緣層，源極接線，及洩極接線，並形成鈍 化膜：第5 F圖> 一完成觸發及加氫處理程序後，即將一氧氮化矽膜或 一氧化矽膜積層在保護絕緣層上，因此形成一中介層絕緣 層1 2〇。與保護絕緣層1 1 9類似，導入2 7 s c c m 之S iH4與900s c cm之N2〇，設定160Pa之 反應壓力，3 2 5 °C之基底溫度與〇 · 1 5W/cm2之放 電功率密度形成厚度在5 0 0 nm與1 5 0 0 nm間（最 好在6 0 〇 n m與8 0 0 n m間）之氧氮化矽膜。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30: (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線| 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 五、發明說明（28) 然後在中介層絕緣層1 2 0與保護絕緣層1 1 9中形 成接觸孔，觸及T F T之源極區或洩極區，因此形成源極 接線1 2 1與1 2 4 ’及洩極接線1 2 2與1 2 3。雖然 圖中未表示，在實施例模式1中，這些電極爲具有四層結 構之積層膜，該四層結構包含--6 0 nm|太（T i.)膜 ，一 40nm 氮化鈦（T i N)膜，一 300nm 含矽（ S i )之鋁（A 1 )膜’及一 1 0 0 n m以濺射法連續形 成之鈦（T i )膜。 接著，形成厚度在5 0 nm與5 0 0 nm間（向來在 1 〇 〇 nm與3 5 0 nm間）厚度之氮化矽膜或氧氮化矽 膜作爲一鈍化膜1 2 5。此外，如在這狀態下實施加氫處 理，則可得到改善T F T特性之預期結果。例如，於溫度 3 0 0°C與4 5 0°C之間在含3%至1 0 0%氫氣之大氣 下實施1至1 2小時之熱處理是適當的’或使用電漿加氫 法也能得到相同效果。 在基底1 0 1上因此完成一 N道道TFT 1 34與 一P通道TFT 133通道TFT 133在孤島 似半導體層1 0 4中具一通道形成區1 2 6，一源極區 126與一洩極區128 道道TFT 1 34在孤島 似半導體層1 0 5中具一通道形成區1 2 9，一重疊閘極 電極1 1 5之LDD區1 30 (這型LDD區此後稱爲 Lov區），一^源極區132，及一浅極區131。 L 〇 v區在通道長度方向之長度針對3 //m至8 //m之通 道長度設爲0 · 5//m與3 · 0//m之間（最好在1 · 0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 483174 A7 _B7_ 五、發明說明（29) // m與1 · 5 // m之間）。第5 A至5 F圖中對於個別 T F T採單閘極結構，但也可使用雙閘極結構，亦可使用 <請先閱讀背面之注意事項再填寫本頁) 當中形成眾多閘極電極之多閘極結構而不致造成任何問題 〇 上述第1與2圖中表示在這般製造之基底中評估· T F T特性波動之結果。如圖中所示.，當備置在背通道面 上，當作雙層阻隔膜第二層（上層）用之氧氮化矽膜（B )厚度5 0 n m時可使用T F T特性中之波動較小。因此 ，雙層阻隔膜厚度與品質有一最佳範圍，且做出其最適當 之組合不只可穩定TFT特性並可降低V t h與S -値中 之波動。 〔實施例1〕 經濟部智慧財產局員工消費合作社印製 參考第6 A至1 0圖說明現有發明之實施例1 。在此 詳細說明一像素部份之一像素T F T及根據這程序在像素 部份之外圍中所備置之驅動器電路T F T在相同基底上之 製法。然而，爲了簡化說明，圖中表示諸如位移暫存器電 路與緩衝電路等控制電路之基本電路之C Μ〇S電路，以 及形成一取樣電路之η通道TFT。
第6 A圖中使用一矽酸硼鋇玻璃基底或一矽酸硼鋁玻 璃基底爲基底2 0 1。在實施例1中使用矽酸硼鋁玻璃基 底。此時，可以低於玻璃扭曲點約1 〇 t至2 0 °C之溫度 預先實施熱處理。在上面將會形成TFT之基底201表 面上’形成厚度5 0 nm至1 〇 〇 nm之氧氮化矽膜（A 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ·㈤ 經濟部智慧財產局員工消費合作社印製 483174 A7 ____B7__ 五、發明說明（30) )202a與形成厚度30nm至70nm之氧氮化矽膜 (B) 202b在上面形成積層，因此形成一阻隔層 2 0 2。在實施例1中，形成厚度5 0 n m之氧氮化矽膜 (A) 202a與厚度50nm之氧氮化矽膜（B) 2 0 2 b積層在上面而形成阻隔層2 0 2。以這種結構形 成阻隔層，不只可防止諸如鹼金屬元.素之雜質元素從基底 2 0 1擴散並能降低T F T電氣特性之波動。 接著，以一如電漿C V D或濺射之已知方法形成厚度 在25nm與80nm間（最好在30nm與60nm間 )具有無定形結構之半導體層2 〇 3 a ，在實施例1中， 以電漿C VD形成厚度5 4 nm之無定形矽膜。一無定形 半導體膜與一微結晶質半導體膜存在爲具一無定形結構之 半導體膜’且亦可應用一具有無定形結構之化合半導體膜 ，如無定形鍺化矽膜。而且，利用相同膜沈積法可形成阻 隔層2 0 2與無定形矽層2 0 3 a ，且因此可連續形成這 雙層。但甚至一旦形成底膜後，未將表面暴露至大氣則可 能防止表面之污染，因此可降低臨界電壓之變化（見第 6 A 圖）。 利用一已知結晶化技術，然後結晶質矽層2 0 3 b形 成無定形矽層2 0 3 a。例如，可應用雷射退火與熱退火 (固相成長方法）。在實施例1中，根據日本專利申請案 公開編號平成7 - 1 3 0 6 5 2中所發表技術，利用一催 化劑元素以結晶化方法形成結晶質矽層2 0 3 b。首先， 以旋轉塗覆塗上含催化兀素質量爲1 〇 p pm之水溶液， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) Γ3Τ: --- --I I — — — — — — — · I I I I I I I ^ ·11111 I I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 五、發明說明（31) 因此形成含催化元素（圖中未表示）之層膜。可使用如鐵 (F e )，鈷（C 〇 )，鎳（N i ) ’釕（R u )，铑（ R h )，鈀（P d )，餓（〇 s ) ’銥（I r ) ’鉑（ P t )，銅（Cu)與金（Au)之元素爲催化元素。在 結晶化程序中，在4 0 0 °C與5 0 0 °C間之溫度下首先實 施大槪1小時之熱處理’因此設定無.定形矽膜中所含氫氣 量爲小或等於5原子％。利用爐退火方法在5 5 0 °C至 6 0 0 °C間之溫度之氮氣大氣下實施1至8小時之熱退火 。經由以上步驟可因此得到一結晶質矽膜。在這狀態下， 維持在結晶質矽膜表面之催化元素濃度在3 X 1 0 1 °原子 /cm3與2x 1 011原子/cm3之間。然後，爲了改善 結晶化比例也可聯合熱退火實施雷射退火。例如，使用 X e C 1準分子雷射（波長爲3 0 8 nm)以一光學系統 形成一線形光束，設定振盪頻率在5 Η z與5 Ο Η z之間 ，設定能量密度在1 0 OmJ/cm2與5 0 OmJ/cm 2之間並以8 0 %與9 8 %間之源性光束重疊比例照射光束 。因此得到結晶質矽層2 0 3 b (見第6 B圖）。 然後將結晶質矽層2 0 3 b加以蝕刻並分成孤島形， 因此形成孤島似半導體層2 0 4至2 0 7成爲主動層。以
電漿C V D，解壓縮C V D，或濺射然後從一氧化矽膜形 成厚度在50nm與lOOnm間之光罩層208。例如 ，利用S i Η 4與〇2之混合氣體，以解壓縮C V D形成氧 化矽膜，然後在4 0 0°C與2 0 0 P a壓力下（見第6 C 圖）將它加以加熱。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） :34 - (請先閲讀背面之注意事項再填寫本頁) 裝--------訂---------線· 483174 A7 _ B7 五、發明說明（32) (請先閱讀背面之注意事項再填寫本頁) 然後實施通道摻雜。首先，形成光阻罩2 0 9 ，然後 以約1 X 1 016原子/ cm3至5 X 1 〇17原子/cm3 之濃度摻入硼（B )作爲對孤島似半導體層2 〇 5至 2〇7整體表面賦予P型導電性之雜質元素，半導體層 2 0 5至2 0 7爲了控制臨界電壓形成N道道TFT.。離 子摻雜可用來摻雜硼（B)，且當形.成無定形矽膜時同時 可摻雜硼（B )。此處並非永遠要摻硼（B )，但爲了將 N道道TFT臨界電壓置於一預定範圍內（見第6 D圖） ，最好形成裡面摻硼之半導體層2 1 0至2 1 2。 爲了形成驅動器電路之N道道TFT LDD區，選 擇性地將賦予η型導電性之雜質元素摻入孤島似半導體層 2 1 0與2 1 1中。爲此目的預先形成光阻罩2 1 3至 2 1 6。爲了摻雜磷（Ρ )，此處應用使用磷化氫（Ρ Η 3 )之離子摻雜。設定形成雜質區（η — ) 2 1 7與2 1 8 之磷（Ρ)濃度在2x 1 016原子/cm3與5x 1 019 原子/cm3之間。而且，雜質2 1 9爲在像素部中形成一 儲存電容之半導體層，並以相同濃度將磷（P )摻入這區 域（見第7 A圖）。 經濟部智慧財產局員工消費合作社印製 接著以如氟化氫酸之物質移除光罩層2 0 8，並實施 以第6 D與7 A圖中說明步驟所摻雜雜質元素之觸發步驟 。以熱退火或雷射退火在溫度5 0 0°C與6 〇 〇°C間之氮 氣大氣下實施觸發1至4小時。而且，可一起實施兩種方 法。留意到對於雷射光照射條件並無特定限制’且操作者 可適當地設定他們。 -- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483174 A7 B7 五、發明說明（33) (請先閲讀背面之注意事項再填寫本頁) 利用電漿c V D或濺射然後將閘極絕緣膜2 2 0形成 一厚度在4 0 n m與1 5 0 n m間之一含矽絕緣膜。例如 ，閘極絕緣膜2 2 0可形成氧氮化矽膜（B )。可使用含 矽形成一單層或積層結構之其它絕緣膜作爲閘極絕緣膜 220(見第7B圖）。 · 接著，爲了形成一閘極電極而形.成一第一導電層。在 實施例1中將由導電性金屬氮化膜製成之導電層（A ) 221 ，及由一金屬膜製成之導電層（B) 222形成積 層。此處，導電層（A) 221由氮化鉅（TaN)形成 5〇nm之厚度而導電層（B) 222由鉅（Ta)形成 3 5 0 nm之厚度。兩層膜皆以濺射法形成（見第7 C圖 )0 經濟部智慧財產局員工消費合作社印製 接著形成光阻罩223 - 227，並一起蝕刻導電層 (A) 221與導電層（B) 222，因此形成閘極電極 2 2 8至2 3 1及電容接線2 3 2。分別從導電層（A ) 228a 至 232a 與導電層（B) 228b 至 232b 整體形成閘極電極2 2 8至2 3 1及電容接線2 3 2。此 時，形成在驅動器電路中所形成之閘極電極2 2 9與 2 3 0俾能經由閘極絕緣膜2 2 0重疊雜質區2 1 7與 218之一部份。（見第7D圖）。 接著，爲了形成驅動器電路之p通道T F T源極區與 洩極區，實施賦予P型導電性雜質元素之摻雜程序。以閘 極電極2 2 8爲一光罩，以自我排列方式形成雜質區。當 中形成N道道TFT之區域覆蓋一光阻罩2 3 3。使用濃 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483174 A7 ___B7_ 五、發明說明（34) 度1 X 1 021原子/cm3之乙硼烷（B2H6)以離子摻 雜然後形成一雜質區（P + ) 234 (見第8A圖）。 在N道道T F T中，接著形成作用爲一源極區或一洩 極區之雜質區。形成抗蝕罩2 3 5至2 3 7，並摻雜一賦 予η型導電性之雜質元素，因此形成雜質區2 3 8至· 242。這使用磷化氫（ΡΗ3)實施離子摻雜，並設定雜 質區（η + ) 238至242之磷（Ρ)濃度爲5x 102。原子/cm3。雜質區238預先含硼（Β)，這 是在先前步驟中摻雜的。比較之下，以硼（B )之1 / 2 至1/3濃度摻雜磷（P)，且因此不需考慮磷（P)之 影響，且對T F T特性亦無影響（見第8 B圖）。 爲了形成像素部N通道T F T之L D D區然後實施賦 予η型導電性雜質元素之摻雜步驟。使用閘極電極2 3 1 爲一光罩，以一自我排列方式利用離子摻雜加以摻雜賦予 η型導電性之雜質元素。設定要摻雜之磷（Ρ )濃度爲5 Χ1016原子/cm3。以低於在第7Α，8Α與8Β圖 中所說明步驟所摻雜雜質元素濃度加以摻雜磷（P )，實 質上只形成雜質區（n_) 243與244 (見第8C圖） 〇 然後，爲了觸發賦予η型或ρ型導電性且已經以個別 濃度加以摻雜之雜質元素而實施熱處理程序。這熱處理程 序可使用利用爐退火，雷射退火，或快速熱退火（RTA )之熱退火。此處利用爐退火實施這觸發程序。在溫度 400°C與700°C之間，向來爲500°C與600°C之 表紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公餐)"" ------------農--------訂---------線^Γ ί請先閱讀背面之注意事項再填寫本頁) 483174 Α7 Β7 五、發明說明（35) 間之氮大氣下實施熱處理’在氮大氣中之氧濃度爲小或等 於1 p p m，最好爲小或等於〇 · 1 P P m。 (請先閱讀背面之注意事項再填寫本頁) 經由這種熱退火，從鉅（T a )膜2 2 8 b至 2 3 2 b表面形成厚度5 nm至8 0 nm，由氮化鉬（ TaN)製成之導電層（C) 228c至232c ，·其中 之鉅膜2 2 8 b至2 3 2 b分別形成閘極電極2 2 8至 2 3 1與電容接線2 3 2。此外，當導電層（B ) 2 2 8 b至2 3 2 b由鎢（W )製成時，則形成氮化鎢（ WN)，且當導電層由鈦（Ti)製成時能形成氮化鈦（ T 1 N )。而且，使用如氮氣或氨水之物質將閘極電極 2 2 8至2 3 1暴露至含氮氣之電漿大氣可類似地形成這 些層膜。此外，以熱退火在含3%至1 0 0%氫氣之大氣 下，溫度3 0 0 °C與4 0 0 t間實施1至1 2小時之孤島 似半導體層之加氫處理程序。這種程序是以熱激發氫氣終 止半導體層中懸吊接合之程序。可實施電漿加氫處理（使 用電漿所激發之氫氣）爲另一種加氫處理方法。 經濟部智慧財產局員工消費合作社印製 使用如實施例1中之催化元素以結晶化方法從一無定 形矽膜製造孤島似半導體層之情況中，少量催化元素（約 1 X 1 017 原子 /cm3 至 1 X 1 〇19 原子/cm3)保 持在孤島似半導體層中。當然在這種狀態下可能完成 T F T，但最好從至少之通道形成區移除剩下之催化元素 。有一種使用吸取磷（P )動作之方法作爲移除催化元素 方法之一。吸氣所需之磷（P )濃度大小類似於在第8 B 圖中說明步驟所形成之雜質區（η + )濃度。將催化元素從 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 五、發明說明（36) N通道T F T與P通道T F T之通道形成區加以分離成雜 質區2 3 8至2 4 2，因此以此處所執行觸發步驟之熱退 火加以吸氣。結果，將催化元素分離成濃度約1 x 1 0 1 7 原子/cm3至1 X 1 〇19原子/cm3之雜質區2 3 8至 242(見第8D圖）。 · 第1 1 A與1 2 A圖爲經由現有.程序所形成之T F T 上視圖且沿線A - A ’與線C 一 C ’所取之橫切面圖分別 等於第8 D圖之線A — A ’與線C 一 C ’ 。而且，沿線B 一 B ’與線D — D ’所取之橫切面等於第1 3 A與1 4 A 圖之橫切面圖。第1 1A至1 1 C圖與第1 2A至1 2C 圖之上視圖省略閘極絕緣膜。然而，直到現有程序，如圖 中所示在孤島似半導體層2 0 4至2 0 7上形成至少閘極 電極2 2 8至2 3 1與電容接線2 3 2。 一完成觸發與加氫處理程序後，形成一第二導電層作 爲一閘極接線。第二導電層形成一由低阻抗材料製成之導 電層（D )，該低阻抗材料具鋁（A 1 )或銅（C u )爲 其主要成份。不管使用那一種，第二導電層之電阻係數是 設在0 · 1//Qcm與l〇#QCm之間。一由鈦（Ti )’ii(Ta)，鎢（W)或鉬（Mo)製成之導電層（ E)適當地積層在導電層（D)上。在實施例1中，含鈦 (Ti)質量〇 . 1%至2%之鋁（A1)膜形成爲導電 層（ϋ) 245且一鈦（TM)膜形成爲導電層（e) 246。導電層（D) 245可形成2〇〇nm與400 nm間（最好在2 50nm與3 5〇nm間）之厚度，且 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱) -- -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483174 A7 B7__ 五、發明說明（37) 導電層（E) 246可形成50nm與200nm間（最 好在1 OOnm與1 5 Onm間）之厚度（見第9A圖） 〇 然後將導電層（E) 246與導電層（D) 245力口 以蝕刻，形成一要連接至閘極電極之源極接線，因此.形成 源極接線2 4 7與2 4 8及一電容接.線2 4 9。在蝕刻程 序中，首先實施使用S i C 1 4，C 1 2與B C 1 3混合氣 體之乾式蝕刻從導電層（E )表面移除導電層（D )直到 其中間部份。然後，利用磷酸蝕刻溶液，以濕式蝕刻移除 導電層（D )可形成閘極接線而維持具底膜之選擇處理性 〇 第1 1 B與1 2 B表示這狀態之上視圖，且沿線A — A ’與線C 一 C ’所取之橫切面圖分別等於第9 B圖沿線 A — A ’與線C — C ’所取之橫切面圖。而且，沿線B — B ’與線D — D ’所取之橫切面分別等於第1 3 B與 14B之線B — B，與D — D’ 。在第11B與12B中 ’閘極接線2 4 7與2 4 8之一部份重疊閘極電極2 2 8 ’ 229與23 1之一部份並處於電氣接觸。從第13B 與1 4 B圖中相當於沿線b - B ’與D — D ’所取橫切面 圖之結構圖，這狀態也是淸楚的。形成第一導電層之導電 層（C)以電氣方式與形成第二導電層之導電層（D)接 觸。 從一氧化矽膜或一氧氮化矽膜形成厚度5 0 0 n m至 1 5 0 0 n m之第一中介層絕緣膜2 5 0。接著，形成接 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） -----------#裝--------訂---------線·. (請先閱讀背面之注意事項再填寫本頁) 483174 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（38) 觸孔觸.及形成在個別孤島似半導體層中之源極區或浅極區 ，因此形成源極接線2 5 1至2 5 4與源極接線2 5 5至 2 5 8 ° 接著，一氮化砂膜，一氧化矽膜或一氧氮化矽膜形成 5〇11111與5〇〇111：1間（向來在1〇〇11111與300 n m間）之厚度作爲一鈍化膜2 5 9 .。在這狀態中如果實 施加氫處理程序則針對改善T F τ特性可得到預期結果。 例如，在溫度3 0 0 °C至4 5 0 °C之間’含3 %至1 0 0 %氫氣之大氣下實施1至1 2小時之熱處理’或使用電漿 加氫處理，實施加氫處理亦可得到類似結果。留意到鈍化 膜2 5 9中，稍後會形成用於連接一像素電極與一洩極接 線之接觸孔處可形成開口。（見第9 C圖）。 第1 1 C與1 2 C圖表示這狀態之上視圖’且沿線A 一 A ’與線C 一 C ’所取之橫切面分別等於沿第9 C圖中 線A - A ’線C 一 C ’所取之橫切面圖。而且，沿線B — B 與線D - D ’所取之橫切面圖等於分別沿第1 3 C與 1 4 C圖中線B — B ’與線D — D ’所取之橫切面圖。在 第1 1 C與1 2 C圖中，省略第一中介層絕緣膜，並將源 極接線2 5 1 ，2 5 2與2 5 4，以及洩極接線2 5 5， 2 5 6與2 5 8經由第一中介層絕緣膜中形成之接觸孔連 接至圖中未表示之孤島似半導體層2 0 4，2 0 5與 2 0 7之各源極與洩極區。 從一有機樹脂接著形成一厚度在1 . 0//m與2 · 5 間厚度之第二中介層絕緣膜2 6 0。可使用如聚醯亞 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Τ7ΓΓΓ -----------· I------訂·！ --- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483174 A7 B7 __ 五、發明說明（39) 胺，丙烯酸，聚醯胺，聚醯亞胺氨基化合物，及B C B ( 苯環丁烯）作爲有機樹脂。此處使用一熱聚合型聚醯亞胺 並在塗敷在基底後在3 0 0 t下加以燃燒。然後在第二中 介層絕緣膜2 6 0中形成一接觸孔，觸及洩極接線2 5 8 ，因此形成像素電極2 6 1與2 6 2。在一傳輸型液晶顯 示裝置中使用一透明導電膜作爲像素電極，並在一反射型 液晶顯示裝置中使用一金屬膜。在實施例1中爲製造傳輸 型液晶顯示裝置起見，以濺射法形成一 1 〇 〇 n m厚之氧 化錫銦（I T 0 )膜。（見第1 〇圖） 因此完成具有驅動器電路之T F T及像素部之像素 T F T形成在相同基底之基底。在驅動器電路中形成一 p 通道TFT 301 ，一第一 N通道TFT 302，及 一第二N通道TFT 303，並在像素部中形成一像素 TFT 304與一儲存電容305。爲方便起見，在整 份專利說明書中稱這種型之基底爲主動矩陣基底。 驅動器電路之P通道TFT 3 0 1在孤島似半導體 層204中具一通道形成區306，源極區307a與 307b，以及洩極區308a與308b。第一 N通道 TFT 3 0 2在孤島似半導體層2 0 5中具一通道形成 區309 ，一重疊閘極電極229之LDD區（Lor) 310，一源極區31 1 ，及一洩極區3 12。通道長度 方向中之Lov區長度設在〇.5gm與3·0#m之間 ，最好在1 · 0//m與1 · 5/zm之間。第二N通道 TFT 3 0 3之孤島似半導體層2 0 6中形成一含一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 483174 經濟部智慧財產局員工消費合作社印製 A7 ______B7 五、發明說明（4〇) L ο v區與L ◦ f f區（未重疊閘極電極2LDD區此後 稱爲Lof f區）314與315之通道形成區313 ’ 一源極區3 1 6及一洩極區3 1 7，並設定通道長度方向 中之Lo f f區長度在0 · 與2 · 之間’最 好在0 · 5//m與1 · 之間。像素TFT 30 4 之孤島似半導體層2 0 7具通道形成.區3 1 8與3 1 9 ’ Lof f區320至323及源極或洩極區3 24至 326。通道長度方向中之Lo f €區長度在〇 · 5#m 與3 · 0//m之間，最好在1 · 5//m與2 · 5//m之間 。此外，儲存電容3 0 5之形成·來自電容接線2 3 2與 2 4 9 ，一由與閘極絕緣膜相同之材料製成之絕緣膜，以 及一連接至像素TFT 3 0 4之洩極區3 2 6並在裡面 摻雜賦予η型導電性之雜質元素之半導體層3 2 7。在第 1 0圖中，形成一雙閘極結構之像素T F Τ 3 0 4，但 可形成一單閘極結構，且當中形成許多閘極電極之多重閘 極結構亦可加以形成而不致造成任何問題。 因此，藉著從氧氮化矽膜（A )形成阻隔層2 0 2及 如實施例模式1中所示之氧氮化矽膜（B )，在現有發明 中，不只可完全穩定TFT之電氣特性亦可降低V t h與 S -値之波動。結果，液晶顯示裝置之層次顯示再生率， 尤其是中介色之再生率可被加以改善且更降低其驅動電壓 ，因此可降低消耗功率。 〔實施例2〕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮)-43 - "" — -----------裝--------訂----I----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483174 Α7 ----------- Β7 五、發明說明（41) 在貫施例2中，將說明從實施例1中所製造之主動矩 陣基底之一主動矩陣型液晶顯示裝置之製程。如第1 5圖 中所不’在弟1 〇圖中狀態之主動矩陣基底上形成·一對齊 膜6 0 1。常使用聚醯亞胺樹脂形成液晶顯示裝置之對齊 膜。一遮光膜603，一透明導電膜604，及一對.齊膜 6 0 5形成在與主動矩陣基底相向之男立基底6 〇 2上。 在形成對齊膜後，實施摩擦程序使得液晶分子方位是某一 固定前傾角。具一像素矩陣電路及一 CM〇s電路形成在 上面之主動矩陣基底及封jx基底則根據_*已知晶格建構程 序，以一封合材料或間隔器（兩者未表示在圖中）加以一 起接合。接著，在兩基底間注入一液晶材料6 6，並以 一封合劑（圖中未表示）將液晶材料完全封合在裡面。可 使用一已知液晶材料爲液晶材料。因此完成第1 5圖中所 示之主動矩陣型液晶顯示裝置。 接著，參考第1 6圖之透視圖與第1 7圖之上視圖將 說明主動矩陣型液晶顯示裝置之結構。留意到爲了使第 1 6與1 7圖等於第6A至1 〇圖與第1 5圖之橫切面結 構圖’使用共同參註數。而且，沿第1 7圖中所示線E — E ’所取之橫切面結構等於第1 〇圖中所示像素矩陣電路 之橫切面圖。 在第1 6圖中’主動矩陣基底包含一像素部4 〇 6 ， 一掃描訊號驅動器電路4 0 4，及一形成在玻璃基底
2 0 1上之影像訊號驅動器電路4 0 5。像素T F T 3 0 4備置在顯示區中，而備置在其周圍之驅動器電路結 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------丨丨丨！ ------丨訂---I I I ! (請先閱讀背面之注意事項再填寫本頁)
.線I 經濟部智慧財產局員工消費合作社印製 483174 A7 ____________ B7 五、發明說明（42) 構是根據C Μ〇S電路。掃描訊號驅動器電路4 〇 4與影 像訊號驅動器電路4 0 5分別以閘極接線2 4 8及源極接 線254連接至像素TFT 304。而且，一 FPC ( 柔性印刷電路）7 3 1連接至外部輸入端7 3 4，且輸入 接線4 0 2與4 0 3連接至各驅動器電路。參註數7. 3 2 與733表示1C晶片。 第1 7圖爲幾乎表示顯示區4 0 6 —完全像素之上視 圖。閘極接線2 4 8，經由圖中未示出之一閘極絕緣膜下 方與半導體層2 0 7交叉。而且，雖然圖中未表示，一源 極區，一洩極區，及一從η -區所形成之L 〇 f f區是形成 在半導體層中。而且，參註數2 6 3表示源極接線2 5 4 與源極區3 2 4之接觸部，參註數2 6 4表示源極接線 2 5 8與源極區3 2 6之接觸部，而參註數2 6 5表示洩 極接線2 5 8與像素電極2 6 1之接觸部。儲存電容 305形成當中從像素TFT 304之洩極區326延 伸之半導體層3 2 7與電容接線2 3 2及2 4 9經由閘極 絕緣膜彼此重疊之區域。 留意到參考實施例1中所敘述之結構說明實施例2之 主動矩陣型液晶顯示裝置。然而，其結構不限於實施例1 且可使用應用實施例模式1至實施例1中所示程序所完成 之主動矩陣基底。不管使用那一種，假如這是根據現有發 明所備置具有阻隔層之主動矩陣基底的話則可自由組合主 動矩陣基底加以製造主動矩陣型液晶顯示裝置。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----------裝 --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483174 A7 _ B7 五、發明說明（43) 〔實施例3〕 實施本發明所製造之主動矩陣基底與液晶顯示裝置可 使用在各種電子裝置中。另言之’對結合這些種類電子裝 置之所有電子設備可實施本發明作爲一顯示部。 假定以下爲這種電子設備：視訊相機，數位相機.，投 影機（背面式或正面式），頭載式顯.示器（眼鏡式顯示器 )，汽車導航系統，個人電腦，及可攜式資訊終端機（如 行動式電腦，可攜式電話或電子書）。第18A至19B 圖中表示某些這種實例。 第18 A圖表不包含一主體2 0 0 1 ，一影像輸入單 元2002，一顯示裝置2003，及一鍵盤2004之 個人電腦。本發明可被應用在影像輸入單元2 〇 〇 2，顯 示裝置2 0 0 3及其它訊號控制電路。 第18B圖表示包含一主體2101 ，一顯示裝置 2 1 0 2，一音訊輸入單元2 1 0 3，一操作開關 2 104，一電池2 105，及一影像接收單元2 106 之視訊相機。本發明可被應用在顯示裝置2 1 〇 2，音訊 輸入單元2 1 0 3，及其它訊號控制電路。 第18C圖表示包含一主體2201 ，一相機單元 2 2〇2 ，一影像接收單元2 2 0 3 ，操作開關2 2 0 4 ，及一顯示裝置2 2 0 5之行動電腦。本發明可被應用在 顯示裝置2 2 0 5及其它訊號控制電路。 第18D圖表示包含一主體2 3 0 1，一顯示裝置 2302，及架臂部2303之眼鏡式顯示器。本發明可 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -46 - ------------·'裝--------訂---------線·. (請先閱讀背面之注意事項再填寫本頁) 483174 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（44) 被應用在顯示裝置2 3 0 2及其它訊號控制電路。 第1 8 E圖表示一使用裡面有記錄程式之記錄媒體（ 此後稱爲記錄媒體）之播放裝置，且該播放裝置包含一主 體240 1 ，一顯示裝置2402，一喇叭單元2403 ’一記錄媒體2 4 0 4，及操作開關2 4 0 5。留意.到這 裝置使用一 DVD (影音光碟）或C.D (雷射光碟）作爲 記錄媒體’並可欣賞音樂或電影或可在網際網路上進行遊 戲。本發明可被應用在顯示裝置2 4 0 2及其它訊號控制 電路。 桌1 8 F圖表不包含一主體2 5 0 1，一顯示裝置 2502，一取景窗部2503，操作開關2504，及 一影像接收單元（圖中未表示）之數位相機。本發明可被 應用在顯示裝置2 5 0 2及其它訊號控制電路。 第1 9 A圖表示包含一光學光源系統與顯示裝置 2 6 0 1及一銀幕2 6 0 2之正面式投影機。本發明可被 應用在顯示裝置及其它訊號控制電路。 第19B圖表示包含一主體270 1 ，一光學光源系 統與顯不裝置2 7 0 2，一鏡片2 7 0 3及一銀幕 2 7 0 4之背面式投影機。現有發明可被應用在顯示裝置 與其它訊號控制電路。 因此，現有發明之應用範圍非常寬，且本發明可被應 用在所有領域之電子設備。而且，以使用實施例模式1及 實施例1與2任何組合之組合可實現實施例3之電子設備 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） * I --* -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 483174 A7 ____B7 五、發明說明（45) 在具有形成於基底上T F T之半導體裝置中，在基底 上形成厚度5 0 nm與1 〇 〇 nm間之氧氮化矽膜（A) 並與其接觸且然後更形成厚度在3 0 n m與7 0 nm間之 氧氮化矽膜（B)，積層在氧氮化矽膜（A)上，因此形 成阻隔層。結果，不只可防止主動層被諸如鹼金屬元.素之 雜質所污染，且可使基底表面內部，如V t h與S -値之 T F T電氣特性値中之波動較小。 利用根據上述方法所製造之丁 f T，可降低半導體裝 置之驅動電壓與消耗功率。而且，可製造在層次顯示上具 高度再生率之主動矩陣型液晶顯示裝置。 裝--------訂-------- ·線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 rTtSrr 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 483174 B8 C8 D8 六、申請專利範圍 1·一種在一基底上具至少一薄膜電晶體之半導體裝 置，包含： 一形成與該基底接觸之第一氧氮化矽膜，一形成與該 第一氧氮化矽膜接觸之第二氧氮化矽膜，以及一形成在該 第二氧氮化矽膜上之半導體層， 其中，該第一氧氮化矽膜之氮氣對氧氣組成比例在 0 · 6與1 · 5之間，而該第二氧氮化砂膜之氮氣對氧氣 組成比例在0 · 0 1與0 · 4之間，以及 其中，該第一氧氮化矽膜厚度在5 0 nm與1 〇 〇 nm之間，而該第二氧氮化矽膜厚度在3 0 nm與7 0 n m之間。 2 ·如申請專利範圍第1項之半導體裝置，其中，該 第一氧氮化矽膜之氫氣對氧氣組成比例在0 . 3與1 . 5 之間，而該第二氧氮化矽膜之氫氣對氧氣組成比例在 0 · 0〇1與0 . 1 5之間。 3 ·如申請專利範圍第1項之半導體裝置，其中，該 第一氧氮化矽膜之氫氣濃度在1 0原子％與2 0原子％之 間，而該第二氧氮化矽膜之氫氣濃度在0 · 1原子％與 1 0原子％之間。 4 ·如申請專利範圍第1項之半導體裝置，其中，該 第一氧氮化矽膜密度在8 X 1 022原子/cm3與2 X 1 023原子/cm3之間，而該第二氧氮化矽膜密度在6 X 1 022原子/cm3與9x 1 022原子/cm3之間。 5 ·如申請專利範圍第1項之半導體裝置，其中，該 一、;1意事項再填寫本頁) 訂-- 經濟部智t財4-¾¾工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2W公釐） -49- 483174 Λ BCD 經濟部智慧財4局3:工消費合作社印製 六、申請專利範圍 半導體裝置爲一主動矩陣型液晶顯示裝置。 6 ·如申請專利範圍第1項之半導體裝置，其中，該 半導體裝置爲一種選自由一個人電腦，一視訊相機，〜行 動電腦’一眼鏡式顯示器，一數位相機及一投影機組成群 組之一裝置。 7·—種在一基底上具至少一薄膜電晶體之半導體裝 置，包含： 一形成與該基底接觸之第一氧氮化矽膜，一形成與該 第一氧氮化矽膜接觸之第二氧氮化矽膜，以及一形成在該 第二氧氮化矽膜上之半導體層； 其中，該第一氧氮化矽膜之氧濃度在2 0原子％與 3 0原子％之間而其氮濃度在2 0原子％與3 0原子％之 間’而該第二氧氮化矽膜之氧濃度在5 5原子％與6 5原 子％之間且其氮濃度在1原子％與2 0原子％之間，以及 其中，該第一氧氮化矽膜厚度在5 0 nm與1 〇 〇 nm之間，且該第二氧氮化矽膜厚度在3 0 nm與7 0 n m之間。 8 ·如申請專利範圍第7項之半導體裝置，其中，該 第一氧氮化矽膜之氫氣對氧氣組成比例在0 . 3與1 . 5 之間，而該第二氧氮化矽膜之氫氣對氧氣組成比例在 0 · 0 0 1 與 0 · 1 5 之間。 9 ·如申請專利範圍第7項之半導體裝置，其中，該 第一氧氮化矽膜之氫濃度在1 0原子％與2 0原子％之間 ，而該第二氧氮化矽膜之氫濃度在〇 . 1原子％與1 〇原 {,,'v;;--.:::^H:a-->/注意事項再填寫本頁)
    本紙張&度適用中國國家標準（CNS ) A4規格（210X：^7公釐） -50- 483174 Λ ·、' Β8 C8 D8 々、申請專利範圍 子％之間。 1 0 ·如申請專利範圍第7項之半導體裝置，其中， 該第一氧氮化矽膜密度在8 X 1 〇22原子/ cm3與2 X 1 〇23原子之間，而該第二氧氮化矽膜密度在6 X 1 〇22原子/ (：ηι3與9 χ丄〇22原子/ 之間。 1 1 ·如申請專利範圍第7項之半導體裝置，其中， 該半導體裝置爲一主動矩陣型液晶顯示裝置。 1 2 ·如申請專利範圍第7項之半導體裝置，其中， 該半導體裝置爲一種選自由一個人電腦，一視訊相機，一 行動電腦’一眼鏡式顯示器，一數位相機及一投影機組成 群組之一裝置。 1 3 · —種在一基底上具至少一薄膜電晶體之半導體 裝置，包含： 一形成與該基底接觸之第一'氧氮化砂膜，一形成與該 第一氧氮化矽膜接觸之第二氧氮化矽膜，以及一形成在該 第二氧氮化矽膜上之半導體層， 其中’利用含S i Η4，NH3與N2〇之氣體將該第 一氧氮化矽膜製成一源極材料，並利用含S i Η 4與N 2〇 之氣體將該第二氧氮化矽膜製成一源極材料，以及 其中’該第一氧氮化矽膜厚度在5 0 nm與1 〇 〇 nm之間’且該第二氧氮化矽膜厚度在3 〇 nm與7 0 n m之間。 1 4 ·如申請專利範圍第1 3項之半導體裝置，其中 ，該第一氧氮化砂膜之氫氣對氧氣組成比例在〇 . 3與 、注^事項再填:^本頁) I訂------ 經濟部智慧財4¾¾工消費合作社印製 本紙張&度適用中國國家標準（CNS ) A4規格（210X2W公釐） -51 -
TW090105176A 2000-03-08 2001-03-06 Semiconductor device TW483174B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000062908A JP2001250956A (ja) 2000-03-08 2000-03-08 半導体装置

Publications (1)

Publication Number Publication Date
TW483174B true TW483174B (en) 2002-04-11

Family

ID=18582859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105176A TW483174B (en) 2000-03-08 2001-03-06 Semiconductor device

Country Status (3)

Country Link
US (2) US6492681B2 (zh)
JP (1) JP2001250956A (zh)
TW (1) TW483174B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
WO2001082367A1 (fr) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit integre et procede de fabrication
JP4183222B2 (ja) * 2000-06-02 2008-11-19 日本電気株式会社 携帯電話機の省電力駆動方法
JP4663139B2 (ja) 2001-02-16 2011-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6949479B2 (en) * 2001-06-13 2005-09-27 Micron Technology, Inc. Methods of forming transistor devices
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
US20040201067A1 (en) * 2002-07-08 2004-10-14 Toppoly Optoelectronics Corp. LLD structure of thin film transistor
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040201068A1 (en) * 2002-10-02 2004-10-14 Toppoly Optoelectronics Corp. Process for producing thin film transistor
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP5209196B2 (ja) * 2005-11-07 2013-06-12 三星電子株式会社 半導体装置の製造方法
JP2007273919A (ja) 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法
JP5605674B2 (ja) * 2009-11-25 2014-10-15 株式会社アルバック 絶縁膜の成膜方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102864439B (zh) * 2012-09-03 2014-04-02 东方电气集团(宜兴)迈吉太阳能科技有限公司 一种制备具有抗pid效应的减反射膜的方法
WO2014149682A1 (en) * 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
JP3977974B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP4463377B2 (ja) * 1999-04-30 2010-05-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US20030075761A1 (en) 2003-04-24
JP2001250956A (ja) 2001-09-14
US6492681B2 (en) 2002-12-10
US6784495B2 (en) 2004-08-31
US20020033513A1 (en) 2002-03-21

Similar Documents

Publication Publication Date Title
TW483174B (en) Semiconductor device
TWI227565B (en) Low temperature poly-Si thin film transistor and method of manufacturing the same
TW473800B (en) Method of manufacturing a semiconductor device
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP5292434B2 (ja) 半導体装置
US7176068B2 (en) Semiconductor device and manufacturing method thereof
TW480731B (en) Semiconductor device and a method of manufacturing the same
TW201003922A (en) Thin film transistor and display device
JP2001007342A (ja) 半導体装置およびその作製方法
US9224868B2 (en) Pixel structure
TW200400640A (en) Semiconductor device and method for fabricating the same
TW200837962A (en) Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
TWI301907B (en) Semiconductor device, liquid crystal display device and manfacturing method thereof
JP2000349297A (ja) 薄膜トランジスタ、パネル及びそれらの製造方法
JP3961310B2 (ja) 半導体装置の作製方法
JP4836333B2 (ja) 半導体装置
JP2000133594A (ja) 半導体装置の作製方法
TW200939482A (en) Thin film transistor and semiconductor device
JP4080168B2 (ja) 半導体装置の作製方法
JP4761616B2 (ja) 半導体装置の作製方法
JP4954365B2 (ja) 半導体装置の作製方法
JP4573953B2 (ja) 半導体装置の作製方法
JP3749328B2 (ja) 薄膜トランジスタの製造方法及び液晶ディスプレイの製造方法
JP2001156295A (ja) 半導体装置の作製方法
JP4693257B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees