TW483151B - Semiconductor memory and its driving method - Google Patents

Description

483151 A7 B7___ 五、發明說明（1 ) 發明之技術領域 本發明係關於一種非揮發性半導體記憶裝置及其驅動方 法。此記憶裝置是由閘極上被覆有鐵電物質膜之場效電晶 體所製成。 先前技術 有關以往閘極被覆有鐵電物質膜之場效電晶體（以下簡稱 鐵電物質FET )參照圖4説明如下， 如圖4所示，鐵電物質FET是在梦基板8上置入源極區5、 汲極區6、當作密接層之絕緣膜4、鐵電物質膜3、及閘極電 極15依序組成。在碎基板8上源極區及 及極區6之間形成通 道區7。在此構造中鐵電物質膜3是可以向上或向下兩極性 ，且依其兩種極性狀態設定鐵電物質FET兩種不同之臨限電 壓。鐵電物質FET之所以可以記憶資料是因爲鐵電物質膜3 可以保持向上或向下之極性狀態。 鐵電物質FET之閘極15和字元線W、汲極區6和位元B、源 極區5和源線S分別接續，如圖5所示，矩陣狀之陣列各交點 形成記憶單元。 圖6是上述記憶單元矩陣配置下記憶列陣之平面構造。在 圖6 1^11、1^12、1^21、及1^22是位於記憶單元陣列各交點 上之記憶單元Cll、C12、C21、及C22是由鐵電物質FET所 構成，W1是連接鐵電物質FETM11、鐵電物質FETM12之閘 極的字元線，W2是連接鐵電物質FETM21及鐵電物質 FETM22之各閘極之字元線，SJ是連接鐵電物質FETM11、 鐵電物質FETM12之源極的源線，S2是連接鐵電物質 FETM21、鐵電物質FETM22之源極的源線，B1是連接鐵電 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 、\5 (請先閱讀背面之注意事項再填寫本頁) 一裝--------訂---------· 經濟部智慧財產局員工消費合作社印i衣 經濟部智慧財產局員工消費合作社印製 483151 A7 B7 _ 五、發明說明（2 ) 物質FETM11、鐵電物質FETM21之汲極的位元線，B2是連 接鐵電物質FETM12、鐵電物質FETM22之汲極的位元線。 記憶單元之邏輯狀態是依被選中的鐵電物質FET開或關來 識別。而鐵電物質FET之開或關是取決於通道區7導通或不 導通。加在鐵電物質FET之閘極15的電壓是造成鐵電物質膜 3兩種極化狀態之電壓，一種使鐵電物質FET極化狀態成開 ，另一種使鐵電物質FET極化狀態成關。在此約定加在閘極 15上之閘極電壓使鐵電物質FET之狀態開的爲邏輯”1”，使 鐵電物質FET之狀態關的爲邏輯”0”。 在此條件下例如想知道圖6上記憶單元C11所保有的邏輯 値，將位元線B 1放電成爲低電位後，升高源線S 1之電壓至 讀取電壓，然後字元線W1之電壓設定在上述兩個臨限電壓 之間，此時若鐵電物質FETM11之鐵電物質膜3之狀態在低 臨限電壓時即鐵電物質FETM11之邏輯値爲”1”，因鐵電物 質FETM11爲開的狀態電流從源線S1流向位元線B1，位元線 B1充電使該位元線電壓上升。若鐵電物質FETM11之鐵電物 質膜3之狀態在高臨限電壓時即鐵電物質FETM11之邏輯値 爲π〇”，因鐵電物質FETM11爲關的狀態位元線B1無法充電 使該位元線保持低電壓$狀態。因此可從位元線Β 1電壓高 低來判斷記憶單元之邏輯狀態。 發明所欲解決之課題 然而每讀取一次資料須在字孓線上施加電壓，縱使該電 壓的値是介於取決鐵電物質膜兩種極化狀態的臨限電壓之 間，也會使在狀態”〇”之鐵電物質FET的鐵電物質膜上的電 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- - -. - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483151 A7 B7__ 五、發明說明（3 ) 壓漸漸趨向於’’Γ的狀態。結果造成連接於加上讀取電壓之 字元線，且狀態爲之鐵電物質膜在每讀取一次就逐漸近 ” Γ’，最後造成或’’ 1π判別困難所謂干擾現象之問題。 丨 這種問題是應該迴避的。依鐵電物質膜之極化狀態將鐵 電物質FET做成加強型或空乏型之同時使加強型及空乏型去 對應兩個邏輯値，如此不須在字元線上施加電壓也可讀出 資料。 然而空乏型鐵電物質FET之閘極電壓縱使是零邏輯値也是 保持”Γ即正常開的狀態，沒被選中之記憶單元所保持的邏 輯値是’’Γ’，如此電流從介於沒被選中之記憶單元之位元線 流向源線構成電流通路。結果造成位元線的電位會依沒被 選中記憶單元之狀態而變化的問題。 爲了這問題，如特開平8_ 139286號公報所示，被選中之記 憶單元、字元線、及位元線之間必須分別加入選擇用電晶 體，因此構成記憶單元之元件數增加，又引發另一個問題。 換言之就是將這種鐵電物質FET做矩陣配置時記憶單元、 字元線、及位元線之間必須分別加入選擇用電晶體。同時 各記憶單元之鐵電物質FET之基板，至少和鄰接字元線或位 元線相連的記憶單元之鐵電物質FET之基板上必須用阱區來 做電的隔離才能做選擇性的寫入。如此又造成記憶單元之 大小比1電晶體· 1電容型之記憶單元大上數倍之多的問題。 本發明就是要解決上述問題-讀取資料時不會發生干擾 現象，且減少記憶單元構成的元件以減低記憶單元的面積 爲目的。 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂： A7 B7 五、 發明說明（ 決手段 爲達到前述目的本發日曰+ ^ 貧月導體記憶裝置具備：場效電 叩體之源極區政極區，其係於半導體基板上隔著通道區 而％成者；絕緣膜’其形成於前述半導體基板上；第一問 亟:其形成於前述絕緣膜上，且閘極長度較前述通道區之 長度爲短之鐵電物質膜，其覆蓋前述第一閘極而形成，且 兩側接於則逑絕緣膜H㈣，其覆蓋於前述鐵電物 質膜上而形成。 作本發明之半導體記憶裝置在讀取資料時將半導體基板及 第二閘極接地，縱使在第—閘極加上正電壓也不會影響受 通道區導通狀態與否支配的鐵電物質膜之極性。因此在讀 取資料時因加在閘極的電壓而減少極化之干擾現象不會發 生。 又第一閘極分擔了選擇汲極區和位元線連接的功能，就 不必设對應位兀線之選擇電晶體，如此可減少記憶單元的 面積。 從而達到讀取資料時不會發生干擾現象，同時因減少記 憶單元構成的元件進而減低記憶單元陣列之面積的目的。 本發明之半導體記憶裝置中第—閘極和字元線相連，第 二閘極透過一個選擇電晶體和平行於字元線之第一控制線 相連，選擇電晶體之閘極和平行於位元線的第二控制線相 連構成一理想配置。 _ 因爲以第二控制線控制選擇電晶體之開關得以控制第二 閘極和第一控制線連接狀態，半導體記憶裝置是以矩陣狀 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ,.|----I.---.-----裝--- (請先閱讀背面之注意事項再填寫本頁) · %· 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（5 配置之記憶單元陣列組， 干』、、且成時，可以用第一控制線及第二控 制線將複數個記憶單元+牡 甲針對某個位元之記憶單元讀取或 寫入資料。 (請先閱讀背面之注意事項再填寫本頁) 本發月（半導體⑦憶裝置的驅動方法是以以下半導體記 憶裝置爲前題，此丰道轉— 千寸to兄憶裝置具備：場效電晶體之源 區及;及極區’其係於半導體基板上隔著通道區而形成者 ;，絕緣膜，其形成於前述半導體基板上；第—閘極，其形 成万、則述絶緣膜上，且閘極長度較前述通道區之長度爲短 之鐵％物貝膜，其覆盍前述第一閘極而形成，且兩側接於 前述絕緣膜；及第二閑極，其覆蓋於前述鐵電物質膜上而 形成#料項取時在第-閘極和半導體基板之間施加電壓， 貝料寫入或’肖除時在第二閘極和半導體基板之間施加電壓。 依本發明之半導體記憶裝置的驅動方法在資料讀取時第 一閘極和半導體基板之間在施加電壓的狀態，可從汲極區 和源極區之間電流流通與否判讀鐵電物質膜之極化狀態從 而讀出記憶體内的資料。在此情況下，縱使第一閘極加上 正電壓也不景》響鐵電物質膜之極化狀態，因A在讀取動作 時不會因在閘極施加電壓而減少極化，即所謂干擾現象。 經濟部智慧財產局員工消費合作社印製 又在第二閘極和半導體基板之間施加電壓以改變鐵電物 質膜極化方向。以這種方法可以將資料寫入或消除。 曼明之f施形熊 以下參照圖1及圖2説明和本發明實施形態有關之半導體 記憶裝置的構造。圖1是實施形態有關之半導體記憶裝置的 剖面圖。圖2(a)、（b)是實施形態有關之半導體記憶裝置動 8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483151

作的剖面圖。 (請先閱讀背面之注意事項再填寫本頁) 如圖1所示，在形成源極區5及汲極區6之秒基板8上形成 絕緣膜4,該絕緣膜4上形成第—閘極，在第—閘極上形成 覆蓋該第-閘極之鐵電物質膜3，形成覆蓋在該鐵電物質膜 3上之第二閘極’如上所述構成—鐵電物質㈣。第—問極】 和鐵電物質膜3之兩侧部和絕緣膜4接觸的同時，鐵電物質 膜3和絕緣膜4接觸區的—部分是位於源極區冰没極區6之 上。又基板8上源極區5和汲極區6之間有通道區7。本實施 形態有關之鐵電物質FET其基板8是P❹基板、源極區5及 没極6是摻雜不純物之η型半導體。 以下是㈣本實施形態有關之半導體記憶裝置的動作。 首先在帛二閘極2加上相對於石夕基板8之正電壓，在和絶 緣膜4接觸之鐵電物質膜3的部分（通道區7中扣除第—閉μ 正下万的邵分）將第二閘極2和石夕基板8之間的電位差分配在 鐵電物質膜3和絕緣膜4上。若加在第二閉極2上的電壓分配 到鐵電物質膜3上的電位錢鐵電物質心之極化反轉電壓 時鐵電物質膜3和絕緣膜4接觸部分極性變成向下。 有關此時之動作參照圖2(a)説明如下。 經濟部智慧財產局員工消費合作社印製 在和絕緣膜4接觸之鐵電物質膜3的部分因鐵電物質膜3之 向下極性使得通道區7中扣除第-閉極1正下方的部分秀： -個帶負電的第-空乏層9,通道區7扣除第—問極= 的部分和^板之界面位能務。即通道叫除第一閉極 !正下万的心形成—通道區。因爲在源極區冰

上也有鐵電物質膜3,因此第-空乏層9就是分別從源極區I 本紙張尺度適用中國國家標準（CNs5^ii7210 X 297公爱） 483151 A7 〜 ------- B7____ ^ ^ ( 7 ) "—1 ~' 及：極6延伸出來形成的導通通道區。但因爲第一空乏芦$ 在乐y閘極1正下方的部分中斷導通通道區也在第—間極1 正下万的邵分中斷。因此在通道區7是部分導通狀態 電物質FET是在非導通狀態。 緣 另-万面，相對於石夕基板8負的間極電壓，若加在第二閑 極2上的閘極電壓分配到鐵電物質膜3上的電位差較鐵電物 質膜3之極化反轉電壓強時，導電體膜3和絕緣膜4接觸部分 極性及成向上。鐵電物質膜3之向上極性謗導鐵電物質膜3 和石夕基板8之界面帶正電，因爲這正電荷在界面堆積所以空 〈層，.，、法在石夕基板8上形成。因此鐵電物f膜3和石夕基板8之 界面位能和矽基板8之界面位能相同，從而在通道區7中無 法形成邵分導通通道區。 如上所述，通道區7扣除第一閘極丨正下方的部分因鐵電 物質膜3之極性向下或向上決定第_空乏層9之形成與否。 因此不論鐵電物f膜3之狀態如何鐵電物y FET都處於非導 通狀態。又只要鐵電物質膜3之極性殘留此狀態就可維持， 鐵黾物質FET以此方式記憶資料。 以下是有關讀取記憶數據，將電位差加在没極6及源極區 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注音？事項再填寫本頁} 5之間，同時在第-閘極加上正電|，只要查看没極6及源 極區5之間有無電流即可。 以下參照圖2(b)説明讀取資料的動作。 若鐵電物質膜3的極性向下，_且在第一閘極丨上施加電壓 ，在通道區7扣除第一閘極丨正下方的部分誘導出第二空乏 層1〇。因此鐵電物質膜3之極性向下時謗導之第一空乏層及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 483151 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（8 ) 在第一閘極1施加電壓謗導之第二空乏層10連接在一起。這 結果使得源極區5及汲極6因導通通道區而相連，鐵電物質 FET變成開的狀態，源極及汲極間電流流通。 另一方面’若鐵電物質膜3之極性向上，因爲不會形成第 一 £乏層9，縱使在第一閘極丨上施加電壓在通道區7扣除第 一閘極1正下方的部分就算第二空乏層1〇形成，導通通道區 也是非導通。因此鐵電物質FET一直處於關的狀態，源極及 汲極間電流不通。 關於資料讀取的動作。矽基板8及第二閘極2置於接地狀 態，第一閘極加上正電壓，第一閘極！和矽基板8之間及第 一閘極1和第二閘極2間出現電立差，而這電位差之作用只 是改變閘極1電性之上下而已，對於謗導第一空乏層9之鐵 電物質膜3之極性沒有影響。換言之，在讀取動作時不會因 在閘極施加電壓而減少極性，所以不會發生干擾現象。 以下參照圖3説明本實施形態有關之半導體記憶裝置的驅 動方法。圖3是用本實施形態有關之半導體記憶裝置所構成 的電路圖。 如圖3所示，鐵電物質FET之第一閘極丨和字元線…相連接 。中間介由一個選擇電昂體TP，第二閘極2和平行於字元線 W之第一控制線Wp相連接。選擇電晶體71)之閘極和平行於 位元線B之第二控制線BP相連接。源極區5和源線s相連接 。汲極區6和位元線B相連接。阱區π和源線8相連接。 以下説明從記憶單元讀取資料之驅動方法。 首先將和記憶單元連接的線都置於低電位，例如接地。 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) -11 -

483151 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9) 字元線W及源線S置於高電位。龙 右鐵電物質膜3之極性向上 電流不會流入位元線B，反之芒讲不、， 右鐵電物質膜3之極性向下電 流流入位元線B，因此使位元線b之電f上升 將以這種方法做讀取動作之^ β 一 F <七憶早7L配置成矩陣狀多數 排列時，連接在共同位元線B上之今柊抑— 、 孓圮憶早兀中沒有被選中的 記憶單元不論其鐵電物質FET之極性如何都是處於關的狀態 。因此只要檢視位元線B之電位即可知選中記憶單元的柄性 狀態。即第-間極i分擔了選擇閑極和位元線B相連接的功 能。又在讀取動作中縱使置字元線w於高電位基於前述理 由也不會生干擾現象。 以下説明消P余記憶單元資料之驅動方、法。縱使在第—閘 m施加電Μ電物質FET也是處於關的狀態使得鐵電物質 膜3之極性向上達到消除資料的目的。 、 首先將第1控制線WP置於低電位，如接地。同時以置和 被選中的記憶單元相連之第二控制線於高電位的方法使選 擇用電晶體TP的狀態成關，將第二閘極2和第一控制線 置於同電位。 其次將字元線W置於低電位，位元線B、源線s、及阱區 11置於高電位使得鐵電物質膜3之極性向上。預先將幾個記 憶單元之阱區11設置共同的位元線B方向，因爲阱區U共同 ，所以記憶單元的資料可以一次消除。 以下疋説明有關將資料窝入記_憶單元之驅動方法。 將資料寫入記憶單元之狀態，即在第一閘極丨施加電壓時 使鐵電物質FET處於關的狀態，只將資料寫入之記憶單元的 (請先閱讀背面之注意事項再填寫本頁) £

H ϋ ϋ ϋ 一 θτ I n n n ϋ ·ϋ I— I ¼. -12- 483151 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10 ) 鐵電物質膜3之極性置於向上即可。 將和選中己憶單元相連的第二控制線Bp置於高電位、 選擇用電晶體TP置於關、置第二閘極2和第一控制線wp置 於同電位。又事先將味區u置於低電位，如接地。同時將 可使鐵電物質膜3之極性反轉以上之電壓加在第一控制線 WP上，如此就可在所希望的記憶單元上窝入資料。 如上所述本實施形態有關之半導體記憶裝置是將2値之邏 輯狀態用鐵電物質膜之極性向上或向下去對應並使之記憶 。只要鐵電物質膜之極性可以維持，所記憶之邏輯狀態就可 以讀出’同時可選出所希望的記憶單元將資料寫人或消除。 發明之敎罢 依據本發明之半導體記憶裝置及其驅動方法，資料讀取 時不曰發生干擾現象，同時是用少數的元件組成記憶單元 進而可使記憶單元陣列的面積減少。 單説明 圖1本發明之實施形態有關之半導體記憶裝置的剖面圖。 圖2(a)、（b)是本發明實施形態有關之半導體記憶裝置動 作的剖面圖。 圖3本發明〈實施形態有關之半導體記憶裝置所構成的 路圖。 圖4先前半導體記憶裝置的剖面圖。 圖5先前以半導體記憶裝置所構成之記憶單元的電路圖。 圖6先則以丨導體記憶裝置所構成之記憶單元陣列的電路 圖0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I---I.---·---_裝—— (請先閲讀背面之注意事項再填寫本頁) 訂： -13-

Claims (1)

1. 483151 第89122680號專利申請案 中文申請專利範圍修正本(91年3月) A B c D

   六、申請專利範圍 1. 一種半導體記憶裝置，其特徵在於包含： 場效電晶體之源極區及汲極區’其係於半導體基板上隔 著通道區而形成者；絕緣膜，其形成於前述半導體基板 上；第一閘極，其形成於前述絕緣膜上，且閘極長度較 前述通道區之長度為短；鐵電物質膜，其覆蓋前述第一 閘極而形成，且兩側接於前述絕緣膜；及第二閘極，其 覆蓋於前述鐵電物質膜上而形成。 裝 2. 如申請專利範圍第1項之半導體記憶裝置，其中前述第一 閘極和字元線W相連接，前述第二閘極介由一個選擇電 晶體TP和平行於前述字元線之第一控制線相連接，且前 述選擇電晶體之閘極和平行於位元線B之第二控制線相 連接。 線 3. —種半導體記憶裝置之驅動方法，該驅動方法係用以驅 動一包含下述元件之半導體記憶裝置：場效電晶體之源 極區及汲極區，其係於半導體基板上隔著通道區而形成 者；絕緣膜，其形成於前述半導體基板上；第一閘極， 其形成於前述絕緣膜上，且閘極長度較前述通道區之長 度為短之鐵電物質膜，其覆蓋前述第一閘極而形成，且 兩側接於前述絕緣膜；及第二閘極，其覆蓋於前述鐵電 物質膜上而形成； 其特徵在於： 於資料讀取時在前述第一閘極及前述半導體基板之間施 加電壓，於資料寫入或消除時在前述第二閘極及前述半 導體基板之間施加電壓。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）