TW480494B - Method for testing a semiconductor memory, and semiconductor memory with a test device - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 480494 A7 B7 _ 五、發明說明（/ ) 本發明係關於半導體記憶體之測試方法，其中預定資 料値被寫入記憶體單元，讀出並與已讀出之資料値比 較，以便緩衝儲存比較結果於記憶體單元之另一部份， 以用於之後之冗餘分析。本發明亦相關於具有測試裝置 之半導體記憶體，此測試裝置控制記憶體測試。 爲了在製造半導體記憶體後檢查其功能，分別測試各 個記憶體單元。有缺失的記憶體單元之後由冗餘記憶體 單元所犀換，以便建立完整之功能。在功能測試期間， 一預定之資料値係寫入記憶體單元，並於後讀出，而與 預定資料値比較。因爲在半導體晶片及自動測試機器之 間之輸入及輸出頻帶構成一瓶頸，一直努力要確保最多 的測試步驟在半導體晶片上執行，而不需要與自動測試 機器溝通。 DE 1 9 7 2 5 5 8 1 A1描述一測試半導體記憶體之方法， 及測試對應半導體記憶體之方法，其中藉由比較寫入資 料及記憶體第一區域之所要値而產生所謂之位元件失敗 圖。位元失敗圖係緩衝儲存於其他未受測試記憶體區域 之三份半導體晶片中。在讀出期間，在位元失敗圖之每 個測試結果之所有三份上做出比較，最常發生之値係被 進一步使用。在位元失敗圖被處理之冗餘分析係用來決 定那一個缺失記憶體單元係由冗餘記憶體單元置換，使 得所有的缺失可以被刪除而記憶體是有功能的。 半導體記憶體之功能缺失通常不會均勻散佈於記憶體 單元陣列，但是會沿矩陣型記億體單元陣列之行或列來 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480494 A7 B7____ 五、發明說明（之） 累積。例如，假使位址解碼器中有一缺失，會造成由此 缺失影響之字元線之所有記憶體單元不能再被存取。假 使字元線之一被打斷，則不再能存取由該字元線定址之 記憶體單元之一部份。假使字元線，指定至位元線之讀 /寫放大器，或是解碼位元線之位址解碼器部份爲有缺 失的，則在連接於位元線之記憶體單元中，以一對應方 式產生缺失。 即使位元失敗圖係複數地以描述於DE 1 97 25 5 8 1 A1 之方法儲存於未測試之記憶體區域，仍有複數份位元失 敗圖被千擾之危險，其之方式與沿列或行延伸之一致缺 失相同。不論在位元失敗圖之讀出期間之主要決定，不 正確的缺失資料係進一步被處理。冗餘記憶體單元之供 應通常較早用盡。另一方面，缺失記憶體單元不被辨識。 本發明之一目的係指定一用於測試半導體記憶體之方 法，其產生較可靠之測試結果。本發明之另一目的係指 定具有測試裝置之半導體記憶體，此測試裝置控制測試 序列。 與方法有關之目的係藉由根據申請專利範圍第1項之 特徵之方法所達成。 與半導體記憶體有關之目的由根據申請專利範圍第5 項之特徵之半導體記憶體來達成。 根據本發明之方法及半導體記憶體之重要在於欲被測 試之記億體單元係排列於第一記憶體銀行，而欲儲存於 晶片之缺失資料係緩衝儲存於第二，其他記憶體銀行之 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480494 A7 ___B7__ 五、發明說明（3 ) 記憶體單元。這是基於一種想法：即記憶體銀行係記憶 體區域，其可自主並獨立操作，使得在不同記憶體銀行 之缺失亦爲獨立。特別是，列與行缺失並不自記憶體銀 行傳播至另一記憶體銀行。這是因爲記憶體銀行具有位 址解碼器及讀取/寫入放大器，其衹有存取這個記憶體 銀行之記憶體單元。在一記憶體銀行之位元線及字元線 衹在這個記憶體銀行延伸。假使在記憶體銀行之位元失 敗圖之値由缺失損壞，通常可以假設在另一記憶體銀行 之相同記憶體單元未有缺失。 ‘ 假使位元失敗圖至少儲存三次，通常是奇數次，在各 個不同的記憶體銀行，是特別有益的。在一記億體銀行 之一份位元失敗圖之損壞不會在另一記憶體銀行之相同 位置發生。正確缺失資訊係由施加至對應値之大部份決 定所獲得，對應値自欲被測試之相同記憶體單元產生， 位元失敗圖之不同份數自不同的記憶體銀行。 不同的記憶體銀.行操作不同。在傳統的記憶體結構 中，不同的記憶體銀行可在相同的時序圖中同時接達。 因此，一個接達循環可以儲存在不同記憶體銀行之複數 份位元失敗圖。在位元失敗圖之儲存期間，可以在欲被 測試之:記億體銀行中更進一步測試記憶體單元（或記憶 體單元群組，根據測試之整合），其測試結果係在隨後之 接達循環中之不同記憶體銀行中儲存。因爲位元失敗圖 係重覆性地決定，而讀寫係在測試方法中多次施行，因 此與D E 1 9 7 2 5 5 8 1 A 1之方法比較，增加了不少測試速 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） . --------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480494 A7 -----------B7____ 五、發明說明（f ) 度。 圖式之簡單說明： 第1圖係根據本發明具有4個記憶體銀行及一測試裝 置之半導體記憶體之方塊圖； 第2圖顯示指定給對應記憶體銀行之接達控制裝置之 方塊圖；及 第3圖顯示具有從一記憶體銀行之相關詳細資料之精 要。 顯示於第1圖中之半導體記億體包含4個記憶體銀行 1，2,3,4。四個記憶體銀行對記億體接達而言乃獨立操 作°爲了傳送資料至記憶體晶片或從記憶體晶片傳送資 料’電路係連合地使用。在半導體記憶體被製造後，半 導體記憶體之功能測試，提供控制測試序列之測試裝置 5 °每一個記憶體銀行具有銀行選擇電路丨丨，2丨，3 !及4 1， 其控制在記憶體銀行及測試裝置5之間之資料傳送，及 在測試期間記憶體銀行之間的資料傳送。對此，測試裝 置產生一信號TMS，顯示半導體記憶體係在測試模式， 及信號B S，其包含兩個位元，並且是一銀行位址。更進 一步地說，具有資料信號A之匯流排，其在測試記憶體 銀行期間，負載欲寫入記憶體銀行之記憶體單元之資料 値，及於隨後讀出之資料値。此外，尙具有信號B之匯 流排，信號B包含三個位元，三個位元組成三份已測試 記憶體單元之缺失資料項目。這個缺失資料由另外三個 未被測試之記憶體銀行所讀入，或從那裡再一次讀出以 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480494 A7 B7___ 五、發明說明（彡） 便進一步處理。 半導體記憶體之測試程序如下。首先，記憶體銀行1 之記憶體單元係由一預設資料値所測試，此資料値係由 信號A寫入每一個記憶體單元。被寫入之預設資料値再 由記憶體單元讀出，作爲信號A，饋入測試裝置5，並與 之前寫入，預設資料値（作爲想要值)比較。假使讀出 之資料値及寫入之想要値相互對應，則可確定的是，對 應記憶體單元之功能正常。此測試結果係在其他記憶體 銀行2,3,4儲存三次，即在記憶體銀行2,3,4之對應記憶 體單元，其相對位址對應於在記憶體銀行丨被測試之記 憶體單元之位址。比較結果係平行地緩衝儲存三次。這 對記憶體銀行1之所有記憶體單元重覆執行，使得記憶 體銀行1之記憶體單元陣列之缺失矩陣，被稱爲位元失 敗圖，亦存在於記憶體銀行2，3，4之情形中。隨著測試持 續進行，倒轉之先前資料係用於欲被寫入記憶體銀行1 之記憶體單元之預設資料値，位元失敗圖係由自每個記 憶體銀行2,3,4讀出之位元失敗圖之先前値所更新，並在 測試裝中5中，與新增缺失資訊〇R，並且被重新儲存。 之後，使用測試程序，預設資料値可被寫入記憶體單元， 隨後讀出並與預設値比較，以便進一步更新位元失敗 圖。藉此決定了記憶體單元陣列1之缺失之特定類型。 在測試結束時，包含於位元失敗圖之缺失資訊被更進一 步處理，以便置換已在記憶體銀行1確定爲缺失之記憶 體單元（由其中之冗餘記億體單元）。因此，緩衝儲存於 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂--------- S (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480494 A7 _____B7_____ 五、發明說明（么） 記憶體銀行2，3，4之三份位元失敗圖被讀出，並在測試裝 置5中互相比較。在位元失敗圖之三份缺失資訊中最常 出現的位元値被確定。此缺失資訊之資料値，由大部份 決定，係饋入冗餘分析，其決定哪個記憶體單元由冗餘 記憶體單元所置換。傳統上，各別記憶體單元不能被置 換，衹有較大部份的行與列能被置換，使得冗餘分析實 行所有的缺失記憶體單元由冗餘列及行之有限供應來修 復。 當位元失敗圖係儲存於記憶體銀行2,3，4時，這些記憶 體銀行尙未被測試，亦可能含有缺失記憶體單元。然而， 如第3圖將更詳細地解釋一可以假設發生在記憶體銀行 2，3,4之缺失乃是獨立而互無關聯的。因此，假使位元失 敗圖之資料値係由儲存其之缺失記憶體單元所破壞，例 如在記憶體銀行2中，則在記憶體銀行3,4中之位元失敗 圖之另兩份資料値不會有缺失。位元失敗圖之正確資料 値係由自儲存於記憶體銀行2,3,4之三份相關資料値中選 擇最常發生之値來決定。 原理上，位元失敗圖能儲存一次於記憶體銀行中，而 不是被測試的那個，以便達到測試可靠度之增加。測試 之可靠度係如上述由複數.，最好是奇數倍，至少是3份 在不同記憶體銀行之位元失敗圖及之後之大多數決定所 增加。 在測試開始時，所有的記憶體銀行仍未被測試而可能 包含缺失記憶體單元。在第一記憶體銀行被測試及缺失 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------—--------訂--------- (請先閱讀背面之注意事項再填寫本頁) M0494 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 記憶體單元被修復後，尙未檢查修復是否是在任何缺失 下執行，或冗餘記億體單元是否能完全運作。因此，在 下個記憶體銀行之測試期間，位元失敗圖最好能再一次 緩衝儲存於其他三份之記憶體銀行中。 冗餘分析可在晶片外之自動測試機器中實施。因此， 測試裝置5，使用大多數決定，壓縮三份位元失敗圖以形 成單一位元失敗圖，並輸出單一位元失敗圖至自動測試 機器。對冗餘校正而言，自動測試機器控制雷射丨或程式： 化電流，稱爲熔絲之元件可由雷射或高電流程式化，係 在晶片上被程式化，以便以冗餘記憶體單元置換缺失記 憶體單元。另外一種方式係，冗餘分析可在測試裝置中， 在晶片上被處理，使得衹有與欲置換之記憶體單元有關 之資訊被輸出至自動測試機器。測試裝置5可以以一序 列電路來實現，或是以一測試處理器之軟體或韌體形式 來實現。 方塊選擇電路11，21,31及41其中之一係在第2圖中詳 細顯示。方塊選擇電路係連接到對指定記憶體銀行！，2,3 或4之資料信號之輸入及輸出d Q。資料終端D Q係連接 到多工器12之輸出及解多工器B之輸入，多工器之輸入 及解多工器之輸出係連接到信號A之信號線及信號B之 三位兀81，：62，：63。多工器12及解多工器13係由信號丁]\/13 放在測試狀態。藉由銀行位址B S之兩個位元B 1，B 2，多 工器1 2及解多工器1 3係在對記憶體銀行之存取事件中 被啓動。因此，銀行位址B S 1，B S 2係饋入至減法器1 4。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------I I ---I----^----I---- (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 獨494 A7 —____E___ 五、發明說明（f) 減法器自銀行位址減去由裝置1 5提供之銀行之各別數 目。假使銀行位址和銀行數目對應’減法器1 4決定値0 ’ 使得記憶體銀行之資料終端DQ·藉由多工器1 2及解多工 器1 3連接到信號A之線。一預設資料値可以寫入記憶體 銀行之記憶體單元，或者先前寫入之資料値可被讀出。 假使減法器1 4確定銀行位址B S及銀行數目不同，記億 體銀行之資料終端DQ係經由多工器1 2及解多工器1 3 連接到信號B之信號線B 1，B2或B3。位元失敗圖之値 B1，B2，B3其中之一係寫入記憶體銀行，或自記Μ意體銀行 讀出。除了由裝置1 5所提供之木同銀行數目之情況以 外，相同的銀行選擇電路係用於所有四個記憶體銀行。 記憶體銀行之基本結構係示於第3圖。記憶體銀行包 含排列成行及列之記憶體單元，其中記憶體單元1 05及 1 〇 6係由範例顯示。列可由字元線WL啓動。行由位元線 選擇。相鄰之位元線BLl，dBLl係連接到讀/寫放大器 1 〇 7。位元線之一，例如BL 1負載以非反相型式儲存之資 訊，而另一位元線，例如dBL 1，負載欲以反相型式儲存 之資訊。讀/寫放大器1 〇 7放大欲被寫入記憶體單元1 〇 5 或1 〇6之資料値，或欲自後者讀出之資料値。資料値最 後經由對應之非反相收集線LDQ及反相收集線dLDQ， 及對應之多工器及驅動器切換至輸入及輸出線端DQ。 在每個情況下之一字元線可由列解碼器1 〇 1啓動。一 位元線可由行解碼器1 0 2啓動。爲了使冗餘記憶體單元 置換缺失記憶體單元，區段1 03係提供於列解碼器，而 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂--------- (請先閱讀背面之注意事項再填寫本頁) ^«U494 經濟部智慧財產局員工消費合作社印製 Α? Β7 五、發明說明（？） 區段1 0 4則提供於行解碼器。存在於其中之熔係被程式 化，使得一冗餘字元或位元線被選擇而取代一缺失字元 或位元線。重要的是列及行解碼器衹可以啓動在記憶體 銀行中延伸之字元線或位元線。一記憶體銀行之另一特 徵係讀/寫放大器係僅連接於在記憶體銀行內延伸之位 元線。 假使一缺失發生在字兀線或位兀線上，或在對應之解 碼器或感測放大器上，雖然受影響之列或行之整個部份 或一大部份不再能存取，但是列或行缺失僅在記憶體銀 行內延伸。缺失不能在另一記憶體銀行中繼續，例如在 對應之列或行中（以位址定位）。因此，在其他記憶體銀 行之任何缺失可以被認爲是與第一記憶體銀行中之缺失 無關。假使在一份位元失敗圖之資料値係由在記憶體單 元陣列中之缺失所破壞，則可以高機率假設對應之缺失 並不在其他記憶體銀行之對應位置上發生，因此，位元 失敗圖之資料値並不在那兒發生。在記憶體銀行中之位 元失敗圖之儲存（正被測試者除外）會增加記憶體測試 之可靠度。特別有益的是，假使位元失敗圖係緩衝儲存 於不同的記憶體銀行三次，則在位元失敗圖之讀出期 間，在三份中以高機率出現之資料値被更進一步處理。 符號說明 1，2,3,4…記憶體銀行 5…測試裝置 1 1，2 1，3 1，4 1…銀彳了選擇電路 -1 Ι 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） -------------------^--------- (請先閱讀背面之注意事項再填寫本頁) 480494 A7 B7 五、發明說明（/〇) 12…多工器 3 4 器 工器 多法 解減 ο 2 ο 5 ο 7 ο 元 單器 體大 器器意放 碼碼記寫 解解 ♦: \ 列行06讀 (請先閱讀背面之注意事項再填寫本頁) ---------訂----- I. 經濟部智慧財產局員工消費合作社印製 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 480494 A8 B8 C8 D8 六、申請專利範圍 1 . 一種測試半導體記憶體之方法，其中預設資料値（A)被 寫入至半導體記憶體之記憶體單元之第一部份（1)之記 億體單元（1 05, 1 06) ’而被寫入之資料値（A)被讀取並與 預設資料値（A)比較，以便決定比較結果之資料値（B)， 其中比較結果之資料値（B)係緩衝儲存於半導體記憶體 之記憶體單元之另一部份（2)中之記憶體單元，而其中 之比較結果之儲存資料値（B)係再一次被讀出以便實施 冗餘分析，其中記憶體單元之第一部份之缺失記憶體單 元係由冗餘記憶體單元所置換，其特徵在於：記憶體單 元之第一部份（1)及其他部份（2)係排列在記憶體之不同 記憶體銀行（I，2)內。 2 ·如申請專利範圍第1項之方法，其特徵在於：比較結 果之資料値（8;：81，：82，：83)係平行儲存於不同記憶體銀 行（2,3,4)之至少三個記憶體單元。 3 .如申請專利範圍第2項之方法，其特徵在於：平行儲 存之比較結果之至少三個資料値（B 1，B 2，B 3 )被選出，而 單一資料値係從大多數決定而決定，該單一資料値被饋 入冗餘分析。 --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 特 其 法 方 之 項1 任 中 項 3 第 至 IX 第 圍 範 利 專 請 甲 如 於一 在每 徵 3， 元 2"單 (1體 行憶 銀記 體取 憶選 記於 個 用 器 碼 解 址 位1 含 包 碼 解 址 位 此 由 藉 元 單 體 憶 記 之 ： 行含 銀包 IS ， MW 億體 記憶 該記 取體 選導 可半 僅種 器 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480494 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 至少兩個記憶體銀行（1，2,3,4)，具有記憶體單元 (105,106)， 一測試裝置（5 )，其可以執行半導體記憶體之測試之 控制’使得一預設資料値（A)可以寫入至第一記憶體銀 行（1)之記憶體單元（ 1 0 5, 1 06)，且被寫入之資料値（A) 可以被讀出並與預設資料値（A)比較，以便決定比較結 果之資料値（B)，比較結果之資料値（Β;Βι，Β2，Β3)可以 緩衝儲存於第二記憶體銀行（2,3,4)之記憶體單元，而· 比較結果之儲存資料値（B;B 1，B2，B3)可以被讀出以便 執行一冗餘分析’其中第一記憶體銀行之缺失記憶體 單元係由冗餘記憶體單元所置換。 6 ·如申請專利範圍第5項之半導體記憶體，其特徵在於： 每一個記憶體銀行（1，2,3,4)包含位址解碼器（101， 10 2)，用於選取記憶體單元（ 1 05,1 06)，藉由此位址解 碼器，僅有該記憶體銀行之記憶體單元可被選取。 7.如申請專利範圍第6項之半導體記憶體，其特徵在於： 提供至少三個記憶體單元（2，3,4)，每一個皆包含記 愫體單元，並且測試裝置被設計成使比較結果之資料 値（B;B15B2，B3)可以平行儲存於三個記憶體銀行（2,3,4) 之對應記憶體單元。 8 .如申請專利範圍第7項之半導體記憶體，其特徵在於： 測試裝置（5)係設計成使得，可自比較結果之資料値 (B;B 1,B2，B3)，其係自不同的記憶體銀行（2,3,4)讀出， 藉由大多數決定來決定單一資料値，以便饋入該單一 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 費-------- 訂--------- (請先閱讀背面之注咅？事項再填寫本頁} 480494 A8 B8 C8 D8 _ 六、申請專利範圍 資料値至冗餘分析。 多:如申請專利範圍第5至8項中任一項之半導體記憶 體，其特徵在於： 每一個記憶體銀行（1，2,3，4)皆被指派一個轉換裝置 (11，21，31,41)，包含多工器（12)及解多工器（13)，在於 選擇記憶體銀行（1，2,3,4)之對應位址（BS;BS1，BS2；^ 被饋入轉換裝置（1 1，21，3 1，4 1)，在於在每一個情況中’ 多工器（12)之輸出及解多工器（13)之輸入係連接至記 憶體銀行之資料信號之終端（DQ)，在於多工器（12)之輸 入及解多工器（1 3 )之輸出係在每一情況中連接至欲儲 存之預設資料値之一信號線及欲被讀出之資料値 (A)，並連接至欲被寫入及讀出之比較結果之資料値 (B;B1，B2，B3)之信號線。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）