KR100963552B1

KR100963552B1 - 반도체 메모리

Info

Publication number: KR100963552B1
Application number: KR1020087023503A
Authority: KR
Inventors: 히로유키 고바야시
Original assignee: 후지쯔 세미컨덕터 가부시키가이샤
Priority date: 2006-03-28
Filing date: 2006-03-28
Publication date: 2010-06-15
Also published as: US20090027980A1; EP2006859A4; WO2007110927A1; EP2006859A2; US7821854B2; EP2006859A9; JPWO2007110927A1; JP4824083B2; EP2006859B1; CN101405817A; KR20080100830A; CN101405817B

Abstract

레귤러 용장선은, 불량 어드레스가 프로그램되는 용장 퓨즈 회로에 각각 대응하여 전용으로 설치되어 있다. 리저브 용장선은, 용장 퓨즈 회로에 공통으로 설치되어 있다. 어드레스 비교 회로는, 용장 퓨즈 회로에 프로그램된 불량 어드레스를 액세스 어드레스와 비교하여, 비교 결과가 일치할 때 용장 신호를 출력한다. 스위치 회로는, 선택 퓨즈 회로에서 출력되는 용장 선택 신호에 따라 전환 제어되고, 대응하는 레귤러 용장선 또는 리저브 용장선 중 어느 하나를, 용장 신호에 응답하여 유효하게 한다. 용장선을 레귤러 용장선과 리저브 용장선으로 분류함으로써, 간이한 스위치 회로에 의해, 각 용장 퓨즈 회로를 복수의 용장선 중 어느 하나에 대응시킬 수 있다. 따라서, 불량을 구제할 때와 불량이 없을 때에 있어서 신호의 전파 지연 시간의 차이를 작게 할 수 있어, 액세스 시간의 차이를 작게 할 수 있다.

Description

반도체 메모리{SEMICONDUCTOR MEMORY}

본 발명은, 불량을 구제하기 위한 용장 회로를 갖는 반도체 메모리에 관한 것이다.

일반적으로, 반도체 메모리는 기판 중의 격자 결함 및 제조 공정에서 발생하는 이물질에 기인하여 발생하는 불량을 구제하여 수율을 향상시키기 위해, 용장 회로를 갖고 있다. 구체적으로는, DRAM 등의 반도체 메모리는, 정규 워드선 및 비트선에 더하여 용장 워드선 및 용장 비트선을 갖고 있다. 그리고, 테스트 공정에서 메모리 셀의 불량이 검출된 경우, 불량 워드선 또는 비트선을 용장 워드선 또는 용장 비트선으로 치환하기 위해, 반도체 메모리상에 형성된 퓨즈 회로가 프로그램된다. 용장 회로를 사용하여 불량 메모리 셀을 구제함으로써, 반도체 메모리의 수율은 향상된다.

퓨즈 회로는, 용장 워드선 및 용장 비트선에 대응하여 각각 필요하다. 또한, 각 퓨즈 회로는, 불량 어드레스를 프로그램하기 위해, 어드레스의 비트마다 퓨즈를 설치할 필요가 있다. 이 때문에, 퓨즈 회로는, 반도체 메모리의 칩 사이즈를 증가시키는 요인이 되고 있다. 한편, 용장 워드선 또는 용장 비트선에 불량이 있는 경우, 대응하는 퓨즈 회로는 사용할 수 없기 때문에 구제 효율은 저하된다. 예를 들 어, 특허문헌 1-2 등에는, 퓨즈 회로의 수를 적게 함으로써 칩 면적을 삭감하고, 각 퓨즈 회로를, 복수의 용장 워드선 또는 복수의 용장 비트선에 대해 사용가능하게 함으로써, 구제 효율을 향상시키는 수법이 기재되어 있다.

특허문헌 1 : 일본 특허공개 평 6-44795호 공보

특허문헌 2 : 일본 특허공개 2000-11680호 공보

상술한 수법을 채택함으로써, 불량을 구제하기 위해 사용하는 용장 워드선 또는 용장 비트선의 선택의 자유도는 높아지고, 구제 효율은 향상된다. 그러나, 퓨즈 회로를 원하는 용장 워드선 또는 원하는 용장 비트선에 대응시키기 위해, 복잡한 논리 회로가 필요하다. 그 결과, 회로 규모가 증가한다. 또한, 회로의 지연이 커지면, 용장 워드선 또는 용장 비트선을 사용할 때의 액세스 시간이 길어지고, 반도체 메모리의 성능은 저하된다.

본 발명의 목적은, 간이한 회로에 의해, 반도체 메모리의 성능 및 구제 효율을 저하시키지 않고 불량을 구제하는 것이다.

본 발명의 한 형태에서는, 셀 어레이는, 메모리 셀 및 메모리 셀에 접속된 워드선, 비트선을 갖는다. 레귤러 용장선은, 불량 어드레스가 프로그램되는 용장 퓨즈 회로에 각각 대응하여 전용으로 설치되어 있다. 리저브 용장선은, 용장 퓨즈 회로에 공통으로 설치되어 있다. 어드레스 비교 회로는, 용장 퓨즈 회로에 프로그램된 불량 어드레스를 액세스 어드레스와 비교하여, 비교 결과가 일치할 때 용장 신호를 출력한다. 스위치 회로는, 선택 퓨즈 회로에서 출력되는 용장 선택 신호에 따라 전환 제어되고, 대응하는 레귤러 용장선 또는 리저브 용장선 중 어느 하나를, 용장 신호에 응답하여 유효하게 한다. 용장선을 레귤러 용장선과 리저브 용장선으로 분류함으로써, 간이한 스위치 회로에 의해, 각 용장 퓨즈 회로를 복수의 용장선 중 어느 하나에 대응시킬 수 있다. 따라서, 용장선을 사용할 때(불량의 구제시)와 용장선을 사용하지 않을 때(양품)에 있어서, 신호의 전파 지연 시간의 차이를 작게 할 수 있어, 액세스 시간의 차이를 작게 할 수 있다. 즉, 간이한 회로에 의해, 반도체 메모리의 성능 및 구제 효율을 저하시키지 않고 불량을 구제할 수 있다.

본 발명의 다른 형태에서는, 메모리 코어는, 메모리 셀과, 메모리 셀을 액세스하기 위해 드라이버에 의해 구동되는 제어선과, 불량 메모리 셀 또는 불량 제어선을 구제하기 위한 복수의 용장 제어선을 갖는다. 선택 스위치 회로는, 드라이버를 용장 제어선 중 어느 하나에 선택적으로 접속한다. 용장 스위치 회로는, 각 드라이버의 출력을, 용장 퓨즈 회로에 프로그램된 불량 어드레스에 대응하는 제어선을 제외한 제어선 또는 선택 스위치 회로에 접속한다. 즉, 이 형태에서는, 시프트 용장 방식이 채택된다. 선택 퓨즈 회로는, 선택 스위치 회로의 전환을 제어하기 위한 용장 선택 신호를 출력한다. 이 때문에, 시프트 용장 방식을 채택하는 반도체 메모리에서, 간이한 용장 스위치 회로에 의해, 용장 퓨즈 회로를 복수의 용장 제어선 중 어느 하나에 대응시킬 수 있다. 따라서, 용장선을 사용할 때(불량의 구제시)와 용장선을 사용하지 않을 때(양품)에 있어서, 신호의 전파 지연 시간의 차이를 작게 할 수 있어, 액세스 시간의 차이를 작게 할 수 있다. 즉, 간이한 회로에 의해, 반도체 메모리의 성능 및 구제 효율을 저하시키지 않고 불량을 구제할 수 있다.

간이한 회로에 의해, 반도체 메모리의 성능 및 구제 효율을 저하시키지 않고 불량을 구제할 수 있다.

도 1은 본 발명의 제1 실시 형태의 반도체 메모리를 나타낸 블록도이다.

도 2는 도 1에 나타낸 로우 디코더를 상세하게 나타낸 블록도이다.

도 3은 도 1에 나타낸 칼럼 디코더를 상세하게 나타낸 블록도이다.

도 4는 도 2에 나타낸 용장 워드 디코더 및 도 3에 나타낸 용장 칼럼 디코더를 상세하게 나타낸 회로도이다.

도 5는 본 발명의 제2 실시 형태의 반도체 메모리를 나타낸 블록도이다.

도 6은 본 발명의 제3 실시 형태의 반도체 메모리를 나타낸 블록도이다.

도 7은 본 발명의 제4 실시 형태의 반도체 메모리를 나타낸 블록도이다.

도 8은 도 7에 나타낸 로우 디코더를 상세하게 나타낸 블록도이다.

도 9는 도 7에 나타낸 칼럼 디코더를 상세하게 나타낸 블록도이다.

도 10은 본 발명의 제5 실시 형태의 반도체 메모리를 나타낸 블록도이다.

도 11은 도 10에 나타낸 로우 디코더를 상세하게 나타낸 블록도이다.

도 12는 도 10에 나타낸 칼럼 디코더를 상세하게 나타낸 블록도이다.

도 13은 본 발명의 제6 실시 형태의 반도체 메모리를 나타낸 블록도이다.

도 14는 본 발명의 제7 실시 형태의 반도체 메모리를 나타낸 블록도이다.

이하, 본 발명의 실시 형태를 도면을 이용하여 설명한다. 도면 중, 굵은 선으로 나타낸 신호선은 복수개로 구성되어 있다. 또, 굵은 선이 접속되어 있는 블록의 일부는 복수의 회로로 구성되어 있다. 신호가 전달되는 신호선에는 신호명과 동일한 부호를 사용한다. 도면 중의 이중 원은 외부 단자를 나타내고 있다.

도 1은, 본 발명의 제1 실시 형태의 반도체 메모리를 나타내고 있다. 반도체 메모리(MEM)는, 예를 들어, 다이나믹 메모리 셀을 갖는 DRAM이다. 메모리(MEM)는, 커맨드 입력부(10), 어드레스 입력부(12), 데이터 입출력부(14), 용장 퓨즈부(16, 18), 어드레스 비교부(20, 22), 어레이 제어부(24), 선택 퓨즈부(26, 28) 및 메모리 코어(30)를 갖고 있다.

커맨드 입력부(10)는, 커맨드 단자(CMD)에 공급되는 커맨드(CMD; 외부 액세스 커맨드)를 받아, 받은 커맨드(CMD)를 어레이 제어부(24)에 출력한다. 이 실시 형태에서는, 판독 커맨드, 기록 커맨드 및 리프레시 커맨드가, 커맨드(CMD)로서 커맨드 입력부(10)에 공급된다.

어드레스 입력부(12)는, 어드레스 단자(AD)에 공급되는 외부 어드레스(AD)를 받아, 받은 외부 어드레스(AD)를 로우 어드레스(RAD; 상위 어드레스) 및 칼럼 어드레스(CAD; 하위 어드레스)로서 메모리 코어(30)에 출력한다. 외부 어드레스(AD)는, 액세스하는 메모리 셀(MC)을 나타낸다. 로우 어드레스(RAD)는 워드선(WL)을 선택하기 위해 사용된다. 칼럼 어드레스(CAD)는 비트선(BL, /BL)을 선택하기 위해 사용된다. 로우 어드레스(RAD) 및 칼럼 어드레스(CAD)는 어드레스 단자(AD)에 동시에 공급된다.

데이터 입출력부(14)는, 판독 동작시에 데이터 버스(DB)를 통해 메모리 코어(30)로부터 출력되는 판독 데이터를 데이터 단자(DT)(DT0-7)에 출력하고, 기록 동작시에 데이터 단자(DT)에서 받는 기록 데이터를, 데이터 버스(DB)를 통해 메모리 코어(30)에 출력한다. 데이터 단자(DT)는 판독 데이터 및 기록 데이터에 공통의 단자이다.

용장 퓨즈부(16)는, 불량 워드선(WL)을 나타낸 용장 로우 어드레스(RRAD1-2)를 각각 프로그램하기 위한 2개의 용장 퓨즈 회로(17)를 갖고 있다. 용장 퓨즈부(18)는, 불량 비트선쌍(BL, /BL)을 나타내는 용장 칼럼 어드레스(RCAD1-2)를 각각 프로그램하기 위한 2개의 용장 퓨즈 회로(19)를 갖고 있다. 이 때문에, 이 실시 형태의 메모리(MEM)는 최대 4개의 불량을 구제할 수 있다.

어드레스 비교부(20)는, 어드레스 단자(AD)에서 받는 로우 어드레스(RAD)와 용장 로우 어드레스(RRAD1-2)를 각각 비교하기 위한 어드레스 비교 회로(21)를 갖고 있다. 어드레스 비교 회로(21)는, 비교 결과가 일치할 때, 로우 용장 신호(RRED1-2)를 각각 활성화한다. 어드레스 비교부(22)는, 어드레스 단자(AD)에서 받는 칼럼 어드레스(CAD)와 용장 칼럼 어드레스(RCAD1-2)를 각각 비교하기 위한 어드레스 비교 회로(23)를 갖고 있다. 어드레스 비교 회로(23)는, 비교 결과가 일치할 때 칼럼 용장 신호(CRED1-2)를 각각 활성화한다.

어레이 제어부(24)는, 메모리 코어(30)의 액세스 동작을 실행하기 위해, 커맨드(CMD)에 응답하여 셀 어레이(ARY)를 액세스하기 위한 제어 신호(CNT)를 출력한다. 제어 신호(CNT)로서, 워드선(WL)을 선택하기 위한 워드선 제어 신호(WLZ), 센 스 앰프(SA)를 활성화하기 위한 센스 앰프 제어 신호(SAZ), 칼럼 스위치를 선택하기 위한 칼럼선 제어 신호(CLZ), 비트선(BL, /BL)을 프리차지하기 위한 프리차지 제어 신호(PREZ) 등이 있다.

선택 퓨즈부(26)는, 후술하는 도 2에 나타낸 레귤러 용장 워드선(RWL1-2)을 리저브 용장 워드선(RSVWL)으로 치환할지 아닐지를 각각 프로그램하기 위한 선택 퓨즈 회로(27)를 갖고 있다. 선택 퓨즈 회로(27)는, 프로그램 상태에 따라 로우 용장 선택 신호(RSEL1-2)를 각각 출력한다.

선택 퓨즈부(28)는, 후술하는 도 3에 나타낸 레귤러 용장 칼럼선(RCL1-2)을 리저브 용장 칼럼선(RSVCL)으로 치환할지 아닐지를 각각 프로그램하기 위한 선택 퓨즈 회로(29)를 갖고 있다. 선택 퓨즈 회로(29)는, 프로그램 상태에 따라 칼럼 용장 선택 신호(CSEL1-2)를 각각 출력한다.

메모리 코어(30)는, 로우 디코더(RDEC), 칼럼 디코더(CDEC), 센스 앰프(SA), 칼럼 스위치(CSW), 리드 앰프(RA), 라이트 앰프(WA) 및 셀 어레이(ARY)를 갖고 있다. 셀 어레이(ARY)는, 다이나믹 메모리 셀(MC)과, 다이나믹 메모리 셀(MC)에 접속된 워드선(WL) 및 비트선쌍(BL, /BL)을 갖고 있다. 메모리 셀(MC)은, 워드선(WL)과 비트선쌍(BL, /BL)의 교차 부분에 형성된다.

또, 셀 어레이(ARY)는, 용장 메모리 셀(RMC)과, 용장 메모리 셀(RMC)에 접속된 3개의 용장 워드선(RWL)(도 2에 나타낸 RWL1-2, RSVWL) 및 3셋트의 용장 비트선쌍(RBL, /RBL)(도 3에 나타낸 RCL1-2, RSVCL에 대응하는 비트선)을 갖고 있다. 도면에서는, 용장 비트선쌍(RBL, /RBL)을 1개의 신호선에 의해 나타내고 있다. 용장 메모리 셀(RMC)은, 용장 워드선(RWL)과 비트선쌍(BL, /BL, RBL, /RBL)의 교차 부분, 및 용장 비트선쌍(RBL, /RBL)과 워드선(WL, RWL)의 교차 부분에 형성된다.

로우 디코더(RDEC)는, 로우 용장 신호(RRED1-2)의 비활성화 중에, 액세스 커맨드(CMD)에 응답하여 로우 어드레스(RAD)를 디코드하고, 워드선(WL) 중 어느 하나를 선택한다. 로우 디코더(RDEC)는, 로우 용장 신호(RRED1-2) 중 어느 하나의 활성화 중에, 로우 어드레스(RAD)의 디코드를 금지하고, 용장 워드선(RWL)의 적어도 어느 하나를, 로우 용장 선택 신호(RSEL1-2)의 논리 레벨에 따라 선택한다.

칼럼 디코더(CDEC)는, 칼럼 용장 신호(CRED1-2)의 비활성화 중에, 액세스 커맨드(CMD)에 응답하여 칼럼 어드레스(CAD)를 디코드하고, 데이터 단자(DT)의 비트수에 대응하는 8셋트의 비트선쌍(BL, /BL)을 선택한다. 칼럼 디코더(CDEC)는, 칼럼 용장 신호(CRED1-2) 중 어느 하나의 활성화 중에, 칼럼 어드레스(CAD)의 디코드를 금지하고, 용장 비트선쌍(RBL, /RBL)의 적어도 1셋트를, 칼럼 용장 선택 신호(CSEL1-2)의 논리 레벨에 따라 선택한다.

센스 앰프(SA)는, 비트선쌍(BL, /BL)에 판독된 데이터 신호의 신호량의 차이를 증폭시킨다. 칼럼 스위치(CSW)는, 칼럼 어드레스(CAD)에 따라, 비트선(BL, /BL)을 데이터 버스선(DB)에 접속한다.

리드 앰프(RA)는, 판독 동작시에, 칼럼 스위치(CSW)를 통해 출력되는 상보의 판독 데이터를 증폭시킨다. 라이트 앰프(WA)는, 기록 동작시에, 데이터 버스(DB)를 통해 공급되는 상보의 기록 데이터를 증폭시켜, 비트선쌍(BL, /BL)에 공급한다.

도 2는, 도 1에 나타낸 로우 디코더(RDEC)를 상세하게 나타내고 있다. 로우 디코더(RDEC)는, 로우 어드레스(RAD)를 디코드하는 로우 어드레스 디코더(RADEC), 워드선(WL)에 고레벨 전압을 각각 공급하기 위한 워드 드라이버(WDRV), 레귤러 용장 워드선(RWL1-2) 및 리저브 용장 워드선(RSVWL)에 고레벨 전압을 공급하기 위한 용장 워드 드라이버(RWDRV)를 갖고 있다.

워드 드라이버(WDRV, RWDRV)는, 워드선 제어 신호(WLZ)에 동기하여 동작하고, 액세스되는 워드선(WL), 레귤러 용장 워드선(RWL1-2), 리저브 용장 워드선(RSVWL) 중 어느 하나를, 소정 기간 고레벨로 변화시킨다. 용장 워드선(RWL1-2, RSVWL) 중 어느 하나가 사용되는 경우, 불량 워드선(WL)에 대한 액세스 커맨드(CMD)에 응답하여 로우 용장 신호(RRED1-2)의 적어도 어느 하나가 활성화된다. 워드 드라이버(WDRV)는, 로우 용장 신호(RRED1-2)의 활성화 중에 비활성화되어, 워드선(WL)의 드라이브 동작을 정지한다.

용장 워드 드라이버(RWDRV)는, 로우 용장 신호(RRED1)의 활성화에 응답하여, 레귤러 용장 워드선(RWL1) 또는 리저브 용장 워드선(RSVWL) 중 어느 하나에 고레벨 전압을 공급한다. 또, 용장 워드 드라이버(RWDRV)는, 로우 용장 신호(RRED2)의 활성화에 응답하여, 레귤러 용장 워드선(RWL2) 또는 리저브 용장 워드선(RSVWL) 중 어느 하나에 고레벨 전압을 공급한다. 레귤러 용장 워드선(RWL1-2) 중 어느 하나에 불량이 존재하는 경우, 도 1에 나타낸 선택 퓨즈 회로(27) 중 어느 하나가 프로그램되고, 저논리 레벨의 로우 용장 선택 신호(RSEL1 또는 RSEL2)가 출력된다.

로우 용장 선택 신호(RSEL1)가 저논리 레벨일 때, 불량 레귤러 용장 워드선(RWL1)의 활성화는 금지되고, 리저브 용장 워드선(RSVWL)의 활성화가 허가된다. 로우 용장 선택 신호(RSEL2)가 저논리 레벨일 때, 불량 레귤러 용장 워드선(RWL2)의 활성화는 금지되고, 리저브 용장 워드선(RSVWL)의 활성화가 허가된다. 이와 같이, 용장 워드 드라이버(RWDRV)는, 로우 용장 선택 신호(RSEL1-2)에 응답하여, 대응하는 레귤러 용장 워드선(RWL1-2) 또는 리저브 용장 워드선(RSVWL) 중 어느 하나를 유효하게 하는 스위치 회로의 기능을 갖고 있다. 그리고, 불량 워드선(WL) 대신 용장 워드선(RWL1-2, RSVWL)을 사용하여 액세스 동작이 실행되어, 셀 어레이(ARY)의 불량이 구제된다.

도 3은, 도 1에 나타낸 칼럼 디코더(CDEC)를 상세하게 나타내고 있다. 칼럼 디코더(CDEC)는, 칼럼 어드레스(CAD)를 디코드하는 칼럼 어드레스 디코더(CADEC), 칼럼선(CL)에 고전압 레벨을 각각 공급하기 위한 칼럼 드라이버(CDRV), 레귤러 용장 칼럼선(RCL1-2) 및 리저브 용장 칼럼선(RSVCL)에 고레벨 전압을 공급하기 위한 용장 칼럼 드라이버(RCDRV)를 갖고 있다. 칼럼선(CL)은, 비트선쌍(BL, /BL)에 접속된 칼럼 스위치(CSW)에 접속되고, 레귤러 용장 칼럼선(RCL1-2) 및 리저브 용장 칼럼선(RSVCL)은, 용장 비트선쌍(RBL, /RBL)에 접속된 용장 칼럼 스위치(CSW)에 접속되어 있다.

칼럼 드라이버(CDRV)는, 칼럼선 제어 신호(CLZ)에 동기하여 동작하고, 칼럼 스위치(CSW)의 온/오프를 제어하는 칼럼선(CL) 중 어느 하나를 소정 기간 고레벨로 변화시킨다. 용장 칼럼 드라이버(RCDRV)는, 칼럼선 제어 신호(CLZ)에 동기하여 동작하고, 용장 칼럼 스위치(CSW)의 온/오프를 제어하는 레귤러 용장 칼럼선(RCL1-2) 및 리저브 용장 칼럼선(RSVCL) 중 어느 하나를, 소정 기간 고레벨로 변화시킨다.

용장 칼럼선(RCL1-2, RSVCL) 중 어느 하나가 사용되는 경우, 불량 비트선쌍(BL, /BL) 또는 칼럼선(CL)에 대한 액세스 커맨드(CMD)에 응답하여 칼럼 용장 신호(CRED1-2)의 적어도 어느 하나가 활성화된다. 칼럼 드라이버(CDRV)는, 칼럼 용장 신호(CRED1-2)의 활성화 중에 비활성화되어, 칼럼선(CL)의 드라이브 동작을 정지한다.

용장 칼럼 드라이버(RCDRV)는, 칼럼 용장 신호(CRED1)의 활성화에 응답하여, 레귤러 용장 칼럼선(RCL1) 또는 리저브 용장 칼럼선(RSVCL) 중 어느 하나에 고레벨 전압을 공급한다. 또, 용장 칼럼 드라이버(RCDRV)는, 칼럼 용장 신호(CRED2)의 활성화에 응답하여, 레귤러 용장 칼럼선(RCL2) 또는 리저브 용장 칼럼선(RSVCL) 중 어느 하나에 고레벨 전압을 공급한다. 용장 칼럼선(RCL1-2) 중 어느 하나에 불량이 존재하는 경우, 도 1에 나타낸 선택 퓨즈 회로(29) 중 어느 하나가 프로그램되고, 저논리 레벨의 칼럼 용장 선택 신호(CSEL1) 또는 (CSEL2)가 출력된다.

칼럼 용장 선택 신호(CSEL1)가 저논리 레벨일 때, 불량 레귤러 용장 칼럼선(RCL1)의 활성화는 금지되고, 리저브 용장 칼럼선(RSVCL)의 활성화가 허가된다. 칼럼 용장 선택 신호(CSEL2)가 저논리 레벨일 때, 불량 레귤러 용장 칼럼선(RCL2)의 활성화는 금지되고, 리저브 용장 칼럼선(RSVCL)의 활성화가 허가된다. 이와 같이, 용장 칼럼 드라이버(RCDRV)는, 칼럼 용장 신호(CRED1-2)에 응답하여, 대응하는 레귤러 용장 칼럼선(RCL2) 또는 리저브 용장 칼럼선(RSVCL) 중 어느 하나를 유효하게 하는 스위치 회로의 기능을 갖고 있다. 그리고, 불량 칼럼선(CL) 대신 용장 칼럼선(RCL1-2, RSVCL)을 사용하여 액세스 동작이 실행되어, 셀 어레이(ARY)의 불량 이 구제된다.

도 4는, 도 2에 나타낸 용장 워드 드라이버(RWDRV) 및 도 3에 나타낸 용장 칼럼 드라이버(RCDRV)를 상세하게 나타내고 있다. 용장 워드 드라이버(RWDRV) 및 용장 칼럼 드라이버(RCDRV)의 주요부는, 동일한 논리 구성을 위해, 여기서는 용장 워드 드라이버(RWDRV)에 관해 설명한다.

용장 워드 드라이버(RWDRV)는, 레귤러 용장 워드선(RWL1-2)을 각각 드라이브하는 버퍼(BUF1-2)와, 리저브 용장 워드선(RSVWL)을 드라이브하는 버퍼(BUFR)를 갖고 있다. 버퍼(BUF1)는 로우 용장 선택 신호(RSEL1)가 고논리 레벨일 때 사용되고, 버퍼(BUF2)는 로우 용장 선택 신호(RSEL2)가 고논리 레벨일 때 사용된다. 버퍼(BUFR)는 로우 용장 선택 신호(RSEL1-2) 중 어느 하나가 저논리 레벨일 때 사용된다. 로우 용장 선택 신호(RSEL1-2)(또는 칼럼 용장 선택 신호(CSEL1-2))가 동시에 저논리 레벨로 설정되는 것은, 선택 퓨즈 회로(27, 29)의 프로그램 사양에서 금지되어 있다.

이상, 제1 실시 형태에서는, 2개의 용장 퓨즈 회로(17)에 각각 대응하는 레귤러 용장 워드선(RWL1-2)과, 2개의 용장 퓨즈 회로(17)에 공통의 리저브 용장 워드선(RSVWL)을 설치함으로써, 간이한 용장 워드 드라이버(RWDRV)(스위치 회로)에 의해, 각 용장 퓨즈 회로(17)를 용장 워드선(RWL1-2, RSVWL) 중 어느 하나에 대응시킬 수 있다. 이에 의해, 불량의 구제시와 불량을 구제하지 않을 때(양품)에 있어서, 신호의 전파 지연 시간의 차이를 작게 할 수 있기 때문에, 액세스 시간의 차이를 작게 할 수 있다. 즉, 간이한 회로에 의해, 반도체 메모리(MEM)의 성능 및 구제 효율을 저하시키지 않고 불량을 구제할 수 있다.

도 5는, 본 발명의 제2 실시 형태의 반도체 메모리를 나타내고 있다. 제1 실시 형태에서 설명한 요소와 동일한 요소에 관해서는 동일한 부호를 붙여, 이들에 관해서는 상세한 설명을 생략한다. 이 실시 형태의 반도체 메모리(MEM)는, 제1 실시 형태에 모드 레지스터(32A) 및 불량 어드레스 선택부(34A, 36A)를 추가하여 구성되어 있다. 그 밖의 구성은 제1 실시 형태와 동일하다. 즉, 반도체 메모리(MEM)는 DRAM으로서 형성되어 있다.

모드 레지스터(32A)는, 용장 퓨즈부(16, 18)의 출력을 각각 무효로 하기 위한 기억부와, 가상의 용장 로우 어드레스(RRAD1-2) 및 가상의 용장 칼럼 어드레스(RCAD1-2)의 값(불량 어드레스)을 유지하기 위한 기억부를 갖고 있다. 기억부는, 고쳐쓰기가 가능하고, 모드 레지스터 설정 커맨드와 함께 공급되는 외부 어드레스(AD) 또는 데이터(DT)에 따라 설정된다. 모드 레지스터(32A)는, 기억부에 설정된 값에 따라, 로우 퓨즈 무효 신호, 칼럼 퓨즈 무효 신호, 가상의 용장 로우 어드레스(RRAD1-2) 및 가상의 용장 칼럼 어드레스(RCAD1-2)를 출력한다.

불량 어드레스 선택부(34A)는, 모드 레지스터(32A)에서 출력되는 로우 퓨즈 무효 신호에 따라 용장 퓨즈부(16)의 출력을 무효로 하고, 모드 레지스터(32A)에 설정된 가상의 용장 로우 어드레스(RRAD1-2)를 어드레스 비교부(20)에 출력한다. 불량 어드레스 선택부(36A)는, 모드 레지스터(32A)에서 출력되는 칼럼 퓨즈 무효 신호에 따라 용장 퓨즈부(18)의 출력을 무효로 하고, 모드 레지스터(32A)에 설정된 가상의 용장 칼럼 어드레스(RCAD1-2)를 어드레스 비교부(22)에 출력한다. 즉, 불량 어드레스 선택부(34A, 36A)는, 각 용장 퓨즈부(16, 18)에 프로그램된 불량 어드레스 또는 모드 레지스터(32A)에 유지된 가상의 불량 어드레스 중 어느 하나를, 대응하는 어드레스 비교부(20, 22)에 출력한다.

이 실시 형태에서는, 용장 퓨즈부(16, 18)의 프로그램전에, 가상의 용장 로우 어드레스(RRAD1-2) 및 가상의 용장 칼럼 어드레스(RCAD1-2)를 어드레스 비교부(20, 22)에 출력하고, 레귤러 용장 워드선(RWL1-2) 또는 레귤러 용장 칼럼선(RCL1-2)을 사용하여 워드선(WL) 또는 칼럼선(CL)을 일시적으로 구제할 수 있다. 이 때문에, 레귤러 용장 워드선(RWL1-2), 레귤러 용장 칼럼선(RCL1-2)에 불량이 있는지 아닌지를, 용장 퓨즈부(16, 18)가 프로그램되기 전에 검출할 수 있다.

메모리(MEM)를 테스트하는 LSI 테스터 등은, 상기 검출 결과에 기초하여, 리저브 용장 워드선(RSVWL) 및 리저브 용장 칼럼선(RSVCL)을 사용할지 아닐지를 판단할 수 있다. 따라서, 용장 워드선(RWL1-2) 및 용장 칼럼선(RCL1-2)의 불량을, 용장 퓨즈부(16, 18)를 사용하지 않고 확인한 후에, 선택 퓨즈부(26, 28)를 프로그램할 수 있다. 그 결과, 용장 퓨즈부(16, 18) 및 선택 퓨즈부(26, 28)의 프로그램을 하나의 테스트 공정에서 실시할 수 있다.

이상, 제2 실시 형태에서도, 상술한 제1 실시 형태와 동일한 효과를 얻을 수 있다. 또한, 이 실시 형태에서는, 용장 퓨즈부(16, 18) 및 선택 퓨즈부(26, 28)의 프로그램을 하나의 테스트 공정에서 실시할 수 있다. 그 결과, 간이한 회로에 의해, 메모리(MEM)의 성능을 저하시키지 않고 구제 효율을 향상시킬 수 있고, 테스트 비용을 삭감할 수 있다.

도 6은, 본 발명의 제3 실시 형태의 반도체 메모리를 나타내고 있다. 제1 실시 형태에서 설명한 요소와 동일한 요소에 관해서는 동일한 부호를 붙여, 이들에 관해서는 상세한 설명을 생략한다. 이 실시 형태의 반도체 메모리(MEM)는, 제1 실시 형태의 선택 퓨즈부(26, 28) 대신 선택 퓨즈부(26B, 28B)를 갖고 있다. 또, 반도체 메모리(MEM)는 모드 레지스터(32B)를 갖고 있다. 그 밖의 구성은 제1 실시 형태와 동일하다. 즉, 반도체 메모리(MEM)는 DRAM으로서 형성되어 있다.

모드 레지스터(32B)는, 선택 퓨즈 회로(27B, 29B)에 프로그램되는 값에 대응하는 선택 신호(RSEL1-2, CSEL1-2)의 출력을 무효로 하기 위한 출력 무효 신호의 값을 각각 유지하는 기억부와, 가상의 선택 신호(RSEL1-2, CSEL1-2)의 값을 각각 유지하기 위한 기억부와, 각 선택 퓨즈 회로(27B, 29B)를 프로그램하기 위한 프로그램 정보가 기록되는 프로그램 설정부를 갖고 있다. 기억부 및 프로그램 설정부는, 메모리(MEM)의 동작 모드가 테스트 모드일 때, 모드 레지스터 설정 커맨드와 함께 공급되는 외부 어드레스(AD) 또는 데이터(DT)에 따라 설정된다.

모드 레지스터(32B)는, 기억부에 설정된 값에 따라, 출력 무효 신호 및 가상의 선택 신호(RSEL1-2, CSEL1-2)를, 프로그램 신호(RPRG1, CPRG1)로서 선택 퓨즈부(26B, 28B)에 각각 출력한다. 또, 모드 레지스터(32B)는, 프로그램 설정부에 프로그램 정보가 기록되었을 때, 대응하는 프로그램 신호(RPRG2, CPRG2)(전기 신호)를 출력한다. 메모리(MEM)는, 프로그램 신호선(RPRG2, CPRG2)에 대전류 또는 고전압을 공급하기 위한 도시하지 않은 전류 생성 회로 또는 전압 생성 회로를 갖고 있다.

프로그램 신호선(RPRG2, CPRG2)의 대전류 또는 고전압에 의해, 선택 퓨즈부(26B, 28B)의 선택 퓨즈 회로(27B, 29B)는 프로그램된다. 즉, 모드 레지스터(32B)는, 선택 퓨즈 회로(27B, 29B)를 프로그램하기 위한 전기 신호(RPRG2, CPRG2)를, 메모리(MEM)의 외부에서 공급되는 프로그램 정보에 따라 출력하는 프로그램 제어 회로로서 기능한다.

선택 퓨즈부(26B)는, 제1 실시 형태와 마찬가지로, 레귤러 용장 워드선(RWL1-2)(도 2)을 리저브 용장 워드선(RSVWL)으로 치환할지 아닐지를 각각 프로그램하기 위한 선택 퓨즈 회로(27B)를 갖고 있다. 각 선택 퓨즈 회로(27B)는, 전기 신호(RPRG2)에 따라 프로그램되기 때문에, 전류에 의해 블로우되는 퓨즈(금속의 일렉트로 마이그레이션 현상을 이용), 또는 전압에 의해 도통 또는 절연되는 퓨즈(산화막 등의 내압을 이용)를 갖고 있다. 선택 퓨즈 회로(27B)는, 프로그램 상태에 따라 로우 용장 선택 신호(RSEL1-2)를 각각 출력한다. 단, 선택 퓨즈부(26B)는, 모드 레지스터(32B)에서 출력되는 출력 무효 신호에 따라, 선택 퓨즈 회로(27B)로부터의 로우 용장 선택 신호(RSEL1-2)의 출력을 금지하고, 모드 레지스터(32B)에서 출력되는 가상의 로우 용장 선택 신호(RSEL1-2)를 메모리 코어(30)에 출력한다.

선택 퓨즈부(28B)는, 제1 실시 형태와 마찬가지로, 레귤러 용장 칼럼선(RCL1-2)(도 3)을 리저브 용장 칼럼선(RSVCL)으로 치환할지 아닐지를 각각 프로그램하기 위한 선택 퓨즈 회로(29B)를 갖고 있다. 각 선택 퓨즈 회로(29B)는, 전기 신호(CPRG2)에 따라 프로그램되기 때문에, 전류에 의해 블로우되는 퓨즈(금속의 일렉트로 마이그레이션 현상을 이용), 또는 전압에 의해 도통 또는 절연되는 퓨즈(산화막 등의 내압을 이용)를 갖고 있다. 선택 퓨즈 회로(29B)는, 프로그램 상태에 따라 칼럼 용장 선택 신호(CSEL1-2)를 각각 출력한다. 단, 선택 퓨즈부(28B)는, 모드 레지스터(32B)에서 출력되는 출력 무효 신호에 따라, 선택 퓨즈 회로(29B)로부터의 칼럼 용장 선택 신호(CSEL1-2)의 출력을 금지하고, 모드 레지스터(32B)에서 출력되는 가상의 칼럼 용장 선택 신호(CSEL1-2)를 메모리 코어(30)에 출력한다.

이 실시 형태에서는, 선택 퓨즈부(26B, 28B)의 프로그램전에, 도 2에 나타낸 리저브 용장 워드선(RSVWL) 및 도 3에 나타낸 리저브 용장 칼럼선(RSVCL)에 불량이 있는지 아닌지를 검출할 수 있다. 이에 의해, 예를 들어 레귤러 용장 워드선(RWL1)과 리저브 용장 워드선(RSVWL)에 불량이 있고 또 구제해야 할 워드선(WL)이 2개 있는 경우에, 반도체 메모리를 테스트하는 LSI 테스터 등은, 선택 퓨즈부(26B, 28B)를 프로그램하지 않고, 이 메모리(MEM)의 불량을 구제할 수 없다고 판단할 수 있다. 따라서, 선택 퓨즈부(26B, 28B)를 불필요하게 프로그램하는 것을 방지할 수 있다.

또한, 테스트 공정이 완료된 후에도, 모드 레지스터(32B)의 프로그램 설정부에 프로그램 정보를 기록함으로써, 선택 퓨즈 회로(27B, 29B)를 프로그램할 수 있다. 이에 의해, 메모리(MEM)가 출하된 후에도, 레귤러 용장 워드선(RWL1-2) 대신 리저브 용장 워드선(RSVWL)을 사용할 수 있고, 레귤러 용장 칼럼선(RCL1-2) 대신 리저브 용장 칼럼선(RSVCL)을 사용할 수 있다. 이에 의해, 테스트 공정을 완료한 후에, 레귤러 용장 워드선(RWL1-2) 및 레귤러 용장 칼럼선(RCL1-2)에 발생한 불량의 구제를 하는 것이 가능하다.

이상, 제3 실시 형태에서도, 상술한 제1 및 제2 실시 형태와 동일한 효과를 얻을 수 있다. 즉, 선택 퓨즈부(26B, 28B)를 불필요하게 프로그램하는 것을 방지할 수 있어, 테스트 비용을 삭감할 수 있다. 또한, 테스트 공정을 완료한 후에, 용장선(RWL1-2, RCL1-2)에 발생한 불량을 구제할 수 있다. 그 결과, 간이한 회로에 의해, 메모리(MEM)의 성능을 저하시키지 않고, 구제 효율을 향상시킬 수 있어, 테스트 비용을 삭감할 수 있다.

도 7은, 본 발명의 제4 실시 형태의 반도체 메모리를 나타내고 있다. 제1 실시 형태에서 설명한 요소와 동일한 요소에 관해서는 동일한 부호를 붙여, 이들에 관해서는 상세한 설명을 생략한다. 이 실시 형태의 반도체 메모리(MEM)는, 제1 실시 형태의 용장 퓨즈부(16, 18), 선택 퓨즈 회로(26, 28) 및 메모리 코어(30) 대신 용장 퓨즈부(16C, 18C), 선택 퓨즈 회로(26C, 28C) 및 메모리 코어(30C)를 갖고 있다. 또, 반도체 메모리(MEM)는, 제1 실시 형태의 어드레스 비교부(20, 22)를 갖지 않는다. 그 밖의 구성은 제1 실시 형태와 동일하다. 즉, 반도체 메모리(MEM)는 DRAM으로서 형성되어 있다.

이 실시 형태의 메모리(MEM)는, 소위 시프트 용장 방식을 채택하고 있다. 시프트 용장 방식의 메모리(MEM)는, 후술하는 도 8에 나타낸 바와 같이, 용장 스위치 회로(RRSW)를 갖고 있다. 용장 스위치 회로(RRSW)는, 메모리(MEM)의 파워온 시퀀스시에 동작하고, 워드 드라이버(WDRV)를 워드선(WL, RWL)에 접속한다. 마찬가지로, 시프트 용장 방식의 메모리(MEM)는, 후술하는 도 9에 나타낸 바와 같이, 용장 스위치 회로(CRSW)를 갖고 있다. 용장 스위치 회로(CRSW)는, 메모리(MEM)의 파워온 시 퀀스시에 동작하고, 칼럼 드라이버(CDRV)를 칼럼선(CL, RCL)에 접속한다. 이 때문에, 액세스마다 외부 어드레스(AD)와 불량 어드레스를 비교하는 어드레스 비교부는 필요없다.

용장 퓨즈부(16C)는, 불량 워드선(WL)을 나타낸 용장 로우 어드레스(RRAD)를 프로그램하기 위한 퓨즈 회로(17C)를 갖고 있고, 프로그램된 용장 로우 어드레스(RRAD)를 출력한다. 용장 퓨즈부(18C)는, 불량 비트선쌍(BL, /BL)을 나타낸 용장 칼럼 어드레스(RCAD)를 프로그램하기 위한 퓨즈 회로(19C)를 갖고 있고, 프로그램된 용장 칼럼 어드레스(RCAD)를 출력한다. 용장 퓨즈부(16C, 18C)를 사용함으로써, 셀 어레이(ARY)에 발생한 불량을 2개까지 구제할 수 있다.

선택 퓨즈부(26C)는, 도 8에 나타낸 레귤러 용장 워드선(RWL1-2) 중 어느 것을 사용하여 불량을 구제할지를 프로그램하기 위한 선택 퓨즈 회로(27C)를 갖고 있다. 선택 퓨즈 회로(27C)는, 프로그램 상태에 따른 논리 레벨의 로우 용장 선택 신호(RSEL)를 출력한다. 선택 퓨즈부(28C)는, 도 9에 나타낸 레귤러 용장 칼럼선(RCL1-2) 중 어느 것을 사용하여 불량을 구제할지를 프로그램하기 위한 선택 퓨즈 회로(29C)를 갖고 있다. 선택 퓨즈 회로(29C)는, 프로그램 상태에 따른 논리 레벨의 칼럼 용장 선택 신호(CSEL)를 출력한다.

메모리 코어(30C)는, 로우 디코더(RDEC), 칼럼 디코더(CDEC) 및 셀 어레이(ARY)가, 제1 실시 형태와 상이하다. 셀 어레이(ARY)는, 2개의 용장 워드선(RWL)(도 8에 나타낸 RWL1-2) 및 2셋트의 용장 비트선쌍(RBL, /RBL)(도 9에 나타낸 RCL1-2에 대응하는 비트선)을 갖고 있다. 그 밖의 구성은 제1 실시 형태와 동일 하다.

도 8은, 도 7에 나타낸 로우 디코더(RDEC)를 상세하게 나타내고 있다. 로우 디코더(RDEC)는, 로우 어드레스 디코더(RADEC), 워드 드라이버(WDRV), 용장 스위치 회로(RRSW) 및 선택 스위치 회로(RSSW)를 갖고 있다. 시프트 용장 방식의 메모리(MEM)에서는, 용장 워드선 전용의 용장 워드 드라이버(RWDRV)는 형성되지 않는다. 용장 스위치 회로(RRSW) 및 선택 스위치 회로(RSSW)는, 예를 들어 CMOS 전달 게이트에 의해 구성되기 때문에, 회로 규모는 작고, 전파 지연 시간도 짧다.

스위치 회로(RRSW)는, 용장 로우 어드레스(RRAD)가 나타내는 불량 워드선(WL)(도면에 X표시로 나타낸다)을 피하여, 워드 드라이버(WDRV)를 워드선(WL)과, 선택 스위치 회로(RSSW)(용장 워드선(RWL1-2) 중 어느 하나)에 접속한다. 불량이 없는 경우, 워드 드라이버(WDRV)는, 통상의 워드선(WL)에 접속되고, 용장 워드선(RWL1-2)(용장 제어선)에는 접속되지 않는다.

선택 스위치 회로(RSSW)는, 로우 용장 선택 신호(RSEL)가 저논리 레벨일 때, 워드 드라이버(WDRV)를 용장 워드선(RWL1)에 접속하고, 로우 용장 선택 신호(RSEL)가 고논리 레벨일 때, 워드 드라이버(WDRV)를 용장 워드선(RWL2)에 접속한다. 이에 의해, 용장 워드선(RWL2)에 불량이 있을 때, 용장 워드선(RWL1)을 사용하여 구제를 실시할 수 있고, 용장 워드선(RWL1)에 불량이 있을 때, 용장 워드선(RWL2)을 사용하여 구제를 실시할 수 있다.

도 9는, 도 7에 나타낸 칼럼 디코더(CDEC)를 상세하게 나타내고 있다. 칼럼 디코더(CDEC)는, 칼럼 어드레스 디코더(CADEC), 칼럼 드라이버(CDRV), 용장 스위치 회로(CRSW) 및 선택 스위치 회로(CSSW)를 갖고 있다. 칼럼선(CL)은, 비트선쌍(BL, /BL)에 접속된 칼럼 스위치(CSW)에 접속되고, 레귤러 용장 칼럼선(RCL1-2)은, 용장 비트선쌍(RBL, /RBL)에 접속된 용장 칼럼 스위치(CSW)에 접속되어 있다.

시프트 용장 방식의 메모리(MEM)에서는, 용장 칼럼선 전용의 용장 칼럼 드라이버(RCDRV)는 형성되지 않는다. 용장 스위치 회로(CRSW) 및 선택 스위치 회로(CSSW)는, 예를 들어 CM0S 전달 게이트에 의해 구성되기 때문에, 회로 규모는 작고, 전파 지연 시간도 짧다.

스위치 회로(CRSW)는, 용장 칼럼 어드레스(RCAD)가 나타내는 불량 비트선쌍(BL, /BL)(도면에 X표시로 나타낸다)에 대응하는 칼럼선(CL)을 피하여, 칼럼 드라이버(CDRV)를 칼럼선(CL)과, 선택 스위치 회로(CSSW)(용장 칼럼선(RCL1-2) 중 어느 하나)에 접속한다. 불량이 없는 경우, 칼럼 드라이버(CDRV)는, 통상의 칼럼선(CL)에 접속되고, 용장 칼럼선(RCL1-2)(용장 제어선)에는 접속되지 않는다.

칼럼 드라이버(CDRV)는, 제1 실시 형태(도 3)와 마찬가지로, 칼럼선 제어 신호(CLZ)에 동기하여 동작하고, 칼럼 스위치(CSW)의 온/오프를 제어하는 칼럼선(CL) 중 어느 하나를 소정 기간 고레벨로 변화시킨다. 용장 칼럼 드라이버(RCDRV)는, 칼럼선 제어 신호(CLZ)에 동기하여 동작하고, 용장 칼럼 스위치(CSW)의 온/오프를 제어하는 용장 칼럼선(RCL1-2) 중 어느 하나를, 소정 기간 고레벨로 변화시킨다.

선택 스위치 회로(CSSW)는, 칼럼 용장 선택 신호(CSEL)가 저논리 레벨일 때, 칼럼 드라이버(CDRV)를 용장 칼럼선(RCL1)에 접속하고, 로우 용장 선택 신호(RSEL)가 고논리 레벨일 때, 칼럼 드라이버(CDRV)를 용장 칼럼선(RCL2)에 접속한다. 이에 의해, 용장 칼럼선(RCL2)에 불량이 있을 때, 용장 칼럼선(RCL1)을 사용하여 구제를 실시할 수 있고, 용장 칼럼선(RCL1)에 불량이 있을 때, 용장 칼럼선(RCL2)을 사용하여 구제를 실시할 수 있다.

이상, 제4 실시 형태에서도, 상술한 제1 실시 형태와 동일한 효과를 얻을 수 있다. 또한, 이 실시 형태에서는, 시프트 용장 방식이 채택되는 반도체 메모리(MEM)에서도, 간이한 용장 스위치 회로(RRSW, CRSW)에 의해, 반도체 메모리(MEM)의 성능 및 구제 효율을 저하시키지 않고 불량을 구제할 수 있다.

도 10은, 본 발명의 제5 실시 형태의 반도체 메모리를 나타내고 있다. 제1 및 제2 실시 형태에서 설명한 요소와 동일한 요소에 관해서는 동일한 부호를 붙여, 이들에 관해서는 상세한 설명을 생략한다. 이 실시 형태의 반도체 메모리(MEM)는, 제4 실시 형태의 용장 퓨즈부(16C, 18C), 선택 퓨즈부(26C, 28C) 및 메모리 코어(30C) 대신 용장 퓨즈부(16, 18), 선택 퓨즈부(26, 28) 및 메모리 코어(30D)를 갖고 있다. 그 밖의 구성은 제4 실시 형태와 동일하다. 즉, 반도체 메모리(MEM)는 DRAM으로서 형성되어 있다.

용장 퓨즈부(16, 18)는, 제1 실시 형태와 마찬가지로, 2개의 용장 로우 어드레스(RRAD1-2) 및 2개의 용장 칼럼 어드레스(RCAD1-2)를 각각 기억한다. 선택 퓨즈부(26, 28)는, 제1 실시 형태와 마찬가지로, 로우 용장 선택 신호(RSEL1-2) 및 칼럼 용장 선택 신호(CSEL1-2)를 각각 출력한다. 메모리 코어(30D)는, 로우 디코더(RDEC)의 용장 스위치 회로(RRSW)와 선택 스위치 회로(RSSW), 및 칼럼 디코더(CDEC)의 용장 스위치 회로(CRSW)와 선택 스위치 회로(CSSW)가, 제4 실시 형태와 상이하다. 그 밖의 구성은 제2 실시 형태와 동일하다.

도 11은, 도 10에 나타낸 로우 디코더(RDEC)를 상세하게 나타내고 있다. 이 실시 형태에서는, 2개까지의 워드선 불량을 구제할 수 있다. 워드선 불량이 2개 있는 경우, 스위치 회로(RRSW)는, 용장 로우 어드레스(RRAD1-2)가 나타내는 불량 워드선(WL)(도면에 X표시로 나타낸다)을 피하여, 워드 드라이버(WDRV)를 워드선(WL)과 선택 스위치 회로(RSSW)에 접속한다. 워드선 불량이 하나밖에 없는 경우, 워드 드라이버(WDRV)의 하나만이 선택 스위치 회로(RSSW)에 접속된다. 워드선 불량이 없는 경우, 워드 드라이버(WDRV)는 통상의 워드선(WL)에 접속되고, 선택 스위치 회로(RSSW)에는 접속되지 않는다.

선택 스위치 회로(RSSW)는, 로우 용장 선택 신호(RSEL1)가 저논리 레벨일 때, 워드 드라이버(WDRV)를 레귤러 용장 워드선(RWL1)에 접속하고, 로우 용장 선택 신호(RSEL1)가 고논리 레벨일 때, 워드 드라이버(WDRV)를 리저브 용장 워드선(RSVWL)에 접속한다. 선택 스위치 회로(RSSW)는, 로우 용장 선택 신호(RSEL2)가 저논리 레벨일 때, 워드 드라이버(WDRV)를 레귤러 용장 워드선(RWL2)에 접속하고, 로우 용장 선택 신호(RSEL2)가 고논리 레벨일 때, 워드 드라이버(WDRV)를 리저브 용장 워드선(RSVWL)에 접속한다. 각 레귤러 용장 워드선(RWL1-2)은, 대응하는 워드 드라이버(WDRV)에 의해서만 구동되고, 리저브 용장 워드선(RSVWL)은, 레귤러 용장 워드선(RWL1-2)에 대응하는 2개의 워드 드라이버(WDRV)에 공통으로 사용되고, 2개의 워드 드라이버(WDRV) 중 어느 하나에 의해 구동된다. 이에 의해, 레귤러 용장 워드선(RWL1-2) 중 어느 하나에 불량이 있을 때, 리저브 용장 워드선(RSVWL)을 사 용하여 구제를 실시할 수 있다.

도 12는, 도 10에 나타낸 칼럼 디코더(CDEC)를 상세하게 나타내고 있다. 이 실시 형태에서는, 2개까지의 비트선 불량을 구제할 수 있다. 비트선 불량이 2개 있는 경우, 스위치 회로(CRSW)는, 용장 칼럼 어드레스(RCAD1-2)가 나타내는 불량의 칼럼선(CL)에 대응하는 비트선쌍(BL, /BL)(도면에서는 칼럼선(CL)에 X표시로 나타낸다)을 피하여, 칼럼 드라이버(CDRV)를 칼럼선(CL)과 선택 스위치 회로(CSSW)에 접속한다. 비트선 불량이 하나밖에 없는 경우, 칼럼 드라이버(CDRV)의 하나만이 선택 스위치 회로(CSSW)에 접속된다. 비트선 불량이 없는 경우, 칼럼 드라이버(CDRV)는 통상의 칼럼선(CL)에 접속되고, 선택 스위치 회로(CSSW)에는 접속되지 않는다.

선택 스위치 회로(CSSW)는, 칼럼 용장 선택 신호(CSEL1)가 저논리 레벨일 때, 칼럼 드라이버(CDRV)를 레귤러 용장 칼럼선(RCL1)에 접속하고, 로우 용장 선택 신호(RSEL1)가 고논리 레벨일 때, 칼럼 드라이버(CDRV)를 리저브 용장 칼럼선(RSVCL)에 접속한다. 선택 스위치 회로(CSSW)는, 칼럼 용장 선택 신호(CSEL2)가 저논리 레벨일 때, 칼럼 드라이버(CDRV)를 레귤러 용장 칼럼선(RCL2)에 접속하고, 로우 용장 선택 신호(RSEL2)가 고논리 레벨일 때, 칼럼 드라이버(CDRV)를 리저브 용장 칼럼선(RSVCL)에 접속한다. 각 레귤러 용장 칼럼선(RCL1-2)은, 대응하는 칼럼 드라이버(CDRV)에 의해서만 구동되고, 리저브 용장 칼럼선(RSVCL)은, 레귤러 용장 칼럼선(RCL1-2)에 대응하는 2개의 칼럼 드라이버(CDRV)에 공통으로 사용되고, 2개의 칼럼 드라이버(CDRV) 중 어느 하나에 의해 구동된다. 이에 의해, 레귤러 용장 칼럼선(RCL1-2) 중 어느 하나에 불량이 있을 때, 리저브 용장 칼럼선(RSVCL)을 사 용하여 구제를 실시할 수 있다.

도 12에 나타낸 예에서는, 레귤러 용장 칼럼선(RCL2)에 대응하는 용장 비트선쌍(RBL, /RBL)에 불량이 있기 때문에, 선택 스위치 회로(CSSW)는, 칼럼 드라이버(CDRV)를, 레귤러 용장 칼럼선(RCL2)에 접속하지 않고, 리저브 용장 칼럼선(RSVCL)에 접속한다.

이상, 제5 실시 형태에서도, 상술한 제1 및 제2 실시 형태와 동일한 효과를 얻을 수 있다. 또한, 이 실시 형태에서는, 간이한 선택 스위치 회로(RSSW, CSSW)에 의해, 레귤러 용장선(RWL1-2, RCL1-2)의 불량을 구제할 수 있다. 즉, 간이한 회로에 의해, 메모리(MEM)의 성능을 저하시키지 않고, 구제 효율을 향상시킬 수 있다.

도 13은, 본 발명의 제6 실시 형태의 반도체 메모리를 나타내고 있다. 제1,제2 및 제4 실시 형태에서 설명한 요소와 동일한 요소에 관해서는 동일한 부호를 붙여, 이들에 관해서는 상세한 설명을 생략한다. 이 실시 형태의 반도체 메모리(MEM)는, 제4 실시 형태에 모드 레지스터(32E) 및 불량 어드레스 선택부(34E, 36E)를 추가하여 구성되어 있다. 그 밖의 구성은 제4 실시 형태와 동일하다. 즉, 반도체 메모리(MEM)는 DRAM으로서 형성되어 있다.

모드 레지스터(32E)는, 용장 퓨즈부(16C, 18C)의 출력을 각각 무효로 하기 위한 기억부와, 가상의 용장 로우 어드레스(RRAD) 및 가상의 용장 칼럼 어드레스(RCAD)의 값(불량 어드레스)을 유지하기 위한 기억부를 갖고 있다. 기억부는, 고쳐쓰기가 가능하고, 모드 레지스터 설정 커맨드와 함께 공급되는 외부 어드레스(AD) 또는 데이터(DT)에 따라 설정된다. 모드 레지스터(32E)는, 기억부에 설정된 값에 따라, 로우 퓨즈 무효 신호, 칼럼 퓨즈 무효 신호, 가상의 용장 로우 어드레스(RRAD) 및 가상의 용장 칼럼 어드레스(RCAD)를 출력한다.

불량 어드레스 선택부(34E)는, 모드 레지스터(32E)에서 출력되는 로우 퓨즈 무효 신호에 따라 용장 퓨즈부(16C)의 출력을 무효로 하고, 모드 레지스터(32E)에 설정된 가상의 용장 로우 어드레스(RRAD)를 메모리 코어(30C)에 출력한다. 불량 어드레스 선택부(36E)는, 모드 레지스터(32E)에서 출력되는 칼럼 퓨즈 무효 신호에 따라 용장 퓨즈부(18C)의 출력을 무효로 하고, 모드 레지스터(32E)에 설정된 가상의 용장 칼럼 어드레스(RCAD)를 메모리 코어(30C)에 출력한다. 즉, 불량 어드레스 선택부(34E, 36E)는, 각 용장 퓨즈부(16C, 18C)에 프로그램된 불량 어드레스 또는 모드 레지스터(32E)에 유지된 가상의 불량 어드레스 중 어느 하나를, 로우 디코더(RDEC)의 용장 스위치 회로(RRSW)(도 8) 및 칼럼 디코더(CDEC)의 용장 스위치 회로(CRSW)(도 9)에 출력한다.

이 실시 형태에서는, 제2 실시 형태와 마찬가지로, 용장 퓨즈부(16C, 18C)의 프로그램전에, 가상의 용장 로우 어드레스(RRAD) 및 가상의 용장 칼럼 어드레스(RCAD)를 사용하여, 워드선(WL) 또는 칼럼선(CL)을 일시적으로 구제할 수 있다. 이 때문에, 용장 워드선(RWL1-2)(도 8) 및 용장 칼럼선(RCL1-2)(도 9)에 불량이 있는지 아닌지를, 용장 퓨즈부(16C, 18C)가 프로그램되기 전에 검출할 수 있다. 이상, 제6 실시 형태에서도, 상술한 제1, 제2 및 제4 실시 형태와 동일한 효과를 얻을 수 있다.

도 14는, 본 발명의 제7 실시 형태의 반도체 메모리를 나타내고 있다. 제1, 제3 및 제4 실시 형태에서 설명한 요소와 동일한 요소에 관해서는 동일한 부호를 붙여, 이들에 관해서는 상세한 설명을 생략한다. 이 실시 형태의 반도체 메모리(MEM)는, 제4 실시 형태의 선택 퓨즈부(26C, 28C) 대신 선택 퓨즈부(26F, 28F)를 갖고 있다. 또, 반도체 메모리(MEM)는 모드 레지스터(32F)를 갖고 있다. 그 밖의 구성은 제4 실시 형태와 동일하다. 즉, 반도체 메모리(MEM)는 DRAM으로서 형성되어 있다.

모드 레지스터(32F)는, 선택 퓨즈부(26F, 28F)에 프로그램되는 값에 대응하는 선택 신호(RSEL, CSEL)의 출력을 무효로 하기 위한 출력 무효 신호의 값을 각각 유지하는 기억부와, 가상의 선택 신호(RSEL, CSEL)의 값을 각각 유지하기 위한 기억부와, 각 선택 퓨즈 회로(27F, 29F)를 프로그램하기 위한 프로그램 정보가 기록되는 프로그램 설정부를 갖고 있다. 기억부 및 프로그램 설정부는, 메모리(MEM)의 동작 모드가 테스트 모드일 때, 모드 레지스터 설정 커맨드와 함께 공급되는 외부 어드레스(AD) 또는 데이터(DT)에 따라 설정된다.

모드 레지스터(32F)는, 기억부에 설정된 값에 따라, 출력 무효 신호 및 가상의 선택 신호(RSEL, CSEL1)를, 프로그램 신호(RPRG1, CPRG1)로서 선택 퓨즈부(26F, 28F)에 각각 출력한다. 또, 모드 레지스터(32F)는, 제3 실시 형태와 마찬가지로, 프로그램 설정부에 프로그램 정보가 기록되었을 때, 선택 퓨즈 회로(27F, 29F)를 프로그램하기 위한 프로그램 신호(RPRG2, CPRG2)(전기 신호)를 출력한다. 즉, 모드 레지스터(32F)는, 전기 신호(RPRG2, CPRG2)를, 메모리(MEM)의 외부에서 공급되는 프로그램 정보에 따라 출력하는 프로그램 제어 회로로서 기능한다. 메모리(MEM)는, 프로그램 신호선(RPRG2, CPRG2)에 대전류 또는 고전압을 공급하기 위한 도시하지 않은 전류 생성 회로 또는 전압 생성 회로를 갖고 있다.

선택 퓨즈 회로(27F, 29F)는, 전기 신호(RPRG1-2)에 따라 프로그램되기 때문에, 전류에 의해 블로우되는 퓨즈, 또는 전압에 의해 도통 또는 절연되는 퓨즈를 갖고 있다. 선택 퓨즈 회로(27F)는, 레귤러 용장 워드선(RWL1-2)(도 8) 중 어느 하나를 사용하기 위해, 프로그램 상태에 따른 로우 용장 선택 신호(RSEL)를 출력한다. 선택 퓨즈 회로(29F)는, 레귤러 용장 칼럼선(RCL1-2)(도 9) 중 어느 하나를 사용하기 위해, 프로그램 상태에 따른 칼럼 용장 선택 신호(CSEL)를 출력한다.

단, 선택 퓨즈부(26F)는, 모드 레지스터(32F)에서 출력되는 출력 무효 신호에 따라, 선택 퓨즈 회로(27F)로부터의 로우 용장 선택 신호(RSEL)의 출력을 금지하고, 모드 레지스터(32F)에서 출력되는 가상의 로우 용장 선택 신호(RSEL)를 메모리 코어(30C)에 출력한다. 또, 선택 퓨즈부(28F)는, 모드 레지스터(32F)에서 출력되는 출력 무효 신호에 따라, 선택 퓨즈 회로(29F)로부터의 칼럼 용장 선택 신호(CSEL)의 출력을 금지하고, 모드 레지스터(32F)에서 출력되는 가상의 칼럼 용장 선택 신호(CSEL)를 메모리 코어(30C)에 출력한다.

이상, 제7 실시 형태에서도, 상술한 제1, 제3 및 제4 실시 형태와 동일한 효과를 얻을 수 있다. 즉, 간이한 회로에 의해, 메모리(MEM)의 성능을 저하시키지 않고, 구제 효율을 향상시킬 수 있어, 테스트 비용을 삭감할 수 있다.

상술한 실시 형태에서는, 본 발명을 DRAM에 적용하는 예에 관해 설명했다. 본 발명은 이러한 실시 형태에 한정되지 않는다. 예를 들어, 본 발명을, 의사 SRAM, SRAM 또는 플래시 메모리 등에 적용해도 된다. 의사 SRAM은, DRAM의 메모리 셀을 가지며, SRAM과 동일한 입출력 인터페이스를 가지며, 메모리 셀의 리프레시 동작을 내부에서 자동적으로 실행하는 메모리이다. 본 발명을 적용하는 반도체 메모리는, 클록 비동기식이어도 되고, 클록 동기식이어도 된다.

상술한 제1, 제3, 제5 실시 형태에서는, 2개의 레귤러 용장 워드선(RWL1-2)에 대해 1개의 리저브 워드선(RSVWL)을 형성하고, 2개의 레귤러 용장 칼럼선(RCL1-2)에 대해 1개의 리저브 용장 칼럼선(RSVCL)을 형성하는 예에 관해 설명했다. 본 발명은 이러한 실시 형태에 한정되지 않는다. 예를 들어, 3개의 레귤러 용장 워드선(RWL)에 대해 1개의 리저브 워드선(RSVWL)을 형성하고, 3개의 레귤러 용장 칼럼선(RCL)에 대해 1개의 리저브 용장 칼럼선(RSVCL)을 형성해도 된다.

상술한 실시 형태에서는, 본 발명을 워드선(WL)의 용장 회로 및 칼럼선(CL)의 용장 회로 모두에 적용하는 예에 관해 설명했다. 본 발명은 이러한 실시 형태에 한정되지 않는다. 예를 들어, 본 발명을 워드선(WL)의 용장 회로 및 칼럼선(CL)의 용장 회로 중 하나에 적용해도 된다.

상술한 제3 및 제7 실시 형태에서는, 선택 퓨즈부(26B, 28B, 26F, 28F)를, 모드 레지스터(32B, 32F)를 사용하여, 테스트 공정후에 프로그램하는 예에 관해 설명했다. 본 발명은 이러한 실시 형태에 한정되지 않는다. 예를 들어, 용장 퓨즈부(16, 18, 16C, 18C)를, 모드 레지스터(32B, 32F)를 사용하여, 테스트 공정후에 프로그램하는 회로 구성으로 해도 된다. 이 경우, 테스트 공정후에 발생한 통상의 워드선(WL)의 불량 및 비트선(BL, /BL)의 불량을 구제할 수 있다.

상술한 제3 및 제7 실시 형태에서는, 테스트 공정후에 프로그램가능하게 하는 기능과, 선택 퓨즈 회로(27B, 29B, 27F, 29F)에 프로그램된 내용을 무효로 하는 기능을 메모리(MEM)에 설치하는 예에 관해 설명했다. 본 발명은 이러한 실시 형태에 한정되지 않는다. 예를 들어, 메모리(MEM)에 상기 기능에 어느 하나를 설치해도 된다.

또, 제2 실시 형태에 제3 실시 형태의 특징을 부가해도 된다. 또, 제6 실시 형태에 제7 실시 형태의 특징을 부가해도 된다. 즉, 용장 퓨즈부 및 선택 퓨즈부를 프로그램하기 전에, 가상의 용장 어드레스 및 가상의 선택 신호를 사용하여 불량을 일시적으로 구제해도 된다. 이 경우, 퓨즈 회로를 사용해도 구제할 수 없는 불량을 미리 판정할 수 있다. 그 결과, 퓨즈 회로를 불필요하게 프로그램하는 경우가 없어져, 테스트 비용을 삭감할 수 있다.

본 발명은, 단독 패키지에 몰드되는 반도체 메모리에 적용되어도 되고, CPU 또는 메모리 컨트롤러 등과 함께 실리콘 기판상에 탑재되는 반도체 메모리에 적용되어도 된다(SOC; 시스템 온 칩). 또는, CPU 또는 메모리 컨트롤러 등과 함께 하나의 패키지에 몰드되는 반도체 메모리에 적용되어도 된다(SIP; 시스템 인 패키지).

이상, 본 발명에 관해 상세히 설명했지만, 상기 실시 형태 및 그 변형예는 발명의 일례에 지나지 않고, 본 발명은 이에 한정되지 않는다. 본 발명을 일탈하지 않는 범위에서 변형가능한 것은 분명하다.

본 발명은, 불량을 구제하기 위한 용장 회로를 갖는 반도체 메모리에 적용할 수 있다.

Claims

메모리 셀 및 메모리 셀에 접속된 워드선, 비트선을 갖는 셀 어레이와,

불량 어드레스가 프로그램되는 용장 퓨즈 회로와,

상기 용장 퓨즈 회로에 대응하여 설치되어, 불량을 구제하기 위한 레귤러 용장선과,

상기 용장 퓨즈 회로에 대응하여 설치되어, 불량을 구제하기 위한 리저브 용장선과,

상기 용장 퓨즈 회로에 대응하여 설치되고, 상기 용장 퓨즈 회로에 프로그램된 불량 어드레스를 액세스 어드레스와 비교하여, 비교 결과가 일치할 때 용장 신호를 각각 출력하는 복수의 어드레스 비교 회로와,

상기 용장 신호에 응답하여, 대응하는 레귤러 용장선 또는 상기 리저브 용장선 중 어느 하나를 유효하게 하는 스위치 회로와,

상기 스위치 회로의 전환을 제어하기 위한 용장 선택 신호를 출력하는 선택 퓨즈 회로

를 구비하고,

상기 스위치 회로는 상기 용장 선택 신호에 기초하여 상기 레귤러 용장선과 상기 리저브 용장선 중 어느 하나를 구동하는 용장 워드 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리.
제1항에 있어서,

복수의 불량 어드레스를 고쳐쓰기 가능하게 유지하는 레지스터와,

상기 각 용장 퓨즈 회로에 프로그램된 불량 어드레스 또는 상기 레지스터에 유지된 대응하는 불량 어드레스 중 어느 하나를 상기 각 어드레스 비교 회로에 출력하는 불량 어드레스 선택부

를 구비하는 것을 특징으로 하는 반도체 메모리.
제1항에 있어서, 상기 선택 퓨즈 회로를 프로그램하기 위한 전기 신호를, 반도체 메모리의 외부로부터 공급되는 프로그램 정보에 따라 출력하는 프로그램 제어 회로를 구비하는 것을 특징으로 하는 반도체 메모리.
제1항에 있어서, 상기 레귤러 용장선 및 상기 리저브 용장선은 불량 워드선을 구제하기 위한 용장 워드선인 것을 특징으로 하는 반도체 메모리.
제1항에 있어서,

불량 비트선을 구제하기 위한 복수의 용장 비트선과,

상기 용장 비트선에 각각 접속되는 용장 칼럼 스위치

를 구비하고,

상기 레귤러 용장선 및 상기 리저브 용장선은, 상기 용장 칼럼 스위치의 온/오프를 제어하는 칼럼선 제어 신호를 전달하는 용장 칼럼선인 것을 특징으로 하는 반도체 메모리.
메모리 셀과, 메모리 셀을 액세스하기 위한 제어선과, 불량 메모리 셀 또는 불량 제어선을 구제하기 위한 복수의 용장 제어선을 갖는 메모리 코어와,

메모리 셀을 액세스하기 위한 상기 제어선 및 복수의 상기 용장 제어선을 각각 구동하는 복수의 드라이버와,

불량 어드레스가 프로그램되는 용장 퓨즈 회로와,

상기 드라이버를 상기 용장 제어선 중 어느 하나에 선택적으로 접속하기 위한 선택 스위치 회로와,

상기 각 드라이버의 출력을, 상기 용장 퓨즈 회로에 프로그램된 불량 어드레스에 대응하는 불량 제어선을 제외한 제어선과 선택 스위치 회로에 접속하는 용장 스위치 회로와,

상기 선택 스위치 회로의 전환을 제어하기 위한 용장 선택 신호를 출력하는 선택 퓨즈 회로

를 구비하는 것을 특징으로 하는 반도체 메모리.
제6항에 있어서, 상기 용장 제어선은, 상기 드라이버 중 어느 하나에 각각 대응하는 복수의 레귤러 용장선과, 상기 레귤러 용장선에 대응하는 드라이버에 공통의 리저브 용장선으로 구성되는 것을 특징으로 하는 반도체 메모리.
제6항에 있어서,

불량 어드레스를 고쳐쓰기 가능하게 유지하는 레지스터와,

상기 용장 퓨즈 회로에 프로그램된 불량 어드레스 또는 상기 레지스터에 유지된 불량 어드레스 중 어느 하나를 상기 용장 스위치 회로에 출력하는 불량 어드 레스 선택부

를 구비하는 것을 특징으로 하는 반도체 메모리.
제6항에 있어서, 상기 선택 퓨즈 회로를 프로그램하기 위한 전기 신호를, 반도체 메모리의 외부로부터 공급되는 프로그램 정보에 따라 출력하는 프로그램 제어 회로를 구비하는 것을 특징으로 하는 반도체 메모리.
제6항에 있어서, 상기 메모리 코어는 메모리 셀에 접속된 워드선을 구비하고,

상기 용장 제어선은 불량 워드선을 구제하기 위한 용장 워드선인 것을 특징으로 하는 반도체 메모리.
제1항에 있어서,

상기 용장 퓨즈 회로에 대응하여 상기 레귤러 용장선이 복수 설치되고,

상기 복수의 레귤러 용장선 중 하나의 레귤러 용장선에 불량이 있는 경우에는, 상기 스위치 회로는 상기 하나의 레귤러 용장선 대신 상기 리저브 용장선을 구동하는 것을 특징으로 하는 반도체 메모리.