TW479302B - Wiring board, connection board, semiconductor device, manufacture method, circuit board, and electronic device - Google Patents

Wiring board, connection board, semiconductor device, manufacture method, circuit board, and electronic device Download PDF

Info

Publication number
TW479302B
TW479302B TW089105399A TW89105399A TW479302B TW 479302 B TW479302 B TW 479302B TW 089105399 A TW089105399 A TW 089105399A TW 89105399 A TW89105399 A TW 89105399A TW 479302 B TW479302 B TW 479302B
Authority
TW
Taiwan
Prior art keywords
substrate
wiring
aforementioned
bent portion
manufacturing
Prior art date
Application number
TW089105399A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW479302B publication Critical patent/TW479302B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

479302 A7 B7 五、發明說明（1 ) 〔技術領域〕 --------------^ - I I (請先龄讀背面•之注意事項Him寫本頁) 本發明係關於：配線基板、連結基板、半導體裝置及 該等之製造方法、電路基板以及電子機器。 〔背景技術〕 小型的半導體當中，如同c S P ( Chip Size/Scale package )或 B G A ( Ball Grid Array )型封包，焊球（ solder ball )作爲外部端子使用。 焊球（solder ball )，對位搭載到配線基板，在軟溶過 程被溶融而接合到配線圖案，其後進行洗淨。因而需要高 價的焊球安置設備、軟溶設備及洗淨設備。並且因在軟溶 過程加諸應力，在洗淨過程加諸溶劑的應力，所以對封包 造成損壞。 線· 〔發明開示〕 本發明係爲了解決此問題點，其目的爲提供不需高價 的設備就能進行製程，不會對封包造成捐壞之配線基板、 經濟部智慧財產局員工消費合作社印製 連接基板、半導體裝置及該等的製造方法、電路基板以及 電子機器。 (1 )本發明之配線基板具有：形成有開□部之基板 、及具有彎曲部之配線圖案； 在前述基板的一面形成前述圖案，令其平面地重疊前 述開口部與前述彎曲部。 在前述彎曲部的內部充塡應力吸收材料。. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 依據本發明，配線圖案的一部分置入到開口部。此彎 曲部可以作爲半導體裝置等的外部端子使用。因此不需高 價的設備就可以進行製程，且可消除對封包的破壞。另外 ’本發明則是利用應力吸收材料，吸收加諸在彎曲部的應 力。 (2 )針對此配線基板： 以不從前述基板的前述他面突出的高度形成前述彎曲 部亦可。 (3 )針對此配線基板： 前述彎曲部，從前述基板的前述他面突出而構成突起 部亦可。 依據本發明，配線圖案的一部分置入到開口部，彎曲 部從基板的相反側之面突出。此彎曲部因可以作爲半導體 裝置等的外部端子使用，所以能消除焊球。因此，不需高 價的設備就能進行製程，且可以消除對封包的破壞。 (4 )針對此配線基板： 在前述基板的前述他面，設置比前述突起部的突出高 度還厚的保護構件亦可。 依據此構成，利用保護構件保護彎曲部而防止變形。 使用這種配線基板之半導體裝置等，剝開保護構件後，就 能裝置到電路基板。 (5 )針對此配線基板： 在前述基板與前述配線圖案之間夾隔接著劑亦可。 此據此構成，可以利用接著劑吸收加諸在彎曲部的應 (請先胳讀背面•之注 意事項Η®寫 本頁) 裝 _線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5 - 479302 A7 B7 五、發明說明（3 ) 力。 (6 ).針對此配線基板： 請先閱讀背面•之注意事項寫本頁) 前述配線圖案的前述彎曲部，即使由寬度比前述開口 部的直徑還小經彎曲的配線所形成亦可。 (7 )針對此配線基板： 前述配線圖案的前述彎曲部，即使彎曲比前述開口部 還大的接合面（Lard )部的一部分而形成亦可。 (8 )針對此配線基板： 前述配線圖案其前述彎曲部的先端部被斷開形成亦可 〇 此等彎曲部就是先端部斷開，仍與配線圖案電氣連接 著，所以能作爲外部端子使用。 (9 )針對此配線基板： 前述配線圖案其前述彎曲部的先端部，避開前述基板 的表面而成爲終端亦可。 (1 0 )針對此配線基板： 經濟部智慧財產局員工消費合作社印製 前述開口部爲細長孔；在各例的前述開口部內形成複 數個前述彎曲部亦可。 (1 1 )本發明的配線基板含有：形成有開口部之基 板’及具有被形成在前述基板的一面，從前述一面突出到 前述開口部的上方經彎曲的彎曲部之配線圖案。 依據本發明，配線圖案的一部分突而形成之彎曲部， 可以作爲半導體裝置等的外部端子使用。因此，不需高價 的設備就能施行製程，且可以消除對封包的破壞。 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 479302 A7 B7 五、發明說明（4 ) (1 2 )針對此配線基板： (請先閲讀背面·之注意事項本頁) 在前述基板與前述配線圖案之間夾隔接著劑亦可。 依據此構成，利用接著劑就能吸收加諸在彎曲部的應 力。 (1 3 )針對此配線基板： 在以前述配線圖案其前述彎曲部的凹面所形成之凹部 ’充塡樹脂亦可。 依據此構成，利用被充塡在凹部之樹脂維持彎曲部的 形狀，並且利用樹脂就能吸收被加諸在彎曲部的應力。 (1 4 )針對此配線基板： 前述配線圖案之前述彎曲部，即使由寬度比前述開口 部的直徑還小經彎曲之配線所形成亦可。 (1 5 )針對此配線基板： 前述配線圖案之前述彎曲部，即使彎曲比前述開口部 還大接合部的一部分而形成亦可。 (1 6 )針對此配線基板： 前述配線圖案其前述彎曲部的先端部被斷開形成亦可 〇 經濟部智慧財產局員工消費合作社印製 此樣，彎曲部就是先端部斷開，仍與配線圖案導電連 接著，所以能作爲外部端子使用。 (1 7 )針對此配線基板： 前述配線圖案具前述彎曲部的先端部，避開前述基板 的表面而成爲終端亦可。 此樣，彎曲部的先端部就是不被支撐在基板，仍與配 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 線圖案導電連接著，所以能作爲外部端子使用。 (1 8 )針對此配線基板： 前述開口部爲細長孔；在各別的前述開口部內形成複 數個彎曲部亦可。 (1 9 )本發明的配線基板具有：形成有開口部之基 板，及具有彎曲部之配線圖案； 在前述基板的一面形成前述配線圖案，使其平面地重 疊前述開口部與前述彎曲部； 在前述彎曲部的凹部側，設置封合前述開口部之封合 材。 依據本發明，彎曲部的凹部側也能介由封合材作爲電 氣性的連接領域使用。 (2 0 )針對此配線基板： 前述封合材由導電性物質所形成，充塡到前述彎曲部 的內部亦可。 依據此構成，_可以介由導電性物，對彎曲部的內面達 到導電連接。 (2 1 )針對此配線基板： 前述彎曲部的內部充塡絕緣性樹脂。 前述封合材由導體性物質所形成，設置在前述絕緣性 樹脂上亦可。 依據此構造，在於絕緣樹脂上，就可以介由導電性物 質達到與配線圖案的導電連接。 (2 2 )針對此配線基板， --------------裝--- (請先閱讀背面•之注意事項寫本頁) 訂· --線· 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） -8 - 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6 ) 前述彎曲部的內部爲中空，從前述凹部上直到前述配 線圖案設室前述封合材亦可。 依據此構造，因彎曲部容易變形，所以能吸收彎曲部 所形成的應力。 (2 3 )本發明的配線基板，具有：形成有開口部之 基板，及具有被形成在前述基板的一面，從前述一面突出 到前述開口部的上方經彎曲的彎曲部之配線圖案； 在前述基板的前述開口部及前述彎曲部的內部，充塡 封合前述開口部之封合材。 依據本發明，彎曲部的凹部側也能介由封合材作爲電 氣性的連接領域使用。 (2 4 )本發明的連接基板含有基板形成有配線圖案 而形成之複數個配線基板； 在前述複數個配線基板當中的至少1個配線基板之前 述配線圖案形成彎曲部； 連接與形成有前述彎曲部之配線基板不同的配線基板 之前述配線圖案和前述彎曲部。 依據本發明，可以利用彎曲部的高度而在不發生短路 的狀態下，連接複數個配線基板之配線圖案。 (2 5 )針對此連接基板： 形成有前述彎曲部的前述配線基板之前述基板，形成 有開口部；前述彎曲部，形成在與前述開口部平面地重疊 之位置亦可。 (2 6 )針對此連接基板： (請先»讀背面•之注意事項 寫 本頁) 裝 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9 - 479302 經濟部智慧財產局員工消費合作社印製 A7 B7__五、發明說明（7 ) 形成有前述彎曲部之前述配線圖案，被形成在前述基 板的一面；. 從前述一面突出到前述開口部的上方而形成前述彎曲 部亦可。 (2 7 )針對此連接基板： 形成有前述彎曲部之前述配線圖案，被形成在前述基 板的一面； 前述彎曲部朝向前述基板的他面而形成在前述開口部 內亦可。 (2 8 )針對此連接基板： 前述配線圖案與前述彎曲部，利用各別材料的擴散而 連接亦可。 (2 9 )針對此連接基板： 利用導電性構件連接前述配線圖案與前述彎曲部亦可 〇 (3 0 )本發明的連接基板，含有基板形成有配線圖 案而形成之複數個配線基板； 針對前述複數個配線基板當中的至少1個配線基板， 在前述基板形成開口部，在前述配線圖案形成彎曲部，使 其平面地重疊前述開口部與前述彎曲部；在前述基板的一 面形成前配線圖案；在前述彎曲部的凹部側設置導電性物 質； 連接與形成有前述彎曲部之配線基板不同的配線基板 之配線圖案和前述彎曲部。 (請先»讀背面·之注意事項 本頁) 裝 訂· 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 0: 3 9 7 經濟部智慧財產局員工消費合作社印製 A7 __B7 ___五、發明說明（8 ) 依據本發明，可以利用彎曲部的高度而在不發生短路 的狀況下，連接複數個配線基板的配線圖案。另外，依據 本發明，彎曲部的凹部側，也能介由導電性物質作爲電氣 性的連接領域使用。 (3 1 )針對此連接基板： 前述導電性物質充塡到前述彎曲部的內部亦可。 依據此構造，可以介由導電性物質，對彎曲部的內面 達到導電連接。 (3 2 )針對此連接基板： 在前述彎曲部的內部充塡絕緣性樹脂； 從前述絕緣性樹脂上直到前述配線圖案設置前述導電 性物質亦可。 依據此構成，在於絕緣樹脂上，可以介由導電性物質 達到與配線圖案的導電連接。 (3 3 )針對此連接基板： 前述彎曲部的內部爲中空，從前述凹部直到前述配線 圖案設置前述導電性物質亦可。 依據此構造，因彎曲部容易變形，所以能吸收彎曲彎 所形成的應力。 (3 4 )本發明的連接基板，含有基板形成有配置圖 案而形成之複數個配線基板； 針對前述複數個配線基板當中的1個配線基板，在前 述基板形成開口部，前述配線圖案具有被形成在前述基板 的一面，並且從前述一面突出到前述開口部的上方而經彎 ----Μ I I I I---I -裝--- (請先W讀背面之注意事項本頁) · -·線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 479302 A7 __ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 曲之彎曲部；在前述基板其前述開口部及前述彎曲部的內 部，充塡導電性物質； 連接與形成有前述彎曲部之配線基板不同的配線基板 之前述配線圖案和前述彎曲部。 依據本發明，可以利用彎曲部的高度而不發生短路的 狀況下連接複數個配線基板的配線圖案。另外，依據本發 明’彎曲部的凹部側，也可以介由導電性物質作爲電氣性 的連接領域使用。 (3 5 )本發明的半導體裝置，含有上述配線基板、 及搭載在前述配線基板的前述基板的至少1個半導體晶片 0 依據本發明，配線圖案的一部分置入到開口部。此彎 曲部可以作爲半導體裝置的外部端子使用。因此，不需高 價的設備就能進行製程，可以消除對封包的破壞。 (3 6 )針對此半導體裝置： 前述半導體晶片，介由導電粒子分散在接著劑所形成 之異方性導電材料，接合到前述基板亦可。 (3 7 )針對此半導體裝置： 前述異方性導料的一部分即使爲充塡到申請專利範圔 第1項的前述彎曲部之前述應力吸收材料亦可。 (3 8 )針對此半導體裝置： 前述開口部，被形成在前述基板其前述半導體晶片的 搭載領域或內及搭載領域外的至少其中一者亦可。 此半導體裝置，當在基板其半導體晶片的搭載領域內 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 12 (請先»讀背面之注意事項 本頁) 裝 訂· --線- 479302 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（10) 形成彎曲部作爲外部端子時，形成爲F a n— I n型的半 導體裝置；當在基板其半導體晶片的搭載領域內及搭_镔 域外形成彎曲部作爲外部端子時，形成爲jr a π - I η / 〇u t型的半導體裝置；當在基板其半導體晶片的搭載頜 域外形成彎曲部作爲外部端子時，形成爲F a η -〇u t 型的半導體裝置。 (3 9 )針對此半導體裝置： 具有複數個前述半導體晶片； 前述基板，彎曲一部分而積疊前述複數個半導體晶片 亦可。 此半導體裝置爲多晶片封包的半導體裝置。 (4 0 )針對此半導體裝置： 前述開口部，被形成在前述基板其前述半導體晶片的 搭載領域外； 前述基板彎曲一部分，接著除了前述基板其前述半_ 體晶片的搭載領域以外的部分與前述半導體晶片亦可。 依據本發明，配線圖的一部分突出而形成之彎曲部’ 可以作爲半導體裝置的外部端子使用。因此，不需高價的 設備就可以進行製程.，且可以消除對封包的破壞。 依據此構成，因當作外部端子之彎曲部被形成在半導 體晶片的搭載領域外，所以彎曲部不會受到半導體晶片與 基板的熱膨脹係數之差所產生應力的影響。另外因基板被 彎曲所以半導體裝置被小型化。 (4 1 )本發明的半導體裝置，含有上述配線基板， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13-
479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（11 ) 及被搭在前述配線基板的至少1個半導體晶片。 依據本發明，達成上述過配線基板的效果。 (4 2 )針對此半導體裝置： 前述半導體晶片，介由導電粒子分散在接著劑而形成 之異方性導電材料，接著到前述基板亦可。 (4 3 )針對此半導體裝置： 前述異方性導電材料的一部分充塡到前述彎曲部亦可 0 (4 4 )針對此半導體裝置： 前述開口部，被形成在前述基板其前述半導體晶片的 搭載領域內及搭載領域外的至少其中一者亦可。 此半導體裝置，當在基板其半導體晶片的搭載領域內 形成彎曲部作爲外部端子時，形成爲F a η - I η型的半 導體裝置；當在基板其半導體晶片的搭載領域內及搭載領 域外形成彎曲部作爲外部端子時，形成爲F a η — I η / 〇u t型的半導體裝置；當在基板其半導體晶片的搭載領 域外形成彎曲部作爲外部端子時，形成爲F a η —〇u t 型的半導體裝置。 (4 5 )針對此半導體裝置： 具有複數個前述半導體晶片； 前述基板，彎曲一部分而積疊前述複數個半導體晶片 亦可。 此半導體裝置爲多晶片封包之半導體裝置。 (4 6 )針對此半導體裝置： !-|—!! — — · · I I (請先閱讀背面•之注意事項本頁)
Jrd· 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 479302 經濟部智慧財產局員工消費合作社印製 A7 B7__五、發明說明（12 ) 前述開口部，被形成在前述基板其前述半導體晶片的 搭載領域外； 前述基板，彎曲一部分，接著除了前述基板其前述半 導體晶片的搭載領域以外部分與前述半導體晶片亦可。 依據此構成，因當作外部之彎曲部被形成在半導體晶 片的搭載領域外，所以彎曲部不會受到半導體晶片與基板 的熱膨脹係數之差所產生應力的影響。另外因基板被彎曲 所以半導體裝置被小型化。 (4 7 )本發明的半導體裝置，含有上述配線基板， 及被搭載在前述配線基板的前述基板的至少1個半導體晶 片。 依據本發明，彎曲部可以作爲半導體裝置的外部端子 使用。因此，不需高價的設備就可以消除對封包的破壞。 另外，依據本發明，配線基板其彎曲部的凹部側，也可以 介由導電性物質作爲電氣性的連接領域作用。 (4 8 )本發明的半導體裝置爲含有上述配線基板， 及被搭載在前述配線基板的前述基板的至少1個半導體晶 片之半導體裝置。 依據本發明，彎曲部可以作爲半導體裝置的外部端子 使用。因此，不需高價的設備就能施行製程，且可以消除 對封包的破壞。另外，依據本發明，配線基板其彎曲部的 凹部側，也能介由導電性物質作爲電氣性的連接領域使用 〇 (4 9 )在本發明的電路基板，搭載著上述半導體裝 (請先H-讀背面之注意事項 --裝i I 本頁) 訂· --線* 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 479302
五、發明說明（13) 置。 (5 0)在本發明的電路基板，搭載著上述半導體裝 置。 (5 1 )在本發明的電路基板，搭載著上述半導體裝 置。 (5 2 )在本發明的電路基板，搭載著上述半導體裝 置。 (5 3 )本發明的電子機器，具備上述半導體裝置。 (54)本發明的電子機器，具備上述半導體裝置。 (5 5 )本發明的電子機器，具備上述半導體裝置。 (5 6 )本發明的電子機器，具備上述半導體裝置。 (5 7 )本發明配線基板之製造方法含有：將通過基 板的開口部上而被形成在一面之導電箔的一部，朝向他面 的方向彎曲到前述開口部內而形成彎曲部之過程，及 將應力吸收材料充塡到前述彎曲部內之過程。 經濟部智慧財產局員工消費合作社印製 依據本發明，導電箔的一部分置入到開口部。.彎曲部 可以作爲半導體裝置等的外部端子使用。因此，不需高價 的設備就能進行製程，且能消除對封包的破壞。另外，本 發明則是利用應力吸收材料，吸收加諸在彎曲部的應力。 (5 8 )針對此配線基板之製造方法： 以不從前述基板的前述他面突出之高度，形成前述彎 曲部亦可。 (5 9 )針對此配線基板之製造方法： 使其從前述基板的前述他面突出前述彎曲部，而形成 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 _____B7____ 五、發明說明（14 ) 突起部亦可。 依據本發明，導電箔的一部分置入到開口部，彎曲部 從基板的相反側之面突出。彎曲部因可以作爲半導體裝置 等的外部端子使用，所以能消除焊錫球體。因此，不需高 價的設備就能進行製程，且可以消除對封包的破壞。 (6 0 )針對此配線基板之製造方法： 在形成前述彎曲部的過程，位置準準前述開口部而將 前述基板的前述他面載置在對應於前述彎曲部的凹型上， 從前述基板的前述一面，對前述導電箔衝壓對應於前述彎 曲部的凸部。 (6 1 )針對此配線基板之製造方法： 含有在前述基板的前述他面設置比前述突起部的突出 高度還厚的保護構件之過程亦可。 依據此構成，利用保護構件保護彎曲部而防止變形。 使用此配線基板之半導體裝置，剝開保護構件後就能裝置 到電路基板。 (6 2 )針對此配線基板之製造方法： 在前述基板與前述導電箔之間夾隔接著劑； 經濟部智慧財產局員工消費合作社印製 將前述接著劑塡到前述開口部同時進行形成前述彎曲 部的過程亦可。 依據此構造，因在基板與導電箔之間夾隔著接著劑， 所以形成爲能夠移動導電箔；易於進行將導電箔的一部分 引進到開口部之過程。 (6 3 )針對此配線基板之製造方法： -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 經濟部智慧財產局員工消費合作社印製 A7 B7 __五、發明說明（15 ) 在形成前述彎曲部的過程，先端部斷開同時形成前述 彎曲部亦可。 此樣，若能確保與導電箔的電氣性導通，則彎曲部的 一部分斷開亦可。 (6 4 )針對此配線基板之製造方法： 在形成前述彎曲部之過程，避開前述基板的表面而使 前述彎曲部的先端成爲終端亦可。 此樣，若能確保與導電箔的電氣性導通，則彎曲部的 先端部不支撐在基板亦可。 (6 5 )針對此配線基板之製造方法： 含有形成前述彎曲部後，圖案處理前述導電箔而形成 配線圖案之過程亦可。 此方法爲形成彎曲部後形成配線圖案之方法。 (6 6 )針對此配線基板之製造方法： 含有：將導電箔貼著到前述基板之過程，及將前述導 電箔圖案處理而形成配線圖案之過程； 對當作前述配線圖案之前述導電箔，進行形成前述彎 曲部之過程亦可。 此方法爲形成配線圖案後形成彎曲部之方法。 (6 7 )針對此配線基板之製造方法： 進而含有：前述配線圖案形成後，在前述彎曲部的凸 面施予鍍金之過程亦可。 (6 8 )本發明配線基板之製造方法，含有使通過基 板的開口部上形成在一面之導電箔的一部分，從前述一面 (請先®讀背面•之注意事項 本頁) 裝 訂： 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -tar 479302 A7 B7 五、發明說明（16 ) 突出到前述開口部的上方經彎曲而形成彎曲部之過程。 依據本發明，突出導電箔的一部分而形成之彎曲部’ 可以作爲半導體裝置等的外部端子使用。因此不需高價的 設備就能進行過程，且可以消除對封包的破壞。 (6 9 )針對此配線基板之製造方法： 在前述基板與前述導電箔之間夾隔接著劑； 將前述接著劑引到前述開口部同時進行形成前述彎曲 部之過程亦可。 依據此構成，因在基板與導電箔之間夾隔接著劑，所 以形成爲導電箔能夠移動；易於進行將導電箔的一部分引 進到開口部之過程。 (7 0 )針對此配線基板之製造方法： 在形成前述彎曲部的過程，先端部斷開同時形成前述 彎曲部亦可。 此樣，若能確保與導電箔的電氣性導通，則彎曲部的 一部分斷開亦可。 (7 1 )針對此配線基板之製造方法： 經濟部智慧財產局員工消費合作社印製 在形成前述彎曲部的過程，避開前述基板的表面而使 前述彎曲部的先端部成爲終端亦可。 此樣，若能確保與導電箔的電氣性導通，則彎曲部的 先端部不支撐在基板亦可。 (7 2 )針對此配線基板之製造方法： 含有形成前述彎曲部之過程後，在以前述導電箔其前 述彎曲部的凹面所形成之凹部充塡樹脂之過程亦可。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7 五、發明說明（17) 依據此構成，利用充塡到凹部的樹脂維持彎曲部的形 狀，並且利用樹脂就可以吸收加諸在彎曲部的應力。 (7 3 )針對此配線基板之製造方法： 在形成前述彎曲部的過程後，含有將前述導電箔圖案 處理而形成配線圖案之過程亦可。 此方法爲形成彎曲部後形成配線圖案之方法。 (7 4 )針對此配線基板之製造方法： 含有：將導電箔貼著在前述基板之過程，及將前述導 電箔圖案處理而形成配線圖案之過程； 對當作前述配線圖案之前述導電箔，進行形成前述彎 曲部的過程亦可。 此方法爲形成配線圖案後形成彎曲部之方法。 (7 5 )針對此配線基板之製造方法： 進而含有：前述配線圖案形成後，在前述彎曲部的凸 面施予鍍金之過程亦可。 (7 6 )本發明配線基板之製造方法含有：將通過基 板的開口部上而被形成在一面之導電箔的一部分，朝向他 面的方向彎曲到前述開口部內而形成彎曲部之過程，及 在前述彎曲部的凹部側設置導電性物質之過程。 依‘據本發明，從導電箔的一部分所形成之彎曲部，可 以作爲半導體裝置等的外部端子使用。因此，不需高價的 設備就能施行製程，且可以消除對封包的破壞。另外，本 發明則是彎曲部的凹部側也可以介由導電性物質作爲電氣 性的連接領域使用。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- (請先閲讀背面·之注意事項本頁) 訂· 線_ 經濟部智慧財產局員工消費合作社印製 -20- 479302 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（18 ) (7 7 )針對此配線基板之製造方法： 將前述導電性物質充塡到前述彎曲部的內部亦可。 依據此構成，可以介由導電性物質，對彎曲部的內面 達到導電連接。 (7 8 )針對此配線基板之製造方法： 在前述彎曲部的內部充塡絕緣性樹脂； 從前述絕緣樹脂上直到前述配線圖案設置前述導電性 物質亦可。 依據此構成，在於絕緣性樹脂上，介由導電性物質就 能達到與配線圖案的導電連接。 (7 9 )針對此配線基板之製造方法： 前述彎曲部的內部爲中空，從前述凹部上直到前述配 線圖案設置前述導電性物質亦可。 依據此構成，因彎曲部容易變形，所以能吸收彎曲部 所形成的應力。 (8 0 )本發明配線基板之製造方法，含有：將通過 基板的開口部上而被形成在一面之導電箔的一部分，使其 從前述一面突出到前述開口部的上方經彎曲而形成彎曲部 之過程，及 在前述基板其前述開口部及前述彎曲部的內部，充塡 導電性物質之過程。 依據本發明，從導電箔的一部分所形成之彎曲部，可 以作爲半導體裝置等的外部端子使用。因此，不需高價的 設備就能進行製程，且可以消除對封包的破壞。另外，本 先 閱· 讀 背 面 之- 注 項
η 頁 I 訂 ▲ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 479302 經濟部智慧財產局員工消費合作社印製 A7 ____B7 _五、發明說明（19 ) 發明則是彎曲部的凹部側，也可以介由導電性物質作爲電 氣性的連接領域使用。 (8 1 )本發明連接基板之製造方法爲連接基板形成 有配線圖案之複數個配線基板所形成的連接基板之製造方 法；至少具有： 在前述複數個配線基板當中至少1個配線基板之前述 配線圖案形成彎曲部之過程，及 連接與形成有前述彎曲部之配線基板不同的配線基板 之前述配線圖案和前述彎曲部之過程。 依據本發明，彎曲部連接複數個配線基板之配線圖案 彼此間。因此，不需高價的設備就能進行製程，且可以消 除對封包的破壞。 (8 2 )針對此連接基板之製造方法： 形成有前述彎曲部的前述配線基板之前述基板，形成 有開口部； 將前述彎曲部形成在與前述開口部平面地重疊之位置 亦可。 (8 3 )針對此連接基板之製造方法： 將形成有前述彎曲部之前述配線圖案形成在前述基板 的一面； 使其從前述一面突出到前述開口部的的上方而形成前 述彎曲部亦可。 (8 4 )針對此連接基板之製造方法： 將形成有前述彎曲部之前述配線圖案形成在前述基板 -ϋ I ϋ _1 .1 ϋ I ϋ .1 ϋ ϋ 1 I · I ^1 (請先Η.讀背面•之注意事項再本頁) 訂： 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22- 479302 A7 B7 五、發明說明（20 經濟部智慧財產局員工消費合作社印製 的一面； 將前 口部內亦 (8 使其 述配線基 亦可。 (8 利用 不同的配 (8 有配線圖 法；含有 在形 彎曲部， 在則 連接 之前述配 依據 彼此間。 除對封包 以介由導 (8 將前 述彎曲部，朝向前述基板的他面而形成到前述開 可〇 5) 針對此連接基板之製造方法： 擴散各別的材料而連接與形成有前述彎曲部之前 板相異的配線基板之前述配線圖案和前述彎曲部 6) 針對此連接基板之製造方法： 導電性構件連接與形成有前述彎曲部之前述基板 線基板之前述配線圖案和前述彎曲部亦可。 7) 本發明連接基板之製造方法爲連接基板形成 案之複數個配線基板所形成的連接基板之製造方 成有前述開口部的前述基板之前述配線圖案形成 使其與前述開口部平面地重疊之過程，及 述彎曲部的凹部側設置導電性物質之過程，及 與形成有前述彎曲部之配線基板不同的配線基板 線圖案和前述彎曲部之過程。 本發明，彎曲部連接複數個配線基板之配線圖案 因此，不需高價的設備就能進行製程，且可以消 的破壞。另外，本發明則是彎曲部的凹部側也可 電性物質作爲電氣性的連接領域使用。 8 )針對此連接基板之製造方法： 述導電性物質充塡到前述彎曲部的內部亦可。 請 先 閲· 讀 背 面 之· 注 項
η 頁I 訂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 23 479302 Α7 Β7 五、發明說明（21) 依據此構成，可以介由導電性物質，對彎曲部的內面 達到導電連接。 (8 9 )針對此連接基板之製造方法： 請 先 閱. 讀 背 面 之- 注 意 事 在前述彎曲部的內部充塡絕緣性樹脂； 從前述絕緣性樹脂上直到前述配線圖案設置前述導電 性物質亦可。 依據此構成，在於絕緣性樹脂上，介由導電性物質就 可以達到與配線圖案的導電連接。 (9 0 )針對此連接基板之製造方法： 前述彎曲部的內部爲中空，從前述凹部直到前述配線 圖案設置前述導電性物質。 _ 訂 依據此構成，因彎曲部容易變形，所以能吸收彎曲部 所形成的應力亦可。 ▲ (9 1 )本發明連接基板之製造方法爲連接基板形成 有配線圖案之複數個配線基板所形成的連接基板之製造方 法；含有： 經濟部智慧財產局員工消費合作社印製 在形成有前述開口部之前述基板的前述配線圖案，從 前述一面突出到前述開口部的上方經彎曲而形成彎曲部之. 過程，及 在前述基板其前述開口部及前述彎曲部的內部，充塡 導電性物質之過程，及 連接與形成有前述彎曲部之配線基板不同的配線基板 之前述配線圖案和前述彎曲部之過程。 依據本發明，彎曲部連接複數個配線基板之配線圖案 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（22 ) 彼此間。因此，不需 除對封包的破壞。另 可以介由導電性物質 (9 2 )本發明 用上述方法所使製造 半導體晶片之過程。 依據本發明，配 部可以作爲半導體裝 的設備就能進行半導 包的破壞。 (9 3 )針對此 在搭載前述半導 介由導電子粒分散在 合到前述基板亦可。 (9 4 )針對此 複數個前述半導 前述基板爲可撓 彎曲前述基板的 亦可。 因此，就以得到 (9 5 )針對此 前述基板爲可撓 彎曲前述基板的 著在前述基板亦可。 高價的設備就能進行製程，且可以消 外，本發明則是彎曲部的凹部側，也 作爲電氣性的連接領域使用。 半導體裝置之製造方法，含有：在利 之配線基板的前述基板搭載至少1個 線圖案的一部分置入到開口部。彎曲 置的外部端子使用。因此，不需高價 體裝置之製造過程，且可以消除對封 半導體裝置之製造方法： 體晶片之過程，將前述半導體晶片， 接著劑而形成之異方性導電材料，接 半導體裝置之製造方法： 體晶片搭載在前述基板； 性基板； 一部分後積疊前述複數個半導體晶片 多晶片封包之半導體裝置。 半導體裝置之製造方法： 性基板； 一部分後將則述半導體晶片的上面貼 請 先 閱- 讀 背 面 之- 注 項 f 裝 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（23 ) 依據此構成，成爲外部端子之彎曲部被形成在半導體 晶片的搭載領域外。因此，可以得到彎曲部不會受到半導 體晶片與基板的熱膨脹係數之差所產生應力的影響之半導 體裝置。另外，因基板被彎曲所以得到被小型化的半導體 裝置。 (9 6 )本發明半導體裝置之製造方法，含有：在利 用上述方法所製造的配線基板之前述基板搭載至少1個半 導體晶片之過程。 依據本發明，配線圖案的一部分置入到開口部。彎曲 部可以作爲半導體裝置的外部端子使用。因此，不需高價 的設備就能進行半導體裝置的製造過程，且可以消除對封 包的破壞。 (9 7 )針對此半導體裝置之製造方法： 在搭載前述半導體晶片之過程，將前述半導體晶片， 介由導電粒子分散在接著劑而形成之異方性導電材料，接 合到前述基板亦可。 (9 8 )針對此半導體裝置之製造方法： 複數個前述半導體晶片搭載在前述基板； 前述基板爲可撓性基板； 彎曲前述基板的一部分後積疊前述複數個半導體晶片 亦可。 因此，可以得到多晶片封包之半導體裝置。 (9 9 )針對此半導體裝置之製造方法： 前述基板爲可撓性基板； ---------I----裝 i I •*I (請先閱讀背面.之注意事項本頁) ¥ 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26 - 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（24 ) 彎曲前述基板的 者到則述基板亦可。 依據此構成，成 體晶片的搭載領域外 導體晶片與基板的熱 導體裝置。另外，因 體裝置。 (1 〇〇）本發 利用上述方法所製造 半導體晶片之過程。 依據本發明，彎 使用。因此，不需高 造過程，且可以消除 (1 0 1 )本發 利用上述方法所製造 半導體晶片之過程。 依據本發明，彎 使用。因此，不需高 過程，且可以消除對 一部分後將前述半導體晶片的上面貼 爲外部端子之彎曲部，被形成在半導 。因此，可以得到彎曲部不會受到半 膨脹係數之差所產生應力的影響之半 基板被彎曲所以得到被小型化的半導 明半導體裝置之製造方法，含有：在 的配線基板之前述基板搭載至少1個 曲部可以作爲半導體裝置的外部端子 價的設備就可以進行半導體裝置的製 封包的破壞。 明半導體裝置之製造方法，含有：在 的配線基板之前述基板搭載至少一個 曲部可以作爲半導體裝置的外部端子 價的設備就能進行半導體裝置之製造 封包的破壞。 〔圖面之簡單說明〕 第1圖係爲表示適用本發明的第1實施形態其配線基 板之圖。 第2圖係爲表示適用本發明的第1實施形態其配線基 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -27 請 先 閱-· 讀 背 面 之· 注 意
項I Η 頁 I 訂 479302 A7 B7 五、發明說明（25) 板的變形例之圖。 第3圖係爲表示適用本發明的第1實施形態其配線基 板的變形例之圖。 (請先閱讀背面之注意事項再本頁) 第4圖係爲表示適用本發明的實施形態其變形例之圖 0 第5圖係爲表示製造適用本發明之配線基板的方法之 圖。 第6圖係爲表示製造適用本發明之配線基板的方法之 圖。 第7圖係爲表示適用本發明的第2實施形態其半導體 裝置之圖。 第8圖係爲表示適用本發明的第3實施形態其半導體 裝置之圖。 第9圖係爲表示適用本發明的第4實施形態其半導體 裝置之圖。 第1 0圖係爲表示適用本發明的第5實施形態其半導 體裝置之圖。 經濟部智慧財產局員工消費合作社印製 第1 1圖係爲表示適用本發明的第6實施形態其半導 體裝置之圖。 第1 2圖係爲表示適用本發明的第7實施形態其配線 基板之圖。 第1 3圖係爲表示適用本發明的第8實施形態其半導 體裝置之圖。 第1 4圖係爲表示適用本發明的第9實施形態其半導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7 五、發明說明（26) 體裝置之圖。 (請先閱讀背面之注意事項再本頁) 第1 5.圖係爲表示適用本發明的第1 0實施形態其半 導體裝置之圖。 第1 6圖係爲表示適用本發明的第1 1實施形態其半 導體裝置之圖。 第1 7圖係爲表示適用本發明的第1 2實施形態其半 導體裝置之圖。 第1 8圖係爲表示適用本發明的第1 3實施形態其半 導體裝置之圖。 第1 9圖係爲表示適用本發明的實施形態其變形例之 圖。 第2 0圖係爲表示適用本發明的第1 4實施形態其配 線基板之圖。 第2 1圖係爲表示適用本發明的第1 5實施形態其配 線基板之圖。 第2 2圖係爲表示適用本發明的第1 6實施形態其配 線基板之圖。 經濟部智慧財產局員工消費合作社印製 第2 3圖係爲表示適用本發明的第1 7實施形態其配 線基板之圖。 第2 4圖係爲表示適用本發明的第1 8實施形態其半 導體裝置之圖。 第2 5圖係爲表示適用本發明的第1 9實施形態其半 導體裝置之圖。 第2 6圖係爲表示適用本發明的第2 0實施形態其連 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) 479302 A7 B7 五、發明說明（27) 接基板之圖。 第2 7.圖係爲表示適用本發明的第2 1實施形態其連 接基板之圖。 第2 8圖係爲表示適用本發明的第2 2實施形態其連 接基板之圖。 第2 9圖係爲表示適用本發明的第2 3實施形態其連 接基板之圖。 第3 0圖係爲表示本實施形態的電路基板之圖。 第3 1圖係爲表示具備適用本發明的方法所製造的半 導體裝置之電子機器圖。 〔圖號說明〕 2 0 :配線圖案 2 4 :斷開 2 8 :保護構件 3 2 :凹型 4 0 :半導體晶片 4 6 :異方性導電材料 1 0 :基板 2 2 :彎曲部 2 6 :樹脂 3 0 :導電箔 3 6 :凸型 4 2 :電極 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再9本頁： 〔實施形態〕 以下，參照圖面說明本發明的實施形態。 (第1實施形態） 第1圖表示適用本發明的第1實施形態其配線基板之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7 五、發明說明（28) 圖。第1圖所示的配線基板，因含有基板1 〇及配線圖案 2 0所以例如可以作爲半導體裝置的席間中繼使用。 基板1 0若由有機系或是無機系的其中1種材料所形 成亦可，由這些的複合構造所形成亦可。例如列舉由聚亞 胺樹脂所形成之可撓性基板，作爲由有機系的材料所形成 之基板1 0。使用以T A B技術所使用之帶狀基板，作爲 可撓性基板亦可。另外，列舉陶瓷基板或玻璃基板，作爲 由無機系的材料所形成之基板1 0。例如列舉玻璃環氧樹 脂基板，作爲有機系及無機系的材料之複合構造。 在基板1 0形成配線圖案2 0。配線圖案2 0能夠以 銅等形成。配線圖案2 0具有對應於所搭載的半導體晶片 等其電子元件的電極之圖案，爲了與電極的連接而形成接 合面（Land )部亦可。配線圖案2 0介由接著劑1 2貼著 在基板1 0，構成3層基板亦可。或者是將配線圖案2 0 不用接著劑形成在基板1 〇而構成2層基板亦可。2層基 板則用以濺射法等形成薄膜，施予電鍍而形成配線圖案 2 0。因此，就是爲2層基板，配線圖案2 0也具有能塑 性加工程度的厚度。或者是使用基板積層絕緣樹脂及配線 圖案所構成之疊層型的基板，或積層複數個基板之多層基 板，或能夠採用兩面基板等作爲基板。 基板1 0形成有複數個開口部1 4。各開口部1 4的 形狀爲圓形，幾乎相等於一般性外部端子的直徑亦可。或 者是呈矩形形成各開口部1 4亦可。 配線圖案2 0的一部分置入到開口部1 4。詳情上配 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再 •裝—— 本頁) --線· 經濟部智慧財產局員工消費合作社印製 -31 - 479302 A7 — B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（29) 線圖案2 0，被形成在基板1 0的一面，其一部分置入到 開口部1 4而形成彎曲部2 2。配線圖案2 0的一部分， 如圖所示，具有突出到基板1 〇的他面之彎曲部2 2亦可 。或者是如同抓持基板1 0與基板2 8成爲一片的基板的 狀況’置入到不超過基板1 〇他面的面部位置爲止而形成 彎曲部2 2亦可。彎曲部2 2形成爲半導體裝置等其電子 零件的外部端子，具有外部端子的高度及直徑較爲理想。 彎曲部2 2即使是以圓頂狀的先端部及筒狀的側部所構成 的形狀亦可。例如，使其彎曲比開口部1 4還大的接合面 部而形成彎曲部2 2 ( dimple )亦可。彎曲部2 2若爲易 於變形而能吸收應力則較理想。若拉伸配線圖案2 0而形 成彎曲部2 2，則能夠以既薄且易變形的導電箔形成彎曲 部2 2。 在彎曲部2 2與開口部1 4的壁面之間夾隔接著劑 1 2 ’或不夾隔接著劑1 2皆可。 作爲變形例，如第2圖所示，在彎曲部2 2的先端部 形成斷開2 4亦可。只不過使其確保配線圖案2 0其基板 1 0上的部分與彎曲部2 2的電氣性導通，而要求形成斷 開2 4。若能確保此電氣性的導通，則斷開2 4不只是形 成在彎曲部2 2的先端部，形成在直到側部爲止的位置亦 可。或者是，如第3圖所示，彎曲比開口部1 4的直徑還 窄寬度的配線而形成彎曲部2 2亦可。詳情上，在1個開 □部1 4形成1個彎曲部2 2。依據此構成，可以防止相 鄰彼此間彎曲部2 2的接觸，特別是能夠防止彎曲部2 2 (請先W讀背面‘之注 意事項再 本頁) 裝 線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -32- 479302 A7 -----_B7_____ 五、發明說明（30 ) 成形時的接觸。 或是如第4圖所示，開口部5 4爲長形孔；在1個開 口部5 1 4形成複數個彎曲部5 2 2亦可。 在彎曲部2 2其凸面的背面所形成之凹部充塡樹脂 2 6較爲理想。例如可以使用聚亞胺樹脂作爲樹脂2 6 ° 樹脂2 6能在吸收應力的程度變形，但爲能夠維持一定形 狀的性質較爲理想。例如使用聚亞胺樹脂等亦可，其中使 用楊氏率（彈性率）較低的樹脂（例如，烯烴系的聚亞胺 樹脂，或聚亞胺樹脂以外的Dow Chemical公司製的B C B 寺）較爲理想。特別是楊氏率爲3 0 0 k g/mm2已以下 程度較爲理想。或者是，例如使用矽變形聚亞胺樹脂，環 氧樹脂或矽變形環氧樹脂等作爲樹脂2 6亦可。充塡樹脂 2 6就能防止彎曲部2 2的大幅變形，並且可以吸收加諸 在彎曲部2 2的應力。當彎曲部2 2形成爲半導體裝置的 外部端子時，樹脂2 6可以吸收加諸在彎曲部2 2的熱應 力。此效果當接著劑1 2夾隔在彎曲部2 2與開口部1 4 的壁面之間時更加提高。 經濟部智慧財產局員工消費合作社印製 在彎曲部2 2的凸面施予鍍金較理想。另外也在彎曲. 部2 2的背面施予鍍金亦可；在配線圖案2 0其面向與基 板1 0相反側之面的至少一部分或是全部施予鍍金亦可。 鍍金採用使用鋅或錫等亦可，但使用不易氧化的金就可以 不使用鉛。 在基板1 0貼著保護構件2 8亦可。保護構件2 8用 以保護彎曲部2 2 ;比彎曲部2 2所從基板1 0突出的高 -33 - --------------裝--- (請先軋讀背面_之注意事項再lit本頁) 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（31 ) 度還厚較爲理想。保 開的狀態下貼著在基 構件2 8貼著在基板 部2 2的領域形成孔 28以PET樹脂或 屬或陶瓷等形成亦可 程中，也能防止彎曲 基板1 0的平坦性， 由於基板1 0爲平行 能容易地組裝。 本實施形態之配 其製造方法。第5圖 基板的方法之圖。 如第5圖所示， 基板1 0形成複數個 而形成爲配線圖案2 所被圖案處理之前的 電箔30時，覆蓋全 3 0。使用所被圖案 3 0的一部分之配線 電箔3 0的一部分之 電箔3 0介由接著劑 1 0直接地以配線圖 部1 4亦可。 護構件2 8在避開彎曲部2 板1 0。例如介由粘著劑就 1 0。在保護構件2 8其對 ，而能避開彎曲部2 2。保 聚亞胺樹脂等的樹脂形成亦 ，以此方式，彎曲部2 2形 部2 2的大幅變形；進而， 所以當其後的半導體晶片組 ，平坦，因而不需特殊的治 線基板爲如上述所構成；以 及第6圖表示製造適用本發 準備設有導 開口部1 4 0 (參照第 狀態亦可。 部開口部1 處理後的導 通過開口部 接合面部覆 1 2貼著在 案的形狀形 電箔3 。導電 1圖） 使用所 4的上 電箔3 1 4的 蓋開口 基板1 成導電 0的基板 箔3 0經 的形狀亦 被圖案處 方後貼著 0時，形 上方，或 部1 4的 0亦可， 箔3 0後 2而能剝 能將保護 應於彎曲 護構件 可，以金 成後的過 因也保有 裝時，也 具加工就 下，說明 明的配線 1 0。在 由蝕刻等 可，但爲 理前的導 導電箔 成導電箔 是形成導 上方。導 但在基板 形成開口 請 先 閱· 讀 背 之_ 注 意 事 項 訂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 34- 479302 A7 _ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（32) 如第5圖所示，將上述基板1 0載置在凹型3 2上。 在凹型3 2形成對應於上述過彎曲部2 2的形狀之複數個 凹部3 4 ;將各凹部3 4位置對準到彎曲部2 2的形成領 域。即是開口部位於凹部3 4上。然而與基板1 〇其導電 箔3 0所形成之面相反側之面被載置在凹型3 2上。 另外，面向基板1 0其導電箔3 0所形成之面，配置 凸型3 6。凸型3 6形成有對應於彎曲部2 2或是凹部 3 4之複數個凸部3 8。凸型3 6朝向各凸部3 8配置在 位於導電箔3 0其各開部1 4的上方之部分。另外以固定 具3 7壓制基板1 0其開口部1 4的周邊部。 然後，如第6圖所示，在凹型3 2與凸型3 6之間， 衝壓加工導電箔3 0而形成彎曲部2 2。詳情上，凸型 3 6的凸部3 8，將位於導電箔3 0其各開口部1 4的上 方之部分，經衝壓而使其彎曲到凹型3 2的凹部3 4內。 基本上形成爲銅箔的拉伸加工，但此處，使用3層基板時 ，因介由接著劑1 2而在基板1 0上能移動導電箔3 0， 所以易於使導電箔3 0彎曲，另外，將接著劑1 2的一部 分引進到開口部1 4內並且使導電箔3 0彎曲到開口部 1 4內亦可。經此方式，導電箔3 0的一部分被引到基板 1 〇的開口部1 4而形成爲彎曲部2 2。 然而，當導電箔3 0的一部分引到開口部1 4時，導 電箔3 0的一部分產生斷開2 4 (參照第2圖）亦可。只 不過就是產生斷開2 4也必須確保導電箔3 0的電氣性導 通。例如導電箔其形成爲彎曲部2 2的先端部之部分產生 (請先閱讀背面之注 意事項再本頁) 裝 訂·· --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 35 - 479302 A7 _ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（33) 斷開2 4亦可。 導電箔3 0已經形成爲配線圖案的形狀時，在上述的 過程就可以得出配線基板。另外，導電箔3 0未被形成爲 配線圖案的形狀時，在上述過程之後，將導電箔3 〇形成 爲配線圖案的形狀就能得出配線基板。可以使用蝕刻作爲 圖案處理的方法，使用平版印刷較理想。 形成彎曲部2 2後，若爲必要則在彎曲部2 2其背面 的凹部充塡樹脂2 6 (參照第1圖）亦可，例如，利用印 刷將聚亞胺或環氧樹脂等的焊錫抗鈾刻等樹脂2 6充塡到 凹部亦可。充塡後，若使樹脂硬化，在其後的過程，例如 不接著保護構件，也能防止彎曲部2 2的大幅變形，進而 若使用聚亞胺等的柔軟樹脂，則能充分地吸收半導體晶片 與母板的熱應力。不論彎曲部2 2的形成前後，以能剝開 的狀態，將如第1圖所示的保護構件2 8貼著在與基板 1 0其形成導電箔3 0之面相反側之面亦可。彎曲部2 2 形成後，在彎曲部2 2的凸面施予鍍金亦可。若在形成彎 曲部2 2且導電箔3 0圖案處理成配線圖案的形狀後進行 施予鍍金之過程亦可。由於此因，不只對彎曲部2 2，也 能對配線圖案全體施予鍍金。鍍金使用金質鍍金較理想。 依據本實施形態，因形成導電箔3 0的彎曲部2 2可 以作爲半導體裝置等的外部端子使用，所以能消除焊球（ solder ball )因此，不需高價的設備就能進行製程，且可以 消除對封包的破壞。 (請先閱讀背面之注意事項再 -裝i I ipi本頁) 訂： •線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -36- 補充 附件1 :第89105399號專利申請案 中文說明書修正頁 A7 B7 民國90年12月修正 五、發明説明（洳 (第2實施形態） (請先閱讀背面之注意事項再填寫本頁) 第7圖表示適用本發明的第2實施形態其半導體裝置 之圖。本實施形態則是使用第1圖所示的配線基板。然而 第7圖則是省略掉基板1 〇與配線圖案2 0之間的接著劑 1 2 (參照第1圖）。另外，第1圖所示的保護構件2 8 ’第7圖則是形成爲已被剝開的狀態，但保持著接著的狀 態亦可。本實施形態，可以適用第1實施形態所說明過的 構成，從基板1 0突出之彎曲部2 2形成爲半導體裝置的 外部端子。 第7圖所示之半導體裝置係在形成有配線圖案2 0的 基板1 0，搭載著半導體晶片4 0。當作外部端子之彎曲 部2 2位於基板1 0其半導體晶片4 0的搭載領域內。即 是此半導體裝置爲F a η - I η型的半導體裝置。因而， 在基板1 0其半導體晶片4 0的搭載領域內形成開口部 14。 經濟部智慧財產局員工消費合作社印製 在半導體晶片4 0的一面，形成以鋁等所形成之複數 個電極4 2。半導體晶片4 0爲矩形時，沿著平行的2邊 配列電極4 2亦可，沿著4邊配列電極4 2亦可，配列在 半導體晶片4 0的中央部或是其附近亦可。避開電極4 2 而在能動面形成鈍化膜亦可。在電極4 2設置緩衝塊4 4 較爲理想。緩衝塊4 4大多使用A u，N i — A u、 I η ，A u - S n等，但使用焊球亦可，使用導電樹脂的突起 亦可。或者是電極4 2設爲凸狀而設置緩衝塊亦可。取代 緩衝塊4 4，或者是與緩衝塊4 4共同也在配線圖案2 〇 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X297公釐） ：~_ '~~' -37- 479302
'站〜..c . -η w 五、發明説明（关 設置緩衝塊亦可。 (請先閱讀背面之注意事項再填寫本頁) 半導體晶片4 0 ’被搭載在基板1 0其形成配線圖案 2 0之面，例如能適用面向上組裝或面向下組裝。適用面 向上組裝時，可以使用異方性導電材料4 6。異方性導電 材料4 6因爲是導電粒子分散在接著劑所形成，所以是異 方性導電膜亦可。在半導體晶片4 0其形成電極1 2之面 與在基板1 0其形成配線圖案2 0之面之間夾隔異方性導 電材料4 6。半導體晶片4 0的緩衝塊4 4與配線圖案 2 0之間，利用異方性導電材料4 6的導電粒子而電氣性 導通。 取代異方性導電材料4 6，改而使用利用光或熱就能 硬化具有收縮性之絕緣樹脂，機械式地令緩衝塊4 4壓接 在配線圖案亦可。 經濟部智慧財產局員工消費合作社印製 若設置異方性導電材料4 6令其覆蓋配線圖案2 0的 全部’則異方性導電材料4 6形成爲配線圖案2 0的保護 膜。或者是將異方性導電材料4 6只設在半導體晶片4 0 的搭載領域亦可。此情況，將光抗蝕膜或焊錫抗蝕膜等的 抗蝕膜’形成在基板1 〇其形成配線圖案2 0之面中半導 體晶片4 0的搭載領域外亦可。即是以抗鈾膜覆蓋配線圖 案2 0其未覆蓋到半導體晶片4 0而露出的部分亦可。 本實施形態，在彎曲部2 2其突出面的背面充塡樹脂 2 6 ’防止彎曲部2 2的大幅變形。若異方性導電材料 4 6爲應力吸收材料，則樹脂2 6爲半導體晶片組裝時充 ί眞到彎曲部2 2之異方性導電材料4 6亦可。此情況，如 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -38- 479302
經濟部智慧財產局員工消費合作社印製 五、發明説明3)5 前述過當進行半導體晶片4 0接著到基板1 0時防止彎曲 部2 2的大幅變形；不用特殊的治具，爲使容易確保配線 基板的平坦性，而在接著過程前將保護構件貼著在基板 1 0較理想。 本實施形態，如同上述所構成；以下說明其製造方法 。首先準備第1實施形態已說過之配線基板，其後在基板 1 0搭載半晶片4 0。然而在基板1 0搭載半導體晶片 4 0之前，形成上述過的突起2 2而完成配線基板亦可。 搭載半導體晶片4 0可以使用異方性導電材料4 6。 例如，在基板1 0其形成配線圖案2 0之面及半導體晶片 4 0其形成電極1 2或是緩衝塊4 4之面的至少一者設置 異方性導電材料4 6。異方性導電材料4 6爲異方性導電 膜時，則貼著此異方性導電膜。繼而，壓接半導體晶片 4 0及基板1 〇的至少一者而接著兩者，並且令其電氣性 導通配線圖案2 0與電極1 2。 因在配線基板已經設置彎曲部2 2作爲外部端子，戶斤 以在上述製程，就能得到第7圖所示的半導體裝置。 以面向上組裝半導體晶片時，半導體晶片的電極與配 線圖案以線接著連接；其後半導體晶片的組裝部大多是以 樹脂覆蓋。以面向下組裝時，具有前述過利用異方性導電 膜接合的方法，其他尙有利用導電樹脂漿接合，利用A u 〜A u ’ A u - S η，焊錫等金屬接合’絕緣樹脂的收縮 力結合等的方法；使用該其中1種的方法亦可。此方法以 下的實施形態都同樣。 本紙張ϋ適用中國國家標準（CNS ) Α4規格（210Χ297公釐1 - (請先閱讀背面之注意事項再填寫本頁} 一裝_ -39- 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（37 ) (第3實施形態） 第8圖表示適用本發明的第3實施形態其半導體裝置 之圖。本實施形態則是使用第2實施形態所說明過的半導 體晶片4 0，彎曲部5 4形成在半導體晶片4 0的搭載領 域外。即是本實施形態之半導體裝置爲F a η -〇u t型 的半導體裝置。因而，在基板5 0其半導體晶片4 0的搭 載領域外形成開口部5 6。除此之外的構成及製造方法都 能適用第2實施形態所說明過的內容。 (第4實施形態） 第9圖表示適用本發明的第4實施形態其半導體裝置 之圖。本實施形態則是使用第2實施形態所說明過的半導 體晶片4 0，彎曲部6 4形成在半導體晶片4 0的搭載領 域內及搭載領域外。即是本實施形態之半導體裝置爲 F a η — I n/〇u t型的半導體裝置。因而，在基板 6 0其半導體晶片4 0的搭載領域內及搭載領域外形成開 口部6 6。爲了確保半導體晶片4 0其搭載領域外的平坦 性，且使其對母板提高二次組裝性，而設爲在該領域貼著 平坦化構件（強化板）之構造亦可（未圖示）。除此之外 的構成及製造方法都可以適用第2實施形態所說明過的內 容。 (第5實施形態） 第1 0圖表示適用本發明的第5實施形態其半導體裝 I-------_------裝—— (請先M-讀背面之注意事項再θ本頁) 訂： --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •40- 479302 A7 B7 五、發明說明（38) 置之圖。本實施形態則是使用複數個半導體晶片4 0 ;可 以使用第2實施形態所說明過的晶片作爲各別的半導體晶 片4 0，使用相同大小的半導體晶片4 0或是使用不同大 小的複數個半導體晶片4 0皆可。此半導體裝置適用多晶 片封包。本實施形態，彎曲部7 4設在各別半導體晶片 4 0的搭載領域內或是設在搭載領域外或是設在兩者領域 內外皆可。即是在基板7 0其半導體晶片4 0之搭載領域 內及搭載領域外的至少一者形成開口部7 6。另外，彎曲 部7 4雖設在複數個半導體晶片4 0間的領域亦可，但避 開此領域設置亦可。即是在基板7 0其複數個半導體晶片 4 0間的領域形成開口部7 6或是避開此領域形成開口部 7 6皆可。除此以外的構成及製造方法都可以適用第2實 施形態所說明過的內容。 (第6實施形態） 第1 1圖表示適用本發明的第6實施形態其半導體裝 置之圖。本實施形態則是使用複數個半導體晶片4 0 ;可 以使用第2實施形態所說明過的晶片作爲各別的半導體晶 片4 0，使用相同大小的半導體晶片4 0或是使用不同大 小的複數個半導體晶片4 0皆可。此半導體裝置適用多晶 片封包。本實施形態則是彎曲基板8 0的一部分，而積疊 複數個半導體晶片4 0。第1 1圖記載2晶片之例，進而 同樣地彎曲基板後積疊多數個半導體晶片亦可。 基板8 0係由能彎曲的材質所形成；特別是必須更提 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------I----I--裝 i I - t ( (請先M-讀背面之注意事項再H本頁) 訂· 線· 經濟部智慧財產局員工消費合作社印製 -41 -
A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 高可撓性基板或是配線密度時，疊層形的可撓性基較爲理 想。另外基板8 0朝一方向爲長形的長方形。在此基板 8 0其長邊方向的兩端側，搭載複數個半導體晶片4 0。 本實施形態，基板8 0其搭載半導體晶片之面爲谷， 彎曲此基板8 0其複數個半導體晶片4 0之間的領域。然 而，圖中表示未施予折痕彎曲基板8 0的狀態，但基板8 0彎折亦可。基板8 0在所彎曲的領域形成至少1個或是 複數個孔亦可。因此基板8 0的彈力減小而變爲易於彎曲 ，並且容易維持彎曲部過的狀態。然而避開孔而形成配線 圖案8 2較理想，但在孔上形成配線圖案8 0亦可。 基板8 0經彎曲而介由接著劑8 8接著著複數個半導 體晶片4 0其與電極4 2相反側之面彼此間。藉由接著劑 8 8的接著力，維持基板8 0經彎曲過之狀態。另外，複 數個半導體晶片4 0的各個面因爲平坦所以易於接著。接 著劑8 8若爲導電性的接著劑，則所接著之複數個半導體 晶片4 0其接著面的電位能夠成爲相同。接著劑8 8若爲 熱傳導性的接著劑，則在複數個半導體晶片4 0間能傳達 熱。例如，複數個半導體晶片4 0當中，一者的發熱量較 大而他者的發熱量較小時，熱從一者傳達到他者就能成爲 冷卻。接著劑8 8爲粘著劑亦可。在基板8 0還算平坦的 狀態時，將薄層狀或是液狀的接著劑8 8，貼著在複數個 半導體晶片4 0的各別背面，其後貼著兩者的半導體晶片 4 0的背面彼此間亦可。或是在位置對準半導體晶片4 0 的背面彼此間之狀態充塡液狀的接著劑8 8亦可。 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇'乂297公釐） ~ 一 -42- (請先閱讀背面之注意事項再填寫本頁) 一裝· 訂 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（40) 本實施形態則是使用2個半導體晶片4 〇，但使用2 個以上的複數個半導體晶片4 〇亦可。該情況，在與1個 半導體晶片4 0其形成電極4 2之面相反側之面，貼著與 剩餘複數個半導體晶片4 〇當中的至少1個半導體晶片 4 0其形成電極4 2之面相反側之面亦可。此樣所形成就 能將複數個（特別是多數個）半導體晶片4 〇積層在窄小 的面積上。 本實施形態，在一部經彎曲過的基板8 0其平坦的部 分設置彎曲部8 4。即是在避開基板8 0的彎曲部分之部 分形成開口部8 6。彎曲部8 4設在半導體晶片4 0的搭 載領域內或是搭載領域外或是設在兩領域內外皆可。即是 在基板8 0其半導體晶片4 0的搭載領域內及搭載領域外 的至少一者形成開口部8 6。另外，彎曲部8 4設在複數 個半導體晶片4 0間的領域亦可，但避開此領域設置亦可 。即是在基板8 0其複數個半導體晶片4 0間的領域形成 開口部或是避開此領域形成開口部8 6皆可。 使用不同大小的複數個半導體晶片4 0時，較大的半 導體晶片4 0配置在基板8 0其外部端子（彎曲部8 4 ) 的形成側則幾何學上較爲安定。 除了以上的構成以外的構成及製造方法都能適用第2 實施形態所說明過的內容。本實施形態的半導體裝置，因 積層複數個半導體晶片4 0，所以比上述過的第5實施形 態更小型化。 然而，複數個半導體晶片搭載在基板，其他實施形態 ----I——：------裝—— (請先«.讀背面之注意事項再iPt本頁) t· --線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -43- 479302
經濟部智慧財產局員工消費合作社印製 五、發明説明（4)l 也能適用。 (第7實施形態） 第1 2圖表示適用本發明的第7實施形態其配線基板 之圖。本實施形態之配線基板含有基板1 0 0及配線圖案 1 0 2。在基板1 0 0形成複數個開口部1 0 4。配線圖 案102，形成在基板100的一面，其一部分置入到開 口部1 .0 4內。配線圖案1 0 2的一部分，在開口部 1 0 4的內側經彎曲而形成爲彎曲部1 0 6。彎曲部 1 0 6的先端部1 0 8，避開基板1 0 0的表面而成爲終 端。例如，彎曲部1 〇 6，從開口部1 0 4突出而構成突 起部亦可，或者是不從基板1 0 0的他面突出亦可。另外 ，接觸到開口部1 0 4的內側而支撐彎曲部1 0 6的先端 部1 0 8亦可。 本實施形態之配線基板，只要不是特殊的狀況，都能 適用上述過實施形態所說明過的內容。 另外，在本實施形態之配線基板搭載至少1個半導體 晶片就能製造半導體裝置。使用本實施形態的配線基板之 半導體裝置爲：在基板1 0 0其半導體晶片的搭載領域內 形成當作外部端子的彎曲部1 〇 6之F a η - I η型亦可 ，在半導體晶片的搭載領域外形成當作外部端子的彎曲部 1 06之F a η -〇u t型亦可，在半導體晶片的搭載領 域內及搭載領域外形成當作外部端子的彎曲部1 0 6之 F a η - I η /〇u t型亦可。另外，本實施形態之配線 I- m· Lr— —^K am- ml —l·— —-Hi ϋ (請先閲讀背面之注意事項再填寫本頁) 、11 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -44- 479302
A7 B7 五、發明説明（砟 基板搭載複數個半導體晶片亦可。 I- a—·— —Fn n In* —ϋ —LI I (請先閱讀背面之注意事項再填寫本頁) (第8實施形態） 第1 3圖表示適用本發明的第8實施形態其半導體裝 置之圖。本實施形態之半導體裝置，不積疊複數個半導體 晶片4 0之點，則是與第1 1圖所示的半導體裝置（第6 實施形態）不同。關於除此以外之點在第6實施形態已說 明過之內容，只要不是特殊的狀況，都能適用於本實施形 肯旨〇 即是針對第1 3圖，在基板8 0除了形成彎曲部8 4 的領域以外之領域，搭載半導體晶片4 0。因此，彎曲部 8 4不會受到半導體晶片4 0與基板8 0的熱膨脹係數差 所發生的應力影響。另外，彎曲基板8 0而與半導體晶片 4 〇其搭載到基板8 0之搭載面相反側之面（上面），介 由接著劑1 1 0接著劑到基板8 0。例如，半導體晶片 4 0的上面，接著到基板8 0其形成彎曲部8 4的領域。 經此方式就能得到小型化的半導體裝置。 經濟部智慧財產局員工消費合作社印製 然而，如同本實施形態彎曲基板的一部，其他實施形 態也用適用。 (第9實施形態） 第1 4圖表示適用本發明的第9實施形態其半導體裝 置之圖。本實施形態所使用之配線基板，含有：基板 1 2 0，及形成在基板1 2 0的一面之（第1 )配線圖案 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -45 - 479302 A7 _____ B7__ 五、發明說明（43 ) -----：---·------裝--- (請先虬讀背面·之注意事項再H本頁) 。在基板1 2 0形成複數個開口部1 2 4。配線圖案 1 2 2的一部分，在開口部1 2 4上，形成爲朝遠離基板 1 20的方向突出之彎曲部1 26。 在基板1 2 0的他面形成別的（第2 )配線圖案 1 28亦可。利用被形成在基板1 20之通孔1 30等而 導電連接第1配線圖案1 2 2與第2配線圖案1 2 8。 在基板1 2 0的他面搭載半導體晶片。例如，利用面 向下接著，而導電連接半導體晶片4 0與第2配線圖案 1 2 8。另外被形成在基板1 2 0的一面之配線圖案，避 開彎曲部1 2 6而設置焊錫抗蝕膜等的保護膜1 3 2較理 想。 •線· 依據本實施形態，被形成在基板1 2 0的一面之配線 圖案1 2 2的一部分所構成之彎曲部1 2 6形成爲外部端 子。彎曲部1 2 6介由第1配線圖案1 2 2，通孔1 3 0 及第2配線圖案1 2 8，而與半導體晶片4 0導電連接。 經濟部智慧財產局員工消費合作社印製 本實施形態所使用配線基板之製造方法’含有在基板 1 2 0的開口部1 2 4插入凸型，彎曲爲了形成配線圖案 1 2 2之金屬箔的一部分而形成彎曲部1 2 6之過程。詳 情上，從與形成導電箔（配線圖案）相反側之面，將凸型 插入到開口部1 2 4內，朝遠離基板1 2 0的方向使其突 出導電箔（配線圖案1 2 2 )的一部分而形成彎曲部 12 6° 然後，本實施形態其半導體裝置之製造方法’含有將 半導體晶片4 0搭載到上述過的配線基板之過程。 -46- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（44) 關於上述以外之點’只要不是特殊的狀況’其他實施 形態所說明過的內容都能適用於本實施形態。 (第1 0實施形態） 第1 5圖表示適用本發明第1 〇實施形態其半導體裝 置之圖。本實施形態之半導體裝置，在基板1 2 0其形成 彎曲部1 2 6之面搭載半導體晶片1 3 4。詳情上，在基 板1 2 0的一面形成配線圖案1 2 2 ’在形成配線圖案 1 2 2之面搭載半導體晶片1 3 4 ;導電連接半導體晶片 134與配線圖案12 2。因此，在於基板120，半導 體晶片1 3 4的搭載面與當作外部端子之彎曲部1 2 6所 突出之面爲相同。此情況，爲了確保作爲外部端子的功能 ，彎曲部1 2 6的突出高度超過半導體晶片1 3 4較爲理 想。因而，加高形成彎曲部1 2 6或是使用薄型的半導體 晶片1 3 4。 關於上述以外之點在第9實施形態已說明過的內容， 只要不是特殊的狀況，都能適用於本實施形態。 (第1 1實施形態） 第1 6圖表示適用本發明的第1 1實施形態其半導體 裝置之圖。本實施形態之半導體裝置，在於彎曲部1 4 6 則是與第1 0實施形態不同；關於除此以外之點在第1 〇 實施形態已說過的內容’只要不是特殊的狀況，都能適用 於本實施形態。 ----;---------裝—— (請先閱•讀背面之注意事項再H本頁) 訂. 線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -47- 479302 A7 B7 五、發明說明（45 ) 在於第1 6圖，配線圖案1 4 2形成在基板1 2 0的 一面；在開口部1 2 4上，彎曲該配線圖案的一部分而形 成爲彎曲部1 4 6。彎曲部1 4 6的先端部1 4 8，避開 基板1 2 0的表面而成爲終端。例如，彎曲部1 4 6的先 端部1 4 8，在開口部1 2 4的上方成爲終端亦可，或者 是接觸到開口部1 2 4的內壁而支撐彎曲部1 4 6的先端 部1 4 8亦可。 (第1 2實施形態） 第17圖表示適用本發明的第12實施形態其連接基 板之圖。如第1 7圖所示，本實施形態之連接基板2 0 0 ，導電連接到配線圖案2 1 2形成在基板2 1 0所形成之 一般的配線基板亦可。然而配線基板2 1 0爲搭載半導體 晶片的內部中繼而作爲半導體裝置的構成要元亦可。 連接基板2 0 0具有··基板2 0 2及形成在基板 2 0 2 —面之配線圖案。在基板2 0 2形成開口部2 0 6 ;配線圖案2 0 4的一部分從基板2 0 2其形成配線圖案 2 0 4之面突出到開口部2 0 6的上方經彎曲而形成彎曲 部 2 0 8。 連接基板2 0 0介由彎曲部2 0 8導電連接到基板 2 0 0的配線圖案2 1 2。兩者的導電連接使用導電性構 件，可以適用以超音波或熱使其擴散材料之方法。導電性 構件可以使用焊錫，異方性導電膜，異方性導電接著劑， 導電漿或是導電性接著劑。可以列舉錫焊連接作爲使用導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -48 - ----..I---------裝--- (請先閱讀背面之注意事項再ill本頁) 訂· 線- 經濟部智慧財產局員工消費合作社印製 479302 經濟部智慧財產局員工消費合作社印製 A7 __B7__五、發明說明（46 ) 電性構件之導電連接形態。 依據本實施形態，可以利用彎曲部2 0 8的高度的防 止連接基板2 0 0的配線圖案2 0 4與基板2 1的配線圖 案2 1 2發生短路。 然而，上述過實施形態所說明過之任何配線基板，也 如同本實施形態，可以連接到其他的配線基板。 (第1 3實施形態） 第1 8圖表示適用本發明的第1 3實施形態其配線基 板之圖。如第1 8圖所示，本實施形態之連接基板3 0 0 ，連接到配線圖案2 1 2形成在基板2 1 0所形成之一般 的配線基板亦可。然而，基板2 1 0爲搭載半導體晶片的 內部中繼，而作爲半導體裝置的構成要件亦可。 連接基板3 0 0具有：基板3 0 2及形成在基板 3 0 2的一面之配線圖案3 0 4。在基板3 0 2形成開口 部3 0 6，配線圖案3 0 4的一部分經彎曲而置入到開口 部3 0 6內。然後形成朝向與基板3 0 2其形成配線圖案 3 0 4之面相反側的方向所突出之彎曲部3 0 8。 本實施形態，在開口部3 0 6的內壁面與彎曲部 3 0 8之間形成間隙，而形成爲至少兩者間不部分地接觸 。依據此構成，能在開口部3 0 6內移動彎曲部3 0 8。 因此，可以有效地吸收加諸在彎曲部3 0 8的應力。此形 態其他實施形態也同樣地可以適用。 或是如第1 9圖所示，開口部3 1 6爲基板3 1 2其 (請先M.讀背面之注意事項再H本頁) 裝 --線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -49- 479302
A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（々 肉厚中間的口徑較大，開口端部的口徑則比該中間的口徑 還小之形狀。依據此構成，基板3 1 2其肉厚的中間，變 形彎曲部3 1 8就可以吸收應力。此構成也能適用於其他 的實施形態。 連接基板3 0 0，介由彎曲部3 0 8，導電連接到基 板3 1 2的配線圖案。兩者的導電連接，使用焊錫、異方 性導電膜，厚方性導電接著劑或是導電漿，適用超音波或 熱所形成的金屬接合亦可。 依據本實施形態，可以利用彎曲部3 0 8的高度防止 連接基板3 0 0的配線圖案3 0 4與基板2 1 0的配線圖 案2 1 2發生短路。 然而，上述過實施形態所說明過的任一配線基板，也 如同本實施形態可以連接到基板。 (第1 4實施形態） 第2 0圖表示適用本發明的第1 4實施形態其配線基 板之圖。如第2 0圖所示，本發明之配線基板4 0 0則是 呈鋸齒狀配置彎曲部4 0 2亦可。經此方式，可以增大彎 曲部4 0 2的間距，且可以在彎曲部4 0 2形成複數個（ 多數個）配線圖案。 然而，上述過實施形態所說明過的任一配線基板，也 如同本實施形態呈鋸齒狀配置彎曲部亦可。 (請先閱讀背面之注意事項再填寫本頁) _裝· 訂_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -50 -
A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（如 (第1 5實施形態） 第2 1圖表示適用本發明的第1 5實施形態其配線基 板之圖。本實施形態之配線基板使用參照第1圖所說明過 的配線基板。然後，在彎曲部2 2的凹部側設置導電性物 質 6 0 0 〇 詳情上，導電性物質6 0 0充塡到彎曲部2 2的內部 。導電性物質6 0 0，例如爲導電漿，銲錫等的錫材或者 是經鍍金所形成的金屬等。然而，若導電性物質6 0 0爲 具有應力吸收性則更理想％關於應力吸收性係符合第1實 施形態有關樹脂2 6所說明過之內容。 依據此構成，彎曲部2 2的凹部側也可以介由導電性 物質6 0 0作爲電氣性的連接領域使用。介由導電性物質 6 0 0，可以對彎曲部2 2的內面達到導電連接。 本實施形態，可以適用上述實施形態所說明過的內容 。另外，本實施形態所說明過的內容可以適用於以下的實 施形態。 (第1 6實施形態） 第2 2圖表示適用本發明的第1 6實施形態其配線基 板之圖。本實施形態之配線基板使用參照第1圖所說明過 的配線基板。然後，在彎曲部2 2的凹部側設置導電性物 質6 0 4。詳細上，在彎曲部2 2的內部充塡絕緣性樹脂 6 0 2，從絕緣性樹脂6 0 4上直到配線圖案2 0設置導 電性物質6 0 4。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -51 - 479302 A7 B7 五、發明說明（49) 依據此構成，彎曲部2 2的凹部側’也在於絕緣性樹 脂6 0 2上，可以介由導電性物質6 〇 4 ’達到與配線圖 案2 0的導電連接。 (第1 7實施形態） 第2 3圖表示適用本發明的第1 7實施形態其配線基 板之圖。本實施形態之配線基板使用參照第1圖所說明過 的配線基板。然後，在彎曲部2 2的凹部側設置導電性物 質6 0 6。詳情上，彎曲部2 2的內部爲中空’從凹部直 到配線圖案2 0設置導電性物質6 0 6 ° 依據此構成，彎曲部2 2的凹部側’也可以介由導電 性物質6 0 6達到與配線圖案2 0的導電連接。另外’因 1彎曲部2 2的凹部側爲中空，所以彎曲部2 2易於變形 ，而能吸收應力。 (第1 8實施形態） 經濟部智慧財產局員工消費合作社印製 -----一------------裝· II (請先W.讀背面之注意事項再jpl本頁) -I線· 第2 4圖表示適用本發明的第1 8實施形態其半導體 裝置之圖。此半導體裝置含有：第2 1圖所示的配線基板 及搭載在該配線基板之半導體晶片4 0。半導體晶片4 0 參照第7圖已說明過。半導體晶片4 0的電極4 2 (緩衝 塊4 4 )接合到被設在配線基板其彎曲部2 2的凹部側之 導電性物質6 0 0上。 然而，作爲本實施形態的變形例，使用第2 2圖及第 2 3圖所示的配線基板而在導電性物質6 0 4，6 0 6上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -52 - 479302 A7 ——____ 五、發明說明（50 ) 接合電極4 2 (緩衝塊4 4 )亦可。關於其他的構成符合 參照第7圖所說明過的內容。 (第1 9實施形態） 第2 5圖表示適用本發明的第1 9實施形態其配線基 板及半導體裝置之圖。 本實施形態之配線基板含有第1 5圖所示的配線基板 。即是此配線基板具有：形成開口部1 2 4之基板1 2 0 及形成在基板1 2 0 —面之配線圖案1 2 2。配線圖案 1 2 2具有從基板1 2 0的一面突出到開口部1 2 4的上 方經彎曲之彎曲部1 2 6。然後，在開口部1 2 4及彎曲 部1 2 6的內部充塡導電性物質6 0 8。依據此構成，彎 曲部1 2 6的凹部側也可以介由導電性物質6 0 8作爲電 氣性的連接領域使用。 本實施形態之半導體裝置，具有：上述過的配線基板 ，及搭載在基板1 2 0的半導體晶片1 3 4。詳情上，符 合參照第1 5圖所說明過的內容。或者是介由導電性物質 6〇8將半導體晶片1 3 4的電極（緩衝塊）接合到彎曲 部1 2 6的凹部側亦可。 (第2 0實施形態） 第2 6圖表示適用本發明的第2 0實施形態其連接基 板之圖。 本實施形態之連接基板含有第1 7圖所示的連接基板 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -53- -----.---------裝--- (請先I讀背面之注意事項再jii本頁) 訂： 線- 經濟部智慧財產局員工消費合作社印製 479302
A7 B7 五、發明説明（5)1 。即是此連接基板含有在基板2 0 2，2 1 0形成配線圖 案2 0 4，2 1 2所形成之複數個配線基板。針對一者的 配線基板，在基板2 0 2形成開口部2 0 6，在配線圖案 2 0 4形成彎曲部2 0 8。突出到開口部2 0 6的上方， 形成彎曲部2 0 8。形成爲平面地重疊開口部2 0 6與彎 曲部2 0 8。然後在彎曲部2 0 6的凹部側設置導電性物 質6 1 0。詳情上，在彎曲部2 0 6的內部充塡導電性物 質 6 1 0。 其他的構成由於與第1 7圖所的連接基板相同，其說 明則省略。依據本實施形態，加上參照第1 7圖所說明過 的內容，彎曲部2 0 8的凹部側也可以介由導電性物質 6 1 0作爲電氣性的連接領域使用。詳情上，可以介由導 電性物質6 1 0，對彎曲部2 0 6的內面達到導電連接。 (第2 1實施形態） 第2 7圖表示適用本發明的第2 1實施形態其連接基 板之圖。 本實施形態之連接基板含有第1 8圖所示的連接基板 。即是此連接基板含有在基板3 0 2，2 1 0形成配線圖 案3 0 4，2 1 2所形成之配線基板。針對一者的配線基 板’在基板3 〇 2形成開口部3 0 6，在配線圖案3 0 4 形成彎曲部3 0 8。另外，形成爲平面地重疊開口部 3 0 6與彎曲部3 0 8，而在基板3 0 2的一面形成配線 圖案3 〇 4。然後，在彎曲部3 0 8的內部充塡導電性物 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -----ι!ίί^------、訂-----#1!!! -54 - 479302 A7 ____B7____ 五、發明說明（52 ) 質 6 1 2。 -----------------裝i (請先Μ.讀背面之注意事項再本頁： 其他的構成由於與第1 8圖所示的連接基板相同，其 說明則省略。依據本實施形態，加上參照第1 8圖所說明 過的內容，彎曲部3 0 8的凹部側也可以介由導電性物質 6 1 2作爲電氣性的連接領域使用。詳情上，可以介由導 電性物質，對彎曲部3 0 8的內面達到導電連接。 (第2 2實施形態） 第2 8圖表示適用本發明的第2 2實施形態其連接基 板之圖。 線· 本實施形態之連接基板含有第1 8圖所示的連接基板 。然後，在彎曲部3 0 8的凹部側設置導電性物質6 1 4 。詳情上，在彎曲部3 0 8的內部充塡絕緣性樹脂6 1 6 ，從絕緣性樹脂6 1 6上直到配線圖案3 0 4設置導電性 物質6 1 4。 經濟部智慧財產局員工消費合作社印製 其他的構成由於與第1 8圖所示的連接基板相同，其 說明則省略。依據本實施形態，加上參照第1 8圖所說明 過的內容，彎曲部3 〇 8的凹部側也可以介由導電性物質 6 1 4作爲電氣性的連接領域使用。詳情上，在於絕緣性 樹脂6 1 6上，可以介由導電性物質6 1 4達到與配線圖 案304的導電連接。 (第2 3實施形態） 第2 9圖表示適用本發明的第2 3實施形態其連接基 -55- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7 五、發明說明（53 ) 板之圖。 (請先閱讀背面之注意事項再i本頁) 本實施形態之連接基板含有第1 8圖所示的連接基板 。本實施形態則是：不設置第2 2實施形態的絕緣性樹脂 616 ，彎曲部308的內部爲中空。然後，從彎曲部 3 0 8的凹部上直到配線圖案3 〇 4設置導電性物質 6 18° 其他的構成由於與第1 8圖所示的連接基板相同，其 說明則省略。依據本實施形態，加上第2 2實施形態所說 明過的內容，因彎曲部3 0 8容易變形，所以能吸收彎曲 部所形成的應力。 (其他的變形例） 其次，說明本發明半導體裝置之實施形態的變形例。 (1 )本發明半導體裝置的其他形態，含有： 搭載前述半導體晶片，形成開口部之基板；及 具有形成在前述基板的一面，朝向他面的方向彎曲到 前述開口部內的彎曲部之配線圖案等； 經濟部智慧財產局員工消費合作社印製 以導線連接前述半導體晶片（的電極）與前述配線圖 案。 此構成爲導線接著型的半導體裝置，例如也有c P S 的形態之情況。 其製造方法，含有： 準備以上述方法所製造之配線基板，在前述基板搭載 至少1個半導體晶片之過程； -56- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 A7 B7_____ 五、發明說明（54 ) 以導線連接則述半導體晶片（的電極）與前述配線圖 案之過程。 (2 )本發明半導體裝置的其他形態，含有： 至少一個半導體晶片；及 搭載前述半導體晶片，形成開口部之基板； 具有形成在前述基板的一面，朝向他面的方向彎曲到 前述開口部內的彎曲部之配線圖案等； 前述配線圖案進而含有從前述基板突出（伸出）之引 線；連接著前述半導體晶片（的電極）與前述引線。 此半導體裝置也有C P S的形態之情況。然而，在前 述基板與前述半導體晶片之間，隔有間隙充塡樹脂亦可。 其製造方法，含有： 準備以上述方法所製造之配線基板，在前述基板搭載 至少一個半導體晶片之過程；及 連接前述半導體晶片（的電極）與前述引線之過程等 9 然而，引線連接適用單點接合亦可。 經濟部智慧財產局員工消費合作社印製 (3 )本發明半導體裝置的其他形態，含有： 至少一個半導體晶片；及 搭載前述半導體晶片，形成開口部之基板；及 具有形成在前述基板的一面，朝向他面的方向彎曲到 前述開口部內的彎曲部之配線圖案等； 在前述基板形成裝置孔； 前述配線圖案進而含有從前述基板突出（伸出）到裝 -57- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479302 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明說明（55 ) 置孔之內在引線，連接前述半導體晶片（的電極）與前述 內在引線。 此半導體裝置也有T — B G A ( Tape-Ball Grid Array )的形態之情況。 其製造方法，含有： 準備以上述方法所製造之配線基板，在前述基板搭載 至少一個半導體晶片之過程；及 連接前述半導體晶片（的電極）與前述內在引線之過 程。 這種製造方法可以適用T A B技術。 第3 0圖表示組裝了第7圖所示的半導體裝置之電路 基板1 0 0 0。一般，電路基板1 0 0 0例如使用玻璃環 氧系基板等的有機系基板。在電路基板1 0 0 0例如形成 由銅所形成之配線圖案1 1 0 0而成爲所望的電路，機械 式連接這些個配線圖案1 1 0 0與半導體裝置的外部端子 (彎曲部2 2 )，因達到彼此間的電氣性導通。使用銲錫 連接彎曲部2 2與配線圖案1 1 0 0亦可，但以不含鉛的 材料連接亦可。 i 第3 1圖表示筆記型個人電腦，作爲具有適用本發明 的半導體裝置之電子機器2000。 然而，將上述本發明的構成要件「半導體晶片」更換 爲「電子元件」，與半導體晶片同樣地，也可以將電子元 件（不論是否爲能動元件或是受動元件）組裝到基板而製 造電子零件。使用此種的電子元件所製造之電子零件，例 -----.---------裝--- (請先閱‘讀背面之注意事項再本頁) 訂·· 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 58 479302 A7 _B7___ 五、發明說明（56 ) 如有：光敏元件，電阻器，電容器，線圈，振盪器，濾波 器，溫度感測器，熱敏電阻，可變電阻，電位器或是保險 等 絲 熔 (請先閱讀背面之注意事項再1^|本頁) -裝 -線· 經濟部智慧財產局員工消費合作社印製 -59- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 479302 月3 修正補充 A8 B8 C8 D8 六、申請專利範圍 附件2 :第89 105399號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國90年12月修正 1 . 一種配線基板，具有：形成開口部之基板，及具 有彎曲部之配線圖案；在前述基板的一面形成前述配線圖 案，令其平面地重疊前述開口部與前述彎曲部；在前述彎 曲部的內部充塡應力吸收材料。 2 .如申請專利範圍第1項之配線基板，其中以不從 前述基板的前述他面突出之高度形成前述彎曲部。 3 .如申請專利範圍第1項之配線基板，其中前述彎 曲部，從前述基板的前述他面突出而構成突起部。 4 .如申請專利範圍第3項之配線基板，其中在前述 基板的前述他面，設置比前述突起部的突起高度還厚的保 護構件。 5 .如申請專利範圍第1項之配線基板，其中在前述 基板與前述配線圖案之間夾隔接著劑。 經濟部智慧財產局員工消費合作社印製 6 .如申請專利範圍第1項之配線基板，其中前述配. 線圖案的前述彎曲部係由寬度比前述開口部的直徑還小經 彎曲之配線所形成。 7 .如申請專利範圍第1項之配線基板，其中前述配 線圖案的前述彎曲部係彎曲比前述開口部還大的接合面部 (Land)的一部分而形成。 8 .如申請專利範圍第1項之配線基板，其中前述配 線圖案其前述彎曲部的先端部，被斷開形成。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 479302 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 __ D8、申請專利範圍 9 .如申請專利範圍第1項之配線基板，其中前述配 線圖案其前述彎曲部的先端部，避開基板的表面而成爲終 端。 1 0 ·如申請專利範圍第1項之配線基板，其中前述 開口部爲長形孔，在各別的前述開口部內形成複數個前述 彎曲部。 1 1 · 一種配線基板，含有形成有開口部之基板，及 具有形成在前述基板的一面，從前述一面突出到前述開口 部的上方經彎曲的彎曲部之配線圖案。 1 2 .如申請專利範圍第1 1項之配線基板，其中在 前述基板與前述配線圖案之間夾隔接著劑。 1 3 .如申請專利範圍第1 1項之配線基板，在以前 述配線圖案其前述彎曲部的凹面所形成之凹部充塡樹脂。 1 4 .如申請專利範圍第1 1項之配線基板，其中前 述配線圖案的前述彎曲部係由：寬度比前述開口部的直徑 還小經彎曲之配線所形成。 1 5 .如申請專利範圍第1 1項之配線基板，其中前 述配線圖案的前述彎曲部係彎曲比前述開口部還大的接合 面部的一部分而形成。 1 6 .如申請專利範圍第1 1項之配線基板，其中前 述配線圖案其前述部曲部的先端部，被斷開形成。. i 7 .如申請專利範圍第1 1項之配線基板，其中前 述配線圖案其前述彎曲部的先端部，避開前述基板的表面 而使其成爲終端。 (請先閱讀背面之注意事項再填寫本頁) 裝· 、1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -2 479302 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 8 ·如申請專利範圍第1 1項之配線基板，其中前 述開口 p卩爲長形孔’在各別的前述開口部內形成複數個前 述彎曲部。 1 9 . 一種配線基板，具有：形成有開口部之基板， 及具有彎曲部之配線圖案；在即述基板的一^面形成前述配 線圖案’令其平面地重疊前述開口部與前述彎曲部；在前 述彎曲部的凹部側，設置封合前述開口部之封合材。 2 0 ·如申請專利範圍第1 9項之配線基板，其中前 述封合材係由導電性物質所形成，被充塡到前述彎曲部的 內部。 2 1 _如申請專利範圍第1 9項之配線基板，其中在 前述彎曲部的內部充塡絕緣性物質； 前述封合材係由導電性物質所形成，被設在前述絕緣 性樹脂上。 2 2 .如申請專利範圍第1 9項之配線基板，其中前 述彎曲部的內部爲中空，而從前述凹部上直到前述配線圖 案設置封合材。 2 3 . —種配線基板，具有：形成有開口部之基板， 及具有形成在前述基板的一面，從前述一面突出到前述開 口部的上方經彎曲的彎曲部之配線圖案； ^ 在前述基板的前述開口部及前述彎曲部的內部.，充塡 封合前述開口部之封合材。 2 4 . —種連接基板，係爲含有在基板形成有配線圖_ 案之複數個配線基板； ---i-LJ---0装丨-----訂------MW. (請先閱讀背面之注意事項再填寫本貢) 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） -3- 479302 A8 B8 C8 D8 六、申請專利範圍 在前述複數個配線基板當中至少一個配線基板的前述 配線圖案形成彎曲部； 連接與形成前述彎曲部之配線基板不同的配線基板之 前述配線圖案和前述彎曲部。 2 5 .如申請專利範圍第2 4項之連接基板，其中形 成前述彎曲部的前述配線基板之前述基板形成有開口部； 前述彎曲部形成在與前述開口部平面地重疊之位置。 2 6 ·如申請專利範圍第2 5項之連接基板，其中形 成前述彎曲部之前述配線圖案，被形成在前述基板的一面 9 從前述一面突出到前述開口部的上方而形成前述彎曲 部， 2 7 .如申請專利範圍第2 5項之連接基板，其中形 成前述彎曲部之前述配線圖案，被形成在前述基板的一面 j 前述彎曲部，朝向前述基板的他面而形成在前述開口 部內。 2 8 .如申請專利範圍第2 4項之連接基板，其中利 用導電性構件連接前述配線圖案與前述彎曲部。 2 9 .如申請專利範圍第2 4項之連接基板，其中利 用導電性構件連接前述配線圖案與前述彎曲部。 3 0 . —種連接基板，係爲含有在基板形成有配線圖 案之複數個配線基板； j 針對前述複數個配線基板當中至少一個配線基板，在 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 - 479302 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 前述基板形成開口部，在前述配線圖案形成彎曲部，令其 平面地重疊前述開口部與前述彎曲部；在前述基板的一面 形成前述配線圖案，在前述彎曲部的凹部側設置導電性物 質； 連接與形成前述彎曲部之配線基板不同的配線基板之 前述配線圖案和前述彎曲部。 3 1 .如申請專利範圍第3 0項之連接基板，其中前 述導電性物質被充塡到前述彎曲部的內部。 3 2 .如申請專利範圍第3 0項之連接基板，其中在 前述彎曲部的內部充塡絕緣性樹脂； 從前述絕緣性樹脂上直到前述配線圖案設置前述導電 性物質。 3 3 .如申請專利範圍第3 0項之連接基板，其中前 述彎曲部的內部爲中空，從前述凹部上直到前述配線圖案 設置置前述導電性物質。 3 4 . —種連接基板，含有在基板形成有配線圖案之 複數個配線基板； 針對前述複數個配線基板當中至少一個配線基板，在 前述基板形成開口部；前述配線圖案具有被形成在前述基 板的一面，並且從前述一面突出到前述開口部的上方經彎 曲之彎曲部；在前述基板的前述開口部及前述彎曲部的內 部，充塡導電性物質； 連接與形成前述彎曲部之配線基板不同的配線基板之 前述配線圖案和前述彎曲部。 ---- JL J---Φ 裝 -------訂------ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -5- 479302 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁} 3 5 · —種半導體裝置，含有··具有形成有開口部的 基板、和有彎曲部的配線圖案，爲使前述開口部和前述彎 曲部平面性地重疊，而使前述配線圖案被形成於前述基板 的其中一方的面上，在前述彎曲部的內部由應力吸收材料 充塡而成之配線基板；及搭載在前述配線基板的前述基板 之至少一個半導體晶片。· 3 6 ·如申請專利範圍第3 5項之半導體裝置，其中 前述半導體晶片，介由導電粒子分散在接著劑之異方性導 電材料接合到前述基板。 3 7 ·如申請專利範圍第3 6項之半導體裝置，其中 前述異方性導電材料的一部分爲充塡到申請專利範圍第1 項的前述彎曲部之前述應力吸收材料。 3 8 _如申請專利範圍第3 5項之半導體裝置，其中 申請專利範圍第1項的開口部，被形成在前述基板其前述 半導體晶片的搭載領域內及搭載領域外的至少一者。 3 9 ·如申請專利範圍第3 5項之半導體裝置，其中 具有複數個半導體晶片； 經濟部智慧財產局員工消費合作社印製 前述基板，一部分被彎曲，積疊前述複數個半導體晶 片。 4 0 .如申請專利範圍第3 5項之半導體裝置，其中 申請專利範圍第1項之前述開口部，被形成在前述基板其 則述半導體晶片的搭載領域外； 前述基板一部分被彎曲，接著除了前述基板其前述半 導體晶片的搭載領域以外之部分與前述半導體晶片。 -6- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 479302 A8 B8 C8 D8 々、申請專利範圍 4 1 · 一種半導體裝置，含有：具有形成有開口部的 基板、和有彎曲部的配線圖案，爲使前述開口部和前述彎 曲部平面性地重疊，而使前述配線圖案被形成於前述基板 的其中一方的面上，在前述彎曲部的內部由應力吸收材料 充塡而成之配線基板；及搭載在前述配線基板之至少一個 半導體晶片。 4 2 ·如申請專利範圍第4 1項之半導體裝置，其中 前述半導體晶片，介由導電粒子分散在接著劑之異方性導 電材料接合到述基板。 4 3 .如申請專利範圍第4 2項之半導體裝置，其中 前述異方性導電材料的一部分，充塡到申請專利範圍第1 項的前述彎曲部。 4 4 .如申請專利範圍第4 1項之半導體裝置，其中 申請專利範圍第1 1項之前述開口部，被形成在前述基板 其前述半導體晶片的搭載領域內及搭載領域外的至少一者 〇 4 3 _如申請專利範圍第4 1項之半導體裝置，其中 具有複數個前述半導體晶片；前述基板，一部分被彎曲， 積疊前述複數個半導體晶片。 4 6 .如申請專利範圍第4 1項之半導體裝置，其中 申請專利範圍第1 1項之前述開口部，被形成在前述基板 其前述半導體晶片的搭載領域外； 前述基板一部分被彎曲，接著除了前述基板其前述半 導體晶片的搭載領域之部分與前述半導體晶片。 浪適用中國國家標準（CNS ) ( 21GX 297公釐)_ 了 _ : ---ILJ---♦裝 -------訂------ (請先閱讀背面之注意事項再填寫本頁) 479302 A8 B8 C8 D8 六、申請專利範圍 4 7 · —種半導體裝置，係爲含有：具有形成有開口 部的基板、和有彎曲部的配線圖案，爲使前述開口部和前 述彎曲邰平面性地重豐，而使前述配線圖案被形成於前述 基板的其中一方的面上，在前述彎曲部的凹部側上被裝設 有用來封止前述開口部的開口材所成之配線基板；及搭載 在前述配線基板的前述基板之至少一個半導體晶片。 48·—種半導體裝置，係爲含有：具有形成有開口 部的基板、和被形成於前述基板的其中一方的面上而從前 述其中一方的面突出到前述開口部的上方而有彎曲的彎曲 部之配線圖案，在前述基板的前述開口部以及前述彎曲部 的內部上，被充塡有用來封止前述開口部的封止材所成之 配線基板，及搭載在述配線基板的述基板之至少一*個 半導體晶片。 4 9 . 一種電路基板，用來搭載含有：具有形成有開 □部的基板、和有彎曲部的配線圖案，爲使前述開口部和 前述彎曲部平面性地重疊，而使前述配線圖案被形成於前 述基板的其中一方的面上，在前述彎曲部的內部由應力吸. 收材料充塡而成之配線基板·，及搭載在前述配線基板的前 述基板之至少一個半導體晶片之半導體裝置。 5 0 . —種電路基板，係用來搭載含有：具有形成有 開口部的基板、和有彎曲部的配線圖案，爲使前述開口部 和前述彎曲部平面性地重疊，而使前述配線圖案被形成於 前述基板的其中一方的面上，在前述彎曲部的內部由應力 吸收材料充塡而成之配線基板；及搭載在前述配線基板之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _ 8 - (請先閱讀背面之注意事項再填寫本頁) ，裝· 、1T 經濟部智慧財產局員工消費合作社印製 479302 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 至少一個半導體晶片之半導體裝置。 5 1 . —種電路基板，係用來搭載含有：具有形成有 開口部的基板、和有彎曲部的配線圖案，爲使前述開口部 和前述彎曲部平面性地重疊，而使前述配線圖案被形成於 前述基板的其中一方的面上，在前述彎曲部的凹部側上被 裝設有用來封止前述開口部的開口材所成之配線基板；及 搭載在前述配線基板的前述基板之至少一個半導體晶片之 半導體裝置。 5 2 . —種電路基板/係用來搭載含有：具有形成有 開口部的基板、和被形成於前述基板的其中一方的面上而 從前述其中一方的面突出到前述開口部的上方而有彎曲的 彎曲部之配線圖案，在前述基板的前述開口部以及前述彎 曲部的內部上，被充塡有用來封止前述開口部的封止材所 成之配線基板；及搭載在前述配線基板的前述基板之至少 一個半導體晶片之半導體裝置。 53.—種電子機器，係爲具備：含有：具有形成有 開口部的基板、和有彎曲部的配線圖案，爲使前述開口部 和前述彎曲部平面性地重疊，而使前述配線圖案被形成於 前述基板的其中一方的面上，在前述彎曲部的內部由應力 吸收材料充塡而成之配線基板；及搭載在前述配線基板的 前述基板之至少一個半導體晶片之半導體裝置。 5 4 · —種電子機器，係爲具備：含有：具有形成有 開口部的基板、和有彎曲部的配線圖案，爲使前述開口部 和前述彎曲部平面性地重疊，而使前述配線圖案被形成於 (請先閱讀背面之注意事項再填寫本頁) In 111 ......... _____ -- 1 --- ί 丨-- —裝· 、1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 479302 A8 B8 C8 D8 -、申請專利範圍 前述基板的其中一方的面上 吸收材料充塡而成之配線基 至少一個半導體晶片之半導 5 5 · —種電子機器， 開口部的基板、和有彎曲部 和前述彎曲部平面性地重疊 前述基板的其中一方的面上 裝設有用來封止前 搭載在前述配線基 述開口部 板的前述 ，在刖 板；及 體裝置 係爲具 的配線 ，而使 ，在刖 的開口 基板之 述彎曲部的內部由應力 搭載在前述配線基板之 〇 備：含有：具有形成有 圖案，爲使前述開口部 前述配線圖案被形成於 述彎曲部的凹部側上被 材所成之配線基板；及 至少一個半導體晶片之 半導體裝置。 5 6 . — 種電 子機器， 開口部的基板、和被形成於 從前述其中一方的面突出到 在前述 充塡有用 搭載在前 彎曲部之配線圖案 曲部的內部上，被 成之配線基板；及 係爲具備：含有：具有形成有 前述基板的其中一方的面上而 前述開口部的上方而有彎曲的 基板的前述開口部以及前述彎 來封止前述開口部的封止材所 述配線基板的前述基板之至少 ----—-1----^裝-------訂------41^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一個半導體晶片之半導體裝置。 5 7 . —種配線基板之製造方法，係爲含有： 將通過基板的開口部上形成在一面之導電箔的一部分 ，朝向他面的方向彎曲到前述開口部內而形成彎曲部之工 程；及 將應力吸收材料充塡到前述彎曲部內之工程。 5 8 ·如申請專利範圍第5 7項的配線基板之製造方 法，其中以不使其從前述基板的前述他面突出之尚度，形 表紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡） -10 - 479302 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 成前述彎曲部之製造方法。 5 9 _如申請專利範圍第5 7項的配線基板之製造方 法，其中使其從前述基板的前述他面突出前述彎曲部，而 形成突起部的配線基板之製造方法。 6 0 ·如申請專利範圍第5 9項的配線基板之製造方 法，其中在形成前述彎曲部之工程，位置對準前述開口部 後將前述基板的前述他面載置在對應於前述彎曲部的凹型 上，從前述基板的前述一面，面對前述導電箔衝壓對應於 前述彎曲部的凸型的配線基板之製造方法。 6 1 ·如申請專利範圍第5 9項的配線基板之製造方 法，其中含有在前述基板的前述他面設置比前述突起部的 突出高度還厚的保護構件之工程的配線基板之製造方法。 6 2 ·如申請專利範圍第5 7項的配線基板之製造方 法，其中在前述基板與前述導電箔之間夾隔接著劑； 將前述接著劑引進到前述開口部同時進行形成前述彎 曲部之工程的配線基板之製造方法。 6 3 .如申請專利範圍第5 7項的配線基板之製造方 法，其中在形成前述彎曲部之工程，斷開先端部同時形成 前述彎曲部的配線基板之製造方法。 6 4 ·如申請專利範圍第5 7項的配線基板之製造方 法，其中在形成則述彎曲部之工程，避開前述基板的表面 ，而使前述彎曲部的先端部成爲終端的配線基板之製造方 法。 ， 6 5 ·如申請專利範圍第5 7項的配線基板之製造方 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 11- „ I.IT (請先閲讀背面之注意事項再填寫本頁) 479302 A8 B8 C8 D8 六、申請專利範圍 法，其中含有形成前述彎曲部之工程之後，圖案處理前述 導電箔而形成配線圖案之工程的配線基板之製造方法。 6 6 .如申請專利範圍第5 7項的配線基板之製造方 法，其中含有：在前述基板貼著導電箔之工程，及圖案處 理前述導電箔而形成配線圖案之工程； 對作爲前述配線圖案之前述導電箔，進行形成前述彎 曲部之工程的配線基板之製造方法。 6 7 .如申請專利範圍第6 5項的配線基板之製造方 法，其中進而含有形成前述配線圖案後，在前述彎曲部的 凸面施予鍍金之工程的配線基板之製造方法。 6 8 . —種配線基板之製造方法，含有將通過基板的 開口部上形成在一面之導電箔的一部分，使其從前述一面 突出到前述開口部的上方經彎曲而形成彎曲部之工程的配 線基板之製造方法。 6 9 .如申請專利範圍第6 8項的配線基板之製造方 法，其中在前述基板與前述導電箔之間夾隔接著劑； 將前述接著劑引進前述開口部同時進行形成前述彎曲 部之工程的配線基板之製造方法。 7 0 ·如申請專利範圍第6 8項的配線基板之製造方 法，其中在形成前述彎曲部之工程，.斷開先端部同時形成 前述彎曲部的配線基板之製造方法。 7 1 ·如申請專利範圍第6 8項的配線基板之製造方 法，其中在形成前彎曲部之工程，避開前述基板的表面， 使前述彎曲部的先端部成爲終端的配線基板之製造方法。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) IJ—裝 _ 訂 經濟部智慧財產局員工消費合作社印製 -12- 479302 A8 B8 C8 D8 六、申請專利範圍 7 法，其 箔其前 線基板 7 法，其 述導電 7 法，其 處理前 對 之工程 7 法，其 的凸面 7 2 ·如申請專利範圍第6 8 中含有：形成前述彎曲部之 述彎曲部的凹面所形成之凹 之製造方法。 3 ·如申請專利範圍第6 8 中含有：形成前述彎曲部之 箔而形成配線圖案之工程的 4 .如申請專利範圍第6 8 中含有：將導電箔貼著在前 述導電箔而形成配線圖案之 作爲前述配線圖案之導電箔 的配線基板之製造方法。 5 ·如申請專利範圍第7 3 中進而含有：前述配線圖案 施予鍍金的配線基板之製造 項的配線基板 工程後，在以 部充塡樹脂之 項的配線基板 工程之後，圖 配線基板之製 項的配線基板 述基板之工程 工程； ，進行形成前 項的配線基板 形成後，在前 方法。 之製造方 前述導電 工程的配 之製造方 案處理則 造方法。 之製造方 ，及圖案 述彎曲部 之製造方 述彎曲部 6 · —種配線基板之製造方法，含有： ---- —---裝 I ------訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 將通過基板的開口部上形成在 ，朝向他面的方向彎曲到前述開口 程，及將導電性物質設置在前述彎 配線基板之製造方法。 7 7 .如申請專利範圍第7 6 法，其中將前述導電性物質充塡到 線基板之製造方法。 7 8 .如申請專利範圍第7 6項的配線基板之製造方 面之導電箔的一部分 部內而形成彎 曲部的凹部側 項的配線基板 前述彎曲部的 曲部之工 之工程的 之製造方 內部的配 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13 479302 A8 B8 C8 D8 々、申請專利範圍 法，其中在前述彎曲部的內部充塡絕緣性物質； (請先閱讀背面之注意事項再填寫本頁) 從前述絕緣性樹脂上直到前述配線圖案設置前述導電 性物質的配線基板之製造方法。 7 9 _如申請專利範圍第7 6項的配線基板之製造方 法，其中前述彎曲部的內部爲中空，從前述凹部上直到前 述配線圖案設置前述導電性物質。 8 0 · —種配線基板之製造方法，含有： 使其從前述一面突出到前述開口部的上方，彎曲通過 基板的開口部上形成在一面之導電箔的一部分而形成彎曲 部之工程，及在前述基板的前述開口部及前述彎曲部的內 部充塡導電性物質之工程的配線基板之製造方法。 8 1 · —種連接基板之製造方法，係爲連接在基板形 成有配線圖案而形成之複數個配線基板的連接基板之製造 方法；至少具有： 在前述複數個配線基板當中至少一個配線基板之前述 配線圖案形成彎曲部之工程；及 連接與形成前述彎曲部之配線基板不同的配線基板之 經濟部智慧財產局員工消費合作社印製 前述配線圖案與前述彎曲部之工程的連接基板之製造方法 〇 8 2 .如申請專利範圍第8 1項的連接基板之製造方 法，其中形成前述彎曲部的前述配線基板之前述基板，形 成有開口部； 將前述彎曲部形成在與前述開口部平面地重疊之位置 的連接基板之製造方法。 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） 479302 A8 B8 C8 ___ D8 六、申請專利範圍 (請先閎讀背面之注意事項再填寫本頁) 8 3 .如申請專利範圍第8 2項的連接基板之製造方 法，其中將形成有前述彎曲部之前述配線圖案形成在前述 基板的一面； 從前述一面突出到前述開口部的上方，形成前述彎曲 部的連接基板之製造方法。 8 4 .如申請專利範圍第8 2項的連接基板之製造方 法，其中將形成有前述彎曲部之前述配線圖案形成在前述 基板的一面； 將前述彎曲部，朝向前述基板的他面形成在前述開口 部內的連接基板之製造方法。 8 5 ·如申請專利範圍第8 1項的連接基板之製造方 法，其中使其擴散各別的材料，而連接與形成前述彎曲部 之前述配線基板不同的配線基板之前述配線圖案和前述彎 曲部的連接基板之製造方法。 經濟部智慧財產局員工消費合作社印製 8 6 ·如申請專利範圍第8 1項的連接基板之製造方 法，其中利用導電性構件，連接與形成前述彎曲部之前述 基板不同的配線基板之前述配線圖案和前述彎曲部的連接 基板之製造方法。 8 7 · —種連接基板之製造方法，係爲連接在基板形 成有配線圖案而形成之複數個配線基板的連接基板之製造 方法； 針對前述複數個配線基板當中至少1個配線基板，在 前述基板形成開口部；含有：在形成前述開口部的前述基 板之前述配線圖案，形成彎曲部使其與前述開口部平面地 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 15 _ 479302 A8 B8 C8 _D8 六、申請專利範圍 重疊之工程；及在前述彎曲部的凹部側設置導電性物質之 工程；及連接與形成前述彎曲部之配線基板不同的配線基 板之前述配線圖案和前述彎曲部之工程等的連接基板之製 造方法。 8 8 .如申請專利範圍第8 7項的連接基板之製造方 法，其中將前述導電性物質充塡到前述彎曲部的內部的連 接基板之製造方法。 8 9 ·如申請專利範圍第8 7項的連接基板之製造方 法，其中在前述彎曲部的內部充塡絕緣性樹脂； 從BU述絕緣性樹脂上直到則述配線圖案設置前述導電 性物質的連接基板之製造方法。 9 0 _如申請專利範圍第8 7項的連接基板之製造方 法，其中前述彎曲部的內部爲中空，從前述凹部上直到前 述配線圖案設置前述導電性物質。 9 1 . 一種連接基板之製造方法，係爲連接在基板形 成有配線圖案而形成之複數個配線基板的連接基板之製造 方法； 針對前述複數個配線基板當中至少一個配線基板，在 前述基板形成開口部，前述配線圖案被形成在前述基板的 ~*面 > 含有： 在形成有前述開口部的前述基板之前述配線圖案，從 前述一面突出到前述開口部的上方經彎曲而形成彎曲部之 工程；及 ‘ 將導電性物質充塡到前述基板之前述開口部及前述彎 表紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、言 經濟部智慧財產局員工消費合作社印製 16- 479302 A8 B8 C8 D8 -、申請專利範圍 曲部的內部之工程;及 (請先聞讀背面之注意事項再填寫本頁) 連接與形成前述彎曲部之配線基板不同的配線基板之 前述配線圖案及前述彎曲部之工程等的連接基板之製造方 法。 92.—種半導體裝置之製造方法，含有： 將通過基板的開口部上形成在一面之導電箔的一部分 ，朝向他面的方向彎曲到前述開口部內而形成彎曲部之工 程；及 將應力吸收材料充塡到前述彎曲部內之工程；及 在前述基板上搭載至少一個半導體晶片之工程的半導 體裝置之製造方法。 9 3 ·如申請專利範圍第9 2項的半導體裝置之製造 方法，其中在搭前述半導體晶片之工程，將前述半導體晶 片，介由導電粒子分散在接著劑所形成之異方性導電材料 ，接合到前述基板的半導體裝置之製造方法。 9 4 .如申請專利範圍第9 2項的半導體裝置之製造 方法，其中複數個半導體晶片搭載在前述基板； 經濟部智慧財產局員工消費合作社印製 前述基板爲可撓性基板；彎曲前述基板的一部分，_ 疊前述複數個半導體晶片的半導體裝置之製造方法。 9 5 .如申請專利範圍第9 2項的半導體裝置之製自 方法，其中前述基板爲可撓性基板； 彎曲前述基板的一部分，將前述半導體晶片的上s貝占 著到前述基板的半導體裝置之製造方法。 · 96.—種半導體裝置之製造方法，含有： 經濟部智慧財產局員工消費合作社印製 479302 A8 B8 C8 D8 夂、申請專利範圍 將通過基板的開口部上形成在一面之導電箔的一部分 ’從該面的方向彎曲突出到前述開口部上方而形成彎曲部 之工程；及 在前述基板上搭載至少一個半導體晶片之工程的半導體裝 置之製造方法。 9 7 .如申請專利範圍第9 6項的半導體裝置之製造 方法，其中在搭載前述半導體晶片之工程，將前述半導體 晶片，介由導電粒子分散在接著劑而形成之異方性導電材 料’接合到前述基板的半導體裝置之製造方法。 9 8 ·如申請專利範圍第9 6項的半導體裝置之製造 方法，其中複數個前述半導體晶片被載在前述基板； 前述基板爲可撓性基板； 彎曲即述基板的一部分，積疊前述複數個晶片的半導 體裝置之製造方法。 9 9 ·如申請.專利範圍第9 6項的半導體裝置之製造 方法，其中前述基板爲可撓性基板； 彎曲前述基板的一部分，將前述半導體晶片的上面貼 著到前述基板的半導體裝置之製造方法。 1〇〇.—種半導體裝置之製造方法，係爲含有： 將通過基板的開口部上形成在一面之導電范的一部分 ’朝向他面的方向彎曲到前述開口部內而形成彎曲部之工 程；及 將導電性物質裝設在前述彎曲部的凹部側上之工程； 及 本紙張尺度適用中國國家標準（CNS )八4規格（210x297公釐） -18- -------^---® —*-----IX------41^ (請先閱讀背面之注意事項再填寫本頁) 479302 A8 B8 C8 D8 六、申請專利範圍 在前述基板上搭載至少一個半導體晶片之工程的半導 體裝置之製造方法。 1 〇 1 . —種半導體裝置之製造方法，係爲含有： 將通過基板的開口部上形成在一面之導電箔的一部分 ’從該面的方向彎曲突出到前述開口部上方而形成彎曲部 之工程；及 將導電性物質充塡在前述基板的前述開口部以及前述 彎曲部內部之工程；及 在前述基板上搭載至少一個半導體晶片之工程的半導 體裝置之製造方法。 m ϋϋ emMmh l#i —ϋ —1 n (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW089105399A 1999-03-25 2000-03-24 Wiring board, connection board, semiconductor device, manufacture method, circuit board, and electronic device TW479302B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8102899 1999-03-25
JP21318399 1999-07-28

Publications (1)

Publication Number Publication Date
TW479302B true TW479302B (en) 2002-03-11

Family

ID=26422069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105399A TW479302B (en) 1999-03-25 2000-03-24 Wiring board, connection board, semiconductor device, manufacture method, circuit board, and electronic device

Country Status (4)

Country Link
US (1) US6507095B1 (zh)
JP (1) JP4066127B2 (zh)
TW (1) TW479302B (zh)
WO (1) WO2000059033A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US20020121693A1 (en) * 2000-12-11 2002-09-05 Milla Juan G. Stacked die package
JP2002353362A (ja) * 2001-05-28 2002-12-06 Sony Corp フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板
JP4123518B2 (ja) * 2001-12-06 2008-07-23 日立化成工業株式会社 光デバイスの製造方法及び光デバイス
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP2006518944A (ja) * 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
KR100490680B1 (ko) * 2003-05-12 2005-05-19 주식회사 젯텍 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법
US6998703B2 (en) * 2003-12-04 2006-02-14 Palo Alto Research Center Inc. Thin package for stacking integrated circuits
JP2006108431A (ja) * 2004-10-06 2006-04-20 Sharp Corp 半導体装置
JP4099673B2 (ja) * 2004-12-21 2008-06-11 セイコーエプソン株式会社 半導体装置
KR101357765B1 (ko) 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
TWI292945B (en) * 2006-02-24 2008-01-21 Chipmos Technologies Inc Chip package
SG170744A1 (en) * 2006-03-20 2011-05-30 Sumitomo Bakelite Co Circuit board and connection substrate
JP2008078205A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20110048786A1 (en) * 2009-08-31 2011-03-03 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having a bump and a method of manufacturing the same
WO2017111903A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrating system in package (sip) with input/output (io) board for platform miniaturization
JP6909435B2 (ja) * 2017-07-25 2021-07-28 大日本印刷株式会社 貫通電極基板およびその製造方法
US10276487B1 (en) * 2017-10-18 2019-04-30 Micron Technology, Inc. Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
EP3841850A4 (en) 2018-08-22 2022-10-26 Liquid Wire Inc. STRUCTURES WITH DEFORMABLE LADDERS

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177039A (en) 1990-12-06 1993-01-05 Corning Incorporated Method for making ceramic matrix composites
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
JPH07193098A (ja) 1993-11-22 1995-07-28 Fujitsu Ltd 半導体装置及びその製造方法
US5679978A (en) 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
JPH07221132A (ja) 1993-12-06 1995-08-18 Fujitsu Ltd 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法
KR0153387B1 (ko) * 1993-12-16 1998-12-01 가네꼬 히사시 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5629835A (en) 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JPH09232381A (ja) 1996-02-27 1997-09-05 Fuji Micro Kogyo Kk 両面タブ用テープ、およびその製造方法
JPH10125705A (ja) 1996-10-18 1998-05-15 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
DE69730940T2 (de) 1996-07-12 2005-03-10 Fujitsu Ltd., Kawasaki Verfahren zur herstellung einer halbleiteranordnung
KR100499306B1 (ko) * 1997-01-23 2005-11-22 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
JPH10313072A (ja) 1997-05-12 1998-11-24 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
US6093036A (en) * 1997-12-05 2000-07-25 Matsushita Electric Industrial Co., Ltd. Terminal connection device for power supply circuit
JPH11243118A (ja) 1998-02-24 1999-09-07 Hitachi Cable Ltd Ｂｇａ用配線テープ及びその製造方法
JPH11260950A (ja) 1998-03-10 1999-09-24 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6507095B1 (en) 2003-01-14
WO2000059033A1 (en) 2000-10-05
JP4066127B2 (ja) 2008-03-26

Similar Documents

Publication Publication Date Title
TW479302B (en) Wiring board, connection board, semiconductor device, manufacture method, circuit board, and electronic device
TW563213B (en) Semiconductor device and its manufacturing method, circuit board and electronic machine
TW464998B (en) Film-type carrier tape, semiconductor module, semiconductor apparatus and its manufacturing method, mounted substrate and electronic machine
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
TW459323B (en) Manufacturing method for semiconductor device
TW459353B (en) Semiconductor device and manufacture thereof, circuit board and electronic apparatus capable of preventing cracks in the external electrodes
TW445551B (en) Semiconductor device, its manufacture, circuit board, and electronic apparatus
TW515078B (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic machine
TW449843B (en) Semiconductor apparatus and its manufacturing method, electric circuit board and electronic machine
TW473953B (en) Semiconductor device and method for manufacturing same
JP2001203319A (ja) 積層型半導体装置
TW548757B (en) Semiconductor device, its manufacturing method, circuit substrate and electronic machine
TW440977B (en) Semiconductor device, connection for semiconductor chip, circuit board and electronic machine
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
TW541632B (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
TW396467B (en) Semiconductor device
JP3569585B2 (ja) 半導体装置
JP2002009231A (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JP4822019B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
CN114073171B (zh) 线路嵌入式基板、芯片封装结构及基板制备方法
JP4735855B2 (ja) 配線基板、半導体装置及びこれらの製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP4822018B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees