TW469585B - Copper interconnect seed layer treatment methods and apparatuses for treating the same - Google Patents
Copper interconnect seed layer treatment methods and apparatuses for treating the same Download PDFInfo
- Publication number
- TW469585B TW469585B TW089120424A TW89120424A TW469585B TW 469585 B TW469585 B TW 469585B TW 089120424 A TW089120424 A TW 089120424A TW 89120424 A TW89120424 A TW 89120424A TW 469585 B TW469585 B TW 469585B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- copper
- dielectric layer
- seed layer
- scope
- Prior art date
Links
Classifications
-
- H10P72/0476—
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
-
- H10W20/033—
-
- H10W20/043—
-
- H10W20/052—
-
- H10W20/056—
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
469585 五、發明說明(l) 發明之領域 本發明主要有關於半導體裳置之製造,特別係指用以 提昇金屬化内連線之可靠度的製造方法與設備。 相關技術之描诚 半導體裝置之製程起始於半導體晶圓的製造,再將每 一晶圓通過多道步驟以製成半島體晶粒之陣列。眾所周知 地,半導體晶圓上首先要製造的是電晶體,然後再將多層 金屬線與導電通孔内連接至各電晶體。自從使用銅金屬化 内連線之後,所謂鑲嵌與雙重鎮嵌之製程即被用來形成介 電層中之渠溝與通孔孔,即如以下所述,一般的金屬銅填 充製程存在著幾個問題。 參看圖1A,其係一圖案化介電層1 〇 0之橫剖面圖《如 圖所示,介電層100具有一通孔孔102、與一渠溝1〇4,基 本上一阻障層105會沉積在此介電層1〇〇上、並填入通孔孔 102與渠溝104中。基本上’阻障層之材料為鈕、氮化鈕、 或二者之組合。然後一銅籽晶層丨〇 6再整個沉積於阻障層 105之上,以便將通孔孔102與渠溝104中之内壁與表面連 在一起。鋼籽晶層係用以提供良好的附著性、與建立銅内 連線^良好的電接觸。銅籽晶層〗〇6之沉積基本上係利用 =,軋相’’儿積(CVD)技術、或物理氣相沉積(PVD)技術,一 旦銅軒晶層丨06被沉積之後,即將晶圓
第5頁 469585 五、發明說明(2) -- 大氣環境中、並暴露於氧氣之中,此一過程則視製程參數 與產能因子而有所不同,而由於暴露於氧氣之中故銅籽 晶層1 0 6將自然地進行氧化《> 雖然銅籽晶層之氧化並不會影響介電層1〇〇上表面之 金屬銅,但沉積在渠溝104與通孔孔102中之銅則將實質上 含量愈少’因而受到銅氧化之影響最大^例如,若籽晶層 106被况積為一厚度為X之層,則大約只有$的實際上會 被沉積在通孔孔1 〇2之侧壁11 〇上。一般皆認為在表體銅 填充程序執行之前,大約會有1〇%至3〇%的銅籽晶層1〇6會 氧化’如圖1B所示,鋼籽晶層1〇6之一頂層區域1〇6a受到 氧化’只留下較低之部位1 〇 6 b尚未受到氧化。一旦銅籽晶 層106已形成,表體銅填充1〇8亦隨之執行以便填充通孔孔 1 0 2與渠溝1 〇 4的剩餘部位。 銅籽晶層被氧化的所造成的問題是受到氧化之頂層區 域1 〇6a可能會造成金屬化内連線效能之缺陷。例如,被電 鍵之表體銅填充108的品質可能會因此而受到影響,故其 與銅籽晶層106較不易有完美的材料黏著,過多的氧化鋼 1 06a不但使黏著性受到影響,相對亦使侧壁丨〗〇上實際的 銅材料更為稀少。因為被填充之通孔係低導電金屬線或電 晶體元件之介面’而由於銅抒晶材料係用以提昇對電錄之 銅填充材料的良好黏著性,故此類介面更會因為銅軒晶材 料的減少而受到影響。 一個針對氧化的解決方法是將晶圓移進一蝕刻室中, 以便將產生之氧化銅蝕刻淨盡,雖然這種技術可移除氧化
第6頁 4 6 9 5 8 5 五、發明說明(3) 銅,但蝕刻本身亦會將鋼籽晶 是個問題,因為在侧壁110上夕層^ 6a移除掉一些,這亦將 常薄了。對籽晶層106之銅任=籽:層106個厚度已經非 種情況,那就是銅籽晶層二:匕=除”造;- 锢夕τU 多,貝銅内連線與填充金屬 之可貪磨能成缺陷,這些缺陷會降低積體電路裝置 ::靠度與效能。更多關於電路之資訊,可參考美國專利 案第5 ’882,498號,其中邛昍7恭, .& β ^ ^ 兵T說明了電鍍銅材料之傳統方 法,此篇美國專利案係在此引以為參考者。 根據以上所述 > 有必暴担# . 連線不致遭受上Ϊ丄二其所形成之銅内 ^ ^ 特別有必要提供一以銅填充渠 溝與通孔而定義出鋼内連線特徵構造的方法,1此種方法 不致影響用來起始銅*真充製程之銅籽晶層❸完整性。 發明概要 整體而言,本發明係藉由提供一在進行銅電鍍程序之 前處理銅籽晶層方法與設備,以滿足上述之需求,其中鋼 電鍍程序係用以填充定義銅内連線結構之蝕刻渠溝及/或 通孔。必須注意的是,本發明可以多種方式實施,包括作 為一程序、一設備、一系統、一裝置、或一方法,以下並 提出幾個實施例來加以說明。 本發明在一實施例中揭露有在一介電層中製造半導體 内連線特徵構造之方法’此方法包含將一銅籽晶層沉積在 介電層之上與介電層之蝕刻特徵構造中,該介電層之上並
第7頁 469585 五、發明說明(4) ~ ' "' 具有一限障層。然後,此方法在處理之銅籽晶層上電鍍一 銅填充層,並配置銅填充層以填充介電層之蝕刻特徵構 ,,。在一例子中,鋼籽晶層之處理包括對銅籽晶層施以一 溶液’該溶液包含氫氟酸(HF)、檸檬酸(citric acid)、 與/昆。在去離子水中之氨(amm〇nja)。 本發明在另一實施例中揭露有在一介電層中製造半導 體内連線特徵構造之方法,此方法包含將一銅籽晶層沉積 f一阻障層之上與介電層之高縱橫比蝕刻特徵構造中,且 „亥,障層係形成在介電層之上。在沉積銅籽晶層之後,即 將该銅籽晶層加以處理以去除銅籽晶層上之一氧化層,且 其不致將該銅籽晶層移除。然後,一鋼之表體層即被填入 被處理之銅籽晶層之中,並配置鋼表體層以填充介電層之 高縱橫比姓刻特徵構造。 此外’本發明在又一實施例中則揭露有一製造銅内連 線之設備。該設備包含:(a) —沉積機台,其用以在一阻 障層上沉積一銅籽晶層’而該阻障層係襯於一基板之介電 層與介電層的飯刻特徵構造上;(b) 一處理模組,用以接 受基板’與將氧化銅從鋼籽晶層上移除;以及(c) —電鍍 模組,其與處理模組現場連接,電鍍模組被配置成將銅整 體填充在處理之銅籽晶層之上與填入介電層之蝕刻特徵構 造中。 本發明之其它樣態與優點則配合以下之附圖與例子加 以詳加說明。
五、發明說明(5) 施例之#細説明 本案揭露一種用以形成金屬化内連線特徵構造之發 明。於一特定之例子中,金屬化内連線特徵構造係金屬銅 之特徵構造。本發明並揭露一種於鋼電鍍之前形成的銅籽 晶層之處理方法’此金屬銅係填充於加襯有被蝕刻出之阻 障層的渠溝及/或通孔,這些渠溝與通孔係用以定義銅内 連線結構。以下將對本發明加以詳加描述,然而,對熟習 I知計藝者而言’則不需詳加描述亦可實施本發明,在其 匕例子中’一些眾所周知的製程操作則不詳加描述,以免 造成與本發明間之混淆。 本發明在一實施例中揭露有一形成一銅籽晶層於一阻 障層上之方法,該阻障層係形成於一介電層之上,該介電 層則具有諸如渠溝及/或通孔之蝕刻特徵構造,銅籽晶層 最好在一沉積室中進行沉積。一旦沉積之後,具有钱刻特 徵構造之晶圓即被移出沉積室,並被送至一大氣環境中, 其可使銅籽晶層曝露於氧氣之中’視其曝露之時間而定, 曝露於氧礼中會造成銅軒晶層上長出一氧化銅層,在執行 銅電艘之刚,則將晶圓移入處理模組中,在其中可移除氧 化銅且不致移除剩餘之銅籽晶層。一旦將氧化銅從銅籽晶 層移除後’則·#如可在幾秒之内即將晶圓立即移入一電錄 模組中。在此電鍍模組中,一表體銅填充層則被鍍於銅籽 晶層之上,以填充渠溝及/或通孔。在下面的描述中將提 到幾個實施例’以說明處理程序與群集模組,其係用以執 行各式組合之處理與所提供之電錄。
第9頁 4 6 9 5 8 5 五、發明說明(6) 圖2 A係顯示本發明一實施例中之一製程系統圖2 〇 〇, 其包含一籽晶層沉積室202與一電鍍設備203。電鑛設備 203包含一籽晶層處理模組204與一電鍍模組2〇6,電鍍模 組206可以是任何可被配置成在一表面上電鍍一金屬層之 習知電鍵模組,在一例子中’此表面可為一沉積在一晶圓 W上之銅籽晶層’且此晶圓係位在籽晶層沉積室2 〇 2中,電 鑛模組208被配置成可在使用一電解溶液之電鍍製程中安 置晶圓W。 基本上,在電解溶液中設有一陽極,且一陰極則連接 至妙晶圓以提供電流’然後,電流、電解溶液、與晶圓相 互反應,因而在晶圓表面、即沉積室2 〇 2沉積形成之籽晶 層上形成一金屬層。在此實施例中’抒晶層沉積室2 〇 2被 配置成將一薄銅層沉積在一阻障層上與蝕刻特徵構造中, 此阻障層係被定義在晶圓W表面上,而蝕刻特徵構造則定 義了渠溝及/或通孔。在一特定的例子中,阻障層可為一 鈕材料’一氮化组材料、或其組合。 在銅内連線技術中,晶圓W之介電層會被蝕刻以定義 金屬線之位置,此金屬線則形成一給定層之金屬化内連線 的網路。籽晶層沉積室2 〇 2會被配置成可將薄銅層沉積在 阻障層之上。例如,一典型之籽晶層沉積會在晶圓w之上 表面沉積厚度約1 500 A之銅籽晶層,然而,即如上所述, 若特徵係尺寸較小而具有高縱橫比,則將銅沉積其側壁上 之量則實質上較少,一般約減少總量丨5 〇 〇 A之〗。 —旦晶圓W在籽晶沉積室2〇2中被沉積以適當銅籽晶層
第10頁 4 6 9 5 8 5 五、發明說明(7) 厚度之後’即將晶圓從沉積室2〇2中移出,並在其被導入 電鍍設備203之前先將其曝露在氧氣中。在開始電鍍模組 206中之電鍍製程之前,晶圓先被導入一籽晶層處理模組 204中,針對沉積於沉積室2〇2中之鋼籽晶層,籽晶層處理 模組204被配置成可實質上將其上長出之氧化銅去除。 在一較佳實施例中,籽晶層處理模組2〇4被配置成可 提供一化學清潔溶液,該溶液係以去離子水、一有機化合 物、與一氟化物所製成’這些成分皆混合在一酸性ρ Η環境 中。當晶圓W從沉積室2 〇 2被轉移到電鍍設備2 〇 3之前,酸 性ΡΗ環境之配置即可將形成在銅籽晶層上之氧化銅溶解。 在此實施例中’酸性ΡΗ環境最好可大約保持在1至6之範 圍,在另一較佳實施例中,酸性ΡΗ環境的ΡΗ水平大約位在 2至4的範圍之間。 所用之有機化合物可以是一有機酸、有機酸之氨鹽、 或一陰離子介面活性劑,還有一些有機酸亦可採用,包括 檸檬酸、蘋果酸、丙二酸、丁二酸、或以上所列有機酸之 任何組合。有機化合物應可溶解於去離子水中,其濃度範 圍約ΙΟΟρριπ至以質量計之2%。在另一實施例中,有機化合 物被溶解於去離子水中,且其濃度範圍則約為2〇〇ppm至以 質量計算之0. 2%。 II化物則可為氫氟酸(HF)或氟化銨“札以,此氟化物 最好可溶解於去離子水中,且其濃度範圍約為〇, 1%至5%之 間。在—較為特定的例子中,氡化鋼移除溶液以質量計可 為〇. 5%HF、〇. 1%檸檬酸、與〇· 4%NH4〇H混合在去離子水
第11頁 469585 五、發明說明(8) 中,在此例中,溶液的PH水平約為3 ^ 要注意的是’在電鍍模組206執行籽晶層上之電鍍 前’配合清洗溶液’狩晶層處理模組2 〇 4可用以清洗或使 用刷狀物技術擦洗晶圓W ’該清洗溶液係用來將沉積於沉 積至202中之籽晶層上的氧化銅移除。如此,電鍍模組2Q6 即可在銅籽晶層上沉積出一較為均勻與缺陷較少之銅層, 故可避免前述習知技術中之問題。 另外要注意的是,電鍍設備20 3最好係一組合模组, 此組合模組可於現場進行處理與電鍍製程,故其可在模組 2 0 4中之籽晶層處理後立即進行電鍍製程,所以,電链設 備203最好係一群集式工具,其可在電鍍製程發生於電鍍 模組2 0 6之前有效率地執行籽晶層之處理。更多關於清除 氧化銅之清潔技術的資訊可參考美國專利案第08/955, 393 號,標題為METHOD AND APPARATUS FOR CLEANING SEMICONDUCTOR SUBSTRATES AFTER POLISHING OF COPPER FILM,申請曰為1997年10月21曰,此案在此引以為參考。 圖2B顯示本發明之一電鍍設備203。在此實施例中, 籽晶層處理模組204包含二次獨立之清洗槽,以便在將晶 圓ff引入電鍍模組206之前先處理籽晶層。首先晶圓被插入 —第一清洗槽204a,其中可實施沉積室中所沉積之籽晶層 上氧化物之移除,如上所述,用來將鋼籽晶層上之氧化物 移除所用之溶液最好是一含酸之溶液,其被配置成可將氧 化銅從籽晶層上溶解。 一旦已在槽204a中將晶圓W清洗以去除氧化銅之後,
第12頁 469585 五、發明說明(9) 即將晶圓移入一去離子水槽2〇4b中,其中,在將晶圓引入 電鍵模組206之前》去離子水會將氧化物移除化學物質清 洗掉。在此實施例中,在電鍍模組2 〇 6中執行電鍍之前, 最好先將於槽204a中用於移除氧化銅之溶液移除,在此例 中,去離子水清洗槽2〇4b會被配置成可執行此種工作,以 實質上將氧化銅移除溶液清除。 圖2C係顯示一電鍍設備2〇3,其中籽晶層處理模組2〇4 包含二獨立之次模組’以便在電鍍模組2〇6中執行電鍍之 前先處理軒晶層。在此實施例中,設備2 〇 3可包含—放置 於停駐區209之晶舟210,在電鍍模組206之電鍍執行之 刖’停駐區2 0 9將保留晶圓一段時間。在此實施例中,因 為晶圓在被電鍍之前會在晶舟2丨〇中停留一段時間,故籽 晶層處理模組204將首先在槽2〇4c中執行氧化物之移除, 然後再將晶圓移至一槽2〇4d中,其中,銅籽晶層並被加上 保護層以預防或禁止晶圓在晶舟2丨〇 (亦即,被曝露於氧氣 中)中長出氧化銅,如此,位在晶舟21 q中之晶圓在等待電 鍵模組206中之銅電鍍時’即不致被過分地氧化。 電鍍完成之後,晶圓W可被輸出至一位於電鍍設備2〇3 外之晶舟21 2,然後是進一步的處理,例如可接著執行化 學機械研磨(CMP)以定義金屬特徵,在此實施例中,最好 氧化物移除槽2 0 4 c係使用一稀釋於去離子水中之含酸溶 液。例如,以質量計,在去離子(D丨)水中具有〇 濃 檸檬酸與一 PH值為2在DI水中濃度為之鹽酸、 DI水中濃度為0.2%之蘋果酸(maiic acid)、或在Μ水中濃
4 6 9 5 B 5 五、發明說明(10) 二哈.2%之丙二酸皆可使用。當然,這些濃度值皆可視要 〃之氧巧銅之厚度與所需處理時間而有所改變,所以, 檬酸、蘋果酸、與丙二酸之濃度範圍至少為〇〇〇5%至 ~5%,HCL則為〇.01%至02%,更進一步,上述任一溶液皆 可進一步稀釋(即加入)以100ppm至〇· 2%之氫氧化銨,其它 用以移除氧化物之習知溶液亦可使用。 一旦槽204c中之氧化物移除完成,即將晶圓移入一槽 204d中。在槽2〇4(1中,會形成一銅籽晶層之保護層以防止 銅杆晶層上氧化銅之成長。在一實施例中,溶液通常具有 H 一婦五環(az〇l e)族之成員’諸如笨並三唑(BTA)即係已 知可保護鋼上不致長出氧化物,BTA目前係最為廣泛使用 之保護媒介’且其係許多用於氧化鋼預防之商業用溶液中 的主要成分’一個保護媒介的例子即是Applied Chemicai
Technologies,inc jSt〇p〇xTM。
其它已用於氧化銅預防之氮二烯五環包括苯并吡唑、 苯并味唾、,哚、與甲基苯并三氮唑。更多關於氧化物移 除與保護媒介的資訊可參考美國專利案第〇9/282,596 號’標題為METHOD AND APPARATUS FOR ENABLING CONVENTIONAL WIRE BONDING TO COPPER-BASED PAD FEATURES ’其申請日為1999年3月31號,此案在此作為參 考0 要注意的是’電鍍設備203極其適合用來執行銅籽晶 層之處理,如此’在送入電鍍模組2 進行銅電鍍之前, 位在晶舟210中之晶圓W可被保護不致在表面長出氧化鋼,
第14頁 469585 五、發明說明(11) · 故此一在電鍍執行前之保護可允許較大的彈性,因為晶圓 不需在清除完氧化銅後即立即被電鍍。在參考圖2几與23之 其它實施例中,則較偏好在執行電鍍之前立即執行籽晶層 之處理。 圖3A顯示本發明之一實施例中,在一電鍍模組中實施 一表體銅填充前,用以預先處理用在銅内連線之一銅籽晶 層的製程操作流程圖3 0 0。此方法開始於操作3 〇 2,其中, 一介電層形成在一基板或晶圓之一特別層上,一旦介電層 已形成’此方法接著即進行操作3〇4,在此操作中,介電 層會被蝕刻出渠溝及/或通孔孔。 渠溝及/或通孔基本上係以鑲嵌或雙重鑲嵌蝕刻技術 來進行蝕刻,以便所蝕刻出之特徵可成為金屬化内連線與 導電通孔旦操作304之渠溝及/或通孔孔之蝕刻已完 成*此方法即接著進行操作3 〇 5 ’在此操作中,一阻障層 會沉積在介電層上以及渠溝與通孔中。在操作中,一 薄銅軒晶層會沉積在阻障層上。基本上,奸晶層沉積操作 係在一化學氣相沉積(CVD)室或一物理氣相沉積(pVD)室 中〇 一般來說’被沉積籽晶層的厚度範圍約在丨〇 0 A與 3000 A之間,而且’最好是大約在50 0 a與2〇〇〇 A之間, 其最佳值則約為1 5〇〇 a,如上所述,具有較高縱橫比之側 壁上的杆晶層厚度基本上則要小得多,且一般皆大約位在 所沉積厚度的3〇%與5%之間。當然,籽晶層的實際厚度得 視特定積體電路設計所用之製程技術而定。—旦在操作
第15頁 4 69 58 5 五、發明說明(12) 306 /儿。積丨冑鋼軒晶層後,此方法接著即進行操作3〇8, 在f操作中’一現場之銅預處理會執行於此薄籽晶層上, 以移除,產生之氧化銅。如上所述,並如圖2乂_^所 I #山一薄軒晶層〉儿積於操作3 G 6後,即將晶圓從沉積室 ,並送入暴露於氧氣之大氣環境中,故此薄籽晶層 會立即受到氧氣之氧化。 所以’現場之預處理係被配置成可將氧化鋼從薄銅籽 曰上移除。即如上所釋,移除氧化鋼之技術包括使用一 化义f易之浸泡以便沖洗晶15、以及在晶®被導人電鐘模 組刖先將氧祀銅移除。冑然上面已介紹有使用溶液浸泡的 ,定例f,但其所使用之容易當然亦可以刷狀物擦洗設備 代,忒设備可擦洗晶圓表面以便在電鍍模組之電鍍執行 前,將氧化銅從銅籽晶層上移除。不論使用哪一種方式, ^好都在電鍍設備中實施—預處理,帛電鍵設備係一組合 架構,故可在處理模組2〇4現場執行之預處理執行之後立 即啟動電鍍。 旦已在操作308中執行籽晶層上之預處理以移除產 生之氧化銅後,此方法即近一步進行至操作3丨〇,在操作 31 〇中,一表體銅層會被電鍍於薄籽晶層上以填充渠溝及/ 或通孔。一般皆認為移除氧化鋼可減少缺陷而增進所電鍍 銅薄膜之整體一致性,此外,能移除氧化銅之預處理最好 不致使銅籽晶層受損(亦即,鋼籽晶層受到最少的破壞), 如此方可在銅籽晶層與操作31〇中電鍍之表體銅層之間形 成一良好的接合與介面。在操作31〇之電鍍完成後,此方
469 58 5 五、發明說明(13) -----— 法接著進行操作312,在此操作中會對金屬銅執行一化 機械研磨(CMP)之操作,以便移除介電層上過量之表體 -銅、過量之軒晶層、與阻障層。 圖3β顯不本發明之另一實施例中的流程圖30 〇,。此方 法開始於操作320,在此操作中,一介電層會形成在—基 板或晶圓之一特殊層上,然後,將介電層蝕刻出渠溝及$ 或通孔以形成銅内連線與導電通孔之位置。在操作M3 中,一阻障層則沉積在介電層之上,然後,在操作324 令,一薄銅籽晶層則沉積在阻障層上、以及渠溝與 3^6薄銅#晶層執行一鋼預處理以移除操作 326所產生之氧化銅。 如上所述,預處理被配置成可實質上將所有的
移除於銅籽晶層、且不致使剩下之銅籽層受一 J 操作326之銅預處理完成之後,接 一 一主础禪者在執订操作330中,蔣 :土體銅層電鍍於薄銅籽晶層上以填充渠溝 將 之則,則先在操作328中執行一去離子水,生 土 j孔孔 清洗最好係用在電鑛執行前、欲將用於移月除° 子水 溶液清除的情況之下。一旦電铲士 ' *氡化銅之化學 步執行操作332,在此操作中會;:金成後二此一方法即進- 研磨⑽)之操作,以便移除過量之:體:了::學機? 層、與阻障層,以形成介電|。至此, 之籽晶 之網絡即形成於介電層之中。 銅内連線與通孔 、圖3C顯示本發明之另一實施例令的沛鋁阁⑼⑴· 法開始於操作340 ,在此操作中 , 。此方 Υ言形成—與操作302與320 第17頁 469585 1、發明說明(14) " · ---- 中相同之介電層。然後,在操作342中,對介電層蚀刻出 渠溝及/或通孔孔,在操作343中則形成一阻障層,在操作 344中,一薄鋼籽晶層則沉積在阻障層上以 孔中,在操細中,在薄銅軒晶廣上執行„ 移除產生之氧化銅。如上所述,最好將氧化銅移除時能保 持銅籽晶層之完好。 接著’此方法進行操作348 ’在此操作中,一抗腐蝕 劑被施於薄籽晶層上以預防進一步之氧化。在此實施例 中,,抗腐蝕劑最好係一保護媒介,其可在操作35〇之電鍍 執行之前,減慢或進一部防止銅籽晶層之氧化。一旦操作 350之電鍍執行之後,即施以一化學機械研磨以便移除介 電層上過量之表體銅、過量之籽晶層、與阻障層,至此, 一銅内連線與通孔之網絡即形成於介電層之中。 以上所述’係用於方便說明本發明之較佳實施例,而 非將本發明狹義地限制於該較佳實施例。凡依本發明所做 之任何變更、增減、次序對調、以及實質上之相等,皆屬 本發明申請專利之範圍。例如,雖然上述實施例中所提及 之清洗槽,亦可以刷洗箱代替,該刷洗箱包含包含用以擦 洗晶圓之刷狀物,以便執行本發明之氧化物移除及/或各 種保護之操作。此外,上述之各實施例可施於任何尺寸與 t狀之晶圓,諸如2〇〇_、300顏、或更大尺寸者,所以, 諸如此類之變更、增減、次序對調、與實質上之相等皆屬 本發明之申請專利範圍。
第18頁 469585 圖式簡單說明 上述本發明之目的、優點和特色由以下較佳實施例之 詳細說明、並參考圖式當可更加明白,其中: 圖1A與1B之橫剖面圖係用以顯示一具有一阻障層之圖 案化介電層,一形成於阻障層上之銅籽晶層,與一形成之 銅填充層。 圖2A係根據本發明所得之製程系統圖,其包含一籽晶 層沉積室與一電鍍設備。 圖2B係用以顯示發明另一實施例中之一電鍍設備。 圖2C係用以顯示本發明另一實施例中之另一電鍍設 備,其中之籽晶層處理模組包含二分離之次模組,用以處 理電鍍進行前之銅籽晶層。 圖3A係本發明一實施例中之製程操作的流程圖,該製 程操作係用以在一電鍍模組中之一表體銅填充操作執行之 前,先預處理一用於銅内連線之銅籽晶層。 圖3B係本發明另一實施例之流程圖。 圖3C係本發明另一實施例之流程圖。 符號說明 1 0 0〜介電層 1 0 2〜通孔孔 104〜渠溝 1 0 5〜阻障層 1 0 6 ~籽晶層 1 0 6 a ~銅籽晶層
第19頁 4 b 9 5 8 5 圖式簡單說明 106b〜部位 1 0 8〜表體銅填充 11 0〜側壁 2 0 0〜製程系統圖 2 0 2 ~沉積室 203,203’ ,203、設備 2 0 [模組 204a,204b,204c,204d〜槽 206〜電鍍模組 2 0 9〜停駐區 21 0〜晶舟 2 I 2〜晶舟 300,300’ ,300 N〜製程操作流程圖 302,304,305,3 0 6,308,310,312~ 操作 32 0,323,324,326,328,330,332〜操作 340,342,343,344,346,348,350,352〜操作
第20頁
Claims (1)
- 4bb 585一介電層中產生半導體内連線特徵構造之 六、申請專利範圍 1. 一種在 方法,包含: 將一銅籽晶層沉積至介電層上,及沉積入於其上具有 一阻障層之介電層的蝕刻特徵構造中; 處理銅籽晶層以移除銅籽晶層上之一氧化層;以及 電鑛一銅填充層於被處理之銅籽晶層上,此銅填充層 被配置成可填充於介電層之蝕刻特徵構造。 2. 如申請專利範圍第1項之在一介電層中產生半導 體内連線特徵構造之方法,其中,銅籽晶層之沉積係於一 化學氣相沉積室或一物理沉積室中執行,JL該沉積形成一 較厚之銅層於阻障層之一底表面上、與〆較薄之銅層於蝕 刻特徵構造之侧壁上。 3· 如申請專利範圍第2項之在一介電層中產生半導 體内連線特徵構造之方法,其中,一旦鋼籽晶層之沉積完 成’即將該銅籽晶層曝露於造成較厚層與較薄層之氧化的 大氣環境中。 ' 4. 如申請專利範圍第1項之在—介電層中產生半導 體内連線特徵構造之方法,其中,對鋼耔晶層之處理包 含; 在執行電鍍之前先施加一溶液至鋼抒晶層之表面,該 溶液包含去離子水、一有機化合物、與一氟化物,並混合 於一酸性ΡΗ環境中。 、 5. 如申請專利範圍第4項之在—介電層中產生半導 體内連線特徵構造方法,其中,該有機化合物係一有機4- b 9 5 B 5 六、申請專利範圍 酸。 6. 如申請專利範圍第5項之在一介電層中產生半導 體内連線特徵構造之方法,其中,該有機酸係為檸檬酸 (citric acid)、蘋果酸(malic acid)、丙二酸(malonic acid)、與 丁二酸(succinic acid)其中之一。 7. 如申請專利範圍第4項之在一介電層中產生半導 體内連線特徵構造之方法,其中,氟化物係氫氟酸 (hydrofluoric acid)、氟化銨(龍4卩)。 8·如申s青專利範圍第1項之在一介電層中產生半導 體内連線特徵構造之方法,纟中,銅舒晶層之處理包含: f J行電鍍之前先施加一溶液至銅籽晶層之表面,該 溶,包含混,、在去,子水中之氫氟酸(HF)、檸檬酸 (citric acid)、與氨(amm〇nia)。 9.如申請專利範圍第8項之/ 人雨《丄 體内連線特徵構造之方法,其φ 一介電層中產生半導 一起完成者Υ ’該處理係在現場與電鍍 10. 如申請專利範圍第!項 體内連線特徵構造之方法,其 一介電層中產生半導 一起完成者。 、T ’該處理係在現場與電鍍 11. 如申請專利範圍第I項 體内連線特徵構造之方法,复 在一介電層中產生半導 施加一稀釋於去離子水中該處理包含· 層;及 之酸以移除銅籽晶層之氧化 I —稀五環(azoles)溶液 在移除氧化層之後,施加—ά 6 9 〇8 5於銅籽晶層之上,該—氮二烯五環溶液會在鋼籽晶層 成一可減緩氧化物之成長的保護層。 12. 如申請專利範圍第11項之在一介電層令 體内連線特徵構造之方法’其中,該一氮― ^ ^ 开τ 热虱一烯五環溶液係 本!二唑[(Benzotriazole(BTA))。 13. —種在一介電層中產生半導體内連線特徵構造 方法,包含: 沉積一銅籽晶層於一阻障層上,該阻障層係形成於介 電層上並形成於介電層之高縱橫比的蝕刻特徵構造中;、 處理銅籽晶層以移除鋼籽晶層上之一氧化層,該處理 用以預防非氧化銅自銅籽晶層移除;以及 填充一銅表體層於被處理過之鋼籽晶層上,該銅表體 層用來填充於介電層之高縱橫比的蝕刻特徵構造。 14. 如申请專利範圍第13項之在一介電層中產生半導 體内連線特徵構造之方法,其中,銅表體層之填充係執行 於一電鍍模組中。 '、灯 15. 如申請專利範圍第13項之在一介電層中產生半導 體内連線特徵構造之方法,其中,該處理包含: 施加一稀釋於去離子水中之酸以移除銅籽晶層之氧化 層。 16. 如申請專利範圍第15項之在一介電層中產生半導 體内連線特徵構造之方法,其中,該稀釋於去離子水中之 酸並以氫氧化氨(NH40H)加以緩衝。 17. 如申请專利範圍第13項之在一介電層中產生半導469585體内連線特徵構造之方法,其中,該處理包含: 緊接於銅表體層填充至被處理銅籽晶層上之前,先施 加一包含氳氟酸(HF)、檸檬酸(citric acid)、與氩氧化 氨之溶液。 18 ‘如申請專利範圍第15項之在一介電層中產生半導 ,内連線特徵構造之方法,其中,該處理與填充係於現場 執行。 1 9·—種銅内連線之製造設備,包含: 一沉積機台,用以沉積一銅籽晶層於一阻障層之上, 該阻障層加襯於一基板之一介雷屉鱼 ^ ^ u )丨电增興該介電層的蝕刻特徵 構造上, 氧化銅層移除於 m 一處理模組,用以接受基板與將 狩晶層之上;以及 一電錢模組,其現場連接於處理模 配置成可填充表體銅於被處理銅籽晶層上偽該電鍍模被 蝕刻特徵構造。 #aa層上與填充介電層之 銅内連線之製造設備’ 鍍模級中定義一共通之 之 電 2 0,如申請專利範圍第1 9項 其中,現場連接係在處理模組與 環境。 21·如申請專利範圍第19項之銅内 其中,該處理模組係一氧化銅移除槽,線之製造設備, 電鍍槽。 而該電鍍模組係一 22.如申請專利範圍第1 9項之鋼内 其中,該氧化鋼移除槽包含一稀釋於遂線之製造設備 、離子水中之酸。第24頁 469585 六、申請專利範固 3.如申請專利範圍第19項之銅内連線之製造設備, Ϊ;二氧化銅移除槽包細、檸檬酸(1=二⑻、 氣氧化氨(ΝΗ4〇Η)、與去離子水。 其24,如申請專利範圍第19項之銅内連線之製造設備, 、τ,該設僙進一步包含: 子Α二介於處理模組與電鍍模組之去離子水模組,該去離 7模組被配置成可移除在電鍍模組中電鍍前用以處 $之化學物質。 25·如申請專利範圍第19項之銅内連線熨造設備, 其中,該設備進一步包含: ~介於處理模組與電鍍模組間之減緩氧化物成長模 組。 2 6 ·如申請專利範圍第1 9項之鋼内連線之製造設備, 其中’該減緩氧化物成長模組包含一保護媒介。 27·如申請專利範圍第26項之鋼内連線之製造設備, 其中,該保護媒介係·——氮二烯五環(az〇le)族之一員。第25頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/410,110 US6423200B1 (en) | 1999-09-30 | 1999-09-30 | Copper interconnect seed layer treatment methods and apparatuses for treating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW469585B true TW469585B (en) | 2001-12-21 |
Family
ID=23623268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089120424A TW469585B (en) | 1999-09-30 | 2000-09-29 | Copper interconnect seed layer treatment methods and apparatuses for treating the same |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6423200B1 (zh) |
| EP (1) | EP1216486A1 (zh) |
| JP (2) | JP5268215B2 (zh) |
| KR (1) | KR100824484B1 (zh) |
| TW (1) | TW469585B (zh) |
| WO (1) | WO2001024257A1 (zh) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050217707A1 (en) * | 1998-03-13 | 2005-10-06 | Aegerter Brian K | Selective processing of microelectronic workpiece surfaces |
| KR100665745B1 (ko) * | 1999-01-26 | 2007-01-09 | 가부시키가이샤 에바라 세이사꾸쇼 | 구리도금방법 및 그 장치 |
| US6764940B1 (en) | 2001-03-13 | 2004-07-20 | Novellus Systems, Inc. | Method for depositing a diffusion barrier for copper interconnect applications |
| US6869515B2 (en) | 2001-03-30 | 2005-03-22 | Uri Cohen | Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings |
| US7189647B2 (en) * | 2001-04-05 | 2007-03-13 | Novellus Systems, Inc. | Sequential station tool for wet processing of semiconductor wafers |
| US7070687B2 (en) * | 2001-08-14 | 2006-07-04 | Intel Corporation | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing |
| KR100443084B1 (ko) * | 2001-09-21 | 2004-08-04 | 삼성전자주식회사 | 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법 |
| US6677233B2 (en) * | 2002-01-02 | 2004-01-13 | Intel Corporation | Material deposition from a liquefied gas solution |
| JPWO2003079429A1 (ja) * | 2002-03-15 | 2005-07-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US20030188975A1 (en) * | 2002-04-05 | 2003-10-09 | Nielsen Thomas D. | Copper anode for semiconductor interconnects |
| US7001641B2 (en) * | 2002-09-23 | 2006-02-21 | Intel Corporation | Seed layer treatment |
| US20040118697A1 (en) * | 2002-10-01 | 2004-06-24 | Applied Materials, Inc. | Metal deposition process with pre-cleaning before electrochemical deposition |
| US20040084318A1 (en) * | 2002-11-05 | 2004-05-06 | Uri Cohen | Methods and apparatus for activating openings and for jets plating |
| US7198705B2 (en) * | 2002-12-19 | 2007-04-03 | Texas Instruments Incorporated | Plating-rinse-plating process for fabricating copper interconnects |
| US6743719B1 (en) * | 2003-01-22 | 2004-06-01 | Texas Instruments Incorporated | Method for forming a conductive copper structure |
| US7232766B2 (en) * | 2003-03-14 | 2007-06-19 | Lam Research Corporation | System and method for surface reduction, passivation, corrosion prevention and activation of copper surface |
| US7009281B2 (en) * | 2003-03-14 | 2006-03-07 | Lam Corporation | Small volume process chamber with hot inner surfaces |
| US7078344B2 (en) * | 2003-03-14 | 2006-07-18 | Lam Research Corporation | Stress free etch processing in combination with a dynamic liquid meniscus |
| US7217649B2 (en) * | 2003-03-14 | 2007-05-15 | Lam Research Corporation | System and method for stress free conductor removal |
| US8298933B2 (en) | 2003-04-11 | 2012-10-30 | Novellus Systems, Inc. | Conformal films on semiconductor substrates |
| US7842605B1 (en) | 2003-04-11 | 2010-11-30 | Novellus Systems, Inc. | Atomic layer profiling of diffusion barrier and metal seed layers |
| US6969638B2 (en) * | 2003-06-27 | 2005-11-29 | Texas Instruments Incorporated | Low cost substrate for an integrated circuit device with bondpads free of plated gold |
| US9236279B2 (en) * | 2003-06-27 | 2016-01-12 | Lam Research Corporation | Method of dielectric film treatment |
| CN1312745C (zh) * | 2003-12-16 | 2007-04-25 | 上海华虹(集团)有限公司 | 一种去除铜籽晶表面氧化膜及增强铜层黏附力的前处理方法 |
| US7820026B2 (en) * | 2005-04-13 | 2010-10-26 | Applied Materials, Inc. | Method to deposit organic grafted film on barrier layer |
| JPWO2007111126A1 (ja) * | 2006-03-27 | 2009-08-13 | 東京エレクトロン株式会社 | 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体 |
| US7645696B1 (en) * | 2006-06-22 | 2010-01-12 | Novellus Systems, Inc. | Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer |
| CN101529556B (zh) * | 2006-08-30 | 2012-05-30 | 朗姆研究公司 | 用于处理衬底的组合体系结构 |
| US7510634B1 (en) | 2006-11-10 | 2009-03-31 | Novellus Systems, Inc. | Apparatus and methods for deposition and/or etch selectivity |
| US8026605B2 (en) * | 2006-12-14 | 2011-09-27 | Lam Research Corporation | Interconnect structure and method of manufacturing a damascene structure |
| KR20090005489A (ko) * | 2007-07-09 | 2009-01-14 | 삼성전자주식회사 | 반도체 습식 에천트 및 그를 이용한 배선 구조체의형성방법 |
| KR20090013289A (ko) * | 2007-08-01 | 2009-02-05 | 삼성전자주식회사 | 반도체 소자용 금속배선의 형성방법 |
| US20100320081A1 (en) * | 2009-06-17 | 2010-12-23 | Mayer Steven T | Apparatus for wetting pretreatment for enhanced damascene metal filling |
| US8357599B2 (en) * | 2011-02-10 | 2013-01-22 | Applied Materials, Inc. | Seed layer passivation |
| US9103012B2 (en) * | 2011-02-11 | 2015-08-11 | Headway Technologies, Inc. | Copper plating method |
| US10161046B2 (en) * | 2012-07-24 | 2018-12-25 | Lg Chem, Ltd. | Method for forming metal particle layer and light emitting device fabricated using metal particle layer formed by the method |
| US9087881B2 (en) | 2013-03-05 | 2015-07-21 | Globalfoundries Inc. | Electroless fill of trench in semiconductor structure |
| CN104032295B (zh) * | 2014-05-13 | 2016-05-18 | 合肥奥福表面处理科技有限公司 | 一种铜杆塑化处理方法 |
| US11387033B2 (en) | 2016-11-18 | 2022-07-12 | Hutchinson Technology Incorporated | High-aspect ratio electroplated structures and anisotropic electroplating processes |
| KR20190082295A (ko) | 2016-11-18 | 2019-07-09 | 허친슨 테크놀로지 인코포레이티드 | 고형상비 전기도금 구조 및 이방성 전기도금 프로세스 |
| US11521785B2 (en) | 2016-11-18 | 2022-12-06 | Hutchinson Technology Incorporated | High density coil design and process |
| CN112687610B (zh) * | 2019-10-17 | 2023-03-24 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其形成方法 |
| US12412781B2 (en) * | 2022-05-26 | 2025-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a contact plug by bottom-up metal growth |
| CN115498050B (zh) * | 2022-09-23 | 2024-03-29 | 通威太阳能(成都)有限公司 | 一种太阳电池及其制备方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3725224A (en) * | 1971-06-30 | 1973-04-03 | Rohr Industries Inc | Composition for electrolytic descaling of titanium and its alloys |
| US5256565A (en) * | 1989-05-08 | 1993-10-26 | The United States Of America As Represented By The United States Department Of Energy | Electrochemical planarization |
| JPH0783169B2 (ja) * | 1989-09-19 | 1995-09-06 | 富士通株式会社 | プリント基板の製造方法 |
| JP3200468B2 (ja) | 1992-05-21 | 2001-08-20 | 日本エレクトロプレイテイング・エンジニヤース株式会社 | ウエーハ用めっき装置 |
| JP3282239B2 (ja) * | 1992-10-26 | 2002-05-13 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2652320B2 (ja) * | 1993-03-31 | 1997-09-10 | 住友シチックス株式会社 | シリコンウェーハの洗浄方法 |
| JPH09143756A (ja) * | 1995-11-17 | 1997-06-03 | Sumitomo Kinzoku Electro Device:Kk | Cu/W基材のめっき処理方法 |
| JP3219020B2 (ja) * | 1996-06-05 | 2001-10-15 | 和光純薬工業株式会社 | 洗浄処理剤 |
| US5939334A (en) * | 1997-05-22 | 1999-08-17 | Sharp Laboratories Of America, Inc. | System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides |
| JPH113892A (ja) * | 1997-06-11 | 1999-01-06 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JP3329696B2 (ja) * | 1997-07-08 | 2002-09-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH1140526A (ja) * | 1997-07-22 | 1999-02-12 | Hitachi Ltd | 配線形成方法及び半導体装置の製造方法 |
| US6083419A (en) * | 1997-07-28 | 2000-07-04 | Cabot Corporation | Polishing composition including an inhibitor of tungsten etching |
| US5989623A (en) | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| TW405158B (en) | 1997-09-17 | 2000-09-11 | Ebara Corp | Plating apparatus for semiconductor wafer processing |
| JPH11154653A (ja) * | 1997-09-17 | 1999-06-08 | Ebara Corp | 基板メッキ装置 |
| US5882498A (en) * | 1997-10-16 | 1999-03-16 | Advanced Micro Devices, Inc. | Method for reducing oxidation of electroplating chamber contacts and improving uniform electroplating of a substrate |
| US6001730A (en) * | 1997-10-20 | 1999-12-14 | Motorola, Inc. | Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers |
| US6593282B1 (en) * | 1997-10-21 | 2003-07-15 | Lam Research Corporation | Cleaning solutions for semiconductor substrates after polishing of copper film |
| US6165956A (en) * | 1997-10-21 | 2000-12-26 | Lam Research Corporation | Methods and apparatus for cleaning semiconductor substrates after polishing of copper film |
| US6033584A (en) * | 1997-12-22 | 2000-03-07 | Advanced Micro Devices, Inc. | Process for reducing copper oxide during integrated circuit fabrication |
| US6331490B1 (en) * | 1998-03-13 | 2001-12-18 | Semitool, Inc. | Process for etching thin-film layers of a workpiece used to form microelectric circuits or components |
| US6197181B1 (en) * | 1998-03-20 | 2001-03-06 | Semitool, Inc. | Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece |
| TW593731B (en) | 1998-03-20 | 2004-06-21 | Semitool Inc | Apparatus for applying a metal structure to a workpiece |
| JPH11335896A (ja) * | 1998-05-25 | 1999-12-07 | Ebara Corp | ウエハメッキ装置 |
| TW436990B (en) * | 1998-11-24 | 2001-05-28 | Motorola Inc | Process for forming a semiconductor device |
| JP2000208627A (ja) * | 1999-01-19 | 2000-07-28 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2000309896A (ja) * | 1999-04-23 | 2000-11-07 | Sony Corp | 電解メッキ方法 |
-
1999
- 1999-09-30 US US09/410,110 patent/US6423200B1/en not_active Expired - Lifetime
-
2000
- 2000-09-27 WO PCT/US2000/026612 patent/WO2001024257A1/en not_active Ceased
- 2000-09-27 EP EP00965487A patent/EP1216486A1/en not_active Withdrawn
- 2000-09-27 JP JP2001527348A patent/JP5268215B2/ja not_active Expired - Lifetime
- 2000-09-27 KR KR1020027004127A patent/KR100824484B1/ko not_active Expired - Lifetime
- 2000-09-29 TW TW089120424A patent/TW469585B/zh not_active IP Right Cessation
-
2002
- 2002-07-01 US US10/188,227 patent/US7135098B2/en not_active Expired - Lifetime
-
2012
- 2012-05-24 JP JP2012118948A patent/JP2012191226A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR100824484B1 (ko) | 2008-04-22 |
| JP2003510846A (ja) | 2003-03-18 |
| US6423200B1 (en) | 2002-07-23 |
| EP1216486A1 (en) | 2002-06-26 |
| US20020063062A1 (en) | 2002-05-30 |
| JP2012191226A (ja) | 2012-10-04 |
| JP5268215B2 (ja) | 2013-08-21 |
| US20020175071A1 (en) | 2002-11-28 |
| WO2001024257A1 (en) | 2001-04-05 |
| KR20020037368A (ko) | 2002-05-18 |
| US7135098B2 (en) | 2006-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW469585B (en) | Copper interconnect seed layer treatment methods and apparatuses for treating the same | |
| TWI721061B (zh) | 用於積體電路中之小及大特徵的鈷或鎳及銅整合 | |
| TW589687B (en) | Manufacturing method of semiconductor device and semiconductor manufacturing device | |
| CN110233099B (zh) | 电化学电镀方法 | |
| TWI393186B (zh) | 用以安排金屬沈積用之基板表面的方法及整合之系統 | |
| TW200532833A (en) | Interconnect and method of fabricating the same | |
| TW200411750A (en) | Method of manufacturing a semiconductor device | |
| US6743719B1 (en) | Method for forming a conductive copper structure | |
| US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| KR20160132775A (ko) | 도금 처리 방법 및 기억 매체 | |
| JPH11307481A (ja) | 電解めっき装置および電解めっき方法 | |
| US7001641B2 (en) | Seed layer treatment | |
| JP3715975B2 (ja) | 多層配線構造の製造方法 | |
| JP4864949B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| KR101436553B1 (ko) | 실리콘 관통 비아 구조를 가진 반도체 장치 및 그 제조 방법 | |
| TW447043B (en) | Method of fabricating semiconductor device | |
| US6995088B2 (en) | Surface treatment of copper to improve interconnect formation | |
| US11133218B1 (en) | Semiconductor apparatus having through silicon via structure and manufacturing method thereof | |
| TW461843B (en) | Chemical mechanical polish process for copper damascene structure | |
| JP2006080559A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| JP2004363516A (ja) | 埋め込み配線の形成方法 | |
| JP2007027460A (ja) | 半導体装置及びその製造方法 | |
| KR20090067988A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |