TW464952B - Process for producing semiconductor device - Google Patents

Process for producing semiconductor device Download PDF

Info

Publication number
TW464952B
TW464952B TW088115109A TW88115109A TW464952B TW 464952 B TW464952 B TW 464952B TW 088115109 A TW088115109 A TW 088115109A TW 88115109 A TW88115109 A TW 88115109A TW 464952 B TW464952 B TW 464952B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
forming
aforementioned
etching
Prior art date
Application number
TW088115109A
Other languages
English (en)
Inventor
Takashi Akahori
Kouichiro Inazawa
Kouji Senoo
Masaaki Hagiwara
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW464952B publication Critical patent/TW464952B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

464952 A7 B7 五、發明說明（1 ) 技術範疇 <請先«讀背面之注意事項再虞窝本I} 本發明係關於一種以二重紋路（Dual Damascene)法製 造半導艘裝置的方法。 背景技術 為達到半導«裝備之高積體化，圖樣之微細化及回路 之多層化的技術的設計係不斷地推行，其中之一者為將配 線多層化之技術*為取得多層配線構造，係將第η層之配 線層與第（η+1)層之配線層之間以導電層接續，同時導電 層以外之領域則形成稱為層間絕緣膜之薄骐β此層間絕緣 膜有時係直接形成於矽基板之正上方之層«上，但有時係 形成於更上層上。 此層間絕緣琪之代表性物品例如有Si02膜，而近來為 達到將裝置動作更加地高速化之目的，被要求須降低廣問 絕緣膜之比感電率，關於層間絕緣琪之材質目前有種種檢 討。亦即，Si02膜其比感電率約為4，而目前正積極發掘 較前述值為小之材質。其中一種係進行比威電率為3.5之 SiOF膜之實艘化’而本發明之發明人係著眼於比感電率 更小之加氣碳膜（以下稱為「CF膜」）· 經濟部智慧財產局貝工消费合作社印製 又’ 一次形成典配.線-舆介層孔.之手法申有二· 處理之存在，藉由此處理製造使用低感電率層間絕緣膜之 半導體裝置之方法，有於月刊半導體:界1998年2月號第 108〜114中所記載之於溝部實行飪刻之方法、先蝕刻介層 孔之方法、將溝部與介層孔以自對準法一次#刻成形之方 法等各種設想之處理流程* 本紙張尺度適用中β β家標準（CNS)A4规格（210 X 297公* ) 4 經濟部智慧財產局員工消费合作社印袈 A7 B7 五、發明說明（2 ) 其中之以自對準法實行一次蝕刻之方法，以下用第17 圖及第18圖作簡單之說明。第17圖（a)中，10為形成有介 層孔之第1低感電率層間絕缘膜，11為Si3N4層，12為由Si〇2 膜所形成之蝕刻終止層。首先，如第17圖（b)(c)所示，將 蝕刻終止層12蝕刻成孔圖樣狀。圖中，13為光致抗蝕齊j。 接著於蝕刻终止層12之上表面依順序成膜出形成溝部的第 2低感電率層間絕緣膜14與由Si02膜所形成之硬式罩艘15( 參照第17圖（d)(e))。 接著如第18圖（a)(b)所示般，於將硬式罩艘15蝕刻成 溝圖樣狀後，如第18圖（c)所示般，以硬式罩體15作為革 體而於第2低感電率層間絕緣膜14上飪刻出溝部14a。接著 將蝕刻終-止層12當作罩體港續進行蝕刻，而於第1低感電 率層間絕緣膜10上蝕刻出介層孔1 〇a(參照第18圊（d))。圖 中16為光致抗蝕劑。 惟，上述方法係須要蝕刻終止層12、硬式罩體15與第 1及第2低感電率層間絕緣膜1〇、14之合計4次之蝕刻，其 工程數甚多’且因係連續實行溝部之蝕刻及介層孔之蝕刻 ，被認為有自溝部至介層孔之劇烈之被蝕刻面積之縮減而 形成過剩之基原子困之影牢等之課題。 又’於形成溝部後再形成介層孔之處理流程，及形成 介層孔後再形成溝部之處理流程等中，其仍有蝕刻次數多 之-情形’且具有將蝕刻過一次之部位再作加工之習知之蝕 刻所未曾有之必須實行之處理故-被預想有種種之課題 如此二重紋路處理依現狀其工程複雜且產能不佳·有招 本紙張i度適用中國國家標準〖、CNS)A4規格（210 X 297公S )' -------------裝·！ ------訂------ -1!線 <锖先《讀背面之注意事項再填寫本I> A7 464952 B7_ 五、發明說明（3 ) 致成本提高之甚大之問題β 發明之開示 本發明係有鑑於上述情事所完成者，其目的在於提供 一種利用簡易的手法之二重紋路法製造以例如比感電率較 低之加氟碳膜作為層間絕緣膜的半導體裝置的方法者。 為此，本發明之特徵為包含：於被處理«上形成絕緣 膜之工程；於前述絕緣膜上蝕刻出介層孔之工程；於形成 有介層孔之絕緣膜表面，使用埋入特性不佳之成膜材料例 如加氟碳膜，形成上部絕緣膜之工程；於前述上部絕緣膜 上蝕刻出埋入金屬以形成配線用之溝部，並使其接觸於前 述介層孔之至少一部份上的蝕刻工程。在此，記述有「埋 入特性不佳」，其對象物為孔，而討論通常絕緣琪之埋入 時，係討論對溝部之埋入，但本發明中，於基部上具有孔 ，而將對該孔之埋入為不佳之情形記述為「埋入特性不佳 」•例如形成前述加氟碳膜之工程，係藉由將包含碳與氟 之化合物之埋入特性不佳之成膜材料例如六氟笨予以等離 子化而實行者》 又，本發明其特徵為包括有：於被處理«上形成絕緣 膜之工程；於前述絕緣琪上蝕刻介層孔之工巷二於毒成本 介層孔之絕緣膜表面形成蝕刻選擇比舆前述絕緣琪為不同 之上部絕緣膜之工程；於前述上部絕緣旗上蝕刻藉由埋入 金屬而形成配線用之溝部，且使該溝部至少接觸前述介層 孔之一部份的蝕刻工程；於上部絕緣膜之蝕刻终了後藉由 實行一定時間之蝕刻將堆積於介層孔内之上部絕緣膜以蝕 本紙張尺度適用申國a家標準（CNS)A4規格（210 X 297公釐） — — — ϊ — illllll — 111"™· — ·— — — — — — —— — I * (請先Μ讀背面之注意事項再填寫本I) 經濟部智慧財產局貝工消f合作社印數 A7 A7 經濟部智慧財產局具Η消费合作杜印製 ———__B7____ 五、發明說明（4 ) 刻除去之工程=此時，於形成有介層孔之絕緣膜之表面上 形成蝕刻選擇比舆前述絕緣膜不同之薄膜，而於該薄膜之 表面形成上部絕緣膜者亦可。在此，作為前述上部絕緣膜 為使用加氟碳膜或塗布膜。 實施發明之最佳型態 首先根據第1圈說明本發明方法之概要》本發明方法 係於成為被處理體之基板2上成膜出絕緣膜例如3丨02膜3， 而於該3丨02膜3上蝕刻出介層孔31後，於5丨02膜3之上表面 上使用埋入特性不佳之成膜材料成膜出上部絕緣膜例如 CF膜4，接著於CF膜4上蝕刻溝部41，而製造出溝部41舆 介層孔31為一體之二重紋路形狀》又，在此，基板2上之 絕緣膜可為形成於實施多層配線構造之半導體裝置之最下 層上之所謂Si基板上之絕緣膜，或者為形成於更上層之某 η層之配線層與（n+1)層之配線層之間的層間絕緣膜。 在此方法中，藉由使用埋入特性不佳之成骐材料，可 一邊抑制朝向介層孔31内之C3F膜之埋入，同時可於Si〇2 膜3之上表面成膜出CF膜4，故雄續蝕刻溝部41時可容易 形成前述二重紋路形狀。在此’所謂溝部41者係為形成銅 (Cu)或鋁（A1)等之配線層而埋入該金屬所成者，而所謂介 層孔31者係指接續上下配線層用而埋入金屬所成者。 接著根據第2圖至第5圖具體說明以本發明積層出Si〇2 膜及CF膜.而於SiOz膜上形成介層孔而於CF膜上形成漢 部之半導體裝置之製造情形之例。首先如第2®(a)所示， 於基板2之表面形成例如7000埃左右之厚度之“〇2膜3。此 (CJSfS)A4 規格（210 >. 297 公釐） n J— ki— n · ϋ n n n I <請先《讀背面之注意事項再填窵本頁> 464952 A7 B7 五、發明說明（5 )
Si02膜3係於利用ECR(電子回旋共鳴）之等離子處理裝置中 藉由將成膜氣艘予以等離子化所形成。 {猜先Μ讀背面之注意事項再凑寫本頁) 在此，以第6圖簡單說明前述等離子處理裝置。此裝 置中，於由第1真空室51舆第2真空室52所形成之真空容器 5之内部，自高頻電源部53經由導波管54及穿透窗55供給 例如2.45GHz之高頻波（徴波），同時藉由分別設於第1真空 室51之周圍舆第2真空室52之下部側之主電磁線圈56舆輔 助電磁線圈57形成自第1真空室51朝向第2真空室52之在 ECR點P附近磁場強度為875高斯之磁場。如此藉由磁場舆 微波之相互作用於前述ECR點P產生電子回旋共鳴。 經濟部智慧財產局貝工消費合作杜印製 以此裝置形成Si02膜時，係於設於第2真空室52中之 上表面上構成有靜電夾之載置台61上載置成為基板2之半 導《晶，同時對該載置台61自高頻電源部62施加偏電 壓。接著將真空容器5内介以排氣管58作排氣，同時對第1 真空室51介以等離子氣艟供给管63將等離子氣體例如氬 (Ar)氣及氧氣（〇2)分別以I50sccm及120sccm之流量作導入 ’同時對第2真空室52介以成膜氣艏供給部64將成膜氣艏 例如SiH4氣體以70sccm之流量作導入，而將該成膜氣髋 以前述電子回旋共嗑传等雕子化，藉以形成· 接著實行於8丨02膜3上形成介層孔之處理*亦即首先 如第2圖（b)所示，於$丨02膜3之上表面塗布抗蝕劑71而曝 光成一定之介層孔圖樣形狀，並將之顢像。接著如第2圖（c) 所示以圖未示之蝕刻裝置，且使用包含碳（C)與1(F)之化 合物氣體（以下稱為「CF系氣艘」）例如CF4氣體或C4F8氣 本紙張尺度適用中Β國家標準（CNS)A4规格（210 X 297公釐） 經濟部智慧財產局員工消费合作社印製 A7 ———_B7 __ 五、發明說明（6 ) 體等作為蝕刻氣想而於8丨02膜3上蝕刻出例如直徑0.5/zm 左右之®筒狀介層孔31後，如第2圖（d)所示般使用氧氣及 氩氣等將抗蝕劑灰化除去。 接著實行於形成介層孔31之5丨02膜3之表面上形成密 著層之處理（參照第3圖（a)(b))。此密著層係為抑止Si02膜3 與後述之CF膜4之間之膜剝離而介設於該兩者間之層，在 此例中例如依序積層形成100埃左右之厚度之氮化矽膜（以 下稱為「SiN膜」）81舆碳化矽膜（以下稱為「SiC膜」）82 。在此，前述SiN膜81係包含釓氣（N2)與矽（Si)之膜，而前 述SiC膜82為包含C與Si之膜，在此例中，SiN膜81為使用 相對於N之原子數其Si之原子數比為1以上之物品較佳。 又，在此所謂SiN膜及SiC膜並不是指Si與N及Si與C之比 為一對一之意思。 前述SiN膜81與SiC膜82係例如以前述等離子處理裝 置所成膜，SiN膜81係將等離子氣艘例如氩氣與成膜氣艎 例如3出4氣杜及1^2氣禮分別以20〇3(：(：111、1〇5(：€：111及6.53(：(：111 之流量導入，在微波電力2.4kW(高頻波電泺部53)與偏電 力OkW(高頻電源部62)及基板溫度350°c之情形下，藉由 將前述成膜氣體等離子化而形成（參照第3圖（a))。又，SiC 膜82係藉由將等離子氣體例如氩氣及成膜氣體例如5出4氣 體及C2H4氣想分別以200sccm、1 Osccm及15sccm之流量導 入在微波電力2.4kW與偏電力OkW及基板溫度350°C之 情形下，藉由將前述成膜氣體等離子化而形成（參照第3圈 (b)” 太紙張尺度適用中围國家標準（CNS)A4規格（210 X 297公釐） !ll — — — — —------lit— ^ — {«先«讀背面之注意事項再填寫本頁) 9 464952 A7 B7 經濟部智慧財產局貝工消費合作杜印製 五、發明說叼（7 ) 接著如第3圖（c)所示，實行於密著層之上表面形成CF 膜4之處理。亦即例如於前述等離子處理裝置中，使用c 及F之化合物之埋入特性不佳之成膜材料例如六氟笨 (C6F6)氣饉作為成膜氣體，而藉由將該成膜氣醴予以等離 子化而形成。此時之成膜條件為等離子氣體例如氬氣舆 C6Fe氣艘之流量分別為90sccm及40sccm，而微波電力為 2_4kW，偏電力為OkW及基板溫度為350°C之條件》 如此，使用C6F6成膜出CF膜時，C6F6氣艎因係具有苯 環之化合物（芳香族化合物）之氣艘，分子較大，且結合性 強’故推察其於成膜時係以維持較大分子結構之狀態堆積 上去。因此’ CF膜4如第7圈（a)般係堆積成自介層孔31之 周圍朝内側迫出而徐徐縮狭介層孔31之開口，其結果為阻 塞此開口（參照第7® (b))，而成為於介層孔31之内部無CF 膜之埋入之狀態•此時，因未施加偏電力，故成膜時等離 子之離子不會被吸到晶圓W側，且CF膜之埋入特性將變 差’如此即可抑制對介層孔31之埋入，同時可於密著層之 上表面形成例如7000埃之厚度之CF膜4。又，於前述密著 層之成膜時，不施加偏電力且使密著簷之库度總合為200 埃時*則因甚薄可抑制JS介廣孔31之m埃_致？ _ 接著如第3圖（d)所示，實行於CF膜4之上表面形成由 SiC膜所構成之硬式罩艟83的處理•此硬式革饉83於CF膜 之蝕刻時係使用氧氣或氩氣作為蝕刻氣體，因通常的抗蝕 劑為有機物而可用此等氣艘加其灰化，故為於蝕刻時取代 抗蝕劑而使用罩艘者，係以介設於CF琪與抗蝕劑之問， <請先《讀背面之注意事項再填窝本頁)
衣1111111 · I I I I
^1 IV ft— I 線 本纸張尺度適用中囲國家«準（CNS)A4规格（210 * 297公釐） -10 A7 -"一" " ____B7 五、發明說明（8 ) 以不會被氧及氫氣所灰化之無機系之膜例如SiN联或Sic 膜所構成者》 此硬式罩體83例如於前述等離子處理裝置上，將等離 子氣趙例如氩氣及成膜氣體例如SiH4與C2H4分別以 200sccm、l〇sccm及I5sccm之流量導入，在微波電力2 4kw 、偏電力OkW及基板溫度為35〇*C2情形下，藉由將前述 成膜氣趙等離子化而形成者。 接者實行於CF棋4上形成溝部41之處理•亦即如第4 圊（a)所示’ CF膜4之上表面塗布抗蝕劑72而曝光出所須之 溝部圖樣形狀，於顯像後，如第4圖（b)所示般，以圊未示 之蝕刻裝置，並使用CF系氣馥例如〔？4氣髏及C4F8氣體等 作為蝕刻-氣韹，而於硬式罩體83上蝕刻出溝部83a 〇接著 如第4圈（c)所示般’以圖未示之蝕刻裝置，並以氡氣或氩 氣作為蝕刻氣體，而使用硬式罩體83作為覃體，於CF膜4 上蝕刻出例如宽度為Ι.ΟθΠΧ程度及延伸於相對於紙面之 垂直方向上之一部份接觸於介層礼31之溝部41(參照第1圖） 3此時抗蝕劑72被以氧氣所灰化及除去。 其後，如第5圖所示，實行於溝部41與介層孔31上埋 入金屬例如Cu之處理。亦即例如如第5圖（a)所示於硬式革 體83之表面形成Cu層84，而對溝部41與介層孔31實行埋 入Cu之處理後，如第5圖（b)所示於圖未示之CMP(Chemical mechanical polishing)裝置中實行CMP(研磨）處理》將不要 的Cu層84研磨除去，如此製造出埋入Cu於溝部41與介層 孔3丨中之丰導體裝置。 ^煨尺 困國家標"T<:CNS)A4 規格("ΗίΓβ97 公* ~ --------------裝 < 1 n .^1 H ^1 訂.— -------線 (請先閔讀背面之注意事項再鳞窝本頁) 4 6 4 9 5 2 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（9 ) 此方法如已述者般，可抑制對介層孔31之SiN膜81舆 SiC膜82之堆積，假設於介層孔31之底部附著若干SiN膜81 等，因附著量相當小，故於蝕刻溝部41時將被自CF膜4所 產生之F所蝕刻•又，以另外之工程實行介層孔31之清潔 工作’而除去附著之SiN膜81等亦可*此時係用C4F8氣 體或〇[4氣體等之CF系氣體作為清潔用氣艟· 本發明之方法係著眼於C6F6氣«等之埋入特性不佳之 成膜材料所完成者，係預先於8丨02膜3上蝕刻出介層孔31 ，接著使用C6F6作為成膜氣《而實行CF膜4之成膜，故如 已述者般於介層孔31内並未埋入CF膜，而可成膜出CF膜4 。因此接下來於CF膜4上蝕刻出一定圈樣的溝部41，如此 即可容易地得到二重纹路形狀· 如此，在本發明方法中因飪刻次數及金屬膜成形次數 較少，故工程數較.少，係分別獨立實行Si02膜3之蝕刻舆 CF膜4之蝕刻，i可使用習知之方法，固可實行安定的操 作。因此可用簡易的手法製造出具有複雜的二重纹路形狀 之半導體裝置，故可提高產能，结果可達到降低成本之目 的。 如上述，上述之例争係以CF膜4作為形成有配蟓用之 溝部41的上部絕緣膜，而以Si02膜3作為形成介層孔31之 絕緣膜，而在半導«裝置上當配線間的絕緣膜為低感電率 時則可將裝置小f化，故此種構成甚為有效。 又，本發明如第8圖所示不僅是形成溝部41之上部絕 緣膜，形成介層孔91之絕緣膜亦適用於製造具有CF旗構 明 讀 背· 面 之 注 項 再 填 寫 本 霣 訂 線 本紙張尺度適用中國國家櫺準（CNS)A4规格（210 X 297公釐） 12 經濟部智慧財產局貝工消费合作社印製 A7 _____B7____ 五、發明說日月（10 ) 成之半導體裝置，此場合因使用比感電率較低之CF膜作 為絕緣膜，故可將半導體裝置之比感電率更加地降低。又 ，此種半導體裝置因積層有同種之絕緣膜，故兩者間之密 著性甚大，故無有抑制兩者間之膜剝離用之密著層亦可° 如上述之本發明其形成溝部之上部絕緣膜並不只限定 於CF膜，只要是不會埋入介層孔内之埋入特性較差之絕 緣膜，則可使用任意之絕緣膜。 此種絕緣膜可使用例如有機SOG(Spin on Glass)膜或 HSQ(Hydrogen Silsesquioxane)膜或BCB(Bisbenzocyclibutene) 膜或聚酉先亞胺膜或加氟碳膜或氟化聚甲基醚、鐵弗龍及 赛特普等之低感電率之塗布膜。 又’於形成埋入特性不佳之絕緣膜時，藉由將絕緣的 形成條件設定成使埋入特性變得不佳之成膜條件而以之形 成亦可，例如為通常使用之等離子TEOS(四乙氣基矽烷： Si(C2H50)4)時，於平行平板等離子CVD法中，在TEDS為 WOsccm、02為lOOscctn、基板溫度為330eC且電間隔為 10mm之條件下，使成膜壓力為9Torr以下時，可使埋入特 性極端地惡化°又，除使埋入特性惡化外，作為其他方法 使用等離子Sih系之Si〇3膜時，例如於使用ECR、ICP等 之高密度等離子CVD裝置、在此為使用ECR等離子CDD裝 置(.第 6 圖）時，在 SiH4 為 iOOsccm、02 為 500sccm、Ar 為 150sccm ^ 基板溫度為38〇t之情形下‘當成膜壓力為5Torr 以上時，將會使埋入特性極端地劣化。 又除使埋入特性劣化外，再以其他方法例如為等 (210了^7 公釐 n I n n n I + 1 I ϋ di —I. t I I 1 (锖先閲讀背面之注意事項再填寫本I> 13 464952 A7 B7 經濟部智慧財產局霣工消费合作社印製 五、發明說明（11 ) 離子SiF4系之SiOF膜時，且為使用例如ECR、ICP等之高 密度等離子CVD裝置，在此為使用ECR等離子CDD裝置（ 第 6 圖）時，在 SiF4為 lOOsccm、〇2為 500sccm、Ar為 150sccm 及基板滠度為380eC之條件下，當成膜壓力為7mTorr以上 時，可使埋入特性更極端地劣化。 如此，即使為習知技術及習知材料，只要是可使埋入 特性惡化的成膜條件，形成使用該成膜條件而形成之埋入 特性不佳之絕緣膜即可 又，使用杷日靈、甲基矽烷系之絕緣旗，例如 Flowfill(Trifcon Technologies Ltd·公司製）等亦可。關於使 用曱基矽烷系之絕緣膜於「1998 DUMIC Conference P311」中 ’而關於杷日靈於「SEMICOlsiDUCTOR INTERNATIONAL June96P211」中有詳細之記載。 第19圖中揭示有有機SOG、聚酉先亞胺、加氟聚酉先 亞胺、BCB、氱化聚甲基軾、加氟杷日靈、鐵弗龍、赛特 普之構造式· 在此*塗布膜者係在使晶圓回轉之狀態下於晶圓表6 供給前述有機SOG膜等之高分子材料，利用回轉之離心力 將前述高分子材料婧散t布於晶圓表6倉联上後，藉由扣 熱使之固化而形成者，此時可使用具有高表面張力之溶劑 及提高回轉數等之調節’形成不被埋入於介層孔中之塗布 膜。 在此，關於使用塗布琪作為上部絕緣膜者，係藉由以 Si02膜3為形成介層孔之絕緣膜（以下稱為「下部絕緣琪」） 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公漦） <請先《讀背面之注f項再瀵寫本貫> :.'w: 訂· 線· -14 - 經濟部智慧財產局8工消費合作杜印絮 A7 B7_ 五、發明說明（丨2 ) ，而以SiLK膜（Daw Chemical公司之登錄商標）100構成形 成有溝部之上部絕緣膜的半導體裝置為例，以第9圖具體 說明之》 第9圖（a)為於基板2上成膜出5丨02膜3，而於該5丨02膜3 上形成介層孔31之狀態，5丨02膜3與介層孔31係以與上述 實施型態為相同之方法形成》接著如第9圖（b)所示，係於 3102膜3之表面實行形成SiLK膜100的工程。在此，如此 例般’於使用3丨02膜3作為下部絕緣琪而使用SiLK膜100 作為上部絕緣膜時，因Si02联與SiLK膜之密著性良好， 故於兩者間不設置密著層亦可9 以第10圖說明SiLK膜之成膜，首先如第10圖（a)所示 ’將晶園-W固持於固持元件11〇上成可回轉於水平方向上 之狀態，而對該晶圓W之表面供給包含有SiLK膜之成膜 材料與該成膜材料之溶劑的塗布材料111，接著如第1〇圖（b) 所示，藉由將晶圓W回轉於水平方向，以回轉之離心力將 前述塗布材料111擴散於晶園W表面全體上。接著將晶圓 W搬送至於處理容器112内部備有加熱板113之烘烤裝置而 將其載置於前述加熱板113上，例如以i4〇eC之溫度實行一 定時間之烘烤處理，藉此處理將溶劑揮發除去5其後將晶 圓W搬送至於處理容器114内部具有加熱板115的加熱裝置 '並載置於前述加熱板115上，以例如4〇〇aC之溫度實行一 定時間之硬化處理，以此處理產生重合反應而使塗布材料 固化' 如此即可實行SiLK膜1〇〇之成唭。此時硬化處理以 熱處理瀘實行亦可。 •UeiWllitlK'i- _____.. .. . _ 本m受適用中困g家標準（CMS)A4規格（21C义297*1^ ;一"™^ — '—一"— -------------裝 * n n n H 1 訂---------線 {請先Μ讀背面之注意事項再填寫本頁) 15 46495 2 A7 B7 玉、發明說明（13 ) 接著如第9ffl(c)所示，於實行在SiLK膜100之上表面 形成例如由Si02膜所構成之硬式單鱧101之處理後，以舆 上述實施型態相同之方法，實行於SiLKJBUOO上形成溝部 之處理。亦即，於SiLK膜100之上表面塗布抗飪劑而曝光 出一定的溝部圖樣形狀，於颟像後，使用02氣體或札氣 艘等作為杜刻氣體而於SiLK旗.100上蝕刻出溝部。又，於 溝部與介層孔31上實行埋入Cu之處理及CMP處理，藉以 製造出半導髏裝置。 如此，SiLK膜100係以在晶B1W上塗布塗布材料111之 方式形成，藉由選擇加大溶劑的表面張力及將晶圓W以高 速回轉等之塗布條件，例如如第11圈（a)所示*將塗布材 料m擴散成阻塞介層孔31之開口，以塗:布材料幾乎不埋 入介層孔31之狀態（第11® (b))，即可塗布SiLK膜100。如 此，於介層孔31内其SiLK膜100之附著量為甚小之情形下 ，可於SiLK膜100之蝕刻工程中除去介層孔31内之SiLK膜 如此例般，使用SiLK膜作為塗布膜時，如第12圈之 一覽表所示，除Si02膜之外，亦可使用SiOF膜或SiN膜或 TiN膜或HSQ膜或MSQ举或有機SOG膜或荜鬆性二氧彳匕矽 等之塗布膜作為硬式罩«。又，除Si02膜以外，可使用SiOF 膜或SiN膜等之含矽之絕緣膜，或者HSQ膜或MSQ膜或有 機SOG膜或疏鬆性二氧化矽等作為下部絕緣膜。 又，作為上部絕緣臈使用之塗布膜除上述之SiLK膜 之外，如已述者般，尚有BCB膜（Daw Chemical公司之登 本紙張尺度適用中 0家標準（CNS)A4规格（210 X 297公釐） <請先閲讀背面之注意事項再填寫本買)
^ · J I t— IΤΓ, 1 - - - - -- I I 經濟部智慧财產局貝工消费合作社印製 16 經濟部智慧财產局貝工消费合作社印契 A7 B7 ___ 五、發明說明（Η ) 錄商標）或有機SOG膜或HSQ膜或MSQ膜（各者均為Daw Chemical公司之登錄商標）或FLARE膜（Allied Signal公司 之登錄商標）或疏鬆性二氡化矽等1此等物質中’ BCB膜 、有機SOG膜、HSQ膜、MSQ膜及FLARE膜係與SiLK膜 相同，於旋轉塗復塗布材料後’藉由實行烘烤處理及硬化 處理而完成成膜。又，疏鬆性二氧化矽者係於回旋塗覆塗 布材料後，於利用蝕刻處理將塗布材料膠化後’實行除去 溶媒之操作而完成成膜β 關於此等膜之硬式革艘及蝕刻氣體及下部絕緣膜’以 第12圖分別表示之。亦即，關於硬式罩體’針對BCB膜及 FLARE膜係包括有Si02膜、SiOF膜、SiN膜、TiN膜、HSQ 膜、MSQ臈、有機SOG膜及疏鬆性二氧化矽等，而針對HSQ 膜及MSQ膜等則包括有光致抗蝕劑。又，於有機S〇G膜及 疏鬆性二氧化矽上，因此等膜會與光致抗蝕劑反應’故成 為於3丨02膜之上表面形成光致抗蝕劑之物品。 又，關於蝕刻氣體，針對BCB膜及FLARE膜係使用氡 氣及氩氣，針對有機SOG膜或HSQ膜或MSQ膜或疏鬆性二 氧化矽係使用CF系氣體。又，作為下部絕緣联’針對BCB 膜及FLARE膜有Si02膜' SiOF膜及SiN膜等包含Si之絕緣 膜.HSQ膜、MSQ膜、有機SOG膜及疏鬆性二氧化矽等， 針對有機SOG膜、HSQ膜、MSQ膜、疏鬆性二氧化矽，有 SiLK膜、BCB膜、FLARE膜、CF膜、Si02膜及 SiN膜等。 又：使用塗布膜作為上部絕緣膜時，為使上部絕緣膜與下 郤絕緣膜之組合能令兩者間之密著性為甚小時 > 可於下部 度適用中國國家標準<CNS>A4蚬格ί210 * 297公釐） \Ί ，. ^1 1 _|1 n n n iai n m- ϋ I .^1 aflai t f n n t <請先《讀背面之注意事項再填寫本頁) A7 464952 ___B7___ 五、發明說明（15 ) 絕緣膜與上部絕緣膜之間介裝以密著層。 在此，實際上下部絕緣膜為5000埃厚度之8丨02膜，而 上部絕緣膜為5000埃之厚度之SiLK膜，而以上述之製程 製造介層孔直徑為0.5只m且溝部之宽度為0.4 jtz m之半導 體裝置，而以SEM(掃描電子顯微銳)觀察介層孔舆溝部之 斷面，發現看不到對介層孔埋入SiLK膜之情形，且已形 成二重紋路形狀。又，以BCB膜、FLARE膜、有機SOG膜 、HSQ膜或MSQ膜及疏鬆性二氧化矽膜取代上部絕緣膜而 同樣地製造半導艎裝置時，確認已形成二重紋路形狀。 如此，即使是在使用塗布膜作為上部絕緣膜時，依本 方法可用簡易的手法製造出複雜的二重纹路形狀的半導饉 裝置。. 接著說明本發明之其他實施型態。 本賁施型態係根據後述發現而成立，即當上部絕緣膜 與上部絕緣膜為不同種類之絕緣膜，i兩者之飪刻選擇比 為不同時，於形成上部絕緣膜之際於介層孔之一部份或全 部上成膜出上部絕緣膜，於上部絕緣膜之蝕刻之際若將蝕 刻時間延長某程度，則亦可除去介層孔内之上部絕緣膜。 關於此實施型態，係以第13圓具雜說明以Si02K3形 成下部絕緣體及以CF膜4形成上部絕緣嬤之半導逋裝置之 例•第13圖（a)之狀態為利用舆上述實施型態相同之方法 於基板2上成膜出Si02膜3，而於該Si02膜3上形成介層孔31 後，於Si02膜3之上表面形成作為密著層之SiN膜81舆SiC 膜82 « 本紙張尺度適用_國國家標準（CNS)A4規格（210 X 297公釐） <請先明讀背*之注意事項再瘓寫本頁)
-*1 ^1 ·1 I- I I- ^1 ^1 ^1 *1 I I 經濟部智慧財產局貝工消费合作社印製
I I i— i> tt I ·1 n n n n ϋ I I ϋ I 1$ 經濟部智戆財產局員Η消t合作钍印製 A7 _______B7___ 五、發明說明（Μ ) 又，係於密著層之上表面成膜出CF膜4，而此CF膜4 者係例如於前述等離子處理裝置中係使用例如氩氣作為等 離子氣體而以例如C4F8氣體與C2H4氣體作為成膜氣體，而 藉由將該成膜氣體予以等離子化所形成。此時之成膜條件 ，例如使氬氣舆C4FS氣體及C2H4氣醴之流量分別為 150sccm、40sccm及30sccm，使微波電力為2.7¾^，使偏 電力為OkW *及使基板溫度為300°C〜350eC。 如此實行CF膜之成膜時，因C4F8氣«較C6F6氣體之分 子為小，故較(1：6?6氣禮更易於介層孔3 1内成媒，例如附著 於介層孔之底部及側壁之一部份上，成為於介層孔31之一 部份上堆積出CF膜4之狀態。 接著-如第13圊（b)所示，於上述實施型態相同，於CF 膜4之上表面形成例如由siC膜所構成之硬式罩體83，並塗 布抗蝕劑72且實行曝光及顧像後，如第13圈（c)所示，使 用CF系氣體作為蝕刻氣體而蝕刻硬式革體83,接著如第13 圖（d)所示實行CF膜4之蝕刻。此CF膜4之蝕刻，係在圖未 示之姓刻裝置中，以氡氣與氩氣作為蝕刻氣艎，而使用硬 式罩體83作為罩體而實行，此時之蝕刻時間係設定成較cF 膜45之蝕刻所須之時間為更長之時間。在此，CF膜4之蝕 刻所須之時間係以例如F或C F系之發光分析確認及決定蝕 刻終點。 如此。於CF膜4之蝕刻終了後持續一定時間繼績實行 钱刻時5係以所謂的過餘刻（〇ve]r etching)將存在於介層孔 Μ内之CF膜4姓刻除去..此時形成介層扎31之5丨〇2膜3與(^ 紙張'义度在^國篆櫺?規格~~ ----------— I ^1 ^1 1 * ϋ i_* I 1 n n I (請先閱讀背面之沒意事項再填寫本頁) 4」4 95 2 at __B7 五、發明說明（17 ) 膜4因其蝕刻選擇比為不同，並非以氧氣或氩氣蝕刻Si〇2 膜3 ’而係以此過蝕刻將介層孔31之側壁蝕刻，而無有介 層孔之形狀變化之慮。接著藉由調整CF膜4之蝕刻時間即 可調整附著於介層孔31内之CF琪之除去量•因此’，於CF 膜4之成膜時即使於介層孔31内之一部份或全部上堆積CF 膜，亦可形成二重纹路形狀》 又，本實施型態中上部絕緣膜例如為SiLK琪、BCB 膜、FLARE膜、有機SOG膜、HSQ膜、MSQ膜及疏鬆性二 氧化矽等之塗布膜、杷日靈或甲基矽烷系之膜，亦適用於 下部絕緣膜與上部絕緣膜其蝕刻選擇比為不同之場合。 在此，實際上絕緣膜為5000埃厚度之Si02膜，而上部 絕緣膜為5000埃之厚度之CF膜，將CF膜之蝕刻時間設成 通常的1.3倍而以上述製程製造介層孔為直徑0.5 jtzm且溝 部之寬度為0.4/zm之半導艘裝置，以SEM(掃描電子顯微 銳）觀察蝕刻前的介層孔舆飪刻後之介層孔舆溝部之斷面 時，確認於蝕刻前於介層孔之底部及側壁上附著有CF膜 ，而於蝕刻後則看不到對介層孔内之CF膜之埋入及介層 孔之變形，而形成有二重纹路形狀*
又，將上部絕緣膜改變成SiLK膜、BCB膜、FLARE ........ .............. — 膜、有機SOG膜、HSQ膜、MSQ膜或疏鬆性二氧化矽而同 樣地製造半導艎裝置時，發現藉由改變溶劑及晶圓W之回 轉數可使上部絕緣琪之對介層孔之埋入量為不同，而因 SiLK膜等其與Si02膜之蝕刻時之選擇比為不同’即使於 介層孔之大部份上堆積上部絕緣膜，藉由加長上部絕緣琪 本纸張尺度適用中Β國家標準（CNS)A4现格（210 X 297公釐） <請先《讀背面之注意事項再填寫本Ϊ 經濟部暫'.€財產局貝工澝费合作杜印製 -— — — — I— « — — — —Ν·ιϋ I % — — — — — —— — — — — — — ϊ— I 11 — — — — · 20 絰濟部智慧財產局貝工消费合作社印製 A7 --------^____ 五、發明說明（is ) 之蝕刻時間，即可於抑制介層孔之形狀變化之同時，除去 介層孔内之上部絕緣膜，而形成二重紋路形狀。 接著說明本發明之另一實施型態。 本實施型態係由發現下述事實所成，亦即，即使是在 下部絕緣膜與上部絕緣膜之蝕刻選擇比幾乎相同之場合’ 若將與此等絕緣膜為不同姓刻選擇比之薄膜設置於下部絕 緣膜與上部絕緣膜之界面上，則即使於介層孔之一部份或 全部上堆積上部絕緣膜，藉由於蝕刻上部絕緣膜時將蝕刻 時間加長某程度，即可在不變化介層孔之形狀之情形下除 去介層孔内之上部絕緣膜。 於此實施型態中’係以第14圊及第15田具體說明以CF 膜9形成下部絕緣膜而以CF膜4形成上部絕緣膜的半導體 裝置之例。第14圖（a)係以與上述實施型態相同之方法於 基板2上成膜出CF瞑9之狀態，此CF膜9例如於前述等離子 處理裝置中係以將成膜氣體例如c4f8氣體及C4F4氣體等離 子化所形成。 接著如第14圖（13)所示，實行於CF膜9之上表面形成例 如由SiC膜所形成之硬式革體85及抗蝕劑73之塗布及曝光 及顯像。在此 '硬式罩體85係例如於前述等離子處理裝置 _將成膜氣體例如SiH4氣體及C2H4氣體予以等離子化所形 成。其後，如第14圖（c)所示，使用CF系氣體作為蝕刻氣 髏而姓刻硬式箪體85’接著使用氧氣或氩氣作為蝕刻氣體 使用而於CF膜上蝕刻出介層孔91 β 接著如第丨5圖（a)所示於硬式罩體85之上表面成膜 本紙張尺度通用f a固家標聿i;C.NS)A4規格ί210 X 297公釐）
If — 幽 — ！ — ! (請先《讀背面之注意Ϋ項再填寫本I) 21 46495 2 Δ7 B7 五、發明說明（l9 ) 出CF膜4，此CF膜4與上述實施型態相同係例如於等離子 處理裝置中，將等離子氣饉例如氩氣舆成膜氣體例如C4F8 氣髖及C2H4氣體分別以150sccm、40sccm及30sccm之流量 導入，而在微波電力為2.7kW、偏電力為OkW、基板溫度 為300eC~350eC之情形下藉由將成膜氣艟等離子化所形成 。以此成膜如已述者般係呈堆猜於例如介層孔91之底部或 側壁之一部份上之狀態· 接著如第15圖（b)所示，與上述實施型態相同，於CF 膜4之上表面形成例如由SiC膜所構成之硬式革«83，並實 行抗蝕劑72之塗布、曝光及顯像後，實行利用CF系氣體 之對硬式箪體83之蝕刻及利用氣氣及氩氣之對CF膜4之蝕 刻，而歩成溝部41(參照第15圖（c))·此時CF膜4之蝕刻時 間係設定成較CF膜4之蝕刻所須之時間為長一定程度之時 間。 實行此種過飪刻時，存在於介層孔91内之CF膜4係被 蝕刻除去。此時下部絕緣膜與上部絕緣膜均係以CF膜形 成，故兩者之蝕刻選擇比為相同，但於兩者之介面設有由 SiC膜所形成之硬式革體85，因此硬式革艘85舆CF膜其蝕 刻選擇比不同，故以此罩髖85可妨礙下方側之CF琪9之蝕 刻。又，CF琪4為實行垂直性甚佳之蝕刻，故單只進行介 層孔91内之CF膜4之蝕刻即無刮削介層孔91之側壁之慮<* 又，介層孔91之底部為舆CF膜為蝕刻選擇比不同之基板2 ’故該介層孔91之底部無有因蝕刻而被削減之情形。 因此，藉由此過蝕刻可在不變化介層孔之形狀之情形 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） <請先BQ讀背面之注意Ϋ項再填寫本K > ^ - — — — — — — — 訂-I I It 1« I 線— 經濟部智慧财產局員工消费合作杜印製 I n IP n n n R9 n _ 22 五、 經 濟 部 智 蒹 財 產 局 員 X 消 费 合 作 杜 印 槊 A7 一__B7____ 發明說明（20 ) 下，僅除去存在於介層孔91内之CF膜4,藉由調整CF琪4 之蝕刻時間，即可調整附著於介層孔91内之CF膜之除去 量。因此，於下部絕緣膜與上部絕緣膜為相同種類之絕緣 膜時，於上部絕緣膜之成膜時，即使於介層孔内埋入有上 部絕緣膜，亦可形成二重紋路形狀。 在此，於上述之例中作為設於下部絕緣膜舆上部絕緣 膜之介面上之舆此等絕緣膜為不同蝕刻選擇比之絕緣膜， 可利用絕緣膜之罩體，故有不須重新形成舆前述蝕刻選擇 比為不同之絕緣膜的優點，於本實施型態中，使前述蝕刻 選擇比為不同之絕緣膜成為覆蓋膜而與硬式革想分別形成 亦可5 又覆蓋膜例如如第16圖（a)所示，形成為復蓋下部 絕緣膜之CF膜9表面全體亦即復蓋介層孔91之側壁及底部 之表面全體亦可。在此，覆蓋膜200可用例如與下部絕緣 膜之CF膜為不同蝕刻選擇比之SiN膜及SiC琪等形成，例 如於上述之等離子成膜裝置令將一定之成膜氣體等離子化 而形成。此時藉由施加一定之偏電力，可於介層孔91之側 壁或底部成膜出復蓋膜200。 此場合中，接著如第16圖（b)(c)所示，舆上述實施型 態相同’於覆蓋膜200之表面成膜出上部絕緣膜之Cf膜4 '接著實行CF膜4之過蝕刻’於實行溝部4之形成與於CF 膜4成膜時之堆積於介層孔91内部之CF膜4之除去後，如 第16圖（d)所示，使用蝕刻氣體例如〔？4或(：4匕氣體除去復 蓋膜200。 本紙译,^度適用争國團家標康(CNS)A4規格i21f) X 297公* --------------裝 * —r I 1· ϋ « I n It n I {请先《讀背面之il意事項再填寫本頁) 23 經濟部智慧財產局員工消费合作社印製 464952 A7 A7 B7 五、發明說明（21 ) 本實施型態其上部絕緣膜例如為SiLK膜、BCB旗、 FLARE膜、有機SOG膜、HSQ膜、MSQ膜或疏鬆性二氧化 矽等之塗布膜、杷日靈及甲基矽烷系之膜，上部絕緣膜舆 下部絕緣膜為蝕刻選擇比相同之場合亦可適用。又，於上 部絕緣膜舆下部絕緣膜為不同種類之場合亦可適用。 在此實際上下部絕緣膜為5000埃厚度之CF膜，而上 部絕緣膜為5000埃之厚度之CF膜，於兩者間設置500埃之 厚度之下部絕緣膜之硬式罩想，同時以將CF膜之钍刻時 間設為通常之1.3倍並以上述製程製造介層孔為直徑0.5仁 m且溝部宽度為0.4卩m之半導體裝置，以SEM觀察飪刻前 之介層孔與蝕刻後之介層孔舆溝部之斷面時，確認出於蝕 刻前係_於介層孔之底部及側擘附著CF膜，而於蝕刻後則 看不到介層孔内之CF旗之埋入及介層孔之變形，而形成 有二重纹路形狀。 又，將上部絕緣膜及下部絕緣琪置換成SiLK琪、BCB 膜、FLARE膜、有機SOG膜、HSQ膜、MSQ膜或疏鬆性二 氧化矽而同樣地製造半導ft裝置時，藉由改變塗布條件即 可使上部絕緣琪之相對於介層孔的堆積董為不同，即使是 在介層孔的大部份上埋入上部絕緣琪之場合，锤由蜂長上 部絕緣膜之飪刻時間即可抑制介層孔之形狀之變化而除去 介層孔内之上部絕緣琪，可形成二重纹路形狀-
於上述者中，本發明除使用上述的C6F6作為埋入特性 不佳之CF膜之成膜氣艟外，亦可使用c4F8氣體、C5F8氣醴 、。氣艟、C6H5CF3氣«等*又，此CF腆不只限於以ECR 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） {锖先《讀背面之注意事項再痹寫本頁)
-I 0 I— n t··^— I I s I n n ϋ ϋ n n n n 24 A7 A7 經濟邨智慧財產局貝工消f合作社印s ________B7__ 五、發明說明（22 ) 生成等離子體，例如以稱為ICP(Inductive Coupled Plasma) 等之由捲繞於蛋形容器之線圈對處理氣體賦與電場及磁場 之方法而生成等離子體之裝置形成亦可。 又，亦可使用稱為螺旋型極化天線波等離子髖等之例 如13.56MHz之螺旋型極化天線波舆利用磁性線圈所施加 之磁場之相互作用生成等離子髏之裝置，或使用稱為磁控 管等離子體的兩片平行陰極以成略平行之狀態賦加磁場而 生成等離子體之裝置，或使用稱為平行平板等之於相互相 對向之電極間施加高頻電力而生成等離子體之裝置來形成 亦可。 又，形成介層孔之5102膜如上述除以等離子艘CVD形 成外，亦可藉由熱氡化法及溶齊法等形成》在此所謂溶膠 法者係將TEOS(四乙氧基矽烷；Si(C2HsO)4)之膠體分散於 乙醇溶液等之有機溶媒中所形成之塗布液塗布於半導體裝 置上而於該塗布膜膠化後使其乾燥而取得5丨02膜之手法。 又，作為形成於Si02膜與CF膜間之密著層，因SiN膜舆Si02 膜之密著性較大*而SiC膜與CF膜之密著性較大故，使用 積層此等膜之物品甚為有效，而使用此等琪之一者亦可。 又’作為形成介層孔之膜，除此等Si02膜之外，亦可 使用SiOF膜 '有機SOG膜或HSQ膜或BCB膜或聚酉先亞胺 膜或加氟碳膜或氟化聚甲基醚、鐵弗龍及赛特普等之塗布 膜。 又' 即使於使用埋入特性不佳之成膜材料實行上部絕 緣膜之形成之場合‘於實行在上部絕緣膜上形成溝部之蝕 中國國家標準（CNS)A4規格(21G X 297公釐） n n I i I 1_1 ϋ n 丨 ^^ ·* ** β* I <锖先Mll背面之注f項再填寫本頁} 464952 A7 B7 緩濟部笮慧財產局貝Η消费合作社印數 五、發明說明（23 ) 刻時實行所謂的過蝕刻亦可。 依上述之本發明，可用簡易的手法的二重紋路法，製 造半導體裝置。 圈示之簡單說明 第為說羿本發明之方法之概要的工程圈。 苐相糸本發明之方法之具||性一例之工程圖· 第揭示本發明之方法之具艟性一例之工程圖β 第揭示本發明之方法之具If性一例之工程明· 第?^為揭示本發明之方法之具馥性一例之工程圈。 第6B0[為實施本發明方法用之等離子艎處理裝里之一 例之縱斷铡視圖。 第為說明本發明之作用之工程圏· 第8圈為以本發明之方法所製造之半導鳢裝置之其他 例之斷面-两。 第揭示本發明方法之其他例之工程圈❶ 第說明塗布膜之形成方法之工程圈· 第1說明本發明之其他例之作用的說明圈。 第12圖為塗布膜舆硬式覃艎及蝕刻氣體與絕緣膜之關 係之特性_ » 第1 揭示本發明方法之另一例之工程圈* 第揭示本發明方法之另一例之工程圈 第為揭示本發明方法之另一例之工程圈 第為揭示本發明方法之另一例之工程圈 第習知之二重纹路法之一例之工程圈 本紙張尺度遘用中國國家標準（CNS)A4規格<210 X 297公t ) (請先和讀寶面之注f項再旗寫本頁} -------訂·！ ---線— fc I I ·1 I n n n _ -26 A7 ___B7_五、發明說明ί 24 ) 第^^"為習知之二重紋路法之一例之工程圖。 第19围為形成絕緣膜之物質之例與化學構造式之示意 圖。 元件標號對照 經濟部智慧財產局貝工消费合作社印f 2…基板 56···主電磁線圈 3 …SiOj 58…排氣管 4 ' 9…CF膜 61…載置台 5…真空容器 63…等離子體供給管 10…第1低感電率層間絕緣膜 64…成膜氣體供給部 10a、31、91…介層孔 71、72、73…抗蝕劑 11 …Si3N4 層 8卜“SiN膜 12…蝕刻終止層 82…SiC膜 13、16…光致抗姓制 84-"Cu 層 14…第2低感電率層間絕緣層 100...SiLK 膜 14a、41、83a…溝部 101…單體 15、83、85…硬式罩體 110…固持元件 51…第1真空室 111···塗布材料 52…第2真空室 112、114…處理容器 53…高頻電源部 il3、Π5*··加熱板 54…導波管 200…復蓋膜 55…穿透窗 i'® S SS#^CNS)A4 規格公釐) 27 H Ϊ n B^i I n ϋ It n .^1 an I (請先闉讀背面之注意事項再填寫本頁)

Claims (1)

  1. A8 B8 CS D8 46 495 2 六、申請專利範圍 1- 一種半導體裝置之製造方法，其特徵為包含：於被處 理體上形成絕緣膜之工程；於前述絕緣膜上蝕刻出介 層孔之工程；於形成有介層孔之絕緣琪表面，使用埋 入特性不佳之成膜材料，形成上部絕緣膜之工程；於 前述上部絕緣膜上蝕刻出埋入金屬以形成配線用之溝 部，並使其接觸於前述介層孔之至少一部份上的蝕刻 工程。 2. 如申請專利範圍第1項之半導艎裝置之製造方法，其争 使用埋入特性不佳之成膜材料形成上部絕緣膜之工程 係使用碳與氟之化合物之埋入特性為不佳之成膜材料 形成作為前述上部絕緣膜之加氟碳膜之工程· 3. 如肀請專利範圍第2項之半導髏裝置之製造方法，其中 碳與氟之化合物之埋入特性為不佳之成膜材料係為六 氟苯者· 4. 如申請專利範圍第1項之半導禮裝置之製造方法，其中 使用埋入特性不佳之成腠材料形成上部絕緣膜之工程 係將碳與氟之化合物之埋入特性為不佳之成膜材料作 等離子體化，而以等離子體形成作為前述上部絕緣膜 之加氟碳膜之工程。 5. 如申請專利範面第4項之半導醴裝置之製造方法，其中 碳舆氟之化合物之埋入特性為不佳之成膜材料係為六 氟笨者· 6·如申請專利範圍第1項之半導艟裝置之製造方法，其中 前述上部絕緣琪係跨越於前述介層孔之開口部所形成 本纸浪尺度適用中«國家樣率（CNS ) A4規^210X297公羞^ ~ -28 - (請先《讀背面之注f項再# 寫本夏 -訂-_ 線 經濟部智慧財產局8工消費合作社印製 、申請專利範圍 A8 B8 C8 D8 -0 -,---1_!本 經濟部智慧財產局員工消費合作社印製 7. 如申請專利範圍第丨項之半導艘裝置之製造方法，其中 前述埋入特性不佳之成膜材料係在一定的成膜條件下 埋入特性變得不佳的成膜材料者。 8. 如申請專利範圍第7項之半導艘裝置之製造方法，其中 前述一定之成膜條件係依存於對應前述成膜材料所設 定之成膜壓力與成膜溫度者。 9. 如申請專利範圍第丨項之半導髖裝置之製造方法，其中 前述絕緣膜為具有多層配線構造之半導體裝置上之層 間絕緣膜者。 10. 如申請專利範圍第1項之半導體裝置之製造方法，其中 前述±部絕緣膜為加氟碳膜者。 11. 如申請專利範圍第丨項之半導艎裝置之製造方法，其中 前述上部絕緣膜係塗布膜者β 12. 如申請專利範圍第η項之半導體裝置之製造方法，其 中前述塗布膜為有機SOG(Spin on Glass)膜或HSQ(Hydrogen Silsesquioxane)膜，或BCB(Bisbenzocyclibutene)膜或聚酉先 亞胺膜或加氣碳膜或氟化聚甲基鰱、鐵弗龍及赛特普 之任一者。 13-—種半導體裝置之製造方法 > 其特徵為包括有：於被 處理體上形成絕緣膜之工程；於前述絕緣膜上蝕刻介 層孔之工程；於形成有介層孔之絕緣膜表面形成蝕刻 選擇比與前述絕緣膜為不同之上部絕緣膜之工程；於 前述上部絕緣膜上蝕刻藉由埋入金屬而形成配線用之 ，心度適用5國®苳標S % CNS ; A4見格：210X29?公釐、 (請先B讀背面之注f項再填寫本買) .装- 訂 線 -tuf But I 29 绖濟部智慧財產局貝工消費合作社印製 A8 B8 C8 DS六、申請專利範圍 溝部*且使該溝部至少接觸前述介層孔之一部份的飪 刻工程；於上部絕緣膜之蝕刻終了後藉由實行一定時 間之蝕刻將堆積於介層孔内之上部絕緣膜以蝕刻除去 之工程。 14. 如申請專利範圍第13項之半導體裝置之製造方法，其 中前述上部絕緣膜係跨越於前述介層孔之開σ部所形成。 15. 如申請專利範圍第π項之半導艘裝置之製造方法，其 中前述絕緣膜為具有多層配線構造之半導《裝置上之 層間絕緣膜者》 16_如申請專利範圍第13項之半導體裝置之製造方法，其 t有述上部絕緣膜為加氡碳膜者。 17. 如申請專利範圍第π項之半導體裝置之製造方法，其 中前述上部絕緣膜係塗布膜者。 18. —種半導體裝置之製造方法，其特徵為包括有：於被 處理醴上形成絕緣膜之工程；於前述絕緣膜上蝕刻介 層孔之工程；於形成有介層孔之絕緣膜表面形成蝕刻 選擇比與前述絕緣膜為不同之薄膜之工程；於前述薄 膜之表面上形成上部絕緣膜之工程；於前述上部絕， 膜上蝕刻藉由埋入金屬而形成配線用之溝部，且使該 溝部至少接觸前述介層孔之一部份的飪刻工程；於上 部絕緣膜之鈦刻终了後藉由實行一定時間之蝕刻將堆 積於介層孔内之上部絕緣膜以蝕刻除去之工程〃 19. 如申請專利範团第18項之半導體裝置之製造方法，其 464952 (請先»讀背面之注$項再4窝本頁) • VI > >1·—— —1 A 本纸張尺度適用中國國家#率（〇^)八4规格（2丨0乂297公釐） 30 Α8 Β8 C8 D8 申請專利範圍 中前述上部絕緣膜係跨越於前述介層孔之開口部所形 成。 20. 如申請專利範圍第18項之半導體裝置之製造方法，其 中前述絕緣膜為具有多層配線構造之半導體裝置上之 層間絕緣膜者。 21. 如申請專利範圍第18項之半導體裝置之製造方法，其 中前述上部絕緣膜為加氟碳膜者。 22. 如申請專利範圍第18項之半導體裝置之製造方法，其 中前述上部絕緣膜係塗布膜者。 -----^----^------iT------^ (請先《讀背面之注$項再填窝本買) 經 濟 部; 智 慧 財 局 貝 X 消 費 合 作 杜 印 製 本紙张 3]
TW088115109A 1998-09-02 1999-09-02 Process for producing semiconductor device TW464952B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26404098 1998-09-02
JP10321537A JP2000150516A (ja) 1998-09-02 1998-10-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW464952B true TW464952B (en) 2001-11-21

Family

ID=26546322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088115109A TW464952B (en) 1998-09-02 1999-09-02 Process for producing semiconductor device

Country Status (6)

Country Link
US (1) US6737350B1 (zh)
EP (1) EP1120822A4 (zh)
JP (1) JP2000150516A (zh)
KR (1) KR100400907B1 (zh)
TW (1) TW464952B (zh)
WO (1) WO2000014786A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
CN1224092C (zh) * 2000-04-28 2005-10-19 东京毅力科创株式会社 具有低介电膜的半导体器件及其制造方法
US6794311B2 (en) * 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US20020173079A1 (en) * 2000-12-28 2002-11-21 Erdem Kaltalioglu Dual damascene integration scheme using a bilayer interlevel dielectric
US6677680B2 (en) * 2001-02-28 2004-01-13 International Business Machines Corporation Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
JP4568444B2 (ja) * 2001-03-27 2010-10-27 株式会社アルバック 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法
KR100460771B1 (ko) * 2001-06-30 2004-12-09 주식회사 하이닉스반도체 듀얼다마신 공정에 의한 다층 배선의 형성 방법
JP2004014841A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
US6917108B2 (en) 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
KR100459733B1 (ko) 2002-12-30 2004-12-03 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
JP2006013190A (ja) * 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5053619B2 (ja) * 2006-10-27 2012-10-17 日本電信電話株式会社 微細構造体の製造方法
JP5082411B2 (ja) * 2006-12-01 2012-11-28 東京エレクトロン株式会社 成膜方法
US8158485B2 (en) * 2007-05-07 2012-04-17 Qimonda Ag Integrated circuit device having openings in a layered structure
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
CN101359618B (zh) * 2007-08-05 2011-12-07 中芯国际集成电路制造(上海)有限公司 通孔填充方法、通孔填充结构及通孔制作方法
US20090061619A1 (en) * 2007-08-31 2009-03-05 Sang-Il Hwang Method of fabricating metal line
DE102010002451B4 (de) * 2010-02-26 2012-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
US9538586B2 (en) 2013-04-26 2017-01-03 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
US10002785B2 (en) * 2014-06-27 2018-06-19 Microchip Technology Incorporated Air-gap assisted etch self-aligned dual Damascene
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL54107A (en) 1978-02-22 1981-06-29 Yeda Res & Dev Electromagnetic linear motion devices
CH663121A5 (de) 1983-10-03 1987-11-13 Mavilor Syst Sa Wechselstrom-synchron-servomotor.
JPH03198327A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
JPH0653161A (ja) * 1992-07-31 1994-02-25 Nec Corp セルフアラインコンタクト構造およびその製造方法
IL109267A (en) 1993-04-13 1998-02-22 Hughes Aircraft Co Linear compressor including reciprocating piston and machined double-helix piston spring
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
JPH10261707A (ja) * 1997-03-18 1998-09-29 Sony Corp 半導体装置の製造方法
JP2900909B2 (ja) * 1997-04-07 1999-06-02 日本電気株式会社 半導体装置の製造方法
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
JPH11176935A (ja) * 1997-12-08 1999-07-02 Sony Corp 半導体装置の製造方法
JP3382844B2 (ja) * 1998-04-07 2003-03-04 日本電気株式会社 半導体装置の製造方法
TW413896B (en) * 1999-01-06 2000-12-01 United Microelectronics Corp Manufacturing method for dual damascene structure
JP2000208622A (ja) * 1999-01-12 2000-07-28 Tokyo Electron Ltd 半導体装置及びその製造方法
US6159840A (en) * 1999-11-12 2000-12-12 United Semiconductor Corp. Fabrication method for a dual damascene comprising an air-gap

Also Published As

Publication number Publication date
WO2000014786A1 (fr) 2000-03-16
US6737350B1 (en) 2004-05-18
KR100400907B1 (ko) 2003-10-10
EP1120822A1 (en) 2001-08-01
KR20010073102A (ko) 2001-07-31
EP1120822A4 (en) 2004-11-10
JP2000150516A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
TW464952B (en) Process for producing semiconductor device
TW593764B (en) Method for selectively etching low k dielectrics
TW416122B (en) An etch stop layer for dual damascene process
TW483027B (en) Semiconductor device and method of making same
TW410425B (en) Method for forming dual damascene contacts
TW550661B (en) Method of etching organic antireflection coating (ARC) layers
CN100419972C (zh) 用于有机硅酸盐玻璃低k介质腐蚀应用的用o2和nh3的蚀刻后光刻胶剥除
TW494479B (en) Manufacturing method of semiconductor integrated circuit devices and semiconductor integrated circuit devices
US7439171B2 (en) Method for manufacturing electronic device
US6849539B2 (en) Semiconductor device and method of fabricating the same
TWI363255B (en) Method for removing masking materials with reduced low-k dielectric material damage
TW486733B (en) Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
TW535229B (en) Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
KR20010051286A (ko) 반도체 장치의 제조방법
TW201417181A (zh) 蝕刻及灰化期間低ｋ材料之側壁保護
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
TW200947554A (en) Reducing damage to low-k materials during photoresist stripping
KR100597155B1 (ko) 반도체 장치의 제조 방법
TW460976B (en) Method of manufacturing a semiconductor device
TW396509B (en) Method for making semiconductor device
TW201911406A (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
TW200306625A (en) Plasma treatment method
WO2000025361A1 (en) Semiconductor device and manufacture thereof
TW434805B (en) Unlanded via structure and method for making same
TW582086B (en) Surface densification method of low dielectric constant film

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees