TW463368B - Semiconductor memory device and method of producing same - Google Patents

Semiconductor memory device and method of producing same Download PDF

Info

Publication number
TW463368B
TW463368B TW088120446A TW88120446A TW463368B TW 463368 B TW463368 B TW 463368B TW 088120446 A TW088120446 A TW 088120446A TW 88120446 A TW88120446 A TW 88120446A TW 463368 B TW463368 B TW 463368B
Authority
TW
Taiwan
Prior art keywords
storage
insulating film
electrode
junction
film
Prior art date
Application number
TW088120446A
Other languages
English (en)
Inventor
Keiichi Ohno
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW463368B publication Critical patent/TW463368B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

4 633 6 8 五，發明i兄明（1) i 、發明背景 本發明係有關一種半導體記憶器裝置及其製造方法，尤 K-有關一種動態隨機存取記憶器（D RAM )或其他具有一儲存 結電極之半導體記憶器裝置，及其製造方法。 2、相關技藝描述 最近’超大型積體電路（VLSI)及其他半導體裝置已於三 年内縮小7 0百分比之比例。已達成較高積合度及較高性 能。例如，動態隨機存取記憶器具有一記憶格結構，其具 有切換用途金屬-氧化物-半導體場效電晶體（M〇SFET)及記 憶器電容器。其於近年來愈趨小型化，且因為半導體裝置 中例如具有:1 G b儲存電容之動態隨機存取記憶器之處理驅 動器被聲稱係位於學術標準，故容量愈大，而積合度愈 内。在小型化之同’該記憶格之面積已被縮小，而該記 憶電容器所佔據之面積縮小。 然而’為了確定充分之操作 之柔性誤差的容許度，用以提 憶電容器之储存電容C s係保持 值，而與該動態隨機存取記憶 是故，儘管該記憶電容器所 縮小，但仍需確認儲存電容〇s 行各種嚐試" 限度且確定因Q：-射線所致 南儲存資料的可信度，該記 於每位元20至30 fF之固定 器之生成無關。 佔據之面積已隨著小型化而 所需量。已針對此種情況進 例如，除了 容之方法以外 BST、STO 等具 縮小一電容器 ，已發展一種 有高介電比之 絕緣膜之厚度 方法，使用氧 材料作為電容 以増加該儲存電 化妲（Ta205 )、 器絕緣膜，以代
第5頁 463368 五，發明說明（2) 替包括一氮化矽膜盥— ^ 膜），而改善該包括'雷h b矽版之複合骐的ON臈（或_ 器的儲存tV"谷器絕緣膜之材料，並增加該電容 發展具有各種：mm: „進行改良。已 =，广於該電容器：電晶體的v極:器！：儲: 二“”妾地電極）'及—電容器絕緣板電， ::ϋ者增加該儲存結電極及該板電極之表面藉 认電谷器之儲存電容。 辰面積，可增加 前具= 已使用於相關技藝中，但目 之形狀，利用。該儲；三維方式製作，以得到更複雜 結電極之表面二結電；等之側牆表面，因&，該儲存 儲存電S。就三維儲存結=二據=積之情 ®型、渠溝型等。 电拉而5 ，有例如堆 於該渠溝型中 深度方向中，！需㈡結電極係針對於該基材形成於該 響。另-方面C該基衬中穿挖所致之負面影 :表上刪及電容器於位元線下卿型二；容器二位 COB堆疊型，則闵& # '、中’右為 之後形成，故呈右，電容器(儲存結電極)係於該位元線 定之最ί電：該儲存格區域中形成由最小化所決 疋==大私令裔（儲存結電極）之優點。 叠堆及〜型：言，已發展各種類型，諸如把架堆 異土及圓柱型（冕型）。就圓柱型而言，除具有單
第6頁
五 '發明说明（3) 一圓枉部 型。此外 加表面積 上提供半 其中， 以作為表 定儲存電 及縮小半 圓柱形儲 物膜之側 氧化物膜 可於微影 較大之限 然而， 產生數種 難1及該 即使未產 刻，及最 題將參照 明於下文。 發明概述 本發明之目的係提出一種勤態隨機存取記憶器或其他具 有一記憶電容器之半導體記憶器裝置，其係由高品質儲存 結電極及儲存結接觸插塞所製得，可防止該儲存結接觸插 ，：i外已ϊ Ϊ展1具有雙圓柱型部分的類 之方*，及栌m:存結電極表面變粗以增 球形链度的方法極形成溫度以於該表面 ==存。：：有效地利用該電極之周長 ;體;為最適於小型化、增加積合：、 存尺寸的電極結構之—。用以形成 刀中形成側牆形電極之方法，及於一凹陷形 巧上形成電極材料之方法。· 一種方法通常 Z得到較大之曝光限度，且對於焦點深度具有 度’故具有可進一步地小型化之優點。 形成之相關技藝界之圓柱型儲存結電極之方法易 門喊，諸如曝出该儲存結接觸插塞之頂面的困 儲存結接觸插塞與該儲存結電極間之連接失效， 生連接失效’仍產生該中間層絕緣臈之偶發性蝕 糟狀況下之該位元線及該儲存結之短路。此等問 附圖而與相關技藝之製造方法同時進一步詳細說
463368 五、發明說明（4) 基與該儲存結電極間之連接失 、 層下方之絕緣膜的移除緣該钱刻終止 因’及其製造方法。 來暝之移除係為短路之原 為了達到前述目的，根據本 導體記憶器裝置，包括多個第一 &樣，提出一種半 格，該記憶電容器係具有憶電容器之記憶 包括一基材、-形成於該基材上之電曰i電曰曰體，其係 膜中而通達KL 膜'一形成於該第-絕緣 -包埋於該儲存結接觸孔中之儲存::=結接觸孔、 接於該儲存結接觸插塞之儲存結電^、一 ^、一形成連 緣膜上而位於該儲存結電極之間之^於該第-絕 儲存結電極上之電容器絕緣膜、2::;、 包令益吧緣臈上之板電極，該儲 兩 形成於忒 =形成連接於該儲存結接觸插頂面; 電：及體記憶器裝置，存結 之頂面及，二;,觸插t儲存結接觸插塞 運接忒儲存結電極及該儲存結接觸插塞。 發明之此態樣的半導體記憶器裝置中，該館存結電極
第8頁 觸？塞之頂面，因：，當=塞接ί 热，充力曝路泫儲存結接觸插塞之頂面。萨菩‘有 」该儲存結接觸插塞之頂面及側面之一部分，=其連接 463368 五，發明祝明（5) 及：第Ϊ個絕緣聪以形成以與該第二絕緣膜之頂面及側面 之至分接觸為佳。因此，變成可在不產生間隙的情 二:m结電極與該第二絕緣膜接觸。在針對於該 存处ΐ極之私：ΐ選擇性的情況下，去除作為用以形成該儲 二：第=絕緣膜時，可防止位於該第二絕緣膜下 方之第一絕緣骐的去除。 -：：導：ΐ 目的’根據本發明之第二個態樣，提出 m % :己丨:：裝置’包括多個各具有一記憶電容器之 ίίΐ括結：極及一電晶體， 今声材上而/ 形成於泫基材上之電晶體、一形成於 膜中而通達爷雷日：緣朕'—形成於該絕緣 -'包埋體之㈣Μ㈣域㈣存結接觸孔、 、。亥儲存結接觸孔中之儲存結接觸插 接於該儲存結接觸插塞之儲存結電極：：：成連 緣膜上而位於該儲存結電極之間隙部分中=於::第一絕 -形成於該健存結電極上之電容二二絕緣膜、 電容器絕緣膜上之板電#，該储存結電極；形=該 係形觸於該第二絕緣膜之頂面及側面之ϊί二：緣膜 根據本發明此態樣之半導 〆一 4刀。 電極及該第二絕緣膜传形瞄心° 、，因為該儲存結 側面之至少-部分，、= ;觸：該第二絕緣膜之頂面及 絕緣J於不產生間隙的情況下：觸=該第二 膜具有選擇性的情況下，去除 絕緣 之模具的絕緣膜時，可防μ & * 取°亥儲存結電極 了防止位於該第二絕緣臈下方之第—
$ 9頁 463368 五、發明說明（6) 絕緣膜的去除。 本發明此種態樣之半導體記憶器裝置中，該位元線以經 由該絕緣膜形成於該電晶體上為佳，該電晶體及該位元線 係由該第一絕緣膜所覆蓋。就COB型電容器（儲存結電極） 而言，由該小型化所決定之最大電容器（儲存結電極）可形 成於該記憶格區域上。 本發明此態樣之半導體記憶器裝置中，該儲存結電極以 圓柱型為佳。於圓柱型中，該電極之周長可有效地作為表 面積，因此，即使縮小所佔據之面積，仍可輕易地確定該 儲存電容。 此外，為：了達成前述目的，本發明第三態樣是出一種製 造半導體記憶器裝置之方法，該裝置包括多個各具有記憶 電容器之記憶格，該記憶電容器係具有一儲存結電極及一 電晶體，該方法包括於一基材上形成一電晶體之步驟、形 成第一絕緣膜以覆蓋該電晶體之步驟、於該第一絕緣膜中 開啟一通達該電晶體之源極及没極區域之儲存結接觸孔的 儲存結接觸孔的步驟、使用一導體充填該儲存結接觸孔以 形成一儲存結接觸插塞之步驟、於該第一絕緣膜上形成蝕 刻選擇性異於該第一絕緣膜之第二絕緣膜的步驟、於該第 二絕緣膜上形成蝕刻選擇性異於該第二絕緣膜之第三絕緣 膜的步驟、於該第二絕緣膜及該第三絕緣膜中開啟開口部 分以作為用以形成該儲存結電極之模具並至少曝出該儲存 結接觸插塞之頂面的步驟、蝕刻以針對於該第二絕緣膜選 擇性地去除該第一絕緣膜及該第三絕緣膜以使該開口部分
第10頁 4 6 33 6 8 五、發明說明（7) 之底面及側牆表面復原的η形成與該儲存 連接之儲存結電極，同時藉著使用該開口部分^ ς 使其與該第二絕緣膜接觸的步驟'藉著使用該第二二ς 作為一蝕刻終止層以去除該第三絕緣膜的步驟、於=櫧' 結電極上形成-電容器絕緣膜的步驟'及於 容: 膜上形成板電極的步驟。 1：各杰.，邑，.象 即，於本發明此態樣製造半導體記憶器裝置 一電晶體係形成於一基材匕，守第_绍多 ' ’ ,,φ 3 ^ 1太丞材上，濱弟絕緣膜係形成以覆蓋 4電日日肚，一通達該電晶體之源極及汲極區之 孔係開啟於該第一絕缝肢由« ^ ^ y- «4- ^ 省存接觸 0，以來Λ —二六 肤中， 儲存結接觸孔係充填導 ^成，儲存結接觸插塞。 、 其-人，具有異於該第一絕緣膜之蝕 膜係形成於該第—絕缕“而1古s 一？生的第-絕緣 蝕刻選擇性的第-具有異於該第二絕緣犋之 么=二絕緣膜係形成於該第二絕緣膜上。 部；，作為用Ί!緣膜及該第三絕緣膜中，開啟-開口 結接觸插塞之了員面成=存結電極及用以曝出至少該儲存 姓刻以相對於該1 部分之底面及側牆表面係藉著 該第三絕緣膜而復=緣版選擇性地去除該第一絕緣膜及 其次，-一儲存^纟士办 同時藉著使用該；：f係形成連接於該儲存結接觸插塞， 膜接觸，第三絕緣二”刀作為:莫具’而使其與該苐二絕綠 層而去除，—電容。。、糸使用忒第二絕緣膜作為一蝕刻終止 -板電極係形成：^緣膜係形成於該儲存結電極上 x於垓電容器絕緣膜上。 印 第Η頁 463368 五、發明說明（8) 根據本發明此態樣製造半導體記憶器裝置之 第二絕緣膜及該第三絕緣膜中開啟作為用 該 杈具有開口部分，之後使該開π部分之麻& η仔… =復原，使其變成可使該底面復原，而使J =側牆 ;塞向外伸入該開口部分之内側，而該儲存接觸 存，，接觸插塞係連接於該儲存 ；=該儲 至少-部分。如此，變成可以可信賴地；；的 及邊儲存結接觸插塞。 、 X儲存、，-〇電極 :外，其變成可使該側牆表面復原，使一 該第二絕緣:膜在無間隙之；；存結電極及 為終止層而去除該第三絕緣二：=弟二絕緣膜作 緣膜下之第一絕緣膜。、：防止去除位於該第二絕 開造半導體記憶器裝置的方法中，使該 及蜂楚:&面及1則牆表面復原之步驟令，該第一絕緣膜 膜：禮：絕緣膜係藉著各向同性蝕刻而相對於該第-絕緣 根據該各向同性飯刻1復二二ΐ 刀之尼面及側牆表面。 本發明此態樣之製造半導 。 成該儲存結接觸插塞之 ° ::㈤方法中’於形 以使得該儲存結接觸插=面”存結接觸插塞係形成 面之古择 土之頂面阿度配合該第一絕緣膜表 整體：：上i成:一'導i: ^接觸插塞之步驟以包括於該 驟，及藉❹同時充填該儲存結接觸孔之步 ，于' 形成於該儲存結接觸孔外側上之導
'XA U.mmm 463368
五、發明说明（9J 體的步驟為佳。如此|可形成一儲存結接觸插塞，同時抑 制後插塞损失。 本發明此態樣之製造半導體記憶器裝置的方法中，形成 該儲存結t極之步驟以包括形成一連接於該儲存結接觸插 基之儲存結電極使用層，而藉著使用該開口部分作為模具 而使其與該第二絕緣膜接觸之步驟，於該儲存結電極使用 層上形成第四絕緣膜之步驟，及藉著拋光該第四絕緣膜之 頂面而將該儲存結電極使用層分割成個別儲存結電極的步 驟為佳，於使用該第二絕緣膜作為蝕刻終止層以去除該第 三絕緣膜之步驟中，該第四絕緣膜係同時移除。可使用第 三絕緣膜及..第四絕緣膜以作為形成該儲存結電極之薄層及 其處理方法。 本發明此態樣之製造半導體記憶器裝置的方法中，該第 一絕緣膜及該第三絕緣膜由二氧化矽形成，而該第二絕緣 膜係由氮化矽形成為佳。因此，該作為儲存結電極之模具 有底面及側牆表面可藉著相對於該第二絕緣膜選擇性地去 除該第一絕緣膜及該第三絕緣膜而復原。此外，該第三絕 緣膜可使用該第二絕緣膜作為蝕刻終止層而移除。 圖式簡單說明 前述本發明目的及特色可由參照附圖所出示之較佳具體 實例的以下描述而更清楚明瞭。其中： 圖1 A係為本發明之一具體實例之半導體記憶器裝置的剖 面圖’叫圖1B係為圖1A中區域X的放大視圖； 圖2 A及2 X係為本發明之一具體貫例之半導體記憶器裝置
第13頁 4 6 33 6 8 五、 發明說明（10) 的 製 造 方 法 之 步 驟 的 剖 面 圖 > 其 中 ； 圖 2A 係 顯 示 形 成 一 元 件 隔 離 絕 緣 膜 之 步 驟 之 狀 態 圖 2B 係 顯 示 形 成 電 晶 體 之 步 驟 之 狀 態 圖 2C 係 顯 示 形 成 一 第 -^ 罩 幕 層 之 步 驟 之 狀 態 ， 圖 2D 係 顯 示 形 成 一 供 儲 存 結 接 觸 孔 使 用 之 凹 陷 之 步 驟 之 狀 態 > 圖 2E 係 顯 示 形 成 一 供 第 一 側 牆 罩 幕 使 用 之 薄 層 的 步 驟 之 狀 態 5 圖 2F 係 顯 示 形 成 一 第 一 側 牆 罩 幕 層 之 步 驟 的 狀 態 > 圖 2G 係 顯 示 開 啟 一 第 '— 儲 存 結 接 觸 孔 之 步 驟 的 狀 態 > 圖 2H 係 顯 :示 形 成 一 供 第 '— 儲 存 結 接 觸 插 塞 使 用 之 薄 層 的 步 驟 之 狀 態 5 圖 21 係 顯 示 形 成 第 一 中 間 層 絕 緣 膜 之 步 驟 的 狀 態 ϊ 圖 2J 係 顯 示 形 成 一 位 元 線 之 步 驟 的 狀 態 5 圖 2K 係 顯 示 形 成 第 四 中 間 層 絕 緣 膜 之 步 驟 的 狀 態 ί 圖 2L 係 顯 示 形 成 第 二 罩 幕 層 之 步 驟 的 狀 態 y 圖 2M 係 顯 示 形 成 一 供 第 二 側 牆 罩 幕 使 用 之 薄 層 之 步 驟 的 狀 態 y 圖 2N 係 顯 示 形 成 第 侧 牆 罩 幕 層 之 步 驟 的 狀 態 ; 圖 20 係 顯 示 開 啟 第 一 儲 存 結 接 觸 孔 之 步 驟 的 狀 態 1 圖 2P 係 顯 示 形 成 - 供 第 -- 儲 存 結 接 觸 插 塞 使 用 之 薄 層 之 步 驟 的 狀 態 Ϊ 圖 2Q 係 顯 示 形 成 第 二 儲 存 結 接 觸 插 塞 之 步 驟 的 狀 態 圖 2R 係 顯 示 形 成 用 以 形 成 第 儲 存 <.·〇 之 薄 層 的 步 驟 之
第14頁 463368 五. 發明說明（11) 狀 態 1 m 2S 係 顯 示 形 成 一 作 為 該 儲 存 結 電 極 模 具 之 開 α 部 分 的 步 驟 之 狀 態 > 圆 2T 係 顯 示 使 該 作 為 該 儲 存 結 電 極 之 模 具 的 開 Ώ 部 分 之 底 面 及 侧 牆 表 面 復 原 之 步 驟 的 狀 態 圖 2U 係 顯 示 形 成 一 用 以 形 成 第 - 儲 存 結 之 薄 層 的 步 驟 之 狀 態 j 圓 2V 係 顯 示 分 割 該 儲 存 結 電 極 之 步 驟 的 狀 態 圓 2W 係 顯 示 去 除 用 以 形 成 該 第 一 及 第 二 儲 存 結 之 薄 層 之 步 驟 的 狀 態 ί 圖 2X 係 顯 :示 形 成 該 電 容 器 絕 緣 膜 之 步 驟 的 狀 態 圖 3A 係 為 其 中 該 儲 存 結 極 之 形 成 圖 型 斷 開 之 具 體 實 例 的 剖 面 圖 > 圖 3B 係 為 圖 3Α t 區 域X之放大圖； 圖 4A 係 為 相 關 技 勢 之 半 導 體 記 憶 器 裝 置 之 剖 面 圖 且 圖 4B 係 為 圖 4A 中 區 域X的放大圖； 圖 5A 至5L 係 為 製 造 相 關 技 藝 半 導 體 記 憶 器 裝 置 之 方 法 中 之 步 驟 的 剖 面 圖 其 中 ; 圊 5A 係 顯 示 形 成 第 五 中 間 層 絕 緣 膜 之 步 驟 的 狀 態 ί 圖 5B 係 顯 示 形 成 一 罩 幕 層 之 步 驟 的 狀 態 > 圖 5C 係 顯 示 形 成 — 用 於 側 牆 罩 幕 之 薄 層 之 步 驟 的 狀 態 圖 5D 係 顯 示 形 成 該 側 牆 罩 幕 層 之 步 驟 的 狀 厶t m 圖 5E 係 顯 示 開 啟 第 二 儲 存 結 接 觸 孔 之 步 驟 的 狀 態 J 圖 5F 係 顯 示 形 成 供 第 -— 儲 存 結 接 觸 插 塞 使 用 之 薄 層 之
第15頁 d 6 33 6 8 五、發明說明（12) 步驟的狀態； 圖5G係顯示形成該第二儲存結接觸插塞之步驟的狀態； 圖5H係顯示形成一用以形成第一儲存結之薄層之步驟的 狀態； 圖5 I係顯示形成一作為該儲存結電極之模具之開口部分 的步驟之狀態； 圖5 J係顯示形成一用以形成第二儲存結之薄層之步驟的 狀態； 圖5K係顯示形成去除一用以形成第一及第二儲存結之薄 層之步驟時狀態；且 圖5L係顯示形成一電容器絕緣膜之步驟的狀態； 圖6係為說明該相關技藝之問題的剖面圖； 圖7A係為說明相關技藝之問題的剖面圖，其中形成儲存 結電極之圖型係斷開，且圖7B係為圖7A中區域X之放大圖； 且 圖8A係為說明相關技藝之問題的另一剖面圖，其中儲存 結電極之形成圖型係斷開，且圖8B係為圖8A中區域X之放 大圖。 較佳具體實例描述 在描述本發明具體實例之前，先參照相關圖型描述相關 技藝及其中之缺點。 首先，參照圖4A至4B至圖5A至5L說明根據相關技藝方法 所得之具有圓柱型儲存結電極的半導體記憶器裝置，及其 製造方法。
第16頁 6 33 6 8 五、發明說明（13) 。。圖4A係為相關技藝具有圓柱型儲存結電極之半導體記憶 益裝置的剖面圖，且圖4B係為圖4A中區域χ之放大視圖。 於一矽半導體基材10上由渠溝型元件隔離絕緣膜2〇所隔 ^之主動區域上，形成一電晶體，包括一未出示之開極絕 緣骐、一閘極G及一源極及汲極擴散層丨丨等。於此者上形 成由例^二氧化矽製造之第—中間層絕緣膜21。 y ;Λ第中間層絕緣膜21中開啟通達源極及没極擴散屛 U，第一儲存結接觸孔CH1，並經包埋以形成一第一儲存曰 ,插塞P1。此外’於該第一中間層絕緣膜21中開啟通 極及沒極擴散^之未出^立元接觸孔，並經包埋以 乂，位π接.觸插塞。於該第一中間層絕緣膜21上，形成由 二一虱化矽製造之第二中間層絕緣膜22。於此者上形成 ^列士夕日日矽化物金屬結構之一位元線3 3 ,並連接於守 位疋接觸插塞上。 ^ 蓋：：如It矽所製造之？三中間層絕缘膜23係形成以覆 二係：：於’由例如二氧化矽所製造之第四中間層絕緣 層絕喙膜此者上方，而由例如氮化矽製造之第五中間 觸插塞p; 2 : 2此者上方。用以曝出該第-儲存結接 第五0門® 第二儲存結接觸孔CH2係貫穿該第三至 結接觸奸宜P9 24 25 ),亚包埋以形成第二儲存
於:，連接於該第一儲存結接觸插塞p丨D 雜質ΐ “ 存結接觸插塞P2上，形成由含有例如導電性 :上：多晶砂所製造之儲存結電極37 :。生 儲存結接觸插宾P9。相士丄 人逆按於D哀弟一 " ^成由例如⑽膜（氮化物膜與氧化物
第17頁 4 633 6 8 五、發明說明（14) 膜之堆疊絕緣膜）所製造之電容器絕緣膜28，以覆蓋該儲 存結電極37a之表面。於其上層形成由含有例如導電性雜 質之多晶矽所製造之板電極3 8。因此，形成一記憶器電容 器，包括該儲存結電極37a、電容器絕緣膜28、及板電極 38 ^ 其次，說明製造圖4A及4B所示之半導體記憶器裝置之方 法。首先，說明圖5 A之步驟。藉例如淺渠溝隔離（ST I)方 法於一半導體基材1 0上形成元件隔離絕緣膜2 0，之後於該 主動區中形成未出示之閘極絕緣膜、閘極G、及源極及汲 極擴散層11，以形成該電晶體。 其次，藉,著例如化學蒸汽沉積（C VD)方法沉積二氧化 矽，形成第一中間層絕緣膜2 1 ，於該第一中間層絕緣膜2 1 開啟位元接觸孔（未出示）及第一儲存結接觸孔CH1，以曝 出該源極及汲極擴散層11。 其次，該位元接觸孔及該第一儲存結接觸孔CH1係由含 有導電性雜質等物質之多晶矽包埋，例如使用化學蒸汽沉 積方法，以形成該位元接觸插塞（未出示）及該第一儲存結 接觸插塞P1。 其次，藉著例如化學蒸汽沉積方法沉積二氧化矽，以形 成第二中間層絕緣膜2 2，於此上層形成具有例如多晶矽化 物金屬結構之位元3 3，以連接於前述位元接觸插塞。 其次，氮化矽係藉著例如化學蒸汽沉積方法沉積於覆蓋 該位元線33之整體表面上，以形成第三中間層絕緣膜23。 其次，藉著例如化學蒸汽沉積方法沉積二氧化矽，以形
苐18頁 4633 6 8 五、發明說明（15) · -- 成第四中間層絕緣膜2 4。 其次’藉著例如化學蒸汽沉積方法沉積二氧化矽，以形 成第五中間層絕緣膜2 5。 其次，如圖5B所示，多晶矽係藉例如化學蒸汽沉積方法 ^儿積於該第五中間層絕緣膜上，經處理成開啟該第二儲 存結接觸孔之圖型’以形成—罩幕層34。 其-人，h圖5(:所不’該多晶矽係藉著例如化學蒸汽沉積 方法沉積於該罩幕層34上，以形成側牆罩幕使用層35。 其次’如圖5D所示，應用例如反應性離子触刻（RIE)或 其他蝕刻法’以去除該側牆罩幕使用層35，同時留下覆蓋 肩罩幕層3 4 :之側牆部分的部分，而形成一側穡罩幕層 35a。此時，使用圓肩形部分形成罩幕層34&。 其次丄如圖5E所示，使用該罩幕層34a及該側牆罩幕… 為罩幕，以；加R I E或其他飯刻，而貫穿該第二中間層 j膜22、第三令間層絕緣膜23、第四令間層絕緣膜“、 、五中間層*巴緣膜25，並開啟第二儲存結接觸孔CH2， 以曝出該第一儲存結接觸插塞]3丨之頂面。 $次’ 士口圖5F所示，乡晶矽等含有導電性雜質之物質係 ;者例如化學蒸汽沉積方法沉積於該整體表面，以包埋該 ，二儲存結，觸孔CH2，以連接於該第二儲存結接觸插塞 复，形成第—儲存結接觸插塞使用層Μ。 m…人’如圖5G所不’其係藉著例如R I E或其他#刻蝕 晶砂，而於該第二;;存結接觸孔⑶2之外側上的多 省存、、古接觸孔CH2内側形成該第二儲存
弟19頁 4^3368 五、發明說明（16) 結接觸儲存結接觸插塞p2(36a)。 其次，如圓5H所示，=氧 著 /计'错者例如化學蒸汽沉積 ί法沉積於該第二儲存結接觸插= 化學蒸汽沉積 其次，如圖5ΐί示儲存結形成層26。 微影術圊型化以形纟:於该第—儲存結形成膜26上藉 -開口部分η，以作成為:;:=^^ 其次，如圖二具。 或非晶石夕係藉著例如化學“ 電性雜質之多晶石夕 上，覆蓋該作為儲存結電極：；=沉積於該整體表面 -儲存結電屈使用層開’以形成 P2。 伐y'及弟一儲存結接觸插塞 儲ίΪ電2 =❹例如化學蒸汽沉積方法沉積於該 =U極使用層37上’同時包 有開口部分H，以形成第二儲存結形成層27存、4極之权具 二次’ b圖5Κ所示，例如，該第二儲存結 ，存，極使用層37係藉著化學機械拋光 =二以形成個別分割之储存結電極= 弟一儲存結形成層。 其次，進行例如以氟酸為底f之渔式㈣n __ 儲存結形成層26及第二儲存結形成層27。此時 如氣化石夕製造之第五單離絕緣膜25作為該银刻終止層。 、其次’ 士口圖5L所不’ II著例如以氟酸為底質之溼式蝕刻 法去除位於例如該儲存結電極37a之表面上之天然物 4 633 6 8 五 發明說明（17) _ =後’藉著迅速熱氣化（RTN)方 方法而形成氮化矽厗。此外，茲一 11亿予热久以積 矽層表面上形成_ ^ s者‘·'、氧化處理以於該氮化 氧化物膜之雄ir 以形成由⑽膜（氮化物膜與 乳化物膜之堆疊絕緣膜）製造之 肤/、 儲存結電極37a。 电合益，..邑緣膜28 ,覆蓋該 積2;二二有導電性雜質之多晶矽係藉著例如化學蒸汽沉 積方法 >儿積，以形成該板電極3 2 -* s K ^ t D〇以下步驟係於該覆蓋該電容器等之整 體表面上形成上層絕緣膜 所需之半導體記憶器裝置/ 層互連，以產製 成r第而二;i ϊ: r解決ί前述相關技藝方法的總述係於形 ,,.. 子〜接觸插塞之步驟中，當藉R I £或其他餘列 成難以於兮蚀ί 當插塞損常變大時，變 觸杆' :存結形成層之圖形化步驟令曝出該儲存结接 =塞之頂面。如圖6所示，連接失效"系 ：；； 接觸插塞P2與該儲存結電極3?a之間。 生於場結 此夕卜，即使是不產生連接失效ρ，有時仍產生以下問 綠；f為顯示該半導體記憶器裝置製造方法中形成該 域二:：使用層37之步驟的狀態，^圖7β係為圖以之區 2中的θ放大圖。其中，形成開口部分Η偏向圖左方距離 $，使得於該第一儲存結形成層26中作為儲存結電極之模 具之f 口部分Η的末端係位於儲存結接觸插塞Ρ2上方。' 如刖文所述，當該開口部分之一末端係位於該儲存結 觸插塞P2之上方時，如圖8A及圖8β所示’其係為同圖中區
4 6 33 6 8
463368
第23頁 * 4633 6 8 五、發明說明（20) 造之電容器絕緣膜28 ’覆蓋該儲存結電極3?a 此上層形成由例如含有導電性雜質之多晶矽3之刹·&面，於 極38，以形成-記憶電容器，包括該儲存=之板電 電容器絕緣膜28、及板電極38 ^ 電極37a、该 於本發明半導體記憶器裝置中，藉著使其連 結J觸插塞之頂面及側面之一部分，❿變成可信地：接‘ ，存結電極及該儲存結接觸插塞。此外，％成該儲存心 ，"五中間層絕緣Μ，以接觸該第五中間層絕緣膜之 頂面與側面之一部分。因此，當相對於該第五中間層 =擇性地去除作為^形成該儲存結電極之模具的絕緣 ' „可防‘止去除位於該苐五中間層絕緣臈下層之第四中 古=緣膜。如此，而提出一種半導體記憶器裝置，具有 =儲存結電極及儲存結接觸插塞，可防止該儲存結接 α ί與該儲存結電極間之連接失效，並防止去除位於該 J 了止層下層之絕緣膜，該絕緣膜之去除係為短路之 因，等等。 、 法” ^ ’說明製造圖1 Α及1 Β所示之半導體記憶器裝置的方 ' 首先’如圖2 A所示’於矽半導體基材1 0上藉著例如 方法形成一元件隔離絕緣膜2 〇。 所其次’如圖2B所示，藉著離子植入等方法導入導電性雜 f而形成未列示之井洞，接著藉著例如熱氧化方法，於藉 f f件隔離絕緣膜2 〇隔離之主動區域上形成具有包括例如 多晶砂與矽化鎢之堆疊物之多晶矽化物金屬結構的閘極 G '及具有LDD結構之源極及汲極擴散層11，以形成一電晶
第24頁 4 6 3 3 6 8 五、發明說明（21) US?作為動態隨機存取記憶器中之字線。其顯 之位置^ ;圖中之水平取向，而異於圖2Β之剖面圖所示 =接如圖2C所示，二氧化石夕係藉著例如化學蒸汽沉積 方法二積’而形成第一中間層絕緣膜2 1。 功ί ί 1藉著例如化學蒸汽沉積方法沉積矽層，諸如多晶 有:形成第一軍幕層30。該第—罩幕層30可含 有戈不3有一導電性雜質。 旦ί η圖2D所示，於該第—罩幕層3〇上形成未出示之 ^有儲=接觸孔圖型之抗蝕劑膜’施加RIE：或其他蝕 刻’以貫穿，該第—罩幕層30a，開啟用於儲存結 凹陷c ’其深度係高達該第一中間層絕緣膜2丨之中間。 如，該第一罩幕層3〇係於蝕刻氣體流速=75 ' 壓力權毫帕司卡，電流25Q毫安，且RF電能—7()瓦 下經蝕刻’而該第-中間層絕緣膜2 1係於蝕刻氣體：:丰 沾/〇)/^ 1 0/30 0/40〇 sccm，壓力 5·3 帕 51卡，且:气 能為noo瓦之條件下經蝕刻。之後，去除抗蝕劑獏 其次，如圖2E所示，藉例如化學蒸汽沉積方法沉 層，諸如多晶矽或非晶矽，覆蓋用於該儲存結接 陷C的内㉝，以形成第一側牆罩幕使用層3 i。該第 凹 使用層3 1可含有或不含有導電性雜質。 lj心 其次，如圖2F所示，可施加例如RIE或其他钱 以去除該第一側牆罩幕使用層31，同時使該第— 30a之侧牆部分形成第一側牆罩幕層3U。此時，‘罩
第25頁 4633 6 8 五、發明說明（22) J r.〇a Γ ^ ^31a . ^ 作為弟一儲存結接觸孔CH1。藉著於該第一 牆部分中形成該第一側踏罩幕層， 其次，如圖2G所示，使用-微型接觸扎° 牆:幕層，作為罩幕，二以=Γ，=Λ 眼出：Π ϊ Ί ’及開啟該第-儲存結接觸孔⑶，以 小出忒-电日日組之源極及汲極擴散層丨}。例如，噹 =臈21係二钱刻氣體流速C4lvc〇/A J / =广’厂堅力4帕司卡，謂電能為測瓦之條件下 H :如·'圖，藉著例如化學蒸汽沉積方法，於整 ^ΐ =積石夕層 > 諸如與源極及没極擴散層1 1相同之含 有導電型導電性雜皙夕少a ΓΛ七# Q J ^ 3 儲存結接觸別rwi 、夕B日夕或非阳矽，同時包埋該第一 砰& ;法 ，以連接於該源極及汲極擴散層〗1，而 形成f弟一儲存結接觸插塞使用層32 e -ΐ二221所示’藉著RIE或其他蝕刻蝕回，且藉化 干《先方法拋光，以去除沉積於該第一儲存沾接觸孔 該化學機_^方弟^儲存結接觸插塞P1(31b，32a)。於 及二氣化砂夕士 Λ'去中，例如，使用供含有例如氫氧化鉀 ^ f成分之標準二氧化矽使用之拋光條件。 -主' ^ ’ Ϊ Ϊ"氧化矽係藉例如化學蒸汽沉積方法沉積於整 胆々，覆盍該第—儲存結接觸插塞Ρ1之頂面’以形成第 二中間層絕緣膜22。 成弟 463368 ["五，發明說明（23) ' ----- —於前述步驟申，說明開啟該第一儲存結接觸孔及形成該 苐一儲存結接觸插塞之步驟，但亦同時進行開啟未列示之 位元接觸孔並形成該位元接觸插塞之步驟。 其次’如圖2!所示’含有與該源極及没極擴散扣 化鶴相同之2導係數麼導電性雜質之多晶石夕（或非晶石夕）係 藉者例如化+蒸汽沉積方法沉積，經處理以成為位元線圖 势，以：成具有一位元線33 ’具有由多晶石夕（或非晶石夕）製 造之下層位7C線33a及由矽化鎢所製造之上層位元線33b之 多晶石夕化物金屬結構。此時，形成該位元線33，以連接於 該未出示之位元接觸插塞。 其次，如.、圖2K所示，氮化矽係藉著例如化學蒸汽沉 法沉積於整體表面上，覆蓋該位元線33，以形成第五 層絕緣膜23。 a 其次，係藉著例如化學蒸汽沉積方法沉積二氧化矽，以 形成第四中間層絕緣膜24。 其次，如圖2L所示’多晶矽（或非晶矽）係藉著例如化學 蒸汽沉積方法沉積於該第四中間層絕緣膜24上，經處理^ 用以開啟5玄苐一儲存結接觸孔之圖型，以形成該第―罩幕 層24。s玄第一罩幕層34可含有或不含有—導電性雜質。 其次，如圖2M所示’多晶矽（或非晶矽）係藉著該^匕學蒸 汽沉積方法沉積於該第二罩幕層24上，以形成該第二二牆 罩幕使用層35。該第二側牆使用層35可或不含有一導電= 雜質。 其次，如同圖2 N所示，施加例如RI E或其他蝕刻，以去
第27頁 463368 五、發明說明（24) 除該第二側牆罩幕使用層35，同時使覆蓋該第二罩幕層3 之側，部分之部分上形成一第二側穡層35a。此時，該苐 二罩幕層34a之肩部係形成圓形β 其次，如圖20所示，使用該第二罩幕層34a及第二側牆 罩幕層35a作為罩幕，施加Rie或其他蝕刻，以實穿該苐— 中間層絕緣膜22、第三中間層絕緣臈23、及第四中間層： =24 ’並開啟用以曝出該第一儲存結接觸插塞^之^ 的第一儲存結接觸孔CH2。 、 =H2P所示’含有與第—儲存結接觸插塞 之數型導電性雜質之多晶石夕(或非晶砍)係當埋藏； 於整體表面上，以連接於/第一：在 =…法沉積 .,^ _ 士逆按於4第儲存結接觸插塞P1，而因 形成4第—儲存結接觸插塞使用層3 6。 」次，⑹圖2Q所示’藉著例如RIE或其他蝕刻蝕 接觸孔CH2外側之多晶石夕（或非晶石夕）， 存'..口 =觸：内=分形成該第二儲存結接㈣ΐ; 結接觸孔ch;外ϊ η ΐ:::先；法去除該第二儲存 觸插塞P2，使該第二儲存結接觸 成面接 中間層絕緣膜24表面高度相同，… 其次，如圖2R所示，藉著例如化===損、失。 化矽，以形成第五中間層絕緣膜25。、…礼積鼠 其次，藉著例如化學蒸汽沉積方法沉積二氧化…第
第28頁 4633 6 8 五、發明說明（25) ' 五中間層絕緣膜25之整體表面上，以形成第一儲存結形成 層2 6。 其次，如圖2S所示，抗蝕劑膜係藉著微影術於該第一儲 存結形成層2 6上進行圖型化而形成，施加R丨E或其他蝕刻 技術以貫穿該第一儲存結形成層2 6及該第五中間層絕緣膜 25，形成用以曝出該第二儲存結接觸插塞？2之頂面的開口 部为Η。此4，忒開口部分η係變成該儲存結電極之模具。 例如，該第一儲存結形成層26係於蝕刻氣體流速八 C0/Ar/02 =8/150/200/3 seem ,壓力 5. 3 帕司卡，且RF 電 能為1 7 0 0瓦之條件下經蝕刻，而第五中間層絕緣膜2 5係於 敍刻氣體流.速CHF3/CO/〇2 = 40 / 1 60/ 1 4 seem，壓力5, 3帕司 卡’且R F電能為1 〇 〇 〇瓦之條件下經蝕刻。 其次，如圖2T所示，使用例如NHJ或其他以氟酸為底質 之溼式蝕刻’相對於該第五中間層絕緣膜2 5 (氮化矽）進行 選擇性蝕刻，去除該第一儲存結形成層2 6 ,及第四中間層 絕緣膜24二氧化矽），使該開口部分之底面『及側牆面Η" 復原。該復原之寬度轉換成熱氧化物膜係為3毫微米或更 大’而轉換成化學蒸汽沉積膜係為5毫微米或更大。該上 限係為該生成最小設計尺寸之約一半。 此時，於該開口部分之底面上，該第二儲存結接觸插塞 Ρ 2成形，向外伸入該開〇部分中。此外，於該開口部分之 側牆表面上，該苐五中間層絕緣膜2 5係成形以向外伸出進 入該開口部分中。 含有磷或其他導電性雜質之多 矽 其次’如圖2 U所示
第29頁 4 633 6 8 五、發明說明（26) 或非晶矽係藉例如化風甚一 同時覆蓋作為該儲存：j η:法沉積於整體表面上， 形成連接於該第二儲存处垃^ 的開口部分之内部，以 37。 偉存結接觸插塞Ρ2之料結電極使用層 此時，該開口部分之底面上，該第 — 成形，向外伸入該開口部 儲存，··。接觸插基Ρ2 3?及該第二健存結接觸插塞卩2可==子結電極使用層 插塞Ρ2之頂面及側面。因 ㈣二儲存結接觸 使用層3 7與該第二儲存結接觸插塞^地連接該儲存結電極 此外’於該開口部分之侧誶# 緣膜25經成:形以向外伸入該^口"，該第五個中間層絕 極使用層37及該第五中間岸絕緣膜？ ’使得該儲存結電 中間層絕緣膜25之頂面及：面上㈣可彼此接觸於該第五 其次，二氧化矽少藉著例如化學蒗 儲存結電極使用層37上，同時包埋法沉積於該 口部分’以形成第二儲存結形成層2?。 包位之開 其次，士12V所示’例如使用化學機械拋光 士方触回或自上方抛光該第二儲存結形成層2?及該二 電極使用層37，以得到個別隔離該儲存結電極3^， ° 二儲存結電極形成層2 7 a。 其次，如圖2W所示，施加例如以氟酸為底質之溼式蝕 以去除該第一儲存結形成層26及該第二儲存結形成層 此時，因為該儲存結電極使用層37與該第五中間層絕緣
4 6 33 6 8 五、發明說明（27) 膜2 5 Ϊ不彼此接觸於兮窗 故該儲存結使用。間：絕緣膜之頂面及側面上’ 下接觸，而# @ s 37遠第五中間層絕緣膜25可在無間隙 姓刻叫不丧'"i五中間層絕緣膜係作為蝕刻終止層，而該 /片不Q入戎第四令間層絕緣膜24。 除= = …為底質之…刻法去 層之外侧异上fr 化石夕層’而於該氛化石夕 (f化物腔\ # 氧化形成二氧化矽層，以形成由N0膜 28，以層、罢、4乳.化物膜之堆疊絕緣膜）製造之電容器絕緣膜 電…或亦可使用材料諸如氧化 雪：ί ’Λ著例如化學蒸汽沉積方法沉積含有與該儲存結 石Τ =之電導係數型導電性雜質的多晶石夕(或非晶 板電極38，以完成具有圖1Α及2Β所示之結 二以下步驟係於整體表面上形成上層絕緣膜同 = = 視需要形成上層互連等…造 制：據：:具體實例製造半導體記憶器裝置之方法，可 接觸：己憶器裝4，其具有高品質儲存結電極及儲 ::…該儲存結接觸插塞與該儲存結電極 除，哕絕緣膜、念：止乜於该蝕刻終止層下之絕緣膜被去 除: “緣膜被去除係為短路等現象之原因。 所：：即::Γ第中區域X的放大圖 者存…形成層26中形成以作為該儲存結
lliil
第31頁 463368 五、發明說明（28) 電極之模具的開口部分丨丨偏向圖左方距離△，但該儲存結 電極使用層3 7與該第五中間層絕緣膜2 5間仍可於無間隙下 接觸，故可穩定地製造該半導體記憶器裝置，而不使該蝕 刻劑滲入該第四中間層絕緣膜2 4中。 本發明具體實例製造半導體記憶器裝置的方法中，可隨 著該蝕刻終止膜縮小該第五中間層絕緣膜（氮化矽膜）之厚 度，而可縮小該中間層絕緣膜之總厚度。藉著使該蝕刻終 止層變厚，可降低該絕緣膜之應力，而製造幾乎不會有結 晶失效之動態隨機存取記憶器，例如幾乎不具有保留特 性。 此外，該..記憶格周圍之接點的寬高比降低，而變得可輕 易小型化’使得此者適用於動態隨機存取記憶器及邏輯電 路之混合裝配。 此外，可使該儲存結電極之尺寸大於微影術之解析度’ 而確保大儲存電容，該電容器之高度可降低，因此因該電 谷=所產生之階度可縮小。結果，可進一步縮小該絕緣膜 f厚度，進一步降低該記憶格周圍接點的寬高比，而可輕 :也進#小型4匕’使此可更適於動態隨機存取記憶器及 邏輯電路之混合裝配。 士！明製造半導體記憶器裝置之方法可應用於任何具有 容器（儲存結）之半導體記憶器裝置，諸如具有記憶電容 盗之動癌隨機存取記憶器或VRAM。 本發明製造半導體記憶器裝置 例。例如，可使用非晶矽或多晶 實 之方法不限於此具體 矽作為儲存結電極。
第32 1 463368
第33頁

Claims (1)

  1. 463368f ^ Ά 日修土户 案號 88120446
    月 修正 申請專利範圍 器之 1. 一種半導體記憶器 該記憶電 體 記憶格， 其係包括 基材， 裝置，包括多個各具有一記憶電容 容器係具有一儲存結電極及一電晶 一電晶體 一第一絕緣 一儲存結接 體之源極及汲 一儲存結接 一儲存結電 一第二絕婊 電極之間隙部 一電容器絕 極，形成於該 該储存结電 結接觸插塞之 2. 如申請專 儲存結電極及 頂面及側面之 3. 如申請專 一位元線係 該電晶體及 4. 如中請專 儲存結電極係 形成 膜， 觸孔 極區 觸插 極， 膜， 分中 緣膜 電容 極及 頂面 利範 該第 至少 利範 形成 該位 利範 包括 於該 形成 ，形 域， 塞， 形成 形成 ，形 器絕 該儲 及側 圍第 二個 一部 圍第 於該 元線 圍第 一圓 基材上， 於該基材上而覆盘該電晶體’ 成於該第一絕緣膜中而通達該電晶 包埋於該储存結接觸孔中， 連接於該儲存結接觸插塞， 於該第一絕緣膜上而位於該儲存結 成於該儲存結電極上，及一板電 緣膜上， 存結接觸插塞係形成連接於該儲存 面之至少一部分。 1項之半導體記憶器裝置，其中該 絕緣膜係形成以與該第二絕緣膜之 分接觸。 1項之半導體記憶器裝置，其中： 電晶體上，貫通該絕緣膜且 係被該第一絕緣膜所覆蓋。 1項之半導體記憶器裝置，其中該 柱型儲存結電極β
    O:\60\60287.ptc 第1頁 2001.06. 07. 035 4 6 33 6 8 _案號 88120446 9、年 4 月 f 日_^_ 六、申請專利範圍 5，一種半導體記憶器裝置，包括多個各具有一記憶電容 器之記憶格，該記憶電容器係具有一儲存結電極及一電晶 體，其係包括： 一基材， 一電晶體，形成於該基材上， 一第一絕緣膜，形成於該基材上而覆蓋該電晶體， 一儲存結接觸孔，形成於該第一絕緣膜中而通達該電晶 體之源極及没極區域， 一儲存結接觸插塞，包埋於該儲存結接觸孔中， 一儲存結電極，形成連接於該儲存結接觸插塞， 一第二絕籙膜，形成於該第一絕緣膜上而位於該儲存結 電極之間隙部分中， 一電容器絕緣膜，形成於該儲存結電極上，及 一板電極，形成於該電容器絕緣膜上， 該儲存結電極及該第二絕緣膜係形成接觸於該第二絕緣 膜之頂面及側面之至少一部分。 6. 如申請專利範圍第5項之半導體記憶器裝置，其中： 一位元線係形成於該電晶體上，貫通該絕緣膜且 該電晶體及該位元線係被該第一絕緣膜所覆蓋。 7. 如申請專利範圍第5項之半導體記憶器裝置，其中該 儲存結電極係包括一圓柱型儲存結電極。 8. —種製造半導體記憶器裝置之方法，該裝置包括多個 各具有記憶電容器之記憶格，該記憶電容器係具有一儲存 結電極及一電晶體，該方法包括：
    O:\60\60287.ptc 2001. 06.07. 036 第2頁 4 6 33 6 8 _案號88120446 年6月及日__ 六、申請專利範圍 於一基材上形成一電晶體之步驟，形成第一絕緣膜以覆 蓋該電晶體之步驟， 於該第一絕緣膜中開啟一通達該電晶體之源極及汲極區 域之儲存結接觸孔的儲存結接觸孔的步驟， 使用一導體充填該儲存結接觸孔以形成一儲存結接觸插 塞之步驟， 於該第一絕緣膜上形成蝕刻選擇性異於該第一絕緣膜之 第二絕緣膜的步驟， 於該第二絕緣膜上形成蝕刻選擇性異於該第二絕緣膜之 第三絕緣膜的步驟， 於該第二ιέ緣膜及該第三絕緣膜中開啟開口部分以作為 用以形成該儲存結電極之模具並至少曝出該儲存結接觸插 塞之頂面的步驟， 蝕刻以相對於該第二絕緣膜選擇性地去除該第一絕緣膜 及該第三絕緣膜以使該開口部分之底面及側牆表面復原的 步驟， 形成與該儲存結接觸插塞連接之儲存結電極，同時藉著 使用該開口部分作為模具而使其與該第二絕緣膜接觸的步 驟， 藉著使用該第二絕緣膜作為一蝕刻終止層以去除該第三 絕緣膜的步驟， 於該儲存結電極上形成一電容器絕緣膜的步驟，及 於該電容器絕緣膜上形成板電極的步驟。 9.如申請專利範圍第8項之製造半導體記憶器裝置之方
    O:\60\60287.ptc 第3頁 2001.06. 07. 037 4 6336 8 _案號 88120446 夕〃年^月if 日__ 六、申請專利範圍 法，其中，使該開口部分之底面及側牆表面復原之步驟 中， 該底面係經復原，使得該儲存結電極伸向該底面開口部 分之内側。 1 〇.如申請專利範圍第8項之製造半導體記憶器裝置之方 法，其中，使該開口部分之底面及側牆表面復原之步驟 中， 該側牆表面係經復原，使得該第二絕緣膜向外伸向該側 牆表面開口部分之内側。 1 1.如申請專利範圍第8項之製造半導體記憶器裝置之方 法，其中，棱該開口部分之底面及側牆表面復原之步驟 中， 該第一絕緣膜及該第三絕緣膜係藉著各向同性蝕刻而相 對於該第二絕緣膜選擇性地移除。 1 2.如申請專利範圍第8項之製造半導體記憶器裝置之方 法，其中， 於形成該儲存結接觸插塞之步驟中， 形成該儲存結接觸插塞，使得該儲存結接觸插塞之頂面 的高度符合該第一絕緣膜之表面的高度。 1 3.如申請專利範圍第8項之製造半導體記憶器裝置之方 法，其中該形成該儲存結接觸插塞之步驟係包括： 於該整體表面上形成一導體之步驟，同時充填該儲存結 接觸礼，及 藉著拋光而去除形成於該儲存結接觸孔外側上之導體的
    O:\60\60287.ptc 第4頁 2001.06. 07. 038 4633 6 8 _案號88120446 fL，年/月/曰 修正 六、申諳專利範圍 驟 步 方 之 置 裝 器 憶 記 體 導 半 造 製 之 項 8 第 圍 範 利 專 請 中 如 結與 存其 儲使 該而 於， :接具 括連模 包係為 係層作 驟該分 步，部 之驟口 極步開 電之該 結層用 存用使 儲使著 該極藉 成電時 形結同 該存， 中赌塞 其一插 ，成觸 法形接 用 及使 ，極 驟電 步結 之存 膜儲 緣該 絕將 四而 第光 成拋 形面 上頂 層之 用膜 ，使緣 觸極絕 接電四 膜結第 緣存該 絕儲自 二該著 第於藉 該 膜 緣 絕 三 第 該 除 去 層 及止。 ，終膜 驟刻緣 步蝕絕 之為四 極作第 電膜該 結緣除 存絕去 儲二時 別第"同 個該， 成用中 割使驟 分於步 層 之 第 圍 範 利 專 請 申 如 方形 之矽 置化 裝氧 器二 憶著 記藉 體係 導膜。 半緣成 造絕形 製三碎 之第化 項該氮 及由 膜係 緣膜 絕緣 一絕 第二 該第 中該 其而 法成
    O:\6O\60287.ptc 第5頁 2001.06. 07. 039
TW088120446A 1998-11-24 1999-11-23 Semiconductor memory device and method of producing same TW463368B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33279098A JP4406945B2 (ja) 1998-11-24 1998-11-24 半導体記憶装置の製造方法

Publications (1)

Publication Number Publication Date
TW463368B true TW463368B (en) 2001-11-11

Family

ID=18258845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088120446A TW463368B (en) 1998-11-24 1999-11-23 Semiconductor memory device and method of producing same

Country Status (4)

Country Link
US (2) US6501119B1 (zh)
JP (1) JP4406945B2 (zh)
KR (1) KR100627182B1 (zh)
TW (1) TW463368B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI845246B (zh) * 2022-04-07 2024-06-11 南韓商三星電子股份有限公司 半導體記憶體裝置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4070919B2 (ja) 1999-01-22 2008-04-02 富士通株式会社 半導体装置及びその製造方法
US6611010B2 (en) 1999-12-03 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device
JP2001291844A (ja) * 2000-04-06 2001-10-19 Fujitsu Ltd 半導体装置及びその製造方法
JP4949547B2 (ja) * 2000-04-10 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置の製造方法
KR100699812B1 (ko) * 2000-08-25 2007-03-27 삼성전자주식회사 반도체 장치의 캐패시터 제조방법
JP2002134711A (ja) * 2000-10-20 2002-05-10 Sony Corp 半導体装置の製造方法
KR100475074B1 (ko) * 2002-05-16 2005-03-10 삼성전자주식회사 반도체 소자의 커패시터의 스토리지 전극 제조 방법
KR20040045765A (ko) * 2002-11-25 2004-06-02 삼성전자주식회사 스토리지 노드를 갖는 디램 셀 형성방법
KR100576825B1 (ko) * 2003-12-02 2006-05-10 삼성전자주식회사 캐패시터 콘택 플러그들 사이의 층간절연막 내에 분리패턴을 구비하는 반도체 소자 및 그 제조 방법들
KR100526885B1 (ko) * 2004-01-02 2005-11-09 삼성전자주식회사 반도체 소자에서의 캐패시터 형성방법
KR100703970B1 (ko) * 2005-06-16 2007-04-06 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
JP2012234964A (ja) 2011-04-28 2012-11-29 Elpida Memory Inc 半導体装置及びその製造方法
JP5863381B2 (ja) 2011-10-17 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2013149686A (ja) 2012-01-17 2013-08-01 Elpida Memory Inc 半導体装置
JP2014022388A (ja) 2012-07-12 2014-02-03 Ps4 Luxco S A R L 半導体装置及びその製造方法
KR102065684B1 (ko) 2013-04-24 2020-01-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN110970351B (zh) * 2018-09-29 2024-07-16 长鑫存储技术有限公司 半导体存储器电容接点结构及制备方法
CN114267677B (zh) * 2020-09-16 2024-08-06 长鑫存储技术有限公司 电容器阵列结构及其制造方法和动态随机存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW377495B (en) * 1996-10-04 1999-12-21 Hitachi Ltd Method of manufacturing semiconductor memory cells and the same apparatus
US6214727B1 (en) * 1997-02-11 2001-04-10 Micron Technology, Inc. Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry
JPH11330397A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
US5976981A (en) * 1998-06-12 1999-11-02 Vanguard International Semiconductor Corporation Method for manufacturing a reverse crown capacitor for DRAM memory cell
US6015734A (en) * 1998-09-04 2000-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the yield on dynamic random access memory (DRAM) with cylindrical capacitor structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI845246B (zh) * 2022-04-07 2024-06-11 南韓商三星電子股份有限公司 半導體記憶體裝置

Also Published As

Publication number Publication date
US6501119B1 (en) 2002-12-31
JP2000164822A (ja) 2000-06-16
US20030071299A1 (en) 2003-04-17
US6642101B2 (en) 2003-11-04
KR20000035618A (ko) 2000-06-26
JP4406945B2 (ja) 2010-02-03
KR100627182B1 (ko) 2006-09-25

Similar Documents

Publication Publication Date Title
TW463368B (en) Semiconductor memory device and method of producing same
TWI322458B (en) Semiconductor device and method of manufacturing the same
TWI324376B (en) Method of forming an electrical contact in a semiconductor device using an improved self-aligned contact (sac) process
TW201208029A (en) Semiconductor device and method of manufacturing semiconductor device
TW200812064A (en) Semiconductor integrated circuit device having MIN capacitor and method of fabricating the same
TW461050B (en) Semiconductor memory and manufacture of the same
CN101174588A (zh) 具有电容器的半导体器件的制造方法
TW535236B (en) Method of forming capacitor element
TW515088B (en) Semiconductor device and method of manufacturing the same
JP2004140361A (ja) ダマシーン工程を利用した半導体装置及びその製造方法
TW200401463A (en) Metal-insulator-metal (MIM) capacitor and method for fabricating the same
TW457706B (en) Semiconductor memory device and manufacturing method thereof
TW200913161A (en) Semiconductor device and method of manufacturing the same
JP2001230388A (ja) 半導体装置の製造方法
TWI270179B (en) Method of fabricating a trench capacitor DRAM device
TW465094B (en) Method for forming memory cell of semiconductor memory device
KR20070066258A (ko) 반도체소자의 커패시터 및 그 제조방법
US11189660B2 (en) Non-volatile memory and method of fabricating the same
CN115643751A (zh) 半导体结构及其制备方法
CN112530857A (zh) 半导体结构及其形成方法
TW492055B (en) Semiconductor device and method of manufacturing the same
TW442964B (en) DRAM having COB structure and its fabrication method
TW200921845A (en) Method for fabricating conductive plug
TW469636B (en) Semiconductor memory and method of manufacturing the same
JP2000243722A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees