TW459319B - Method for mounting semiconductor elements - Google Patents

Method for mounting semiconductor elements Download PDF

Info

Publication number
TW459319B
TW459319B TW089107739A TW89107739A TW459319B TW 459319 B TW459319 B TW 459319B TW 089107739 A TW089107739 A TW 089107739A TW 89107739 A TW89107739 A TW 89107739A TW 459319 B TW459319 B TW 459319B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
aforementioned
solder bump
solder
wiring substrate
Prior art date
Application number
TW089107739A
Other languages
English (en)
Inventor
Eiji Hayashi
Yoshihiro Tomita
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW459319B publication Critical patent/TW459319B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

il9. 五、發明說明（1) 【發明所屬之技術領域】 本發明係關於一種主道麵_从 一種#用I曰—# +導體兀件之安裝方法，尤其是關於 _ __ <日日女、術來連接半導體元件與配線基板的半導 體兀件之安裝方法。 干导 【習知技術】 為士所週知之半導體元件之組裝技術的覆晶接合⑴土p C ip 〇ndlng)方法，係—種連接設於半導體元件下面之 接ϋ錫凸塊、及設於與之相對之配線基板上面之連 “墊的銲錫凸塊的方法。習知之覆晶接合方法由於传 使用助輝劑(flux)，所以容易去於係 所从谷易去除鋅錫凸塊表面之氧化膜 的之連接！業。但是’當不進行助銲劑之量 助二合L ㊉步驟的管理等時’則由於在洗淨步驟之後 1知Μ會鉍成殘渣而殘留下來，所以該助銲劑之殘渣在後 奴步驟中會有妨礙密封樹脂之注入的問題。更且，&助 因會引起遷移（migration)之發生，而有降低連 按3 #度之品質保證上的問題。 【發明所欲解決之問題】 以，習知之覆晶接合方法由於係使用助銲劑，所 可π留於洗淨步驟後之助銲劑殘渣而造成降低連接 j存！的問題。 由Γ用匕二ί發明之目的係在於解決上述問題而成者，且藉 體元件與配線基板之連接作業上不使用助銲 合方法’而提供-種不因助銲劑殘渣而降低連 接T罪度的半導體元件之安裝方法。
89107739.ptd
【解決問題之手段】 本發明之半導體元件之安 體元件或配線基板之任—個 成步驟；將前述半導體元件 錫炼點之規定預熱溫度的加 以前述銲錫凸塊壓接在前述 述半導體元件與前述銲锡凸 導體加熱至銲錫熔點以上的 或前述配線基板上所形成之 體元件朝水平方向或垂直方 動作的規律動作步驟；以及 鲜錫熔點之規定冷卻溫度的 在此，本發明之半導體元 步驟及前述規律動作步驟， 環境或還原性環境之任一種 在此，本發明之半導體元 凸塊形成步驟，係可在半導 鮮錫凸塊者_。 裝方法’其係包含有：在半導 上形成銲錫凸塊的銲錫凸塊形 與前述配線基板加熱至低於鲜 熱步驟；將前述半導體元件介 配線基板上的壓接步驟；在前 塊被壓接的狀態下，將前述半 溫度，以炼融前述半導體元件 銲錫凸塊的步驟；使前述半導 向之任一個方向週期性地規律 將前述半導體元件冷卻至低於 冷卻步驟。 件之安裝方法’其中前述壓接 係可將如述輝錫凸塊設在惰性 狀態下進行者。 件之安裝方法，其中前述銲錫 體元件及配線基板上分別形成 2 ’本發明之半導體元件之安裝方法，其中前述規律 動作^ U在前述半導體元件與前述配線基板被壓接 的f態下’將前述半導體加熱至銲錫熔點以上之溫度，且 在熔融如述半導體元件或前述配線基板上所形成之銲錫凸 塊的狀態下’使前述半導體元件朝水平方向或垂直方向 期性地規律動作者。
第7頁 89107739.ptd 4593 1 9 五、發明說明（3) 在此，本發明在此，本發明之半導體元件之安裝方法 其中前述規律動作步驟，係可在前述半導體元件與敢述’ 線基板被墨接的狀態下’將前述配線基板加熱至銲錫$ 以上之溫度’且在熔融前述半導體元件或前述配線基板^ 所形成之銲錫凸塊的狀態下’使前述半導體元件朝水平 向或垂直方向週期性地規律動作者。 【發明之實施形態】 以下，係參照圖式詳細說明本發明之實施形態。 f施形態1, 〜、 圖1(A)至（D)係顯示本發明實施形態1之半導體元件之A 裝步驟的剖面圖。圖丨中，元件編號丨為半導體元 t 用以連接半導體元件1的配線基板，3為形成於半導體元’'、 1或配線基板2上的銲錫凸塊，4為用以保持半導體元件1 接合頭(bonding head) ’5為用以保持配線基板2的接合： (bonding stage) 〇 σ 如Π 就具/Λ合頭4與接纟台5之接合裝置加以說明。 如圖1:斤不，在半導體元件1與配線基板2上，雖然分別形 成有紅錫凸塊3，但是在該薛锡Λ 拉人-s A β m T吻凸塊d上並未供給助銲劑。 接口，4係利用真空吸引而可吸附半導體元们， =加熱至銲錫溶點（約】δ 〇 t)以上之約4 〇 〇 t程度。接;^ 5?建有加熱器（未圖示）’可預先將 : 錫熔點附近之預熱溫度。 土极z力…至4于 說明使用上述接合裂置之半導體元件之安裝方法 1 (A)所示，配線基板2係定位恭 > 圖 诉疋位載置在南於銲錫熔點附近<
,4 59 3 1 9 五、發明說明（4) ' '—----- 合台5上面之規定位置上。另一方面，半導體元 m及附加熱至低於銲錫溶點之規定預熱溫度的接 :::/:-導體元件1係藉由移動至接合頭4之水平方向而 方。 '準）於規定位置上的狀態下位於配線基板2之上 置=1)所示，當接合頭4下降時’半導體元件1就會載 Ϊ接=上的規定位置上。半導體元件1由於係吸附 二之下面，所以在定位於水平方向上的狀態下’ 曰在J直方向施加規定時間壓力且被壓接在配線基板2 界接;ί = ϊ大Μ錫凸塊3之接觸面積’更可利用該 土，作業而事先破壞銲錫凸塊3之氧化膜的一部分。 °圖1 (C )所示’在形成於半導體 線基i卜加熱至銲錫惊點以上’而在熔融半導體元件及配 ^基板上所形成的半導體凸塊之狀態了，會使之朝水平方 :果+直覆方㈣之任一個方向週期性地規律動作(Scrub) 塊3°之中m錫^塊3之表面的氧化膜會取入於銲錫凸 兄文·中，而無需使用助銲劑即可進行接合作業。 圖1 〇)所不，當將接合頭4冷卻至低於鲜錫熔點的、，田 :體元件1之溫度就會降低，而銲錫凸塊3會固皿 接合頭4解除半導體元件丨之吸 升而結束接合作業。 了災稷σ頭上 带ίif之說明中，雖係在半導體元件1上及配線基板2上 錫凸塊3，自是銲錫凸塊3亦可形成於半導體元板件〗
89107739.ptd 第9頁 4593 1 9 ----- 五、發明說明（5) 上或配線基板2上之任何一方 :律動作方向雖係水平方向χ或垂】二上之:之二明： 上，但是亦可朝水平方W :方向 作。 η旦々兩方向規律動 度。規二及作V之台接5i 溫〜’較佳係約為15。。。程 5之溫度，亦包含係約為18『C程度。接合台 1 5 0 °C程度。 &預熱溫度較佳係約保持在 f由以上說明，若依據實施 半導體元件;I與配绩其拉9 + # 〜1的蛞，則糟由預先將 車導俨元件1伽π 土板2加熱至規定預熱溫度之德，厭姑 丰V體7G件1與配線基板2， ：之後’壓接 銲錫凸塊3之氧化膜 。和用邊壓接作業事先破壞 規定方向規律動作，由於^可"將更且錯由使半導體元件丨朝 化膜取入於銲锡凸塊3之中/所以=錫凸塊3之表面的氧， 行接合作業。 …' 肩使用助銲劑即可進 實施形態2 · 圖2係顯不本發明實施形態2 剖面圖。圖2中附記與圖丨相同= =驟的 的功能所以省略装约rh J疋件編唬者由於具有相同 斷配線基板2的大、氣遮斷。箱，7為朝元圖件干編之號==大氣中遮 情性氣體或還原性氣體。在大氡遮斷箱6内遠:::： 氣體或還原性氣妒7 μ ^、E ,迥斷相6内，連接有惰性 體7的氣體加埶号（去闽 力(未圖示）及用以加熱該等氣 …、盗（未圖不）。在大氣遮斷箱6内，裝滿有經 發明說明（6) ==熱至銲錫熔點附近之溫度的惰性氣體或還原性氣體7 或者該等的混合氣體。 、由於利用上述大氣遮斷箱6内之婧性氣體7等，即可對形 成：半導體元件1及/或配線基板2上的銲錫凸塊3之表面進 仃？匕防止或氧化膜還原之作t ’所以可更加穩定半導體 儿件1與配線基板2之間的接合。 J實施形態2所示的半導體元件之安裝方法，不藉由銲 锡凸塊3之銲錫材料亦可進行安裝作業。更且，配線基板 即使為陶瓷基板或有機樹脂基板亦可進行安裝作業。 ”以上之說明’若依據實施形態2的話，貝"於利用 =斷箱6内之惰性氣體7等’即可對形成於半導體元件 化膜線上的鋒錫凸塊3之表面進行氧化防止或氧 板2二之:合業…^ 【發明之效果】 如以亡說明*，若依據本發明之半導體元件 /，則精由採用在半導體元件與配線基板之 ^ 使用助銲劑的覆晶接合方法，即可提供不因= 而降低連接可靠度的半導體元件之安裝方法。寸 1 一 【元件編號之說明】 1 半導體元件 2 配線基板 3 銲錫凸塊 4 接合頭
89107739.ptd 第11頁 459319
89107739.ptd 第12頁 △ 593 1 9
89107739.ptd 第13頁

Claims (1)

  1. 4 59319
    六、申請專利範圍 其係包含有： 個上形成銲錫凸塊的鮮 1, 一種半導體元件之安裝方法， 在半導體元件或配線基板之任一 錫凸塊形成步驟； 將前述半導體元件與前述配線基板加熱至低於銲錫熔 之規定預熱溫度的加熱步驟； " 將前述半導體元件介以前述銲錫凸塊壓接在前述配線旯 板上的壓接步驟； Α 在前述半導體元件與前述銲錫凸塊被壓接的狀態下， 前迷半導體加熱至群錫炼點以上的溫度，以熔融前述半導 體元件或前述配線基板上所形成之銲錫凸塊的步驟； 使前述半導體元件朝水平方向或垂直方向之任一個方向 週期性地規律動作的規律動作步驟；以及 ° 將前述半導體元件冷卻至低於銲錫熔點之規定冷产 的冷卻步驟。 又 2. 如申請 中前述壓接 設在惰性環 3. 如申請 其中前述銲 上分別形成 4. 如申請 其中前述規 基板被壓接 之溫度，且 專利範 步驟及 境或還 專利範 錫凸塊 辉錫凸 專利範 律動作 的狀態 在熔融 圍第1項之半導體元件之安裝方法，其 前述規律動作步驟’係將前述銲锡凸塊 原性環境之任一種狀態下進行者。 圍第1或2項之半導體元件之安裝方法， 形成步驟，係在半導體元件及配基 塊者》 圍第1或2項之半導體元件之安裝方法， 步驟’係在前述半導體元件與前述配線 下，將前述半導體加熱至銲锡 前述半導體元件或前述配線基板上所形
    六、申請專利範圍 成之銲錫凸塊的狀態下，使前述半導體_ 垂直方向週期性地規律動作者。 5疋件朝水平方向或 5.如申請專利範圍第丨或2項之半導體元 ^ 其中前述規律動作步驟，係在前述半^ =彳_之安裝方法， 基板被塵接的狀態下，將前述配線基板配線 土双加熟至銲錫熔點以 上之 度，且在熔融前述半導體元件或前述配線基板上所 形成之銲錫凸塊的狀態下’使前述半導體元件朝水平方向 或垂直方向週期性地規律動作者。
    89107739.ptd 第15頁
TW089107739A 1999-06-01 2000-04-25 Method for mounting semiconductor elements TW459319B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15418299A JP4275806B2 (ja) 1999-06-01 1999-06-01 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
TW459319B true TW459319B (en) 2001-10-11

Family

ID=15578637

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107739A TW459319B (en) 1999-06-01 2000-04-25 Method for mounting semiconductor elements

Country Status (4)

Country Link
US (1) US6265244B1 (zh)
JP (1) JP4275806B2 (zh)
KR (1) KR100368695B1 (zh)
TW (1) TW459319B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453845B (zh) * 2011-01-05 2014-09-21 Toshiba Kk 半導體裝置之製造方法
TWI731481B (zh) * 2018-11-28 2021-06-21 南韓商Tgo科技股份有限公司 框架一體型掩模的製造裝置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
DE10147789B4 (de) * 2001-09-27 2004-04-15 Infineon Technologies Ag Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
JP2005191460A (ja) * 2003-12-26 2005-07-14 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4736948B2 (ja) * 2006-05-22 2011-07-27 株式会社デンソー 電子部品の実装方法
JP4870584B2 (ja) 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4998073B2 (ja) 2007-05-07 2012-08-15 ソニー株式会社 半導体チップおよびその製造方法
US8143719B2 (en) * 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
JP5645592B2 (ja) * 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101214683B1 (ko) 2011-01-13 2012-12-21 가부시끼가이샤 도시바 반도체 장치의 제조 방법
US8802553B2 (en) * 2011-02-10 2014-08-12 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier
JP2012235055A (ja) * 2011-05-09 2012-11-29 Daitron Technology Co Ltd 接合方法及び接合装置
JP2011211243A (ja) * 2011-07-27 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
KR101330225B1 (ko) * 2012-05-25 2013-11-18 피에스케이 주식회사 기판 접합 방법 및 기판 리플로우 처리 장치
EP2743972A1 (en) * 2012-12-17 2014-06-18 Imec Method for bonding semiconductor substrates and devices obtained thereby
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
CN110047766B (zh) * 2019-04-25 2020-10-20 广东工业大学 一种双模混合控制芯片倒装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0298372B1 (en) * 1987-07-10 1993-01-13 Hitachi, Ltd. Semiconductor cooling apparatus
US4996589A (en) * 1987-10-21 1991-02-26 Hitachi, Ltd. Semiconductor module and cooling device of the same
JP2507561B2 (ja) * 1988-10-19 1996-06-12 株式会社日立製作所 半導体の冷却装置
JPH0682710B2 (ja) 1989-03-31 1994-10-19 アメリカン テレフォン アンド テレグラフ カムパニー デバイスの製造方法
JP3423727B2 (ja) 1992-01-16 2003-07-07 富士通株式会社 フリップチップ接合方法
JP3275396B2 (ja) 1992-10-12 2002-04-15 カシオ計算機株式会社 Ｉｃチップのボンディング方法およびボンディングヘッド
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JPH08222846A (ja) 1995-02-15 1996-08-30 Citizen Watch Co Ltd 半導体チップ実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453845B (zh) * 2011-01-05 2014-09-21 Toshiba Kk 半導體裝置之製造方法
TWI731481B (zh) * 2018-11-28 2021-06-21 南韓商Tgo科技股份有限公司 框架一體型掩模的製造裝置

Also Published As

Publication number Publication date
KR20010014820A (ko) 2001-02-26
JP2000349123A (ja) 2000-12-15
JP4275806B2 (ja) 2009-06-10
US6265244B1 (en) 2001-07-24
KR100368695B1 (ko) 2003-01-24

Similar Documents

Publication Publication Date Title
TW459319B (en) Method for mounting semiconductor elements
EP1386356B1 (en) Fluxless flip chip interconnection
CN100455394C (zh) 焊接方法
TWI610411B (zh) 用於半導體晶粒互連的雷射輔助接合
JP2002507838A (ja) フリップチップアセンブリのための洗浄不要フラックス
JP6641524B1 (ja) 半導体装置の製造方法
US8492242B2 (en) Dry flux bonding device and method
US6915945B2 (en) Method for contact-connecting an electrical component to a substrate having a conductor structure
JP2002232123A (ja) 複合回路基体の製造方法
JPH10125728A (ja) ボンディング方法
TWI334752B (en) Manufacturing method of circuit device
JPH1056260A (ja) バンプ付電子部品の実装方法
JP3336822B2 (ja) はんだ付け方法
JP2009212431A (ja) リフロー装置及び半導体装置の製造方法
JP2001068847A (ja) 電子部品の実装方法及び電子部品の実装装置
JP3722096B2 (ja) 実装基板の製造方法
JP3669342B2 (ja) 半導体装置
JP5344025B2 (ja) フラックス成分侵入防止層形成用ペーストおよび接合体の接合方法
JP2013125769A (ja) 半導体装置の製造方法
JPH0581189B2 (zh)
JP5344024B2 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2004319993A (ja) 電子部品の実装方法およびその実装装置
JP2003101210A (ja) 電子部品実装方法および発熱材料
JPH08264681A (ja) 半導体装置
JP3166752B2 (ja) ベアチップ実装システム

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees