KR20010014820A - 반도체소자의 실장방법 - Google Patents

반도체소자의 실장방법 Download PDF

Info

Publication number
KR20010014820A
KR20010014820A KR1020000021854A KR20000021854A KR20010014820A KR 20010014820 A KR20010014820 A KR 20010014820A KR 1020000021854 A KR1020000021854 A KR 1020000021854A KR 20000021854 A KR20000021854 A KR 20000021854A KR 20010014820 A KR20010014820 A KR 20010014820A
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor element
solder
semiconductor device
bumps
Prior art date
Application number
KR1020000021854A
Other languages
English (en)
Other versions
KR100368695B1 (ko
Inventor
하야시에이지
토미타요시히로
Original Assignee
다니구찌 이찌로오
미쓰비시덴키 가부시키가이샤
기타오카 다카시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 미쓰비시덴키 가부시키가이샤, 기타오카 다카시 filed Critical 다니구찌 이찌로오
Publication of KR20010014820A publication Critical patent/KR20010014820A/ko
Application granted granted Critical
Publication of KR100368695B1 publication Critical patent/KR100368695B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체소자와 배선기판의 접속에 있어서, 플럭스 잔류물에 의한 접속 신뢰성의 저하가 없는 반도체소자의 실장방법을 제공한다. 미리 반도체소자(1)와 배선기판(2)을 소정의 예열온도로 가열하고 반도체소자(1)와 배선기판(2)을 압착접합하는 것에 의해 미리 땜납 범프(3)의 산화막의 일부를 압착접합에 의해 부숴 놓을 수 있다. 더구나, 반도체소자와 배선기판 위의 땜납 범프를 땜납 용융점 이상으로 가열하여 땜납 범프를 용융한 상태에서 반도체소자(1)를 소정의 방향으로 율동시킴으로써, 땜납 범프(3)의 표면을 덮고 있는 산화막을 땜납 범프(3) 안으로 받아들일 수 있기 때문에, 플럭스를 사용하지 않고 본딩을 행할 수 있다. 더구나, 대기차단 박스(6) 내부의 불활성 가스(7) 등에 의해, 반도체소자(1) 및/또는 배선기판(2) 위에 형성된 땜납 범프(3)의 표면의 산화방지 또는 산화막의 환원을 행할 수 있기 때문에, 반도체소자(1)와 배선기판(2) 사이의 접합을 더욱 안정화시킬 수 있다.

Description

반도체소자의 실장방법{METHOD FOR MOUNTING SEMICONDUCTOR ELEMENTS}
본 발명은, 반도체소자의 실장방법에 관한 것으로, 특히, 플립칩(flip chip) 실장을 사용하여 반도체소자와 배선기판을 접속하는 반도체소자의 실장방법에 관한 것이다.
반도체소자의 조립기술의 한가지로서 알려져 있는 플립칩 본딩방법은, 반도체소자의 하면에 설치된 전극 위의 땜납 범프와, 이에 대향하는 배선기판의 상면에 설치된 접속 패드 위의 땜납 범프를 접속하는 방법이다. 종래의 플립칩 본딩방법은, 플럭스(flux)를 사용하고 있기 때문에, 땜납 범프의 표면의 산화막을 제거하여 땜납에 의한 접속을 용이하게 하고 있었다. 그러나, 플럭스의 양의 최적화 또는 세정공정의 관리 등을 행하지 않으면, 세정공정 후에 플럭스가 잔류물로 되어 남게 되어 버리기 때문에, 이 플럭스의 잔류물이 나중의 공정에 있어서 봉지 수지의 주입을 방해하여 버린다고 하는 문제가 있었다. 더구나, 이 플럭스의 잔류물이 마이그레이션의 발생을 유발하여, 접속 신뢰성을 저하시킨다고 하는 품질 보증상의 문제가 있었다.
전술한 것과 같이, 종래의 플립칩 본딩방법은 플럭스를 사용하고 있기 때문에, 세정공정 후에 남는 플럭스 잔류물에 의한 접속 신뢰성의 저하라는 문제가 있었다.
따라서, 본 발명의 목적은, 상기한 문제를 해결하기 위해 이루어진 것으로, 반도체소자와 배선기판의 접속에 플럭스를 사용하지 않는 플립칩 본딩방법을 사용함으로써, 플럭스 잔류물에 의한 접속 신뢰성의 저하가 없는 반도체소자의 실장방법을 제공함에 있다.
도 1은 본 발명의 실시예 1에 있어서의 반도체소자의 실장공정의 단면도이고,
도 2는 본 발명의 실시예 2에 있어서의 반도체소자의 실장공정의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 반도체소자 2: 배선기판
3: 땜납 범프 4: 본딩 헤드
5: 본딩 스테이지 6: 대기차단 박스
7: 불활성 가스 또는 환원성 가스
본 발명의 반도체소자의 실장방법은, 반도체소자 또는 배선기판의 어느 하나의 위에 땜납 범프를 형성하는 땜납 범프 형성공정과, 상기 반도체소자와 상기 배선기판을 땜납 용융점보다 낮은 소정의 예열온도로 가열하는 가열공정과, 상기 반도체소자를 상기 땜납 범프를 통해 상기 배선기판 위에 압착접합하는 압착접합공정과, 상기 반도체소자와 상기 배선기판이 압착접합된 상태에서, 상기 반도체를 땜납 용융점 이상의 온도로 가열하여, 상기 반도체소자 또는 상기 배선기판 위에 형성된 땜납 범프를 용융시키는 공정과, 상기 반도체소자를 수평방향 또는 연직방향의 어느 한가지의 방향으로 주기적으로 율동시키는 율동공정과, 상기 반도체소자를 땜납 용융점보다 낮은 소정의 냉각온도로 냉각시키는 냉각공정을 구비한 것이다.
여기에서, 본 발명의 반도체소자의 실장방법에 있어서, 상기 압착접합공정과 상기 율동공정은, 상기 땜납 범프를 불활성 분위기 또는 환원성 분위기의 어느 한가지의 상태로 하여 행해질 수 있는 것이다.
이때, 본 발명의 반도체소자의 실장방법에 있어서, 상기 땜납 범프 형성공정은, 반도체소자 위 및 배선기판 위에 각각 땜납 범프를 형성할 수 있는 것이다.
여기에서, 본 발명의 반도체소자의 실장방법에 있어서, 상기 율동공정은, 상기 반도체소자와 상기 배선기판이 압착접합된 상태에서, 상기 반도체를 땜납 용융점 이상의 온도로 가열하고, 상기 반도체소자 또는 상기 배선기판 위에 형성된 땜납 범프를 용융한 상태에서, 상기 반도체소자를 수평방향 및 연직방향으로 주기적으로 율동시킬 수 있는 것이다.
이때, 본 발명의 반도체소자의 실장방법에 있어서, 상기 율동공정은, 상기 반도체소자와 상기 배선기판이 압착접합된 상태에서, 상기 배선기판을 땜납 용융점 이상의 온도로 가열하고, 상기 반도체소자 또는 상기 배선기판 위에 형성된 땜납 범프를 용융한 상태에서, 상기 반도체소자를 수평방향 및 연직방향으로 주기적으로 율동시킬 수 있는 것이다.
(실시예)
이하, 도면을 참조하여, 본 발명의 실시예를 상세히 설명한다.
실시예 1:
도 1a 내지 도 1d는, 본 발명의 실시예 1에 있어서 반도체소자의 실장공정의 단면도를 나타낸 것이다. 도 1에 있어서, 도면부호 1은 반도체소자, 2는 반도체소자(1)를 접속하고자 하는 배선기판, 3은 반도체소자(1) 또는 배선기판(2) 위에 형성된 땜납 범프, 4는 반도체소자(1)를 지지하는 본딩 헤드, 5는 배선기판(2)을 지지하는 본딩 스테이지이다.
다음에, 본딩 헤드(4)와 본딩 스테이지(5)를 갖는 본딩장치에 대해 설명한다. 도 1에 나타낸 것과 같이, 반도체소자(1) 위와 배선기판(2) 위에는, 각각 땜납 범프(3)가 형성되어 있지만, 이 땜납 범프(3)에는 플럭스는 공급되고 있지 않다. 본딩 헤드(4)는 진공 흡인에 의해 반도체소자(1)를 흡착할 수 있으며, 실온으로부터 땜납 용융점(약 180℃) 이상인 약 400℃ 정도까지 가열할 수 있다. 본딩 스테이지(5)는 히터(미도시)를 내장하고 있으며, 미리 배선기판(2)을 땜납 용융점 근처의 예열온도로 가열해 놓을 수 있다.
전술한 본딩장치를 사용한 반도체소자의 실장방법을 설명한다. 도 1a에 나타낸 것과 같이, 배선기판(2)은 땜납의 용융점 근처의 온도로 과열된 본딩 스테이지(5)의 상면의 소정의 위치에 위치가 결정되어 놓여져 있다. 한편, 반도체소자(1)는 땜납 용융점보다 낮은 소정의 예열온도로 가열된 본딩 헤드(4)의 하면에 흡착되어 있다. 반도체소자(1)는, 본딩 헤드(4)의 수평방향으로의 이동에 의해, 소정의 위치로 위치가 결정(얼라인먼트)된 상태에서 배선기판(2)의 상측에 위치하고 있다.
도 1b에 나타낸 것과 같이, 본딩 헤드(4)가 하강하면, 반도체소자(1)는 배선기판(2) 위의 소정의 위치에 놓인다. 반도체소자(1)는 본딩 헤드(4)의 하면에 부착되어 있기 때문에, 수평방향으로 위치가 결정된 상태에서, 연직방향으로 소정시간 압력이 가해져 배선기판(2) 위에 압착접합된다. 이 결과, 각 땜납 범프(3)의 접촉면적을 크게 잡을 수가 있으며, 더구나 미리 땜납 범프(3)의 산화막의 일부를 압착접합에 의해 부숴 놓을 수 있다.
도 1c에 나타낸 것과 같이, 반도체소자(1) 위에 형성된 땜납 범프(3)와 배선기판(2) 위에 형성된 땜납 범프(3)가 접촉된 상태에서, 반도체소자를 땜납 용융점 이상으로 가열하고, 반도체소자 및 배선기판 위에 형성된 땜납 범프를 용융한 상태에서, 수평방향 X 또는 연직방향 Y 중에서 한가지의 방향으로 주기적으로 율동(스크러브(scrub))시킨다. 이 결과, 땜납 범프(3)의 표면을 덮고 있는 산화막이 땜납 범프(3) 안으로 받아들어져, 플럭스를 사용하지 않고 본딩을 행할 수 있다.
도 1d에 나타낸 것과 같이, 본딩 헤드(4)를 땜납 용융점보다 낮은 온도로 냉각하면, 반도체소자(1)의 온도가 저하하여, 땜납 범프(3)가 고화한다. 본딩 헤드(4)에 의한 반도체소자(1)의 흡착을 해제하는 동시에, 본딩 헤드를 상승시켜 본딩을 종료시킨다.
전술한 설명에서는, 반도체소자(1) 위 및 배선기판(2) 위에 땜납 범프(3)를 형성하였지만, 땜납 범프(3)는 반도체소자(1) 또는 배선기판(2) 위의 어느 하나의 위에 형성하여도 된다. 더구나, 전술한 설명에서는, 율동 방향은 수평방향 X 또는 연직방향 Y 중에서 어느 한가지의 방향이었지만, 수평방향 X 및 연직방향 Y의 양 방향으로 율동시키는 것도 가능하다.
본딩 헤드(4) 및 본딩 스테이지(5)의 예열온도는, 바람직하게는 약 150℃ 정도이다. 율동 중의 본딩 헤드(4)의 온도는 바람직하게는 약 260℃ 정도이다. 냉각시의 본딩 헤드(4)의 온도는 바람직하게는 약 180℃ 정도이다. 본딩 스테이지(5)의 온도는, 율동 중인 것도 포함하여 예열온도, 바람직하게는 약 150℃ 정도로 유지되어 있다.
이상으로부터, 실시예 1에 따르면, 미리 반도체소자(1)와 배선기판(2)을 소정의 예열온도로 가열하고, 반도체소자(1)와 배선기판(2)을 압착접합하는 것에 의해, 미리 땜납 범프(3)의 산화막의 일부를 압착접합에 의해 부숴 놓을 수 있다. 더구나, 반도체소자(1)를 소정의 방향으로 율동시킴으로써, 땜납 범프(3)의 표면을 덮고 있는 산화막을 땜납 범프(3) 안으로 받아들일 수 있기 때문에, 플럭스를 사용하지 않고 본딩을 행할 수 있다.
실시예 2:
도 2는, 본 발명의 실시예 2에 있어서의 반도체소자의 실장공정의 단면도를 나타낸 것이다. 도 2에서 도 1과 동일한 부호를 붙인 것은 동일한 기능을 갖기 때문에 설명은 생략한다. 도 2에 있어서, 부호 6은 배선기판(2)을 대기로부터 차단하는 대기차단 박스, 7은 도시된 화살표 방향으로 유입되는 불활성 가스 또는 환원성 가스이다. 대기차단 박스(6)에는, 불활성 가스 또는 환원성 가스(7)의 공급원(미도시) 및 이들 가스(7)를 가열하는 가스 가열기(미도시)가 접속되어 있다. 대기차단 박스(6) 내부에는, 항상 땜납 용융점 근처의 온도까지 가열된 불활성 가스 또는 환원성 가스(7), 또는 이들의 혼합 가스가 채워져 있다.
전술한 대기차단 박스(6) 내부의 불활성 가스(7) 등에 의해, 반도체소자(1) 및/또는 배선기판(2) 위에 형성된 땜납 범프(3)의 표면의 산화방지 또는 산화막의 환원을 행할 수 있기 때문에, 반도체소자(1)와 배선기판(2) 사이의 접합을 더욱 안정화시킬 수 있다.
본 실시예 2에 나타낸 반도체소자의 실장방법은, 땜납 범프(3)의 땜납재료에 무관하게 실장을 행할 수 있다. 더구나, 배선기판(2)은 세라믹 기판 또는 유기수지 기판이라도 실장을 행할 수 있다.
이상으로부터, 실시예 2에 따르면, 대기차단 박스(6) 내부의 불활성 가스(7) 등에 의해, 반도체소자(1) 위 및/또는 배선기판(2) 위에 형성된 땜납 범프(3)의 표면의 산화방지 또는 산화막의 환원을 행할 수 있기 때문에, 반도체소자(1)와 배선기판(2) 사이의 접합을 더욱 안정화시킬 수 있다.
이상에서 설명한 것과 같이, 본 발명의 반도체소자의 실장방법에 따르면, 반도체소자와 배선기판의 접속에 플럭스를 사용하지 않는 플립칩 본딩방법을 사용하는 것에 의해, 플럭스 잔류물에 의한 접속 신뢰성의 저하가 없는 반도체소자의 실장방법을 제공할 수 있다.

Claims (5)

  1. 반도체소자 또는 배선기판의 어느 하나의 위에 땜납 범프를 형성하는 땜납 범프 형성공정과,
    상기 반도체소자와 상기 배선기판을 땜납 용융점보다 낮은 소정의 예열온도로 가열하는 가열공정과,
    상기 반도체소자를 상기 땜납 범프를 통해 상기 배선기판 위에 압착접합하는 압착접합공정과,
    상기 반도체소자와 상기 배선기판이 압착접합된 상태에서, 상기 반도체를 땜납 용융점 이상의 온도로 가열하여, 상기 반도체소자 또는 상기 배선기판 위에 형성된 땜납 범프를 용융시키는 공정과,
    상기 반도체소자를 수평방향 또는 연직방향의 어느 한가지의 방향으로 주기적으로 율동시키는 율동공정과,
    상기 반도체소자를 땜납 용융점보다 낮은 소정의 냉각온도로 냉각시키는 냉각공정을 구비한 것을 특징으로 하는 반도체소자의 실장방법.
  2. 제 1항에 있어서,
    상기 압착접합공정과 상기 율동공정은, 상기 땜납 범프를 불활성 분위기 또는 환원성 분위기의 어느 한가지의 상태로 하여 행해지는 것을 특징으로 하는 반도체소자의 실장방법.
  3. 제 1항 내지 제 2항 중 어느 한 항에 있어서,
    상기 땜납 범프 형성공정은, 반도체소자 위 및 배선기판 위에 각각 땜납 범프를 형성하는 것을 특징으로 하는 반도체소자의 실장방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 율동공정은, 상기 반도체소자와 상기 배선기판이 압착접합된 상태에서, 상기 반도체를 땜납 용융점 이상의 온도로 가열하고, 상기 반도체소자 또는 상기 배선기판 위에 형성된 땜납 범프를 용융한 상태에서, 상기 반도체소자를 수평방향 및 연직방향으로 주기적으로 율동시키는 것을 특징으로 하는 반도체소자의 실장방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 율동공정은, 상기 반도체소자와 상기 배선기판이 압착접합된 상태에서, 상기 배선기판을 땜납 용융점 이상의 온도로 가열하고, 상기 반도체소자 또는 상기 배선기판 위에 형성된 땜납 범프를 용융한 상태에서, 상기 반도체소자를 수평방향 및 연직방향으로 주기적으로 율동시키는 것을 특징으로 하는 반도체소자의 실장방법.
KR10-2000-0021854A 1999-06-01 2000-04-25 반도체소자의 실장방법 KR100368695B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15418299A JP4275806B2 (ja) 1999-06-01 1999-06-01 半導体素子の実装方法
JP11-154182 1999-06-01

Publications (2)

Publication Number Publication Date
KR20010014820A true KR20010014820A (ko) 2001-02-26
KR100368695B1 KR100368695B1 (ko) 2003-01-24

Family

ID=15578637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0021854A KR100368695B1 (ko) 1999-06-01 2000-04-25 반도체소자의 실장방법

Country Status (4)

Country Link
US (1) US6265244B1 (ko)
JP (1) JP4275806B2 (ko)
KR (1) KR100368695B1 (ko)
TW (1) TW459319B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063638A (ko) * 2018-11-28 2020-06-05 주식회사 오럼머티리얼 프레임 일체형 마스크의 제조 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
DE10147789B4 (de) * 2001-09-27 2004-04-15 Infineon Technologies Ag Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
JP2005191460A (ja) * 2003-12-26 2005-07-14 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4736948B2 (ja) * 2006-05-22 2011-07-27 株式会社デンソー 電子部品の実装方法
JP4870584B2 (ja) 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4998073B2 (ja) 2007-05-07 2012-08-15 ソニー株式会社 半導体チップおよびその製造方法
US8143719B2 (en) * 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
JP5645592B2 (ja) * 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI453845B (zh) * 2011-01-05 2014-09-21 Toshiba Kk 半導體裝置之製造方法
KR101214683B1 (ko) 2011-01-13 2012-12-21 가부시끼가이샤 도시바 반도체 장치의 제조 방법
US8802553B2 (en) 2011-02-10 2014-08-12 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier
JP2012235055A (ja) * 2011-05-09 2012-11-29 Daitron Technology Co Ltd 接合方法及び接合装置
JP2011211243A (ja) * 2011-07-27 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
KR101330225B1 (ko) * 2012-05-25 2013-11-18 피에스케이 주식회사 기판 접합 방법 및 기판 리플로우 처리 장치
EP2743972A1 (en) * 2012-12-17 2014-06-18 Imec Method for bonding semiconductor substrates and devices obtained thereby
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
CN110047766B (zh) * 2019-04-25 2020-10-20 广东工业大学 一种双模混合控制芯片倒装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3877438T2 (de) * 1987-07-10 1993-06-03 Hitachi Ltd Halbleiter-kuehlungsapparat.
KR890007419A (ko) * 1987-10-21 1989-06-19 미다가쓰시게 반도체모듈 및 그 냉각장치
JP2507561B2 (ja) * 1988-10-19 1996-06-12 株式会社日立製作所 半導体の冷却装置
JPH0682710B2 (ja) 1989-03-31 1994-10-19 アメリカン テレフォン アンド テレグラフ カムパニー デバイスの製造方法
JP3423727B2 (ja) 1992-01-16 2003-07-07 富士通株式会社 フリップチップ接合方法
JP3275396B2 (ja) 1992-10-12 2002-04-15 カシオ計算機株式会社 Ｉｃチップのボンディング方法およびボンディングヘッド
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JPH08222846A (ja) 1995-02-15 1996-08-30 Citizen Watch Co Ltd 半導体チップ実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063638A (ko) * 2018-11-28 2020-06-05 주식회사 오럼머티리얼 프레임 일체형 마스크의 제조 장치

Also Published As

Publication number Publication date
KR100368695B1 (ko) 2003-01-24
JP2000349123A (ja) 2000-12-15
TW459319B (en) 2001-10-11
US6265244B1 (en) 2001-07-24
JP4275806B2 (ja) 2009-06-10

Similar Documents

Publication Publication Date Title
KR100368695B1 (ko) 반도체소자의 실장방법
JP5093235B2 (ja) 電子部品装置およびその製造方法
EP0453559B1 (en) Method for manufacturing a soldered article
JP2002158257A (ja) フリップチップボンディング方法
US20080206587A1 (en) Method of manufacturing an electronic component and an electronic device
JPH0992682A (ja) ハンダ付け方法、ハンダ付け装置
JPH0342700B2 (ko)
JPH03171643A (ja) 半導体集積回路装置の製造方法および製造装置
JP3303832B2 (ja) フリップチップボンダー
JPS63293952A (ja) 半導体素子接続端子形成方法
US20040038452A1 (en) Connection between semiconductor unit and device carrier
JP2002232123A (ja) 複合回路基体の製造方法
JP3275396B2 (ja) Ｉｃチップのボンディング方法およびボンディングヘッド
JP4331069B2 (ja) 電子部品のリペア装置
JP2009010430A (ja) 半導体素子の実装方法
KR100936781B1 (ko) 플립칩 본딩장치 및 이를 이용한 플립칩 본딩방법
JP3850352B2 (ja) 半導体装置の製造方法
JP2000260827A (ja) 半導体チップ実装用加熱装置及び加熱方法
JP2001156441A (ja) Ｃｓｐ・ｂｇａのリペア工法
JPH03108361A (ja) 半導体集積回路装置
JPH07153795A (ja) 電子部品の実装方法
JP3324326B2 (ja) 半導体装置
JPH1098077A (ja) 半導体装置の製造方法
CN117711951A (zh) 芯片焊接方法、芯片封装方法及芯片封装结构
JPH08222846A (ja) 半導体チップ実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee