TW457645B - A semiconductor device and method for fabricating the same - Google Patents

Description

45 45 A7 B7 A C： “以_____ 五、發明説明（ [發明之技術領域] ------------^ — • (請先聞讀背面之注意事項再填寫本頁) 本發明係有關一種如SOI (絕緣體上設置矽）基板上之互 補金屬氧化半«(CMOS)電，¾體般《具有兩個相郝的畔 之半導體裝置，尤指一種爲了除去門鎖（Lateh_up)問題，具 有完全絕緣之多數個阱的半導體裝置及其製造方法。 [習用技術之説明] 迄今爲止，爲了製造高速記憶裝置，係使用s〇i基板。 上述SOI基板係，設置成在矽基板之—定深度整體性形成之 掩埋氧化膜及形成於上述掩埋氧化膜上之單晶矽層此一 SOI構造，在具體實現記憶元件時，藉由掩埋氧化膜層， 減少寄生電容，而增加以記憶元件爲首之所有半導體元件 之動作速度。 然而，形成於上述SOI基板上之電晶體，作爲在矽基板 之—定區域形成掩埋氧化膜之構造，由於不具有通常之 MOS電晶體之電極端子，即接地端子，會誘發寄生雙極效 果，而降低上述電晶體之破壞電壓，使得導因於熱電子之 元件特性的劣化出現，降低信賴性。 經 濟 部 Ψ 央 標 準 為 員 工 消 費 合 作 社 印 製 供解決上述問題之習用技術，係如圖1所示。如圖所 示’係將掩埋氧化膜n及單晶矽膜〗2在矽基板10之—定 區域依序形成，爲了形成晶圓「在單晶矽膜中注入雜 貝。其次’以熱氧化過程形成供元件分離之場氧化膜13， 而後’爲了防止介由場氧化膜下之上述單晶矽膜12的漏電 流’在上述單晶矽膜12上形成摻雜區域14。繼之，在上述 活性化區域上形成閘氧化膜15及閘極用多晶矽膜16，將其 -4- 本錄尺度適用中國國家標準（CNS) M規格（2_297公

-1- I I ί J A7 B7 五 、發明説明（ 圖案化成一定大小，形成閘極之後，將低濃度之雜質作離 子注入，形成源-汲區域（圖未示），之後，在基板之全體 構造上蒸鍍氧化膜之後，作全面之蝕刻，在閘極之側壁上 形成側壁氧化膜17。 該時，一般上’在摻雜之單晶矽層上形成導因於熱氧化 膜過程之場氧化膜時’爲了使掩埋氧化膜與上述場氧化膜 不至於接觸，係在上述場氧化膜與掩埋氧化膜之間形成以 ΙΟΟΑ〜1000又之厚度摻雜的矽膜，藉而經由上述矽膜使阱電 極之電愿作用於閘下部區域，而抑制閘下部區域之電壓的 上昇’藉此改善SOI電晶體之信賴性。 然而’上述般之方法，供將元件間分離之上述場氧化 膜，兴法完全將牌間分離，因此，導因於N型牌與p型脾 之間的寄生雙極效果，會產生相當高的漏電流，即產生閂 鎖現象’此現象無法有效地遮斷，是爲其缺點。 [發明之解決課題j 本發明係有鑑此等習用之問題點開發而成者，其目的係 在提供一種可減少漏電流，可防止元件之閂鎖現象的s〇I 電晶體，以及其製造方法。 [課題之解決手段] 本發明爲了解決上述課題，提祺—種半導體裝置，其特 徵係在：此半導體裝置包括，半導體基板；形成於上述半 導體基板上之絕緣膜；由形成於上述絕緣膜上一定區域的 N型阱及P型阱區域所構成之半導體層，及形成於上述半 導體層之N型阱與p型阱之間’上部之寬度較下部之寬度 I Γ 抑衣 ，1τ---^ (請先閲讀背面之注意事項再填寫本頁) 經 濟 部 中 央 標 準 員 工 消 t 合 作 社 印 掣 457645 A7 經濟部中央樣準局貝工消費合作杜印繁 五、發明説明（3 ) 形成爲較寬，JL威面與上述絕緣膜接續之τ字形元件分離 本發明又提供一種半導體裝置，其特徵係在·此半導體 裝置包括··半導體基板：形成於上述半導體基板上之絕緣 膜，由形成於上述絕緣膜上一定區域的1^型阱及ρ型阱區 域所構成之半導體層；及垂直形成於上述半導體層之1^型 阱與Ρ型阱區域之間，又形成於上述絕緣膜上之第一元件 刀離膜，及水平形成於上述半導體層之Ν型昧與ρ型阱區 域疋間，形成爲上述第一元件分離膜及丁字形元件分離膜 之第二元件分離膜。 另，本發明又提供一種半導體裝置之製造方法，係具有 多數個阱之半導體裝置之製造方法：其特徵係在：此裝置 方法包括：一在妙基板上依序疊層掩埋氧化膜及矽層之步 躁；一在上述矽層上形成多數個阱之步驟；—在上述矽層 上形成氮化膜之步驟；一將上述阱之境界面上的I化膜選 擇性地姓刻，而形成第—開口之步驟；一形成將上述一第 —開口的一部份露出之光阻圖案之步驟；一將上述光阻圖 案作爲蝕刻防止膜’將上述矽層蝕刻，使上述掩埋氧化膜 露出，形成較上述第一開口爲小之第二開口之步驟：一將 上述光阻圖案除去之步驟；及一形成上述第—開口及第二 開口之一定部份與上述掩埋氧化膜相接的元件分離膜；步 驟。 [發明之實施形態] 以下，茲佐以圖2Α〜圖2C，就有關本發明之實施形態説 -6- 請 先 聞 讀 背 Ι& 之 注 意 事 項 再 食 裝 訂 本紙張尺度適用中囡國家梂準（CNS ) Α4規格（210X297公釐 457645 A7 B7 經濟部中央樣準局員工消资合作社印製 五、發明説明（4 ) 明之，又，各實施形態間共通的部份，部位，係標示相同 之符號，至於其説明在此省略。 如圖2 A所示，在矽基板2〇之一定區域上，以任意之方法 形成掩埋氧化膜21及非摻雜單晶矽層22，在全體構造上形 成墊氧化膜23及氮化膜24，將形成場氧化膜之部份的氮化 膜24選擇性地蝕刻除去。 而後’如圖2B所示’以上述N型阱與P型阱之接合區域 的境界面上之墊氧化膜23的一定部位露出之方式形成光阻 25圖案’將上述光阻圖案25作爲蝕刻防止膜，將單晶矽層 22選擇性地蚀刻。 最後，如圖2C所示’在將上述光阻圖案25除去之後，以 梦局部氧化過程般之熱氧化膜過程，形成場氧化膜26。此 時，上述單晶妙蚀刻過程所產生之矽的損傷，係藉供形成 矽氧化膜之熱氧化過程補償。其次，以高能在場氧化膜26 上作雜質之離子注入，形成摻雜區域27,以防止通過場氧 化膜下之單晶矽薄膜的漏電流。 疋以，如上所述，藉由將上述場氧化膜26形成爲與掩埋 氧化膜22相接，以將相鄰阱間完全分離，可除去阱間之寄 生雙極現象，防止導因於元件間之不完全電氣隔離所造成 的閂鎖現象。 - 以下，兹佐以圖3八〜％將本發明之其他實施例詳細説明 之。 首先，如圖3A所示’在矽基板3〇之_定區域上，形成掩 埋乳化膜31及非摻雜單晶矽層32，然後再實施離子注入 本紙張尺度賴巾gg|家榇準（CNS ) Λ4規格< 210X297公¥7 ------------t------IT------線 (請先聞讀背面之注意事項再填寫本頁) 献象丨叫

64 豪! 86丨〇85〇〇號專利中請案 中文說明書修正頁(87年8月） 五、發明説明（5 ) 程，在單晶咬層32中形成多數之畔，在全禮構造上依序來 成塾氧化貘33及氮化膜34之後，將上迷畔之境界區域上的 氮化膜34作選擇性蝕刻。 5' 其次，如圖3B所示，經由L0C0S過程般之熱氧化過程， 形成場氧化膜35，在上述場氧化膜35中將雜質作離子注 入，形成摻雜區域36，用以防止介由場氧化膜下之單晶矽 薄膜的漏電流，而後，將上述場氧化膜^及單晶矽層^之 —定區域触刻。 繼之，如圖3C所示，爲了補償在上述單晶矽蚀刻過程所 產生的損傷區域，係形成氧化膜3 7，而在場氧化膜經姓 刻除去之區域内，充填矽氧化膜或氮化膜S8，完全遮斷阱 間之電通路，防止閂鎖問題3 [發明效果] 如上所述之本發明，可發揮減少漏電流，防止閂鎖現象 之效果。 本發明不受上述實施例及圖面之限制，在不脱離本發明 技術思想之範疇内，當可作各種之置換及變更= [圖面之簡單説明] 經濟部中央標準局員工消費合作社印聚 圖I係具有形成於SOI基板之相鄰的p蜇阱及N型W之半 導體裝置，利用習用技術進行元件分離膜形成過程之斷面 圖。 圖2A〜2(:係其有形成於SOI基板之相鄰的P沒味及N型「并 之半導體裝置，利用本發明之一實施例進行元件分離膜形 成過程之斷面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 457645 A7 __ B7 五、發明説明（6 ) 圖3A〜3C係具有形成於S〇I基板之相鄰的P塑阱及N型阱 之半導體裝置，利用本發明之又一實施例進行元件分離膜 形成過程之斷面圖。 [符號之説明] 2〇 :半導體基板 21 :掩埋氧化膜 22 :單晶矽層 23 :墊氧化膜. 24 :氮化膜 25 :光阻圖案 26 :場氧化膜 27 :摻雜區域 用 適 度 尺 張 紙 _f本 經濟部中央標準局員工消費合作社印製

Claims (1)

1. 經濟部中央揉华局員工消费合作社印製 457645 r- 第86 1 08500號專利申請案鉍修正 _ 中文申請專利範圍修正本（89年6月)g88補尤 六、申請專利範圍 1. 一種半導體裝置，其特徵係在： 此半導體裝置包括： 半導體基板； 形成於上述半導體基板上之絕緣膜，其中該絕緣膜為 氧化膜所構成者； 由形成於上述絕緣膜上—定區域的N型阱及p型阱區 域所構成之半導體層； 形成於上述半導體層之N型阱與P型阱之間，上部之 見度較下部之寬度形成為較寬，且底面與上述絕緣膜 接續之T字形元件分離膜；及 於與上述絕緣膜不相接之元件分離膜和上述絕緣膜之 問之雜質注入層。 2_根據申請專利範圍第丨項之半導體裝置，其中該半導體 層係單晶矽層者。 3. —種半導體裝置，其特徵係在： 此半導體裝置包括： 半導體基板； 形成於上述半導體基板上之絕緣膜； 由形成於上述絕緣膜上一定區域的N型阱及p型阱區 域所構成之半導體層；及 垂直形成於上述半導體層之N型阱與p型阱區域之 間，又形成於上述絕緣膜上之第一元件分離膜； 水平形成於上述半導體層之N型阱與p型阱區域之 間，形成為上述第一元件分離膜及T字形元件分離膜之 本歸尺奴财關 (請先閣讀背面之注意事項再填寫本頁) -裝------訂· 467645 A8 B8 C8 D8 經濟部中央標华局員工消費合作社印製 六、申請專利範圍 弟二元件分離膜；及 形成於上述第二元件分離膜與絕緣膜之間之雜質的·主 入層者。 4.根據申請專利範圍第3項之半導體裝置， — 件分離膜係氧化膜者。 α根據申請專利範圍第3項之半導體裝置，其中該第二元 件分離膜係氧化膜或氮化膜者。 6. 根據申請專利範圍第3項之半導體裝置，其中該半導俨 層係單晶矽層者。 a 7. -種半導體裝置之製造方法，係具有多數㈣之半導 體裝置之製造方法；其特徵係在： 此裝置方法包括： 一在矽基板上依序疊層掩埋氧化膜及矽層之步驟； 一在上述矽層上形成多數個阱之步驟； 一在上述矽層上形成氮化膜之步驟； 一將上述阱之境界面上的氮化膜選擇性地蝕刻，而形 成第一開口之步驟； 一形成將上述第一開口的一部份露出之光阻圖案之步 驟； 一將上述光阻圖案作為蝕刻防止膜，將上述矽層蝕 刻，使上述掩埋氧化膜露出，形成較上述第—開口為 小之第二開口之步驟； 一將上述光阻圖案除去之步驟； 一形成上述第一開口及第二開口之—定部份與上述 -2- ___ 本紙乐尺度適用中國國家標準（CNS ) A4規格（210X297公麥） 装------、玎------絲 f請先閏讀背面之注意事項再填寫本頁) 457645

   埋氧化膜相接的元件分離膜之步驟：及 經濟部中央標隼局員工消費合作社印製 在上述兀件分離膜與掩埋氧化膜之間形成雜 區域之步驟〇王入 s.根據中請專利範圍第7項之半導體裝置之製 中該矽層係單晶矽層者。 ” 9. 根據申請專利㈤圍第7項之半導體裝置之製造n # 中該雜質注入區域之形成步騾，係對上其 〜1 Tf分離滕 下部之矽層，實施離子注入者。 10. 根據申請專利範圍第7項之半導體裝置之製造方法， 進而又包含在上述矽層上，形成墊氧化膜之步驟。、 11. —種半導體裝置之製造方法，π具有多數個畔之 體裝置之製造方法；其特徵係在： 此裝置方法包括： —在碎基板上依序疊層掩埋氧化膜及矽層之步贺； 一在上述矽層上形成多數個阱之步驟； 一在上述矽層上形成氮化膜之步驟； 將上述阱之境界面上的氮化膜選擇性地姓刻，而形 成第一開口之步驟； 一在上述第一開口中形成元件分離膜之步驟； 一在上述元件分離膜與掩埋氧化膜之間形成雜質之注 入區域之步驟者； 一將上述元件分離膜之一定區域及上述矽層蝕刻’形 成弟一開口 ’將上述掩埋氧化膜之一定部份露出之步 驟；及 -3 - 本紙乐尺度適用中國國家標準（CNS) Α4現格（210Χ297公疫） ---------装------1Τ------0 (請先閲讀背面之注意事項再填寫本頁) ABCD 457645 六、申請專利範圍 一在上述第二開口内形成絕緣膜之步驟。 12. 根據申I青專利範圍第丨丨項之半導體裝置之製造方法， 其中该於第二開口内形成絕緣膜的步驟t進而又包含 在上述阱之露出側面，形成氧化膜之步驟者。 13. 根據申請專利範圍第丨丨項之半導體裝置之製造方法’ 其中於上述第二開口内形成之絕緣膜，係氮化膜及矽 氧化膜中之任一者者。 14. 根據申請專利範圍第丨丨項之半導體裝置之製造方法， 其中該矽層係單晶矽層者。 la根據申請專利範圍第丨丨項之半導體裝置之製造方法， 其進而又包含在上述矽層上，形成墊氧化膜之步驟。 16.根據申請專利範圍第丨丨項之半導體裝置之製造方法’ 其中该雜質注入區域之形成步驟，係對上述元件分離 膜下部之矽層，實施離子注入者。 裝 訂 絲 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家梂率（CNS ) A4規格（210X297公釐）