TW457584B - Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings - Google Patents

Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings Download PDF

Info

Publication number
TW457584B
TW457584B TW089106468A TW89106468A TW457584B TW 457584 B TW457584 B TW 457584B TW 089106468 A TW089106468 A TW 089106468A TW 89106468 A TW89106468 A TW 89106468A TW 457584 B TW457584 B TW 457584B
Authority
TW
Taiwan
Prior art keywords
etching
gas
silicon layer
reactor
plasma
Prior art date
Application number
TW089106468A
Other languages
English (en)
Inventor
Darrell Mcreynolds
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Application granted granted Critical
Publication of TW457584B publication Critical patent/TW457584B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

457584 A7 — B7 五、發明說明(1 ) 本發明係關於半導體積體電路(I C s )的製造。更 特定地’本發明係關於在電漿處理室中蝕刻矽層以形成具 有高的縱橫比的深開口的改良方法。 (請先閲讀背面之注意事項再填寫本頁) 在半導體I C製造中,諸如元件晶體管之裝置可以形 成在半導體晶片或基材上,後者典型由矽製成。深開口( 其可以具有高於3 5 : 1之縱橫比)可以在矽中蝕刻,以 供舉例而言貯存,形成經隔離之電容器或在ME Μ裝置應 用中的目的。具有約3 // m至約1 〇 /z m之蝕刻深度的開 口可以稱爲深開口,而具有大於約1 Ο V m之蝕刻深度的 開口可以稱爲超深開口。提供這些範圍以作爲一解釋本發 明之指引,且不企圖限制本發明。例如,假設蝕刻超深開 口之方法會同樣有效地蝕刻更淺的開口。 經濟部智慧財產局員工消費合作社印製 爲了促進此討論,顯示在利用先前技藝之蝕刻氣體化 學的蝕刻深開口的先前技藝方法中所包含的步驟。當在電 漿處理室中提供一基材時,此先前技藝方法開始於1 0 2 且在1 0 4中使用氟化學(舉例而言,可以是C F 4 )開始 起初突破蝕刻。此起初蝕刻過程後接著是主要蝕刻步驟之 準備,其藉提供s Fs/〇2/H e蝕刻劑氣體而開始於 1 0 6且在1 0 8中使用此氣體化學打擊電漿。而後在 1 1 0中藉使用此電漿開始主要蝕刻以在矽層中蝕刻深開 口,例如約5 . 5 y m深之溝。一旦完成深溝之蝕刻,此 方法如1 1 2中所示地被完成。 圖2說明在一具有遮蔽層於其上之矽層中(其使用圖 1中所呈現之先前技藝方法來蝕刻),具有約5 . 5 # m -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 457584 A7 B7 五、發明說明(2 ) 蝕刻深度之例示的深開口的橫截面視圖。鈾刻-砂層 2 〇 2 (其具有一遮蔽層2 0 4安置於其上)以形成深溝 (請先閱讀背面之注意事項再填寫本頁) 2 0 6。遮蔽層2 0 4可以是普通的光阻材料層,其可以 經由,諸如,曝光於紫外線而蝕刻成圖。達成約1 . 5 # m /分鐘之蝕刻速率。使用圖1中所述之蝕刻方法所蝕 刻之深溝2 0 6具有很多結構性的裂紋 > 例如弓狀的特徵 2 ◦ 8於側壁中以及類似刮痕的特徵2 1 0,此起因於硬 罩之切割不足(undercutting)。 在圖2中未直接說明,但可在深溝蝕刻中遇到的其它 問題包含非垂直蝕刻輪廓,低的軸刻速率,不恰當的蝕刻 深度,RI E落後,低的TEOS/S 1選擇率,臨界尺 寸偏斜和矽不均勻性。某些這些問題在企圖蝕刻具有較大 之鈾刻深度及較高縱橫比之開口前,可能沒有顯現或變得 夠嚴重而造成困難。精於此技藝者應瞭解到隨著在工業中 之快速改良要求使用比今日技藝技術狀態所常用者甚至更 深且更窄之開口,引起上述問題。 鑑於上述者,想要有在矽層中蝕刻深又窄的開口的改 良技術,同時避免上述之某些或所有問題。 經濟部智慧財產局員工消費合作社印製 發明槪要 爲了達成上述及其它目標且依本發明的目的,揭示一 種在電漿蝕刻反應器中在矽層中蝕刻深開口的方法。此方 法包括以下步驟:提供一包含矽層之半導體基材於電漿蝕 刻反應器中且使包括氧反應劑氣體及氦氣之用以主要蝕刻 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) 457584 A7 B7 五、發明說明(3 ) <請先閲讀背面之注意事項再填寫本頁) 之氣體化學流入電漿蝕刻反應器中。此方法進一步包括使 用此蝕刻劑氣體化學打擊電漿,而後 > 在打擊電漿之後, 提供含氟添加劑氣體(其舉例而言可以包括s F 6 )於電漿 蝕刻反應器中。使用此電漿蝕刻-開口,使之至少部分地 通過矽層,以繼續此方法。在一有利的實體中,在流動主 要蝕刻氣體化學前提供含氯之化學,以蝕刻經一天然的氧 化物層,該層可以遍佈在矽層上。 經濟部智慧財產局員工消費合作社印製 在本發明之另一實體中,揭示一種在電漿蝕刻反應器 中在矽層中蝕刻超深開口的方法。此方法包括以下步驟: 提供一包含矽層之半導體基材於電漿蝕刻反應器中且使用 於主要蝕刻之包括氧反應劑氣體,氦氣和惰性撞擊加強氣 體的氣體化學流入電漿蝕刻反應器。此方法進一步包括使 用蝕刻劑氣體化學來打擊電漿,而在打擊電漿之後,提供 一含氟添加劑氣體(其可包括例如S F6)於電漿蝕刻反應 器中。使用此電漿蝕刻一開口,使之至少部分地通過矽層 ,以繼續此方法3在一有利實體中,選擇氬氣作爲惰性撞 擊加強氣體且在使主要蝕刻氣體流動前提供一含氯化學以 蝕刻經一天然的氧化物層,其可以遍佈在矽層上。 由以下詳細描述連同所附圖式(其藉實例說明本發明 原則),會顯明本發明之其它方面和優點。 圖式之簡述 圖1顯示在利用先前技藝之蝕刻氣體化學以蝕刻深開 口的先前技藝方法中所包含的步驟8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 457584 五、發明說明(4 ) 圖2說明在一使用先前技藝触刻方法所餘刻之砂層中 ,一深開口之橫截面視圖。 圖3 .是依本發明之一方面,適合與經改良氣體化學一 同應用之電漿反應器的簡化作圖。 圖4顯示依本發明之一方面,在蝕刻深開口之第一發 明方法中所包含之步驟。 圖5 ( a )說明在一使用依本發明之一實體的發明蝕 刻方法所蝕刻之矽層中,一深開口的橫截面視圖。 圖5 ( b )說明藉著使用如圖5 ( a )之相同的發明 蝕刻方法,在一矽層中企圖蝕刻超深開口所得之結果的橫 截面視圖。 圖6顯示依本發明之另一方面,在使用第二鈾刻氣體 化學蝕刻超深開口的第二發明方法中所包含之步驟。 圖7說明在一使用依本發明之一實體的第二發明蝕刻 方法所蝕刻之矽層中,一超深開口的橫截面視圖。 元件對照表 閱 讀 背 面 之 注 項 再 填 寫 本 頁 經濟部智慧財產局員工消f合作社印製 區 漿 器室 器電 應理 生口應 反處窗 產入感 片漿英圏力體 F 晶電石線電氣 R • * _» * * 2 4 6 8 0 2 4 ο ο ο ο 1 1 1 3 3 3 3 3 3 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 457584 A7 _ B7 五、發明說明(5 ) 3 1 6 :晶片 318:靜電夾盤 320:電力產生器 2 0 2 :矽層 2 0 4 :遮蔽層 2 0 6 :深溝 2 0 8 :弓狀的特徵 2 1 0 :類似刮痕的特徵 5 0 2 :深開口 5 ◦ 4 :矽層 5 1 2 :深開口 5 1 4 :矽層 5 1 6 :傾斜的輪廓 7 0 2 :超深開口 7 0 4 :矽層 有利實體之詳述 . 本發明現在將參考其一些有利實體’如所附圖式中所 說明者,來詳加描述。依本發明之一方面之發明的蝕刻方 法是一複雜應用,其產生具有精確控制之側壁角度的深又 高縱橫比的開口。使用本發明方法所達成之蝕刻深度可以 達約3 0 y m以上,而縱橫比大於約1 0 : 1 ,某些則高 達約3 5 : 1。側壁角度通常可大於約8 7度。 應用此發明之一有利結果是要在矽層中達成具有所有 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公楚) -8 - ------",裝 ----- 訂--------- (請先閱讀背面之注意事項再填寫本頁) A7 467584 B7____ 五、發明說明(6 ) (請先閲讀背面之注意事項再填寫本頁) 所要特性(如實質垂直的輪廓,高的蝕刻速率/深度,最 小的RI E落後及臨界尺寸偏斜,及高的TEOS/S i 選擇率和矽均勻性)的深開口。在以下描述下,列述很多 特定的細節爲要提供本發明之通盤了解。然而,對精於此 技藝者是明顯的,可以實施本發明而無需一些或所有這些 細節。在其它例子中,未詳述習知之方法步驟,以免不當 地模糊本發明。 依本發明之一方面,揭示在一電漿蝕刻反應器中,在 矽層中蝕刻深開口的方法。此方法包括以下步驟:提供一 包括矽層之半導體基材於電漿蝕刻反應器中且使一用以主 要蝕刻之包含氧反應劑氣體和氦氣之氣體化學流入電漿蝕 刻反應器中。此方法進一步包括使用蝕刻劑氣體化學打擊 電漿,且在打擊電漿之後提供一含氟添加劑氣體(其可以 包括例如S F 6 )於電漿蝕刻反應器中。使用此電漿蝕刻一 開口,使之至少部分地通過矽層,以繼續此方法。在一有 利實體中,在使主要蝕刻氣體化學流動前,提供一含氯化 學以蝕刻經一天然的氧化物層,其可以在矽層之上。 經濟部智慧財產局員工谪費合作社印製 在本發明之另一實體中,掲示一種在電漿蝕刻反應器 中,在矽層中蝕刻超深開口的方法。此方法包括以下步驟 :提供一包含矽層之半導體基材於電漿蝕刻反應器中且使 一用以主要蝕刻之包含氧反應劑氣體,氦氣和惰性撞擊加 強氣體之氣體化學流進電漿蝕刻反應器中。此方法進一步 包括使用蝕刻劑氣體化學打擊電漿,且在打擊電漿之後提 供一含氟之添加劑氣體(其可以包括例如S F 6 )於電漿蝕 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Α7 Β7 4^7584 五、發明說明(7 ) 刻反應器中。使用此電漿蝕刻一開口,使之至少部分地通 過矽層,以繼續此方法。在一有利實體中,選擇氬氣作爲 惰性撞擊加強氣體且在使主要蝕刻氣體化學流動前提供含 氯化學以蝕刻經一天然的氧化物層,其可以在矽層上。 在一有利實體中,本發明可用於感應偶合電漿反應器 中,例如TCPTM牌之電漿反應器如9 400?丁又^電 獎反應器,其可得自 Lam Research Corporation of Fremont, California。圖3說明一感應偶合電漿反應器之簡化槪圖, 其代表用以實施本發明之有利的電漿處理反應器。參考圖 3 ,一晶片反應器3 0 2包括一電漿處理室3 0 4。在室 3 0 4之頂部表面,安置有一石英窗3 0 6 ,其用來作爲 透明介質以使R F能量能進入室中。位於電漿處理室 3 0 4之上的線圏3 0 8放射出RF能量,其藉一可產生 約3 0 0 W至約2 0 0 0 W,有利地介於約4 0 0 W及約 1 2 0 0 W間,且更有利地在一實體中之約1 0 0 0 W處 的電力的電力產生器3 1 0來供應。 在室3 0 4內,蝕刻氣體化學經由氣體入口 3 1 2釋 入石英窗3 0 6和晶片3 1 6間之RF感應電漿區3 1 4 中。蝕刻氣體化學可以自其它之建構在室本身之壁內的汽 門釋放。晶片3 1 6引入室3 0 4且安置在一靜電夾盤 3 1 8上,夾盤3 1 8用來作爲受電力產生器3 2 0所驅 動的底部電極。電力產生器3 2 〇會產生在約2 0W至約 1 ◦ 0 W,有利地介於約2 0 W及約3 0 W ’且更有利地 在一實體中在約2 5 W處的電力。氦冷卻氣體可以在壓力 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公ϋ - 1〇 - -----------J 裝---丨!丨丨訂---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消f合作社印製 A7 B7 467584 五、發明說明(8 ) 下(如約4 - 1 4 T 〇 r r ,有利地約6 — 1 Ο T 〇 r r ,且更有利地在約8 T o r r ,例如於一實體中者)引入 靜電夾盤3 1 8及晶片3 1 6間以在處理期間作爲精確控 制晶片溫度用之熱傳遞介質,以確保均勻且可重現之蝕刻 結果。靜電夾盤3 1 8溫度可以保持在約0°C及約7 0°C 間,有利地約1 5 °C及約6 0 °C間,更有利地於一實體中 在約2 0 °C處,但是室溫度可以保持在約2 〇 °C及7 0 °C 間,有利地在約4 0 °C及約7 0 °C間,更有利地在一實體 中於約5 0 t處。在電漿蝕刻期間,電漿處理室3 0 4中 之壓力有利地保持於低處,如在約4 0 m T 〇 r r及約 1 1 OitlT o r r間,有利地在約5〇mT o r r及約 1 0 OmTo r r間,更有利地於一實體中在約6 0 m T 〇 r r 處。 圖4顯示依本發明之第一方法,在蝕刻深開口的第一 發明方法中所包含的步驟。此發明方法開始於4 0 2 ,當 一基材置於一在電漿處理室中之較低電極上時,該電極可 以是一種靜電夾盤。較低電極溫度保持在約3 0 °C下,其 實質上少於在先前技藝方法中所提供之5 0°C的較低電極 溫度。咸信經減低之較低電極溫度是要使臨界尺寸偏斜減 至最小,造成沿著經蝕刻開口之整個深度上更均勻的橫截 面積,在此實例中,達成少於約〇.03的CD偏斜。 在4 0 4中提供含氯化學以供起初之突破( breakthrough ) f虫刻。據發現:此含氯化學比在先則技藝中 所用之含氟化學能更有效地達成此起初突破蝕刻的目的’ 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) -11 - (請先閱讀背面之注意事項再填寫本頁) 裝!| 訂· —1 — — — — — -線 經濟部智慧財產局員工消費合作社印製 457584 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明(9 ) 此目的是要蝕刻過一常形成在矽層上之天然氧化物層,當 矽與空氣中之氧反應時。亦咸信:含氯化學之使用消除了 在圖2中所不之結果中所存在之弓狀的特徵。在4 0 6中 ,提供具有氧和氦之氣體化學,接著在4 0 8中使用此氣 體化學打擊電漿。雖然含氟學氣體如S F s確實在蝕刻劑化 學中佔有一席一地,此反應性氣體元素在電漿打擊期間慎 重地排除以避免垂直閃光(flash )效果,此效果可能引起 硬罩和砂介面之切割不足(undercutting ),最終可能引起 類似的缺口結構沿著開口側壁形成。在缺少S F 6之存在下 打擊電漿的行爲可以持續特定的時間,例如7秒。在打擊 電漿後,S F6加入4 1 0中之電漿處理室*接著開始主要 蝕刻。當深開口之蝕刻完成時此方法終止於4 1 4中。可 以代替SFs2其它氣體包括C4FS,CF4,NF3和 C H F 3 ° 圖5 ( a )說明在矽層中的深開口 5 0 2的橫截面視 圖,其使用依本發明之一實體的發明的蝕刻方法所蝕刻之 。這些結果指明此新穎的方法可以達成約3 . 5 # m /分 鐘之經增加的蝕刻速率,且對於蝕刻具有深達約1 〇 # m 至約1 5 A m的深度的開口是有效的,卻無使用先前技藝 方法所遇之問題。例如,具有約5 . 5 v m之蝕刻深度的 深開口 5 0 2具有直的垂直輪廓,卻無問題特徵如因硬罩 之切割不足所致之弓狀特徵和類似刮痕的特徵,此存在於 使用先前技藝方法所蝕刻之深開口中,如圖2中所說明的 -----------^ 裝-------- 訂·!------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -12- 457584 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明(1Q ) 圖5 (b)說明藉著企圖在一矽層中蝕刻超深開口所 得到之結果的橫截面視圖,該蝕刻係使用與圖5 ( a )大 致相同之發明的蝕刻方法及參數,除了較低電極溫度進一 步降至2 0 °C以進一步改良臨界尺寸控制。在矽層5 1 4 中具有約1 3以m之蝕刻深度的深開口 5 1 2顯示於此圖 中。所達成之平均蝕刻速率約1 . 6 # m /分鐘。在此例 子中所計算之平均蝕刻速率究竟是否反映真實鈾刻速率是 令人起疑的,因爲此蝕刻無法達到3 0 # m之標的蝕刻深 度,事實上,在約1 5 # m之蝕刻深度處有蝕刻停止,此 在5 0 0秒之所定蝕刻時間前發生。深開口 5 1 2仍具有 大致垂直的輪廓,除了靠近頂部表面之外,其中開口之側 壁因硬罩之切割不足之再次發生而被拉回去,此引起在拉 回開始之水平上至蝕刻開口之頂部邊緣有傾斜的輪廓的 5 1 6。因此,需要另一經改良之方法,用以触刻具有大 的縱橫比的深開口。並有能力蝕刻具有大於1 5 μ m深且 具有所要之特徵的開口如實質垂直的輪廊,高的軸刻速宇 /深度,低的臨界尺寸偏斜,高的T E 0 S/S i選擇率 ,最小的R T E落後及高的矽均勻性。 圖6顯示依本發明之另一方面(其開始於6 0 2 ), 在蝕刻深開口之第二發明方法中所包含的步驟,其使用第 二蝕刻氣體化學。提供氯化學以供在6 0 4中之起初突破 蝕刻。在6 0 6中,提供一氣體化學,其具有氧反應劑, 氦和惰性撞擊加強氣體如氬。在流動此氣體化學後,在 6 0 8中使用此蝕刻劑氣體化學打擊電漿。如同先前的發 請 先 閱 讀 背 之 注 意 事 項 真,I fa* :裝 頁 I 一 I I I I 1 I 訂 鍊 本紙張尺度適用中國國家標準(CNS)A4硯格(210 X 297公釐) -13- 經濟部智慧財產局員工消費合作社印製 457584 Α7 Β7 五、發明說明(11 ) 明方法,含氟反應性氣體兀素確實在此鈾刻劑化學中佔有 一席之地,但在打擊電漿期間卻慎重地排除’以避免可能 引起硬罩和矽介面之切割不足的垂直閃光效果,以最終可 能引起類似刮痕之結構沿著開口之側壁形成。在沒有含氟 化學如S F <5之存在下打擊電漿之行爲可以持續一段時間, 例如7秒。在打擊電漿後’在6 1 0中S F 6加入電漿處理 室中,接著在6 1 2中開始主要蝕刻。當完成深開口之蝕 刻時,此方法終止於6 1 4中。 圖7說明在一矽層中之開口的橫截面視圖,其使用依 本發明之一實體的第二發明蝕刻方法來蝕刻。爲了達到商 業上可接受之蝕刻結果,在一實體中增加頂部電力且減低 室壓以支持蝕刻方法且因此將蝕刻停止之可能性減至最小 。氬之添加亦有助於加強離子撞擊。在此圖中,約3 0 V m之超深開口(其具有大於約3 0 ; 1之高的縱橫比) 已蝕刻入矽層7 0 4中。在此例子中達成3 . 6 # m /分 鐘之蝕刻速率。再者,側壁輪廓實質垂直且有良好的臨界 尺寸控制,如在此圖中可見到的,此在蝕刻相當深度和縱 橫比的開口中是極難達成的。 蝕刻超深開口之本發明方法的重要特徵是包括惰性撞 擊加強氣體如氬或氙。咸信:此惰性撞擊加強氣體之添加 可能在消除硬罩之切割不足方面佔有一席之地,此最終有 助於控制側壁輪廓。添加重惰性氣體如氬至總氣流中也相 信是有助於R I E落後問題的改良。R I E落後是被蝕刻 之不同開口間的蝕刻速率差異。一般而言,R I E落後發 本紙張尺度適用Ϊ7國國家標準(CNS)A4規格⑽X 297公爱)7TI~. ------— i — γ 裝---!11 訂!- ---- (請先閱讀背面之注意事項再填寫本頁) 457 5 8^+ 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(12 ) 生在具有不同特徵尺寸之開口中,但在某些情況中, R I E落後發生在相同尺寸的特徵中。後項情況相信是在 沒有足夠離子於開口中以持續蝕刻時發生。惰性撞擊加強 氣體之添加至總流中會減輕在蝕刻方法中因加強離子撞擊 所致之問題,藉此減低蝕刻停止狀況,同時不影響聚合物 形成及輪廓。雖然使用重氣體如氬於氧化物蝕刻中,它們 並不常用於矽蝕刻中。重惰性氣體如氬之添加以加強離子 撞擊並非顯而易見的,因爲在高蝕刻深度和縱橫比之蝕刻 開口中,加強離子撞擊顯然並不是一明顯的處理方法,特 別是當可置於矽層上之遮蔽層的厚度隨著特徵尺寸之減低 而增加且在蝕刻完成前會磨損遮蔽層之較強的撞擊不是方 法之所要效果時。 儘管有經加強之離子撞擊效果,這些經改良之蝕刻方 法的另一優點是其對遮蔽材料如同來遮蔽矽層以供蝕刻的 T E 0 S的令人驚訝的選擇性。假設可置於矽層上之遮蔽 層的厚度隨著特徵尺寸之減低而減少,則矽對T E 0 S之 選擇性在蝕刻方法中變成極重要因素。在矽層中蝕刻深且 窄的開口前,T E 0 S層不能完全地磨損,這是必要的, 事實上,需要對遮蔽材料之高度選擇性以達成具有合適幾 何縱橫的開口。甚至在添加撞擊劑(如A r )下,已發現 經改良之蝕刻氣體化學提供大於約6 0 : 1之矽: T E 0 S選擇性比率,此遠高於由先前技藝之蝕刻氣體化 學(其不使用惰性撞擊加強氣體如A r )所提供之約2 5 :1以下的選擇性比率。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .15 - -----------γt---- --訂---------疼 (請先閱讀背面之ii意事項再填寫本頁) 457 5 84 A7 __ B7 五、發明說明(13 ) 除了具有高的蝕刻速率,優越的蝕刻輪廓控制和對遮 蔽層之高的選擇性之外,這些經改良之蝕刻方法的另外固 <锖先閱讀背面之注意事項再填寫本頁) 有優點是本發明之方法各自僅牽涉一主要蝕刻步驟,卻無 聚合步驟,且因此與工業中常用之蝕刻深開口方法相比, 是更直接且淸潔的方法。該工業中常用方法包含向下蝕刻 一預定深度,接著聚合步驟以供鈍化,而後重覆此交替順 序直至達到所要深度。相反地,這些經改良之蝕刻方法有 利地使具有所要蝕刻深度之蝕刻於一主要蝕刻中成爲可能 〇 實例 在下表中,供蝕刻經一例示的矽晶片所用之合適參數 被顯示。對每一參數所提供的是對四個分離的方法A,B ’ C和D之有利的大約範圍,更有利的大約範圍,及例示 値。經由方法A,B ,C和D所得之結果分別顯示於圖2 ,5 (a) ,5 (b)和7中。方法A是先前技藝方法。 經濟部智慧財產局員工消費合作社印製 其中所示之大約的方法參數通常適於蝕刻在上述 T C Μ τ M牌9 4 Ο Ο P T X τ M電漿反應器上的6呎晶片。 應易於明瞭且在精於此技藝之人的技藝內地,參數可以依 比例決定及/或適當地改變以蝕刻具有不同尺寸或圖形密 度的基材或要符合特別的電漿反應器的規格。 表1提供用於電漿內之合適參數的大約範圍,如室壓 (單位m T 〇 r r ),頂部電力及偏斜電力(單位W ), 室溫度及較低電極溫度(單位°C),在靜電夾盤處之氨壓 -16 - 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) A7 457584 B7___ 五、發明說明(14 ) (單位Torr),以及在圖2,5 (a) ,5(b)及 7中所示之用來得到蝕刻結果的例示參數。表2提供在本 發明方法中所用之例示蝕刻氣體化學的某些基本成份(如 c 1 2 ’ S F 6 ’ 0 2,H e和A r )的流速的大約有利範 圍和大約更有利範圍,以及用來得到圖中所示之蝕刻結果 的特定氣體化學的例示配方。表3提供在本發明之方法中 所用之例示的蝕刻ih學中的某些基本成份(如c 1 2,〇 2 ,H e和A r )的流速的大約範圍和大約更有利範圍和例 示的參數,是以相對於S F s流速之百分比形式表示。 據了解:某些氣體成份可以或可以不存在於某些特定 的氣體化學中,例如,使用C 1 2以實際地代替在先前技藝 方法中用來起初突破蝕刻之c F4,以致它並非是方法A中 本紙張又度適用中國國家標準(CNS)A4規格(210 Χ 297公* ) ------------^裝-------—訂---------線 (請先閲讀背面之注意事項再填寫本頁) 所也定主供何 中體特之提任 2 氣之開所括 表之用深中包 在式所超 不 ,形合 I 表並 者它符刻在 , 再其或蝕了外 。,的在除之 份的目, ,} 成有種而學 f 要萬某然化A 主羅成。體和 的包達要氣 e 學非以需的Η 化絕中別利,。 體份學特有02體 氣成化的最,氣 刻學體置之 6的 蝕化氣裝用 F 外 破體在刻所 S 另 突氣括蝕中即之 之此包的刻亦量 用之以式蝕 ί 著 所列可形要者顯 經濟部智慧財產局員工消費合作社印製 -17- 457 5 8*“ a? B7 五、發明說明(15 ) 經濟部智慧財產局負工消費合作社印製 蝕刻參數 大約有利 大約更有利 大約例示的參數 A B C D 室壓(mTorr) 40-110 50-100 80 80 80 80 頂部電力(W) 300-2000 400-1200 500 500 500 1000 偏斜電力 10-100 20-30 25 25 25 25 背側氦壓 4-14 6-10 8 8 8 8 (Torr) 較低電極 0-70 15-60 50 30 20 20 溫度(°C ) 室溫(°C ) 20-70 40-70 60 50 50 50 表1 蝕刻氣 體化學成份流 速(seem) 大約有利 大約更有利的 大約例示 的參數 A B C D Ch(sccm) 50-200 80-120 N/A 10.0 100 100 SF6(sccm) 20-90 35-55 45 45 45 45 Ch(sccm) 10-70 25-45 35 35 35 35 He(sccm) 100-400 150-250 200 200 200 200 Ar(sccm) 100-400 150-250 N/A N/A N/A 200 (請先閲讀背面之注意事項再填寫本頁) 裝--------訂·!----線 本紙張尺度適用中困國家標準(CNS)A4規格(210 X 297公楚) •18- 457584 A7 B7 五、發明說明(16 ) 表2__ 蝕刻氣體化學成份流量 大約有利 大約更有利 大約例示 ί相對於S F 6流量的%) 的參數 Ch(%) 110-330 180-270 222 〇2(%) 40-120 60-90 80 He(%) 200-650 350-550 444 Ar(%) 200-650 350-550 444 雖然本發明已鑑於數個有利實體來描述,在本發明範 圍內仍有改變’替換和相等物。亦應注意:有很多可選擇 的方式以實施本發明的方法和裝置。例如,此方法可以用 來蝕刻在聚矽層及純矽晶片中之深開口。並且,使用本發 明所蝕刻之開口的蝕刻深度絕不受在有利實體中所給之實 例。藉利用本發明之方法且對某些蝕刻參數作合適調整, 會達成具有其它想要之特性(特別是諸如垂直輪廓)之較 大蝕刻深度的開口。因此,以下所附的申請專利範圍意圖 被說明以包括在本發明之真實精神和範圍內之所有此種改 變,替換和相等物。 (請先閲讀背面之注意事項再填寫本頁) H 1 n n ^-eJ 1 n ϋ
I 1 I 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中困國家標準(CNS)A4規格(210 X 297公釐〉 -19-

Claims (1)

  1. 457584 8 8 8 8 ABCD 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 1 . 一種在感應偶合電漿蝕刻反應器中蝕刻矽層以形 成超深溝的方法,該超深溝具有至少i 0 # m之蝕刻深度 ,該方法包括: 提供半導體基材於該感應偶合電漿鈾刻反應器中,該 半導體基材包括該矽層; —實質由氦氣,〇 2氣及氬所組成之蝕刻氣體化學流入 該感應偶合電漿蝕刻反應器中; 使用該蝕刻劑氣體化學打擊電漿; 在打擊該電漿後,提供s F s氣體於感應偶合電漿蝕刻 反應器中,其中該氦氣對該S Fe氣體之流速比是約3 5 0 %至約5 5 0 %,〇 2對該S F s氣體之流速比是約6 0 % 至約9 0%,且該氬氣對該S F6氣體之流速比是約3 5 0 %至約5 5 0 % ;且 蝕刻該超深溝經至少部分的該矽層。 2 .如申請專利範圍第之在感應偶合電漿蝕刻反 應器中蝕刻矽層以形成超深的方法,其中天然氧化物 層遍佈在該矽層上且含氯氣學流入該感應偶合電漿触 刻反應器中,該含氯氣體化學在供該矽層之蝕刻用的該餓 刻劑氣體化學之該流動前,被用來蝕刻經該天然氧化物層 3 .如申請專利範圍第Ϊ墳之在感應偶合電漿蝕刻反 Λ 應器中蝕刻矽層以形成超深陽的方法,其中該氬氣對該 S F 6氣體之流速比是約3 5 g. %至約5 5 0 % » 4 .如申請專利範圍第1項之在感應偶合電漿蝕刻反 本紙張尺度適用中國國家橾準(CNS ) Α4規格(2丨0X297公釐)_ 2〇 (請先閱讀背面之注意事項再填寫本頁) Γ % 457584 Α8 Β8 C8 D8 六、申請專利範圍 應器中蝕刻矽層以形成超深髒=θ的方法 之該蝕刻持續向下至 度。 約3 m至約 其中該超深開口 0 A m的蝕刻深 5 .如申請專利範圍第1 .項之在感應偶合電漿蝕刻反 ,其中該電漿之該 應器中蝕刻矽層以形成超深襴=曰的方法 打擊維持約5秒至約1 0秒。| 6 . —種在電漿蝕刻反應器中蝕刻矽層以形成超深開 經濟部智慧財產局ΚΚ工消費合作社印¾ 口的方法,該方法包括: 提供半導體基材於該電漿蝕刻反應 材包括該矽層; 具有氦氣,氧反應劑氣體和惰性撞 電漿蝕刻反應器; 使用該蝕刻劑氣體化學打擊電漿; 在打擊該電漿後,提供含氟添加劑 反應器中;且 卜 蝕刻該超深開口經至少部分該较1層= 7 .如申請專利範圍第6項之%漿 砂層以形成超深開口的方法,其_然 砂層上且含氯氣體化學流入該電漿蝕刻 體化學在供蝕刻該蝕層用之該蝕刻劑氣 用來蝕刻經該天然氧化物層。 8 .如申請專利範圍第6項之%漿 砂層以形成超深開口的方法,其中該惰 氬。 器中,該半導體基 擊加強氣體流入該 氣體於該電漿蝕刻 蝕刻反應器中蝕刻 氧化物層遍佈在該 反應器,該含氯氣 體化學流動前,被 蝕刻反應器中蝕刻 性撞擊加強氣體是 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公釐)_ 21 (請先閎讀背面之注意事項再填寫本頁) -装. 訂 457584 B8 C8 __ D8 六、申請專利範圍 9 .如申請專利範圍第6項尤漿蝕刻反應器中蝕刻 砂層以形成超深開口的方法,其中該惰性撞擊加強氣體是 /23* ' (請先閲讀背面之注意事項再镇寫本頁) ® 。 I:卜 》 1梦I 1 0 .如申請專利範圍第6 電漿蝕刻反應器中蝕 刻矽層以形成超深開口的方法,其中該半導體基材是矽晶 片。 「:曹! 1 1 .如申請專利範圍第6填1έ電漿蝕刻反應器中蝕 刻砂層以形成超深開口的方法,其中該超深開口是一溝。 1 2 .如申請專利範圍第6 電漿蝕刻反應器中蝕 刻矽層以形成超深開口的方法,其中該惰性撞擊加強氣體 對該S F5氣體之流速比是約3 5 0%至約5 5 0%。 1 3 .如申請專利範圍第6項漿蝕刻反應器中蝕 刻矽層以形成超深開口的方法,其中該含氟添加劑氣體是 5 S F 6。 卜、丨丨 1 4 .如申請專利範圍第6項之^漿蝕刻反應器中蝕 刻矽層以形成超深開口的方法,其中該含氟添加劑氣體是 C 4 F 8 , C F 4 , NF3 和 CHF3 之一。 經濟部皙慧財產局員工消費合作钍印製 1 5 .如申請專利範圍第6項;A漿蝕刻反應器中蝕 刻矽層以形成超深開口的方法,其中該超深開口之該蝕刻 持續向下至一約3 0 至約6 0 //丨m的蝕刻深度。 1 6 .如申請專利範圍第6項A漿蝕刻反應器中融 刻矽層以形成超深開口的方法,其中、在該電漿蝕刻反應器 r, 中之較低電極溫度是在約1 5 0 °C至約;6 0 °C間。 1 7 .如申請專利範圍第6項之%漿蝕刻反應器中軸 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐):22 A8 B8 C8 D8 457584 六、申請專利範圍 刻矽層以形成超深開口的方法,其中在該電漿蝕刻反應器 中之室壓是在約5 0 m T 〇 r r至約6 0 m T 〇 r r間。 {請先閲讀背面之注意事項再填寫本頁) 1 8 .如申請專利範圍第6項漿蝕刻反應器中蝕 刻矽層以形成超深開口的方法,其中該電漿之該打擊維持 約5秒至約1 0秒。 , 1 9 .如申請專利範圍第6項之1漿蝕刻反應器中蝕 刻矽層以形成超深開口的方法,其中在該電漿蝕刻反應器 中之頂部電力是在約4 0 0 W至約;Γ〇 :〇 〇 W間。 2 0 .如申請專利範圍第6項之%漿蝕刻反應器中蝕 刻矽層以形成超深開口的方法,其隹該電漿蝕刻反應器是 I 感應偶合電漿蝕刻反應器。 2 1 . —種在電漿蝕刻反應器中蝕刻矽層以形成深開 口的友_法,該方法包括: 提供半導體基材於該電漿蝕刻反應器中,該半導體基 材包括該矽層; 具有氦氣,氧反應劑氣體之蝕刻劑氣體化學流入該電 •—... 漿蝕刻反應器中: 經濟部智慧財產局員工消費合作社印製 使用該蝕刻劑氣體化學打擊電漿; 在打擊該電漿後,提供含氟添加劑氣體於電漿蝕刻反 應器中:且 蝕刻該深開口經至少部分該矽層|該矽層之該蝕刻用 該電漿來實施。 2 2 .如申請專利範圍第2 1項漿蝕刻反應器中 蝕刻矽層以形成深開口的方法,其中齋無氧化物層遍佈在 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0 X 297公釐)_ C 4 F 8 ,C F 經濟部智慧財產局員工消費合作社印製 457584 段 D8 六、申請專利範圍 該矽層上且含氯氣體化學流入該電漿蝕刻反應器中,該含 氯氣體化學在供該蝕刻該矽層用之該矽層劑氣體化學流動 前被使用以蝕刻經該天然氧化物層。 Ty 2 3 如申請專利範圍第2 1項之t漿蝕刻反應器中 餽刻矽層以形成深開口的方法,其中#)¾導體基材是矽晶 片。 . 2 4 .如申請專利範圍第2 1項漿蝕刻反應器中 蝕刻矽層以形成深開口的方法,其中該深開口是一溝。 2 5 .如申請專利範圍第2 1項;漿蝕刻反應器中 蝕刻矽層以形成深開口的方法,其中該含氟添加劑氣體是 S F 6。 2 6 .如申請專利範圍第2 1項之_漿蝕刻反應器中 蝕刻矽層以形成深開口的方法,其中該含氟添加劑氣體是 N F 3 和 C H F 3 之 2 7 .如申請專利範圍第2 1項;漿蝕刻反應器中 倉虫刻矽層以形成深開口的方法,其中g舉開口之該蝕刻持 續向下至一約1 0 //m至約1 5 間的深度。 - iV 2 8 *如申請專利範圍第2 1項·漿蝕刻反應器中 蝕刻矽層以形成深開口的方法,其中氣對該S F 6氣體 之流速比是約3 5 %至約5 5 0 %。 2 9 .如申請專利範圍第2 1項锻蝕刻反應器中 蝕刻矽層以形成深開口的方法,其中在該電漿蝕刻反應器 中之室壓是在約4 0 m T 〇 r r至約U0 ◦ m T 〇 r間。 3 Ο ·如申請專利範圍第2 1項之%漿蝕刻反應器中 本紙張&度適用中國國家標準(CNS ) Α4规格(210Χ297公釐) -24- J--Τ*-------裝-- (請先Ε讀背面之注意事項苒填寫本頁) 订 457584 AS B8 CS D8 申請專利範圍 其中該電漿之該打擊維持 蝕刻矽層以形成深開口的方法 約5秒至約1 0秒間。 3 1 .如申請專利範圍第2 1項之II漿蝕刻反應器中 1 蝕刻矽層以形成深開口的方法,其中丨電漿蝕刻反應器 中之頂部電力是在約3 0 0 w至約2 0 0 0 W間。 (請先閎讀背面之注意事項再填寫本頁) -装. 11T -% 經濟部智慧財1局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS )八衫見格(210X297公釐)_ 2巳_
TW089106468A 1999-04-20 2000-04-07 Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings TW457584B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/295,634 US6191043B1 (en) 1999-04-20 1999-04-20 Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings

Publications (1)

Publication Number Publication Date
TW457584B true TW457584B (en) 2001-10-01

Family

ID=23138562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089106468A TW457584B (en) 1999-04-20 2000-04-07 Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings

Country Status (5)

Country Link
US (2) US6191043B1 (zh)
JP (1) JP4852196B2 (zh)
KR (1) KR20020010605A (zh)
TW (1) TW457584B (zh)
WO (1) WO2000063960A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630655B (zh) * 2015-12-04 2018-07-21 日立全球先端科技股份有限公司 Dry etching method

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544860B1 (en) * 2000-03-06 2003-04-08 Koninklijke Philips Electronics N.V. Shallow trench isolation method for forming rounded bottom trench corners
US6743732B1 (en) * 2001-01-26 2004-06-01 Taiwan Semiconductor Manufacturing Company Organic low K dielectric etch with NH3 chemistry
US6451673B1 (en) * 2001-02-15 2002-09-17 Advanced Micro Devices, Inc. Carrier gas modification for preservation of mask layer during plasma etching
US6746961B2 (en) 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
ATE557418T1 (de) * 2001-10-31 2012-05-15 Tokyo Electron Ltd Verfahren zum ätzen von merkmalen mit hohem streckungsverhältnis
US20040171260A1 (en) * 2002-06-14 2004-09-02 Lam Research Corporation Line edge roughness control
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
JP4098225B2 (ja) * 2003-12-01 2008-06-11 松下電器産業株式会社 プラズマエッチング方法
DE10331526A1 (de) 2003-07-11 2005-02-03 Infineon Technologies Ag Verfahren zum anisotropen Ätzen einer Ausnehmung in ein Siliziumsubstrat und Verwendung einer Plasmaätzanlage
KR101083558B1 (ko) * 2003-12-01 2011-11-14 파나소닉 주식회사 플라즈마 에칭 방법
US20050280674A1 (en) 2004-06-17 2005-12-22 Mcreynolds Darrell L Process for modifying the surface profile of an ink supply channel in a printhead
US7309641B2 (en) * 2004-11-24 2007-12-18 United Microelectronics Corp. Method for rounding bottom corners of trench and shallow trench isolation process
US7202178B2 (en) * 2004-12-01 2007-04-10 Lexmark International, Inc. Micro-fluid ejection head containing reentrant fluid feed slots
JP5041696B2 (ja) * 2005-11-15 2012-10-03 パナソニック株式会社 ドライエッチング方法
US7985688B2 (en) * 2005-12-16 2011-07-26 Lam Research Corporation Notch stop pulsing process for plasma processing system
CN101379600A (zh) * 2006-02-01 2009-03-04 阿尔卡特朗讯公司 各向异性刻蚀方法
US7608195B2 (en) * 2006-02-21 2009-10-27 Micron Technology, Inc. High aspect ratio contacts
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
ATE502396T1 (de) 2006-12-12 2011-04-15 Nxp Bv Verfahren zur herstellung von öffnungen in einem substrat, insbesondere von durchgangslöchern durch ein substrat
KR100838399B1 (ko) 2007-05-17 2008-06-13 주식회사 하이닉스반도체 반도체 소자의 트렌치 형성 방법
JP5135879B2 (ja) * 2007-05-21 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
US8500913B2 (en) * 2007-09-06 2013-08-06 Micron Technology, Inc. Methods for treating surfaces, and methods for removing one or more materials from surfaces
US8263497B2 (en) * 2009-01-13 2012-09-11 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias
JP5305973B2 (ja) * 2009-02-20 2013-10-02 ラピスセミコンダクタ株式会社 トレンチ形成方法
WO2011066668A1 (en) * 2009-12-02 2011-06-09 C Sun Mfg. Ltd. Method of etching features into substrate
US8802571B2 (en) 2011-07-28 2014-08-12 Lam Research Corporation Method of hard mask CD control by Ar sputtering
JP2013110139A (ja) 2011-11-17 2013-06-06 Tokyo Electron Ltd 半導体装置の製造方法
US20140199833A1 (en) * 2013-01-11 2014-07-17 Applied Materials, Inc. Methods for performing a via reveal etching process for forming through-silicon vias in a substrate
CN104347390B (zh) * 2013-07-31 2017-06-27 中微半导体设备(上海)有限公司 一种等离子体刻蚀基片的方法
JP6328703B2 (ja) * 2016-08-15 2018-05-23 東京エレクトロン株式会社 半導体装置の製造方法
WO2020131793A1 (en) * 2018-12-20 2020-06-25 Mattson Technology, Inc. Silicon mandrel etch after native oxide punch-through
CN112285828A (zh) * 2020-09-30 2021-01-29 中国科学院微电子研究所 一种端面耦合器及其封装方法、应用
CN114678270A (zh) * 2020-12-24 2022-06-28 中微半导体设备(上海)股份有限公司 一种电感耦合等离子处理装置及其刻蚀方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4702795A (en) * 1985-05-03 1987-10-27 Texas Instruments Incorporated Trench etch process
US4726879A (en) 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
FR2616030A1 (fr) * 1987-06-01 1988-12-02 Commissariat Energie Atomique Procede de gravure ou de depot par plasma et dispositif pour la mise en oeuvre du procede
US4992134A (en) * 1989-11-14 1991-02-12 Advanced Micro Devices, Inc. Dopant-independent polysilicon plasma etch
US5356515A (en) * 1990-10-19 1994-10-18 Tokyo Electron Limited Dry etching method
US5296095A (en) * 1990-10-30 1994-03-22 Matsushita Electric Industrial Co., Ltd. Method of dry etching
US5933748A (en) * 1996-01-22 1999-08-03 United Microelectronics Corp. Shallow trench isolation process
US5843226A (en) * 1996-07-16 1998-12-01 Applied Materials, Inc. Etch process for single crystal silicon
JP3907087B2 (ja) * 1996-10-28 2007-04-18 キヤノンアネルバ株式会社 プラズマ処理装置
US6033991A (en) * 1997-09-29 2000-03-07 Cypress Semiconductor Corporation Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630655B (zh) * 2015-12-04 2018-07-21 日立全球先端科技股份有限公司 Dry etching method

Also Published As

Publication number Publication date
JP4852196B2 (ja) 2012-01-11
US20010001743A1 (en) 2001-05-24
JP2002542623A (ja) 2002-12-10
WO2000063960A1 (en) 2000-10-26
US6191043B1 (en) 2001-02-20
KR20020010605A (ko) 2002-02-04

Similar Documents

Publication Publication Date Title
TW457584B (en) Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
US6916746B1 (en) Method for plasma etching using periodic modulation of gas chemistry
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US7294580B2 (en) Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US7271107B2 (en) Reduction of feature critical dimensions using multiple masks
US7977390B2 (en) Method for plasma etching performance enhancement
JP5085997B2 (ja) プラズマエッチング性能強化方法及び装置
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
CN101148765B (zh) 硅片蚀刻方法
US7682516B2 (en) Vertical profile fixing
WO2006107495A1 (en) Etch profile control
TW200845192A (en) Pulsed plasma system with pulsed sample bias for etching semiconductor structures
TW589403B (en) Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
TW527646B (en) Method for pre-cleaning residual polymer
TW200408732A (en) A method for plasma etching performance enhancement
TWI237329B (en) Method for etching a hardmask layer and a metal layer
US5545290A (en) Etching method
CN104810241B (zh) 一种金属层上含钽薄膜的刻蚀方法
JP2007503728A (ja) 改良されたバイレイヤフォトレジストパターンを提供する方法
JPWO2020008703A1 (ja) プラズマ処理方法
US7341953B2 (en) Mask profile control for controlling feature profile
TW478064B (en) Method of plasma etching a polysilicon layer through a patterned SiO2 layer
TW463253B (en) Manufacturing method for deep submicron gate
KR20180031228A (ko) 탄탈륨 박막의 식각방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees