CN104810241B - 一种金属层上含钽薄膜的刻蚀方法 - Google Patents

一种金属层上含钽薄膜的刻蚀方法 Download PDF

Info

Publication number
CN104810241B
CN104810241B CN201410035345.0A CN201410035345A CN104810241B CN 104810241 B CN104810241 B CN 104810241B CN 201410035345 A CN201410035345 A CN 201410035345A CN 104810241 B CN104810241 B CN 104810241B
Authority
CN
China
Prior art keywords
etching
chamber
power control
reaction chamber
lithographic method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410035345.0A
Other languages
English (en)
Other versions
CN104810241A (zh
Inventor
邱鹏
张挺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sirui Technology Co.,Ltd.
Original Assignee
SHANGHAI XIRUI TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI XIRUI TECHNOLOGY Co Ltd filed Critical SHANGHAI XIRUI TECHNOLOGY Co Ltd
Priority to CN201410035345.0A priority Critical patent/CN104810241B/zh
Publication of CN104810241A publication Critical patent/CN104810241A/zh
Application granted granted Critical
Publication of CN104810241B publication Critical patent/CN104810241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明揭示了一种金属层上含钽薄膜的刻蚀方法，所述刻蚀方法包括：使用氯气和氯化硼刻蚀金属层上的含钽薄膜。具体包括：步骤S1、将带有含钽薄膜的基片放入电感耦合反应离子刻蚀机台的反应腔室中；步骤S2、向反应腔室中通入刻蚀气体；刻蚀气体包括氯气和氯化硼；步骤S3、用低偏置功率20～100瓦对硅片进行刻蚀。本发明提出的金属层上含钽薄膜的刻蚀方法，可克服器件接触不良的问题，得到非常干净的表面，提高器件的成品率。本发明方法使用氯气(Cl2)和氯化硼(BCl3)刻蚀氮化钽，刻蚀后可以得到非常干净的表面；同时氯气(Cl2)和氯化硼(BCl3)对铁(Fe)，钴(Co)，钛(Ti)，镍(Ni)等金属或复合金属的蚀刻速率很低，可以停在其材料上。

Description

一种金属层上含钽薄膜的刻蚀方法
技术领域
本发明属于半导体工艺技术领域，涉及一种刻蚀方法，尤其涉及一种金属层上含钽薄膜的刻蚀方法。
背景技术
氮化钽是一种电阻材料，随着半导体制造技术的不断发展，氮化钽的应用越来越广泛，由于氮化钽薄膜比其他薄膜产品相比具有更高的稳定性、更低的电阻温度系数、可以在更严酷的自然条件下应用等优点，所以大功率的氮化钽薄膜电阻可以带来更高的经济效益。
铁(Fe)，钴(Co)，钛(Ti)，镍(Ni)等金属或复合金属可以作为一些半导体器件的电极，所以在半导体工艺中会有氮化钽沉积在铁(Fe)，钴(Co)，钛(Ti)，镍(Ni)等金属或复合金属上。
而业界刻蚀氮化钽的工艺通常使用含有氟的气体，会产生很多的副产物和聚合物（包括大量钽的聚合物残渣），后续工艺清洁难度很大，极容易造成器件的接触问题，降低器件的成品率。
有鉴于此，如今迫切需要开发一种新的刻蚀氮化钽的方法，以便克服现有刻蚀方法的上述缺陷。
发明内容
本发明所要解决的技术问题是：提供一种金属层上含钽薄膜的刻蚀方法，可克服器件接触不良的问题，得到非常干净的表面，提高器件的成品率。
为解决上述技术问题，本发明采用如下技术方案：
一种金属层上含钽薄膜的刻蚀方法，所述刻蚀方法包括：
步骤S1、将带有含钽薄膜的基片放入电感耦合反应离子刻蚀机台的反应腔室中；
步骤S2、向反应腔室中通入反应气体，包括20～50sccm Cl2、30～100sccmBCl3、10～30sccm N2、50～200sccm Ar；
步骤S3、将反应腔室压力控制在15～50mt，温度控制在35℃；
步骤S4、用低偏置功率20～100瓦对硅片进行刻蚀，源极功率根据刻蚀速率的需要调整，功率和刻蚀速率成正比；
步骤S5、经过设定时间的刻蚀反应，得到含有很少量副产品的成型基片，所述副产品主要为钽的聚合物，降低后续清洁的难度；
步骤S6、刻蚀后的清洗：清洁气体为氧气；步骤S6具体包括：
步骤S61、将干法刻蚀后的器件放入有各向同性刻蚀功能的腔室中；
步骤S62、向该腔室中通入清洁气体氧气O2；
步骤S63、控制所述腔室的温度在70℃～250℃，控制所述腔室的压力在0.5～3Torr；
步骤S64、用等离子体对硅片进行低能反应刻蚀，去除器件表面和侧壁的含有钽的聚合物。
一种金属层上含钽薄膜的刻蚀方法，所述刻蚀方法包括：使用氯气和氯化硼刻蚀金属层上的含钽薄膜。
作为本发明的一种优选方案，在含钽薄膜上沉积一层或者多层的隔离材料；先刻蚀隔离材料，而后使用氯气和氯化硼刻蚀含钽薄膜。
作为本发明的一种优选方案，所述刻蚀方法包括：
步骤S1、将带有含钽薄膜的基片放入电感耦合反应离子刻蚀机台的反应腔室中；
步骤S2、向反应腔室中通入刻蚀气体；刻蚀气体包括氯气和氯化硼；
步骤S3、用低偏置功率20～100瓦对硅片进行刻蚀。
作为本发明的一种优选方案，所述步骤S2中，辅助刻蚀气体包氩气、氮气的一种或多种；反应腔室的温度控制在0℃～50℃,反应腔室的压力控制在15～50mTorr；主要刻蚀气体流量为10～200sccm，辅助刻蚀气体总流量为10～500sccm。
作为本发明的一种优选方案，所述方法还包括：
步骤S4、经过设定时间的刻蚀反应，得到含有很少量副产品的成型基片，所述副产品主要为钽的聚合物，降低后续清洁的难度；
步骤S5、刻蚀后的清洗：清洁气体为氧气。
作为本发明的一种优选方案，所述刻蚀方法还包括刻蚀后的清洗方法，具体包括：
将刻蚀后的器件放入有各向同性刻蚀功能的腔室中；
向该腔室中通入清洁气体，清洁气体为氧气；
控制所述腔室的温度在70℃～250℃，控制所述腔室的压力在0.5～3Torr；
用等离子体对硅片进行低能反应刻蚀，去除器件表面和侧壁的含有钽的聚合物。
作为本发明的一种优选方案，所述刻蚀方法还包括刻蚀后的清洗方法，具体包括：
将干法刻蚀后的器件放入有各向同性刻蚀功能的反应腔室中；
向该反应腔室中通入清洁气体，直至清洁气体充满反应腔室，清洁气体为氧气；
控制反应腔室的温度在80℃～150℃，控制反应腔室的压力在1～2Torr；
用100～500瓦功率的等离子体对硅片进行低能反应刻蚀；经过设定时间的反应去除器件表面和侧壁的含有钽的聚合物。
作为本发明的一种优选方案，所述含钽薄膜为氮化钽薄膜。
本发明的有益效果在于：本发明提出的金属层上含钽薄膜的刻蚀方法，可克服器件接触不良的问题，得到非常干净的表面，提高器件的成品率。本发明方法使用氯气(Cl2)和氯化硼(BCl3)刻蚀氮化钽，刻蚀后可以得到非常干净的表面；同时氯气(Cl2)和氯化硼(BCl3)对铁(Fe)，钴(Co)，钛(Ti)，镍(Ni)等金属或复合金属的蚀刻速率很低，可以停在其材料上。
附图说明
图1为本发明刻蚀方法的流程图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
实施例一
本实施例以刻蚀金属层上的氮化钽为例介绍本发明，当然，本发明方法也可以刻蚀其他含钽薄膜。本发明揭示了一种金属层上含钽薄膜的刻蚀方法，使用氯气(Cl2)和氯化硼(BCl3)刻蚀氮化钽。
具体地，所述刻蚀方法采用电感耦合反应离子刻蚀机台；该电感耦合反应离子刻蚀机台的电感耦合包括两个功率控制单元，即源极功率控制单元和偏置功率控制单元；所述偏置功率控制单元的功率控制在20～100W（如功率控制在20W、30W、50W、100W）；同时，所述刻蚀方法所用气体为氯气(Cl2)和氯化硼(BCl3)，气体流量为50～200sccm（如50sccm、70sccm、80sccm、100sccm）；反应腔室的温度控制在0℃～50℃（如0℃、30℃、35℃、40℃、45℃、50℃）；反应腔室的压力控制在10～50mTorr（如10mTorr、50mTorr、20mTorr）。本实施例中，所述偏置功率控制单元的功率控制在30W，所述刻蚀方法所用的气体流量为80sccm；反应腔室的温度控制在35℃；反应腔室的压力控制在50mTorr。
此外，所述刻蚀方法还可以包括刻蚀后的清洗方法，包括：将干法刻蚀后的器件放入有各向同性刻蚀功能的腔室中；向该腔室中通入清洁气体，清洁气体为氧气；控制所述腔室的温度在70℃～150℃，控制所述腔室的压力在0.5～3Torr；用等离子体对硅片进行低能反应刻蚀，去除器件表面和侧壁的含有钽的聚合物。具体地，本实施例中，所述清洗方法具体包括：将干法刻蚀后的器件放入有各向同性刻蚀功能的反应腔室中；向该反应腔室中通入清洁气体，直至清洁气体充满反应腔室，清洁气体为氧气；控制反应腔室的温度在100℃，控制反应腔室的压力在1.5Torr；用500瓦功率的等离子体对硅片进行低能反应刻蚀；经过设定时间的反应去除器件表面和侧壁的含有钽的聚合物。
请参阅图1，本发明氮化钽反应离子刻蚀方法具体包括如下步骤：
【步骤S1】将带有氮化钽膜的基片放入电感耦合反应离子刻蚀机台的反应腔室中。采用的电感耦合反应离子刻蚀台的电感耦合包括两个功率控制单元，即源极功率控制单元和偏置功率控制单元；所述源极功率控制单元的功率控制在10～3000W，所述偏置功率控制单元的功率控制在0～100W。
【步骤S2】向反应腔室中通入刻蚀气体；主要刻蚀气体为氯气(CL2)和氯化硼(BCL3)，辅助刻蚀气体包括氧气、氩气、氮气的一种或多种；主要刻蚀气体流量为10～200sccm（如10sccm、100sccm、200sccm、150sccm）；辅助刻蚀气体总流量为10～500sccm（如10sccm、100sccm、500sccm、200sccm）。
【步骤S3】反应腔室的温度控制在0℃～50℃（如0℃、35℃、50℃）；反应腔室的压力控制在15～50mTorr（如15mTorr、50mTorr、20mTorr、30mTorr）。
【步骤S4】用低偏置功率20～100瓦对硅片进行刻蚀；源极功率根据刻蚀速率的需要调整，功率和刻蚀速率成正比。
【步骤S5】经过设定时间的刻蚀反应，得到含有很少量副产品的成型基片，所述副产品主要为钽的聚合物，降低后续清洁的难度。
【步骤S6】刻蚀后的清洗：清洁气体为氧气。清洗方法具体包括：
步骤S61：将干法刻蚀后的器件放入有各向同性刻蚀功能的反应腔室中。
步骤S62：向该反应腔室中通入清洁气体，清洁气体为氧气。
步骤S63：控制所述腔室的温度在70℃～250℃（如70℃、80℃、150℃、250℃），控制所述腔室的压力在0.5～3Torr（0.5Torr、1Torr、2Torr、3Torr）。
步骤S64：用100～500瓦功率的等离子体对硅片进行低能反应刻蚀；经过设定时间的反应去除器件表面和侧壁的含有钽的聚合物。
实施例二
本实施例与实施例一的区别在于，本实施例中，本发明金属层上氮化钽的刻蚀方法具体包括如下步骤：
步骤S1、将带有氮化钽膜的基片放入电感耦合反应离子刻蚀机台的反应腔室中；
步骤S2、向反应腔室中通入反应气体，包括氯气(Cl2)和氯化硼(BCl3)，如反应气体包括25sccm Cl2（也可以为10～50sccm Cl2）、60sccm BCl3（也可以为30～100sccm BCl3）、10sccm N2（也可以为2～30sccm N2）、100sccm Ar（也可以为50～300sccm Ar）。
步骤S3、将反应腔室压力控制在50mt，温度控制在35℃；
步骤S4、用低偏置功率20～100瓦对硅片进行刻蚀，源极功率根据刻蚀速率的需要调整，功率和刻蚀速率成正比；
步骤S5、经过设定时间的刻蚀反应，得到含有很少量副产品的成型基片，所述副产品主要为钽的聚合物，降低后续清洁的难度；
步骤S6、刻蚀后的清洗：清洁气体为氧气；具体包括：
步骤S61、将干法刻蚀后的器件放入有各向同性刻蚀功能的腔室中；
步骤S62、向该腔室中通入清洁气体，清洁气体为氧气；
步骤S63、控制所述腔室的温度在150℃，控制所述腔室的压力在2Torr；
步骤S64、用等离子体对硅片进行低能反应刻蚀，去除器件表面和侧壁的含有钽的聚合物。
实施例三
本实施例与实施例一的区别在于，本实施例中，在含钽薄膜上沉积一层或者多层的隔离材料；先刻蚀隔离材料，而后使用氯气和氯化硼刻蚀含钽薄膜。
金属层上设有氮化钽薄膜，在氮化钽薄膜上继续沉积一层或者多层的隔离材料。所述隔离材料为绝缘材料或导电材料；如，所述隔离材料为氮化硅、氮氧化硅、氧化硅材料中的一种或多种。而后沉积光刻胶后进行曝光、显影工艺；采用刻蚀工艺先刻蚀上述的隔离材料。
此外，使用氯气和氯化硼刻蚀含钽薄膜，而后去除光刻胶；或者，在刻蚀隔离材料后先去除光刻胶，随后以隔离材料作为硬掩膜，使用氯气和氯化硼刻蚀去除氮化钽薄膜。
综上所述，本发明提出的金属层上含钽薄膜的刻蚀方法，可克服器件接触不良的问题，得到非常干净的表面，提高器件的成品率。本发明方法使用氯气(Cl2)和氯化硼(BCl3)刻蚀氮化钽，刻蚀后可以得到非常干净的表面；同时氯气(Cl2)和氯化硼(BCl3)对铁(Fe)，钴(Co)，钛(Ti)，镍(Ni)等金属或复合金属的蚀刻速率很低，可以停在其材料上。利用本发明的刻蚀方法刻蚀，可以很大程度地减少副产品。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (1)

1.一种金属层上含钽薄膜的刻蚀方法，其特征在于，所述刻蚀方法包括：
步骤S1、将带有含钽薄膜的基片放入电感耦合反应离子刻蚀机台的反应腔室中；该电感耦合反应离子刻蚀机台的电感耦合包括两个功率控制单元，即源极功率控制单元和偏置功率控制单元；所述偏置功率控制单元的功率控制在30W；
步骤S2、向反应腔室中通入反应气体，包括20～50sccm Cl2、30～100sccm BCl3、10～30sccm N2、50～200sccm Ar；
步骤S3、将反应腔室压力控制在50mTorr ，温度控制在35℃；
步骤S4、用偏置功率控制单元的偏置功率30瓦对基片进行刻蚀，源极功率根据刻蚀速率的需要调整，功率和刻蚀速率成正比；
步骤S5、经过设定时间的刻蚀反应，得到含有少量副产品的成型基片，所述副产品主要为钽的聚合物，降低后续清洁的难度；
步骤S6、刻蚀后的清洗：清洁气体为氧气O2；步骤S6具体包括：
步骤S61、将干法刻蚀后的器件放入有各向同性刻蚀功能的腔室中；
步骤S62、向该腔室中通入清洁气体氧气O2；
步骤S63、控制所述腔室的温度在100℃，控制所述腔室的压力在1.5Torr；
步骤S64、用500瓦功率的等离子体对基片进行低能反应刻蚀，去除器件表面和侧壁的含有钽的聚合物。
CN201410035345.0A 2014-01-24 2014-01-24 一种金属层上含钽薄膜的刻蚀方法 Active CN104810241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410035345.0A CN104810241B (zh) 2014-01-24 2014-01-24 一种金属层上含钽薄膜的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410035345.0A CN104810241B (zh) 2014-01-24 2014-01-24 一种金属层上含钽薄膜的刻蚀方法

Publications (2)

Publication Number Publication Date
CN104810241A CN104810241A (zh) 2015-07-29
CN104810241B true CN104810241B (zh) 2018-06-08

Family

ID=53694982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410035345.0A Active CN104810241B (zh) 2014-01-24 2014-01-24 一种金属层上含钽薄膜的刻蚀方法

Country Status (1)

Country Link
CN (1) CN104810241B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450118A (zh) * 2017-06-22 2017-12-08 青岛海信宽带多媒体技术有限公司 一种调节占空比的刻蚀方法
CN113460954B (zh) * 2021-05-24 2024-03-12 北京量子信息科学研究院 含钽膜的微纳米结构元件及其制备方法
CN114758953B (zh) * 2022-06-13 2022-09-09 合肥晶合集成电路股份有限公司 金属刻蚀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101155648A (zh) * 2005-01-31 2008-04-02 应用材料公司 衬底表面和室表面的蚀刻剂处理工艺
CN102176415A (zh) * 2011-03-15 2011-09-07 上海集成电路研发中心有限公司 衬底表面处理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280375B (zh) * 2010-06-08 2013-10-16 中国科学院微电子研究所 一种先栅工艺中叠层金属栅结构的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101155648A (zh) * 2005-01-31 2008-04-02 应用材料公司 衬底表面和室表面的蚀刻剂处理工艺
CN102176415A (zh) * 2011-03-15 2011-09-07 上海集成电路研发中心有限公司 衬底表面处理方法

Also Published As

Publication number Publication date
CN104810241A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
TW436922B (en) Method for etching silicon oxynitride and inorganic antireflection coatings
JP2020515047A5 (zh)
TWI446438B (zh) 用以控制微負載效應之脈衝偏壓電漿處理
TW589390B (en) Method of etching titanium nitride
JP7175237B2 (ja) 酸化物の原子層エッチングの方法
CN101148765B (zh) 硅片蚀刻方法
TW201247312A (en) Methods of dry stripping boron-carbon films
CN107112232A (zh) 等离子体蚀刻方法
CN104810241B (zh) 一种金属层上含钽薄膜的刻蚀方法
TWI766866B (zh) 蝕刻方法
CN104599943B (zh) 一种氮化钽反应离子刻蚀方法
JP2005268292A (ja) 半導体装置の製造方法
JPH11176804A (ja) 半導体装置の製造方法
JP2010010573A5 (zh)
CN107579001A (zh) 半导体器件的形成方法
JP2010263132A5 (zh)
TWI769118B (zh) 金屬硬式罩幕蝕刻方法
CN105304480B (zh) 锗的干法刻蚀方法
CN105712289B (zh) 半导体结构的形成方法
JP2012043869A (ja) エッチングガスおよびエッチング方法
JP2020136584A (ja) エッチングガス及びそれを用いたエッチング方法
TWI831850B (zh) 將半導體元件上的矽化鎳層圖案化之方法
CN104550132B (zh) 超深孔等离子刻蚀工艺后关键尺寸一致性的控制方法
TWI338726B (en) Tungsten silicide etch process with reduced etch rate micro-loading
CN104882375B (zh) 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 307, 3rd floor, 1328 Dingxi Road, Changning District, Shanghai 200050

Patentee after: Shanghai Sirui Technology Co.,Ltd.

Address before: 201815 No. 3157, building 3, No. 1368, Xingxian Road, Jiading District, Shanghai

Patentee before: Shanghai Silicon Technology Co.,Ltd.