CN114758953B - 金属刻蚀方法 - Google Patents

金属刻蚀方法 Download PDF

Info

Publication number
CN114758953B
CN114758953B CN202210659482.6A CN202210659482A CN114758953B CN 114758953 B CN114758953 B CN 114758953B CN 202210659482 A CN202210659482 A CN 202210659482A CN 114758953 B CN114758953 B CN 114758953B
Authority
CN
China
Prior art keywords
layer
metal
etching
mixed gas
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210659482.6A
Other languages
English (en)
Other versions
CN114758953A (zh
Inventor
郑威
王旭东
卢俊玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210659482.6A priority Critical patent/CN114758953B/zh
Publication of CN114758953A publication Critical patent/CN114758953A/zh
Application granted granted Critical
Publication of CN114758953B publication Critical patent/CN114758953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种金属刻蚀方法,包括以下步骤:提供半导体器件结构,且所述半导体器件结构包括依次层叠的衬底、刻蚀停止层、金属阻挡层、金属层和硬掩模层,其中所述刻蚀停止层的材质包括SiON;在所述半导体器件结构上形成光刻胶层,并对所述光刻胶层进行光刻形成图案化的光刻胶层;以所述图案化的光刻胶层为掩模,并采用混合气体依次对所述硬掩模层、金属层、金属阻挡层、刻蚀停止层以及部分衬底进行刻蚀,所述混合气体包括Cl2和BCl3。本发明通过采用包括Cl2和BCl3的混合气体作为刻蚀气体,以及在所述金属阻挡层与衬底之间增加SiON材质的刻蚀停止层,可以减少含F副产物和含O副产物的产生,进而减少缺陷,提高产品质量。

Description

金属刻蚀方法
技术领域
本发明涉及半导体技术领域,特别涉及一种金属刻蚀方法。
背景技术
在半导体制造工艺中,刻蚀工艺主要用于采用化学的或者物理的方法将半导体衬底上的各种材料层进行去除,以使得刻蚀后的材料层在半导体衬底上形成特定的图案,满足工艺的要求。金属刻蚀作为刻蚀工艺的一种,主要用于对半导体衬底上的金属层进行刻蚀,以在半导体衬底上形成特定图案的金属线。
但是,目前的金属刻蚀方法是采用CxFy(1:4<x:y<2:3)作为刻蚀气体,容易出现含氟副产物和含氧副产物,对金属刻蚀后得到的器件的性能造成影响。
发明内容
本发明的目的在于提供一种金属刻蚀方法,以减少刻蚀过程中副产物的产生。
为了实现上述目的以及其他相关目的,本发明提供了一种金属刻蚀方法,包括以下步骤:
提供半导体器件结构,且所述半导体器件结构包括依次层叠的衬底、刻蚀停止层、金属叠层和硬掩模层,其中所述刻蚀停止层的材质包括SiON;
在所述半导体器件结构上形成光刻胶层,并对所述光刻胶层进行光刻形成图案化的光刻胶层;
以所述图案化的光刻胶层为掩模,并采用混合气体依次对所述硬掩模层、金属叠层、刻蚀停止层以及部分衬底进行刻蚀,所述混合气体包括Cl2和BCl3
可选的,在所述的金属刻蚀方法中,所述混合气体中的Cl2和BCl3的比例为1:4~5:1。
可选的,在所述的金属刻蚀方法中,所述刻蚀停止层的厚度为100 Å ~300 Å。
可选的,在所述的金属刻蚀方法中,所述金属叠层包括依次层叠的金属阻挡层、金属层以及金属抗反射层。
可选的,在所述的金属刻蚀方法中,在采用混合气体对所述金属层进行刻蚀的过程中,所述混合气体还包括C2H4和惰性气体。
可选的,在所述的金属刻蚀方法中,所述金属阻挡层包括第一金属Ti层以及位于所述第一金属Ti层上的第一TiN层。
可选的,在所述的金属刻蚀方法中,所述金属层的材质包括AlCu。
可选的,在所述的金属刻蚀方法中,所述金属抗反射层包括第二金属Ti层以及位于所述第二金属Ti层上的第二TiN层。
可选的,在所述的金属刻蚀方法中,在采用混合气体对所述金属叠层进行刻蚀之后,所述金属刻蚀方法还包括:采用灰化的方法去除所述图案化的光刻胶层。
可选的,在所述的金属刻蚀方法中,所述硬掩模层的材质包括正硅酸乙酯。
与现有技术相比,本发明的技术方案具有以下有益效果:
在本发明提供的金属刻蚀方法中,通过采用包括Cl2和BCl3的混合气体依次对硬掩模层、金属叠层、刻蚀停止层以及部分衬底进行刻蚀,能够避免含F(氟)副产物的出现。而通过在所述衬底与金属叠层之间增加一层SiON材质的刻蚀停止层,能够减少含O(氧)副产物的出现。
附图说明
图1是一种金属刻蚀方法中根据步骤S02形成的产品结构示意图;
图2是一种金属刻蚀方法中根据步骤S03中对硬掩模层进行刻蚀后形成的产品结构示意图;
图3是一种金属刻蚀方法中根据步骤S03中对部分衬底进行刻蚀后形成的产品结构示意图;
图4是本发明一实施例提供的金属刻蚀方法中根据步骤S2形成的产品结构示意图;
图5是本发明一实施例提供的金属刻蚀方法中根据步骤S3中对硬掩模层进行刻蚀后形成的产品结构示意图;
图6是本发明一实施例提供的金属刻蚀方法中根据步骤S3中对部分衬底进行刻蚀后形成的产品结构示意图;
其中图1~图3中,
011-衬底,012-金属阻挡层,013-金属层,014-金属抗反射层,015-硬掩模层,016-图案化的光刻胶层,017-副产物;
图4~图6中,
11-衬底,12-刻蚀停止层,13-金属阻挡层,14-金属层,15-金属抗反射层,16-硬掩模层,17-图案化的光刻胶层。
具体实施方式
以下结合附图和具体实施例对本发明提出的金属刻蚀方法作进一步详细说明。根据下面说明书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1~图3,目前的金属刻蚀方法包括:
步骤S01:提供半导体器件结构,且所述半导体器件结构包括衬底011、依次层叠在衬底011上的金属阻挡层012、金属层013、金属抗反射层014以及硬掩模层015;
步骤S02:在所述半导体器件结构上形成光刻胶层,并对所述光刻胶层进行光刻形成图案化的光刻胶层016;
步骤S03:以所述图案化的光刻胶层016为掩模,并采用CxFy气体依次对所述硬掩模层015、金属抗反射层014、金属层013、金属阻挡层012以及部分所述衬底011进行刻蚀。
参阅图1,在步骤S01中,所述衬底011可以为多层结构,且所述多层结构的最上层为氧化层。所述氧化层的材质优选为SiO2,即所述衬底011的上表面的材料优选为SiO2。所述金属阻挡层012形成在所述氧化层上,且所述金属阻挡层012包括第一金属Ti层以及位于第一金属Ti层上的第一TiN层。所述第一金属Ti层的厚度优选为25 Å ~150 Å,例如50 Å。所述第一TiN层的厚度优选为50 Å ~250 Å,例如100 Å。所述金属层013的厚度优选为1000 Å ~30000 Å,例如5000 Å。所述金属层013的材质优选为AlCu。所述金属抗反射层014包括第二金属Ti层以及位于第二金属Ti层上的第二TiN层。所述第二金属Ti层的厚度优选为25 Å ~150 Å,例如50 Å。所述第二TiN层的厚度优选为50 Å ~500 Å,例如100 Å。所述硬掩模层015的材质优选为TEOS(Tetraethylorthosilicate,正硅酸乙酯),且所述硬掩模层015的厚度优选为250 Å ~500 Å,例如300 Å。
继续参阅图1,在步骤S02中,在所述硬掩模层015上形成光刻胶层,并对所述光刻胶层进行光刻,以将光罩上的图案转移至光刻胶层上,形成图案化的光刻胶层016。所述光罩上的图案是按照工艺需求设定的。
参阅图2,在步骤S03中,采用CxFy的气体作为刻蚀气体,依次对所述硬掩模层015、金属抗反射层014、金属层013、金属阻挡层012以及部分所述衬底011进行刻蚀。
所述硬掩模层015的刻蚀具体包括:以所述图案化的光刻胶层016为掩模,采用刻蚀气体对所述硬掩模层015进行刻蚀,且刻蚀停止在所述第二TiN层的上表面。所述硬掩模层015可以用于限定赋予金属层的蚀刻图案。
所述CxFy可以为全氟碳化物(PFC)类,举例来说但并非限制,可使用的全氟碳化物气体包括四氟化碳(tetrafluoromethane,CF4)、八氟环丁烷(octafluorocyclobutane,C4F8)、六氟丁二烯(hexafluoro-2-butyne,C4F6)等。进一步的,优选1:4<x:y<2:3。由于所述刻蚀气体为CxFy,所述CxFy容易与TiN反应,形成TixFy的副产物017,即含氟副产物。而TEOS的界面层中含有O原子,会和第二TiN层发生扩散反应,形成TixOy的副产物017,即含氧副产物,可参见图2。
所述金属抗反射层014的刻蚀具体包括:在所述硬掩模层015刻蚀完成之后,以所述图案化的光刻胶层016以及刻蚀后的所述硬掩模层015为掩模,采用刻蚀气体对所述金属抗反射层014进行刻蚀,刻蚀停止在所述金属层013的上表面。所述刻蚀气体也为CxFy。所述硬掩模层015与金属抗反射层014结合使用以定义出金属层013的蚀刻图案。
所述金属层013的刻蚀具体包括:在所述金属抗反射层014刻蚀完成之后,采用刻蚀气体对所述金属层013进行刻蚀,且刻蚀停止在所述金属阻挡层012的上表面,可参见图3。所述刻蚀气体为CxFy
所述金属阻挡层012的刻蚀具体包括:在所述金属层013刻蚀之后,继续采用所述刻蚀气体对所述金属阻挡层012进行刻蚀。为了确保所述金属阻挡层012刻蚀完全,会进行过刻蚀,即在所述金属阻挡层012完成刻蚀之后,继续刻蚀部分深度的衬底011。所述刻蚀气体为CxFy。所述刻蚀气体刻蚀掉部分所述衬底011,具体为刻蚀掉部分所述氧化层。
由于所述氧化层的材料通常为SiO2,键能比较小,容易与Ti层反生反应,形成TiO的副产物,即会有含O(氧)副产物残留下来,影响最终器件的性能。而且随着器件尺寸越来越小,残留的副产物造成的影响会更大。
为了减少在金属刻蚀的过程中出现含氧副产物和含氟副产物,提高产品质量和产量,本发明提供了一种金属刻蚀方法,具体可参见图4~图6。
本发明提供的金属刻蚀方法包括:
步骤S1:提供半导体器件结构,且所述半导体器件结构包括依次层叠的衬底11、刻蚀停止层12、金属叠层和硬掩模层16,其中所述刻蚀停止层12的材质包括SiON;
步骤S2:在所述半导体器件结构上形成光刻胶层,并对所述光刻胶层进行光刻形成图案化的光刻胶层17;
步骤S3:以所述图案化的光刻胶层17为掩模,并采用混合气体依次对所述硬掩模层16、金属叠层、刻蚀停止层12以及部分衬底11进行刻蚀,所述混合气体包括Cl2和BCl3
参见图4,在步骤S1中,所述衬底11可以为多层结构,且所述多层结构的最上层为氧化层。所述氧化层的材质优选为SiO2,即所述衬底11的上表面的材料为SiO2。所述刻蚀停止层12位于所述氧化层上,且所述刻蚀停止层12的材质优选为SiON。因为Si-O-N的键能大于Si-O-O的键能,且SiON 中O含量少于TEOS,且不易发生扩散,所以蚀刻的过程中SiON更能减少副产物的产生。所述刻蚀停止层12的厚度太薄会影响电阻RS,而厚度太厚会形成TixOy的副产物,因此所述刻蚀停止层12的厚度优选为100 Å ~300 Å。
所述金属叠层包括依次堆叠的金属阻挡层13、金属层14以及金属抗反射层15。因此,在所述刻蚀停止层12上形成金属阻挡层13。所述金属阻挡层13包括第一金属Ti层以及位于第一金属Ti层上的第一TiN层。所述第一金属Ti层的厚度优选为25 Å ~150 Å,例如50Å。所述第一TiN层的厚度优选为50 Å ~250 Å,例如100 Å。所述金属层14的厚度优选为1000Å ~30000 Å,例如2000 Å。所述金属层14的材质优选为AlCu,但不限于此,例如还可以为AlSiCu。所述金属抗反射层15包括金属Ti层以及位于所述金属Ti层上的TiN层,具体为第二金属Ti层以及位于所述第二金属Ti层上的第二TiN层。所述第二金属Ti层的厚度优选为25Å ~150 Å,例如50 Å。所述第二TiN层的厚度优选为50 Å ~500 Å,例如100 Å。所述硬掩模层16优选为p-TEOS硬掩模层,即所述硬掩模层16的材质优选为TEOS(正硅酸乙酯),且所述硬掩模层16的厚度优选为250 Å ~500 Å,例如300 Å。
在步骤S2中,在所述半导体器件结构上形成光刻胶层,并对所述光刻胶层进行光刻形成图案化的光刻胶层17。所述光刻胶层形成在所述硬掩模层16上,且所述图案化的光刻胶层的图案用于定义出所述金属叠层的图案。
在步骤S3中,以所述图案化的光刻胶层17为掩模,依次对所述硬掩模层16、金属抗反射层15、金属层14、金属阻挡层13、刻蚀停止层12以及部分所述衬底11进行刻蚀。具体步骤包括:
步骤S31:硬掩模层16的刻蚀,具体为:以所述图案化的光刻胶层17为掩模,对所述硬掩模层16进行刻蚀;
步骤S32:主刻蚀,具体为:对所述金属叠层进行主刻蚀,包括对所述金属抗反射层15、金属层14以及金属阻挡层13的刻蚀;
步骤S33:过刻蚀,具体为:对所述刻蚀停止层12以及部分所述衬底11进行的刻蚀。
在本实施例中,采用包括Cl2与BCl3的混合气体作为刻蚀气体,所述Cl2和BCl3的混合比例优选为1:4~5:1。
在步骤S31中,所述硬掩模层16的刻蚀包括:以所述图案化的光刻胶层17为掩模,采用混合气体对所述硬掩模层16进行刻蚀,且刻蚀停止在所述第二TiN层的上表面,可参见图5。所述硬掩模层16可以用于限定赋予金属叠层的蚀刻图案。在该步骤中,所述混合气体为Cl2与BCl3的混合气体。
由于所述刻蚀气体为Cl2与BCl3的混合气体,并不含F,因此,并不会与TiN反应形成含F的副产物,即可以避免含F副产物的出现,减少缺陷的产生,进而提高产品的质量和产量。
由于在硬掩模层16刻蚀之后,还具有主刻蚀,而主刻蚀的刻蚀时间相对较长,而因TEOS的界面层中含有O原子,与第二TiN层发生扩散反应形成的含氧副产物,会在后续主刻蚀的过程中除去,并不会被残留下来。
在步骤S32中,以所述图案化的光刻胶层17以及刻蚀后的所述硬掩模层16为掩模,采用混合气体对所述金属叠层进行主刻蚀,且刻蚀停止在所述刻蚀停止层12的上表面,可参见图5。在该步骤中,所述混合气体包括Cl2与BCl3
所述金属叠层的刻蚀包括:依次对所述金属抗反射层15、金属层14以及金属阻挡层13的刻蚀。
所述金属抗反射层15的刻蚀过程具体包括:在所述硬掩模层16刻蚀完成之后,采用混合气体对所述金属抗反射层15进行刻蚀,刻蚀停止在所述金属层14的上表面。所述硬掩模层16与金属抗反射层15结合使用以定义出金属层14的蚀刻图案。在所述金属抗反射层15的刻蚀过程中,所述混合气体为Cl2与BCl3的混合气体。
所述金属层14的刻蚀过程包括:在所述金属抗反射层15刻蚀完成后,采用混合气体对所述金属层14进行刻蚀。所述金属层14的刻蚀过程中的混合气体包括Cl2与BCl3,除此之外,还可以包括C2H4和惰性气体,所述惰性气体优选为He或者N2,例如所述混合气体可以为Cl2、BCl3、C2H4和He组成的混合气体。由于Al的活性比较大,刻蚀速度太快,在刻蚀的过程中会造成金属层14的侧壁被部分刻蚀掉,造成侧壁损伤。而在刻蚀气体中加入C2H4和惰性气体,可以稀释刻蚀气体以及降低Al的刻蚀活性,对金属层的侧壁起到保护作用。
所述金属阻挡层13的刻蚀过程包括:在所述金属层14刻蚀完成后,采用混合气体对所述金属阻挡层13进行刻蚀。所述金属阻挡层13的刻蚀过程中的混合气体可以包括Cl2与BCl3
在步骤S32与步骤S33之间,或者步骤S33之后,所述金属刻蚀方法还包括:去除所述图案化的光刻胶层17。所述图案化的光刻胶层17的去除方法优选为灰化。
在步骤S33中,在所述金属阻挡层13刻蚀完成后,采用混合气体对所述刻蚀停止层12以及部分所述衬底11进行刻蚀,且刻蚀停止在所述衬底11中,可参见图6。所述混合气体刻蚀掉部分所述衬底11,具体为刻蚀掉部分所述氧化层。该步骤中的混合气体可以包括Cl2与BCl3。所述过刻蚀是为了确保金属线与金属线间彻底隔断,不产生短路。部分所述衬底11的刻蚀量为刻蚀停止层的30%~50%。
综上可见,通过采用包括Cl2和BCl3的混合气体依次对硬掩模层、金属叠层、刻蚀停止层以及部分衬底进行刻蚀,能够避免含氟副产物的出现。而通过在所述衬底与金属叠层之间增加一层SiON的刻蚀停止层,能够减少含氧副产物的出现。
此外,可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个步骤”引述意味着对一个或多个步骤的引述,并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。

Claims (8)

1.一种金属刻蚀方法,其特征在于,包括以下步骤:
提供半导体器件结构,且所述半导体器件结构包括依次层叠的衬底、刻蚀停止层、金属叠层和硬掩模层,其中所述刻蚀停止层的材质包括SiON,所述金属叠层包括依次层叠的金属阻挡层、金属层以及金属抗反射层,所述金属阻挡层包括第一金属Ti层以及位于所述第一金属Ti层上的第一TiN层,所述衬底包括多层结构,所述多层结构的顶层为氧化层,所述氧化层的材质包括SiO2
在所述半导体器件结构上形成光刻胶层,并对所述光刻胶层进行光刻形成图案化的光刻胶层;
以所述图案化的光刻胶层为掩模,采用混合气体依次对所述硬掩模层、金属叠层、刻蚀停止层以及部分衬底进行刻蚀,所述混合气体包括Cl2和BCl3
2.如权利要求1所述的金属刻蚀方法,其特征在于,所述混合气体中的Cl2和BCl3的比例为1:4~5:1。
3.如权利要求1所述的金属刻蚀方法,其特征在于,所述刻蚀停止层的厚度为100 Å ~300 Å。
4.如权利要求1所述的金属刻蚀方法,其特征在于,在采用混合气体对所述金属层进行刻蚀的过程中,所述混合气体还包括C2H4和惰性气体。
5.如权利要求1所述的金属刻蚀方法,其特征在于,所述金属层的材质包括AlCu。
6.如权利要求1所述的金属刻蚀方法,其特征在于,所述金属抗反射层包括第二金属Ti层以及位于所述第二金属Ti层上的第二TiN层。
7.如权利要求1所述的金属刻蚀方法,其特征在于,在采用混合气体对所述金属叠层进行刻蚀之后,所述金属刻蚀方法还包括:采用灰化的方法去除所述图案化的光刻胶层。
8.如权利要求1所述的金属刻蚀方法,其特征在于,所述硬掩模层的材质包括正硅酸乙酯。
CN202210659482.6A 2022-06-13 2022-06-13 金属刻蚀方法 Active CN114758953B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210659482.6A CN114758953B (zh) 2022-06-13 2022-06-13 金属刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210659482.6A CN114758953B (zh) 2022-06-13 2022-06-13 金属刻蚀方法

Publications (2)

Publication Number Publication Date
CN114758953A CN114758953A (zh) 2022-07-15
CN114758953B true CN114758953B (zh) 2022-09-09

Family

ID=82336797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210659482.6A Active CN114758953B (zh) 2022-06-13 2022-06-13 金属刻蚀方法

Country Status (1)

Country Link
CN (1) CN114758953B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100570828C (zh) * 2007-07-12 2009-12-16 上海交通大学 刻蚀氮化铝薄膜微图形的方法
CN102129975A (zh) * 2010-01-20 2011-07-20 中芯国际集成电路制造(上海)有限公司 通过等离子体刻蚀法形成金属栅极的方法
CN102468157A (zh) * 2010-11-10 2012-05-23 中国科学院微电子研究所 一种高k栅介质的刻蚀方法
CN102403269A (zh) * 2011-11-30 2012-04-04 上海华力微电子有限公司 干法刻蚀第一金属层的方法
CN103367104A (zh) * 2012-03-26 2013-10-23 上海宏力半导体制造有限公司 一种对金属电容上电极的刻蚀方法
CN104347487A (zh) * 2013-08-06 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104810241B (zh) * 2014-01-24 2018-06-08 上海矽睿科技有限公司 一种金属层上含钽薄膜的刻蚀方法
CN106558608B (zh) * 2015-09-24 2019-11-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111613530A (zh) * 2020-06-04 2020-09-01 合肥晶合集成电路有限公司 半导体结构的制造方法

Also Published As

Publication number Publication date
CN114758953A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
JP3257533B2 (ja) 無機反射防止膜を使った配線形成方法
JP2000311899A (ja) 半導体デバイスの製造方法
JPH0345532B2 (zh)
US20120220132A1 (en) Semiconductor device manufacturing method
WO2011102140A1 (ja) 半導体装置の製造方法
JP2001308076A (ja) 半導体装置の製造方法
US20210074912A1 (en) Metal/Dielectric/Metal Hybrid Hard Mask To Define Ultra-Large Height Top Electrode For Sub 60nm MRAM Devices
WO2022100070A1 (zh) 光刻胶的处理方法及自对准双图案化方法
CN111584348A (zh) 三层光刻材料的返工方法
CN110739212A (zh) 硬掩膜的制备方法及半导体器件的制造方法
JP3318801B2 (ja) ドライエッチング方法
CN114758953B (zh) 金属刻蚀方法
WO2022198879A1 (zh) 半导体结构及其制作方法、外围电路
US9543160B2 (en) Reducing defects in patterning processes
TW200824002A (en) Method for fabricating semiconductor device
JP2001185531A (ja) 多層レジストのエッチング方法と薄膜磁気ヘッドの製造方法
KR100851922B1 (ko) 반도체 소자의 제조방법
US7501679B2 (en) Flash memory device and method for fabricating the same
CN111834204B (zh) 半导体结构的制备方法
KR100928098B1 (ko) 산화막을 이용한 메탈라인 형성방법
US20130122703A1 (en) Method for fabricating semiconductor device
TWI759340B (zh) 矽氧化物矽氮化物堆疊離子輔助蝕刻
JPH05217961A (ja) シリコンの精密加工方法
JP2921000B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant