CN103367104A - 一种对金属电容上电极的刻蚀方法 - Google Patents
一种对金属电容上电极的刻蚀方法 Download PDFInfo
- Publication number
- CN103367104A CN103367104A CN2012100817719A CN201210081771A CN103367104A CN 103367104 A CN103367104 A CN 103367104A CN 2012100817719 A CN2012100817719 A CN 2012100817719A CN 201210081771 A CN201210081771 A CN 201210081771A CN 103367104 A CN103367104 A CN 103367104A
- Authority
- CN
- China
- Prior art keywords
- metal
- top electrode
- etching
- metal level
- lithographic method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种对金属电容上电极的刻蚀方法，该金属电容包含在衬底上淀积的第一金属层，在第一金属层上淀积的绝缘层，在绝缘层上淀积的作为金属电容上电极的第二金属层；该方法包含：步骤1主刻蚀：使用化学刻蚀结合物理轰击的方法，图案化垂直刻蚀金属电容的上电极第二金属层，形成若干凹槽并在凹槽底部剩余部分第二金属层残留；步骤2过刻蚀：使用纯化学刻蚀方法，施加一个低偏压射频功率，垂直刻蚀凹槽内剩余部分的第二金属层及一定厚度的绝缘层。利用本发明方法，可避免金属电容上电极的侧壁被横向水平刻蚀，保证其垂直度和完整性；并可有效改善刻蚀后剩余绝缘层的电介质厚度的一致性和稳定性，有利于提高制成后的成品金属电容的质量和性能。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及一种半导体制造过程中对MCT（Metal Capacitor Top electrode，金属电容上电极）的刻蚀方法。
背景技术
在半导体技术领域中，金属电容是一个MIM（Metal-Insulator-Metal，金属-绝缘体-金属）的三层结构。如图1所示，所述金属电容包含：在晶圆衬底1’上溅射生成第一金属层2’，利用CVD（化学气相沉积）方法在所述第一金属层2’上淀积形成的绝缘层3’，以及在所述绝缘层3’上通过溅射形成的第二金属层4’。所述金属电容的电容值由第二金属层4’与第一金属层2’的相对顶部表面积确定。
在半导体金属电容的制造过程中，在晶圆上完成上述各层淀积之后，需要对金属电容的上电极（也就是第二金属层4’）进行图案化刻蚀，以在晶圆上形成若干凹槽而制成若干分隔的金属电容半导体器件。刻蚀完成后对所剩余的绝缘层3’的电介质厚度有非常严格的标准和要求，其对于整个金属电容的制造过程具有非常关键和决定性的作用。
如果对金属电容的上电极图案化刻蚀完成后所剩余的绝缘层3’的电介质厚度太薄的话，会导致绝缘层3’极有可能发生经时击穿（TDDB，Time Dependent Dielectric Breakdown），从而导致金属电容失效。但如果刻蚀完成后所剩的绝缘层3’的电介质厚度太厚的话，会导致在接下去的制程中使得金属电容MIM结构的第一金属层2’产生刻蚀不足的情况，从而使得晶圆边缘区域损失。
因此，在对金属电容的上电极进行图案化刻蚀的过程中，如何有效控制刻蚀后剩余绝缘层3’的电介质厚度始终稳定的保持一致性，对于金属电容的制造过程是非常关键的。
另外，现有技术中，在对金属电容的上电极进行图案化刻蚀的过程中，除了上述已经提到的无法保证剩余绝缘层3’的电介质厚度的稳定性和一致性的缺陷外，如果不能在主刻蚀步骤中产生足够的聚合物保护侧壁，还会导致以下情况发生，即在图案化刻蚀过程中由于形成凹槽而被分隔的金属电容上电极的侧壁，将会同时被横向水平刻蚀，从而使得侧壁具有向内凹的形状（如图1所示），无法保证刻蚀后上电极侧壁的完整性。
发明内容
本发明的目的在于提供一种对金属电容上电极的刻蚀方法，能有效克服背景技术中存在的缺点和限制，避免金属电容上电极的侧壁被横向水平刻蚀，同时有效提高刻蚀后剩余绝缘层的电介质厚度的一致性。
为了达到上述目的，本发明的技术方案是提供一种对金属电容上电极的刻蚀方法，所述金属电容包含在晶圆衬底上淀积生成的第一金属层，在所述第一金属层上淀积生成的绝缘层，以及在所述绝缘层上淀积生成作为金属电容上电极的第二金属层；所述对金属电容上电极的刻蚀方法包含以下步骤：
步骤1、主刻蚀：使用化学刻蚀结合物理轰击的方法，图案化垂直刻蚀金属电容的上电极第二金属层，形成若干凹槽，该主刻蚀步骤由特征波长的光谱发射强度变化控制刻蚀终点，此时将在凹槽底部剩余部分第二金属层残留，并且凹槽侧壁被该步骤中所产生的聚合物保护；
步骤2、过刻蚀：使用纯化学刻蚀方法进一步刻蚀凹槽内剩余部分的第二金属层残留及一定厚度的绝缘层，特点是同时施加一个低偏压射频功率，并且由于凹槽侧壁已经在步骤1的主刻蚀过程中被所产生的聚合物吸附保护，故在该过刻蚀过程中不再使用物理轰击性气体，以达到刻蚀后剩余绝缘层的较好的电介质厚度的稳定性和一致性。
所述绝缘层由氮氧化硅，氧化硅或氮化硅的电介质材料形成。
所述第二金属层由氮化钛形成；或由氮化钛-钛-氮化钛的三层结构形成。
所述的步骤1的主刻蚀过程中，采用氯气、氩气和三氟甲烷的混合气体作为反应气体，对第二金属层进行图案化垂直刻蚀；其中，所述的氯气和三氟甲烷形成的等离子体对第二金属层进行图案化化学刻蚀；所述的氩气形成的氩离子束流物理轰击光刻胶并吸附在凹槽侧壁上形成聚合物。
所述的步骤1的主刻蚀过程中，采用氯气、三氯化硼和三氟甲烷的混合气体作为反应气体，对第二金属层进行图案化垂直刻蚀；其中，所述的氯气和三氟甲烷形成的等离子体对第二金属层进行图案化化学刻蚀；所述的三氯化硼形成的BCl2 +离子束流物理轰击光刻胶并吸附在凹槽侧壁上形成聚合物。
所述的步骤2的过刻蚀过程中，采用氯气作为反应气体，使用纯化学刻蚀方法，进一步刻蚀凹槽内剩余的部分第二金属层残留及一定厚度的绝缘层。
所述的步骤2的过刻蚀过程中，采用氯气和三氟甲烷的混合气体作为反应气体，使用纯化学刻蚀方法，进一步刻蚀凹槽内剩余的部分第二金属层残留及一定厚度的绝缘层。
进一步，所述氯气和三氟甲烷的流量比为10：1～30：1。
所述的步骤2的过刻蚀过程中，施加40W～80W的低偏压射频功率。
综上所述，利用本发明所提供的对金属电容上电极的刻蚀方法，能够避免金属电容上电极的侧壁被横向水平刻蚀，保证其垂直度和完整性；同时能够有效改善刻蚀后剩余绝缘层的电介质厚度的一致性和稳定性，有利于提高制成后的半导体器件成品金属电容的质量和性能。
附图说明
图1是现有技术中金属电容上电极图案化刻蚀后的示意图；
图2是本发明中金属电容的结构示意图；
图3和图4为本发明中对金属电容上电极的刻蚀方法的各步骤示意图。
具体实施方式
以下结合附图和若干实施例说明本发明的具体实施方式。
如图2所示，本发明所述的半导体金属电容由MIM的三层结构形成，其包含：在晶圆衬底1上淀积生成第一金属层2，利用CVD方法在所述第一金属层2上淀积形成的绝缘层3，以及在所述绝缘层3上淀积形成的第二金属层4。其中，所述第一金属层2和第二金属层4分别作为金属电容的两端电极，且位于该MIM三层结构顶部的第二金属层4即被称为金属电容的上电极。该金属电容的电容值由第二金属层4与第一金属层2的相对顶部表面积确定。
其中，所述绝缘层3是由电介质材料形成的，一般是由厚度大约为300-1000埃的SiON（氮氧化硅），SiO2（氧化硅）或SiN（氮化硅）形成。所述第二金属层4由TiN（氮化钛）形成；或是由TiN-Ti-TiN（氮化钛-钛-氮化钛）的三层结构构成。
本发明所提供的对金属电容上电极的刻蚀方法，具体包含以下步骤：
步骤1、主刻蚀：如图3所示，使用化学刻蚀结合物理轰击的方法，图案化垂直刻蚀金属电容的上电极第二金属层4，形成若干凹槽；该主刻蚀步骤由特征波长的光谱发射强度变化控制刻蚀终点，此时将在凹槽底部剩余部分第二金属层4残留；
步骤2、过刻蚀：如图4所示，使用纯化学刻蚀方法，并施加一个低偏压射频功率，进一步刻蚀凹槽内剩余的部分第二金属层4残留及一定厚度的绝缘层3。
所述的步骤1的主刻蚀过程中，采用Cl2（氯气）、Ar（氩气）和CHF3（三氟甲烷）的混合气体作为反应气体，对第二金属层4进行图案化垂直刻蚀。其中，所述的Cl2和CHF3在高能高频电磁场的作用下被激发电离而形成的等离子体对第二金属层4进行图案化化学刻蚀；而Ar在高能高频电磁场的作用下电离获得的氩离子束流物理轰击光刻胶并吸附在凹槽侧壁（即未被刻蚀部分的金属电容上电极第二金属层4的侧壁）上形成聚合物，从而在对第二金属层4进行图案化垂直化学刻蚀的过程中，能够阻挡金属电容上电极的侧壁不会被横向水平刻蚀，保证其垂直度和完整性，从而有效提高最终制成的半导体金属电容的性能。
所述的步骤1的主刻蚀过程中，或者也可以采用Cl2（氯气）、BCl3（三氯化硼）和CHF3（三氟甲烷）的混合气体作为反应气体，对第二金属层4进行图案化垂直刻蚀。同样的，其中的Cl2和CHF3在高能高频电磁场的作用下被激发电离而形成的等离子体对第二金属层4进行图案化化学刻蚀；而BCl3在高压电场作用下电离获得的BCl2 +离子束流物理轰击光刻胶并吸附在凹槽侧壁（即未被刻蚀部分的金属电容上电极第二金属层4的侧壁）上形成聚合物，同样在对第二金属层4进行图案化垂直化学刻蚀的过程中，能够阻挡金属电容上电极的侧壁不会被横向水平刻蚀，保证其垂直度和完整性，从而有效提高最终制成的半导体金属电容的性能。
所述的步骤2的过刻蚀过程中，采用Cl2（氯气）作为反应气体，使用纯化学刻蚀方法，进一步刻蚀凹槽内剩余的部分第二金属层4残留及一定厚度的绝缘层3。
所述的步骤2的过刻蚀过程中，也可以采用Cl2（氯气）和CHF3（三氟甲烷）的混合气体作为反应气体，使用纯化学刻蚀方法，进一步刻蚀凹槽内剩余的部分第二金属层4残留及一定厚度的绝缘层3。其中，所述Cl2和CHF3的流量比为10：1～30：1。
由于凹槽侧壁已经在步骤1的主刻蚀过程中被所产生的聚合物吸附保护，故在所述步骤2的过刻蚀过程中将不再使用氩气或三氯化硼等物理轰击性气体，因此只通过纯化学刻蚀方法进一步刻蚀绝缘层3，因此能更有利的对绝缘层3刻蚀深度进行控制，可以有效提高刻蚀后剩余绝缘层3的电介质厚度的一致性和稳定性，使其不会太厚也不会太薄，从而大大提高制成后的半导体器件金属电容的性能和质量。
所述步骤2的过刻蚀过程中，一般施加40W～80W的低偏压射频功率，从而能够有效提高刻蚀后绝缘层3表面的均匀性。
实施例一
本实施例一所提供的一种对金属电容上电极的刻蚀方法，具体包含以下步骤：
步骤1、主刻蚀：使用Cl2、Ar和CHF3的混合气体作为反应气体，利用化学刻蚀并结合物理轰击的方法，对金属电容上电极第二金属层4进行图案化垂直刻蚀，从而形成若干凹槽，该主刻蚀步骤由特征波长的光谱发射强度变化控制刻蚀终点，此时将在凹槽底部剩余部分第二金属层4残留；
步骤2、过刻蚀：使用Cl2作为反应气体，利用纯化学刻蚀方法，并施加一个40W的低偏压射频功率，进一步刻蚀凹槽内剩余的部分第二金属层4残留及一定厚度的绝缘层3。
实施例二
本实施例二所提供的一种对金属电容上电极的刻蚀方法，具体包含以下步骤：
步骤1、主刻蚀：使用Cl2、BCl3和CHF3的混合气体作为反应气体，利用化学刻蚀并结合物理轰击的方法，对金属电容上电极第二金属层4进行图案化垂直刻蚀，从而形成若干凹槽，该主刻蚀步骤由特征波长的光谱发射强度变化控制刻蚀终点，此时将在凹槽底部剩余部分第二金属层4残留；
步骤2、过刻蚀：使用Cl2作为反应气体，利用纯化学刻蚀方法，并施加一个80W的低偏压射频功率，进一步刻蚀凹槽内剩余的部分第二金属层4残留及一定厚度的绝缘层3。
实施例三
本实施例三所提供的一种对金属电容上电极的刻蚀方法，具体包含以下步骤：
步骤1、主刻蚀：使用Cl2、BCl3和CHF3的混合气体作为反应气体，利用化学刻蚀并结合物理轰击的方法，对金属电容上电极第二金属层4进行图案化垂直刻蚀，从而形成若干凹槽，该主刻蚀步骤由特征波长的光谱发射强度变化控制刻蚀终点，此时将在凹槽底部剩余部分第二金属层4残留；
步骤2、过刻蚀：使用Cl2和CHF3的混合气体作为反应气体，利用纯化学刻蚀方法，并施加一个60W的低偏压射频功率，进一步刻蚀凹槽内剩余的部分第二金属层4残留及一定厚度的绝缘层3。
其中，Cl2和CHF3的流量比为10：1。
实施例四
本实施例四所提供的一种对金属电容上电极的刻蚀方法，具体包含以下步骤：
步骤1、主刻蚀：使用Cl2、Ar和CHF3的混合气体作为反应气体，利用化学刻蚀并结合物理轰击的方法，对金属电容上电极第二金属层4进行图案化垂直刻蚀，从而形成若干凹槽，该主刻蚀步骤由特征波长的光谱发射强度变化控制刻蚀终点，此时将在凹槽底部剩余部分第二金属层4残留；
步骤2、过刻蚀：使用Cl2和CHF3的混合气体作为反应气体，利用纯化学刻蚀方法，并施加一个70W的低偏压射频功率，进一步刻蚀凹槽内剩余的部分第二金属层4残留及一定厚度的绝缘层3。
其中，Cl2和CHF3的流量比为30：1。
综上所述，利用本发明所提供的对金属电容上电极的刻蚀方法，能够避免金属电容上电极的侧壁被横向水平刻蚀，保证其垂直度和完整性；同时能够有效改善刻蚀后剩余绝缘层的电介质厚度的一致性和稳定性，有利于提高制成后的半导体器件成品金属电容的质量和性能。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (9)
1.一种对金属电容上电极的刻蚀方法，所述金属电容包含在晶圆衬底（1）上淀积生成的第一金属层（2），在所述第一金属层（2）上淀积生成的绝缘层（3），以及在所述绝缘层（3）上淀积生成作为金属电容上电极的第二金属层（4）；其特征在于，所述对金属电容上电极的刻蚀方法具体包含以下步骤：
步骤1、主刻蚀：使用化学刻蚀结合物理轰击的方法，图案化垂直刻蚀金属电容的上电极第二金属层（4），形成若干凹槽，该主刻蚀步骤由特征波长的光谱发射强度变化控制刻蚀终点，此时将在凹槽底部剩余部分第二金属层4残留；
步骤2、过刻蚀：使用纯化学刻蚀方法，并施加一个低偏压射频功率，进一步刻蚀凹槽内剩余部分的第二金属层（4）残留及一定厚度的绝缘层（3）。
2.如权利要求1所述的对金属电容上电极的刻蚀方法，其特征在于，所述绝缘层（3）由氮氧化硅，氧化硅或氮化硅的电介质材料形成。
3.如权利要求2所述的对金属电容上电极的刻蚀方法，其特征在于，所述第二金属层（4）由氮化钛形成；或由氮化钛-钛-氮化钛的三层结构形成。
4.如权利要求3所述的对金属电容上电极的刻蚀方法，其特征在于，所述的步骤1的主刻蚀过程中，采用氯气、氩气和三氟甲烷的混合气体作为反应气体，对第二金属层（4）进行图案化垂直刻蚀；
所述的氯气和三氟甲烷形成的等离子体对第二金属层（4）进行图案化化学刻蚀；
所述的氩气形成的氩离子束流物理轰击光刻胶并吸附在凹槽侧壁上形成聚合物。
5.如权利要求3所述的对金属电容上电极的刻蚀方法，其特征在于，所述的步骤1的主刻蚀过程中，采用氯气、三氯化硼和三氟甲烷的混合气体作为反应气体，对第二金属层（4）进行图案化垂直刻蚀；
所述的氯气和三氟甲烷形成的等离子体对第二金属层（4）进行图案化化学刻蚀；
所述的三氯化硼形成的BCl2 +离子束流物理轰击光刻胶并吸附在凹槽侧壁上形成聚合物。
6.如权利要求4或5所述的对金属电容上电极的刻蚀方法，其特征在于，所述的步骤2的过刻蚀过程中，施加40W～80W的低偏压射频功率。
7.如权利要求6所述的对金属电容上电极的刻蚀方法，其特征在于，所述的步骤2的过刻蚀过程中，采用氯气作为反应气体，使用纯化学刻蚀方法，进一步刻蚀凹槽内剩余的部分第二金属层（4）残留及一定厚度的绝缘层（3）。
8.如权利要求6所述的对金属电容上电极的刻蚀方法，其特征在于，所述的步骤2的过刻蚀过程中，采用氯气和三氟甲烷的混合气体作为反应气体，使用纯化学刻蚀方法，进一步刻蚀凹槽内剩余的部分第二金属层（4）残留及一定厚度的绝缘层（3）。
9.如权利要求8所述的对金属电容上电极的刻蚀方法，其特征在于，所述氯气和三氟甲烷的流量比为10：1～30：1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100817719A CN103367104A (zh) | 2012-03-26 | 2012-03-26 | 一种对金属电容上电极的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100817719A CN103367104A (zh) | 2012-03-26 | 2012-03-26 | 一种对金属电容上电极的刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367104A true CN103367104A (zh) | 2013-10-23 |
Family
ID=49368211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100817719A Pending CN103367104A (zh) | 2012-03-26 | 2012-03-26 | 一种对金属电容上电极的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367104A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916523A (zh) * | 2014-03-14 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | 在金属电容上电极刻蚀制程中改善tddb性能的方法 |
| CN105845565A (zh) * | 2016-05-25 | 2016-08-10 | 上海华力微电子有限公司 | 金属刻蚀工艺 |
| CN107644810A (zh) * | 2016-07-20 | 2018-01-30 | 全球能源互联网研究院 | 一种压接式igbt/frd芯片的正面电极加工方法 |
| CN107658284A (zh) * | 2013-10-25 | 2018-02-02 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN111243951A (zh) * | 2020-01-22 | 2020-06-05 | 北京北方华创微电子装备有限公司 | 一种深硅刻蚀方法 |
| CN114758953A (zh) * | 2022-06-13 | 2022-07-15 | 合肥晶合集成电路股份有限公司 | 金属刻蚀方法 |
| WO2023035545A1 (zh) * | 2021-09-13 | 2023-03-16 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
| CN115867127A (zh) * | 2023-03-03 | 2023-03-28 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1731286A (zh) * | 2004-08-04 | 2006-02-08 | 上海华虹Nec电子有限公司 | 射频器件产品的通孔刻蚀方法 |
| CN1734763A (zh) * | 2004-08-13 | 2006-02-15 | 上海华虹Nec电子有限公司 | 一种cmos器件上的mim电容及其制造方法 |
| CN1779941A (zh) * | 2004-11-26 | 2006-05-31 | 上海华虹Nec电子有限公司 | 一种金属电容的刻蚀方法 |
| CN101202217A (zh) * | 2006-12-14 | 2008-06-18 | 上海华虹Nec电子有限公司 | 射频器件薄介电质电容的刻蚀方法 |
| WO2008114418A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| CN102041508A (zh) * | 2009-10-23 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀沟槽的方法 |
-
2012
- 2012-03-26 CN CN2012100817719A patent/CN103367104A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1731286A (zh) * | 2004-08-04 | 2006-02-08 | 上海华虹Nec电子有限公司 | 射频器件产品的通孔刻蚀方法 |
| CN1734763A (zh) * | 2004-08-13 | 2006-02-15 | 上海华虹Nec电子有限公司 | 一种cmos器件上的mim电容及其制造方法 |
| CN1779941A (zh) * | 2004-11-26 | 2006-05-31 | 上海华虹Nec电子有限公司 | 一种金属电容的刻蚀方法 |
| CN101202217A (zh) * | 2006-12-14 | 2008-06-18 | 上海华虹Nec电子有限公司 | 射频器件薄介电质电容的刻蚀方法 |
| WO2008114418A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| CN102041508A (zh) * | 2009-10-23 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀沟槽的方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658284A (zh) * | 2013-10-25 | 2018-02-02 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN104916523A (zh) * | 2014-03-14 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | 在金属电容上电极刻蚀制程中改善tddb性能的方法 |
| CN104916523B (zh) * | 2014-03-14 | 2018-11-09 | 上海华虹宏力半导体制造有限公司 | 在金属电容上电极刻蚀制程中改善tddb性能的方法 |
| CN105845565A (zh) * | 2016-05-25 | 2016-08-10 | 上海华力微电子有限公司 | 金属刻蚀工艺 |
| CN107644810A (zh) * | 2016-07-20 | 2018-01-30 | 全球能源互联网研究院 | 一种压接式igbt/frd芯片的正面电极加工方法 |
| CN107644810B (zh) * | 2016-07-20 | 2024-05-31 | 全球能源互联网研究院 | 一种压接式igbt/frd芯片的正面电极加工方法 |
| CN111243951A (zh) * | 2020-01-22 | 2020-06-05 | 北京北方华创微电子装备有限公司 | 一种深硅刻蚀方法 |
| WO2023035545A1 (zh) * | 2021-09-13 | 2023-03-16 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
| CN114758953A (zh) * | 2022-06-13 | 2022-07-15 | 合肥晶合集成电路股份有限公司 | 金属刻蚀方法 |
| CN115867127A (zh) * | 2023-03-03 | 2023-03-28 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN115867127B (zh) * | 2023-03-03 | 2023-06-02 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103367104A (zh) | 一种对金属电容上电极的刻蚀方法 | |
| CN103839917B (zh) | Mim电容及其形成方法 | |
| CN103515197A (zh) | 自对准多重图形化的掩膜层及其形成方法 | |
| TWI585948B (zh) | 用以形成擁有具凹入式電極之電容器的記憶體裝置之方法 | |
| KR100929642B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| WO2015034651A3 (en) | Method of fabricating a ferroelectric capacitor | |
| KR101095823B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103390581A (zh) | 硅通孔刻蚀方法 | |
| KR100979243B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN109983558A (zh) | 成膜装置及成膜方法 | |
| US8828864B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN102412186A (zh) | 一种大尺寸通孔的制作方法 | |
| KR20090068774A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| US20220359526A1 (en) | Memory device, and semiconductor structure and forming method thereof | |
| CN104347490A (zh) | 硅通孔填充的方法 | |
| KR20100036006A (ko) | 반도체 소자의 제조방법 | |
| KR20100091802A (ko) | 반도체 소자의 제조방법 | |
| CN104392897A (zh) | Mim电容的制作方法 | |
| KR101152821B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| CN105633011A (zh) | 互连结构的制作方法 | |
| KR20130023749A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| CN108269806B (zh) | 制作半导体元件的方法 | |
| CN103474479B (zh) | 垂直mim电容及其制造方法 | |
| KR20100034629A (ko) | 캐패시터 제조 방법 | |
| KR20080028082A (ko) | 반도체 소자의 커패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140410 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140410 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131023 |
|
| RJ01 | Rejection of invention patent application after publication |