JP2007503728A - 改良されたバイレイヤフォトレジストパターンを提供する方法 - Google Patents

改良されたバイレイヤフォトレジストパターンを提供する方法 Download PDF

Info

Publication number
JP2007503728A
JP2007503728A JP2006532556A JP2006532556A JP2007503728A JP 2007503728 A JP2007503728 A JP 2007503728A JP 2006532556 A JP2006532556 A JP 2006532556A JP 2006532556 A JP2006532556 A JP 2006532556A JP 2007503728 A JP2007503728 A JP 2007503728A
Authority
JP
Japan
Prior art keywords
layer
top image
underlayer
image layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006532556A
Other languages
English (en)
Other versions
JP2007503728A5 (ja
Inventor
シャオ・ハンチョン
チュー・ヘレン・エイチ．
タン・クオ−ルン
サジャディ・エス．エム．・レーザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2007503728A publication Critical patent/JP2007503728A/ja
Publication of JP2007503728A5 publication Critical patent/JP2007503728A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】レイヤにおいて微小形状をエッチングする方法が提供される。
【解決手段】レイヤ上にポリマー材料のアンダーレイヤが形成される。アンダーレイヤ上にトップイメージレイヤが形成される。トップイメージレイヤがパターン付けされた照射に曝露される。トップイメージレイヤにおいてパターンが現像される。パターンがトップイメージレイヤからアンダーレイヤへ還元性ドライエッチングで転写される。レイヤがアンダーレイヤを通してエッチングされ、トップイメージレイヤは完全に除去され、アンダーレイヤは、レイヤをエッチングするあいだ、パターンをアンダーレイヤからレイヤへ転写するためのパターンマスクとして用いられる。
【選択図】図３

Description

本発明は、改良されたバイレイヤフォトレジストパターン付け（bi-layer photoresist patterning）を提供する方法に関する。
この産業界にはより高い回路密度を達成する要求がある。より高い密度を達成するある方法は、レジストフィールドにおいて回路パターンの改良された解像度を提供することである。これを行うある技術は、バイレイヤフォトレジスト法を用いることである。バイレイヤフォトレジスト法は、「Process For Using Bilayer Photoresist」と題されたAllenらに１９９９年１１月１６日に発行された米国特許第５，９８５，５２４号、および「Method of Forming Sub-Half Micron Patterns With Optical Lithography Using Bilayer Resist Compositions Comprising A Photosensitive Polysilsesquioxane」と題されたSachevらに１９９５年３月２１日に発行された米国特許第５，３９９，４６２号、「Partially Crosslinked Polymer For Bilayer Photoresist」と題されたLeeらによる２００１年１０月１８日に公開された米国特許出願公開第２００１／００３１４２０Ａ１号、および「Refractory Bilayer Resist Materials For Lithography Using Highly Attenuated Radiation」と題されたWheelerによる２００１年６月２１日に公開された米国特許出願公開第２００１／０００４５１０Ａ１号に記載されており、これらは、酸素反応性イオンエッチング（ＲＩＥ）を用いてアンダーレイヤ（underlayer）をエッチングするバイレイヤフォトレジスト法（bi-layer photoresist methods）を議論する全ての目的のためにここで参照によって援用される。
理解を促すために、図１は、バイレイヤフォトレジストプロセスのフロー図である。まず、アンダーレイヤが基板上に形成されえる（ステップ１０４）。図２Ａは、ウェーハ２０４およびエッチングされるべきレイヤ２０８によって形成される基板を示す。アンダーレイヤ２１２は、エッチングされるべきレイヤ２０８の上に形成されえる。エッチングされるべきレイヤ２０８は、ウェーハ２０４の一部でありえ、またはウェーハ２０４およびエッチングされるべきレイヤ２０８の間には１つ以上のレイヤが存在しえる。基板は、エッチングされるべきレイヤ２０８またはウェーハ２０４またはその両方でありえる。
レジストトップイメージレイヤ（resist top image layer）は、アンダーレイヤ上に形成されえる（ステップ１０８）。図２Ｂは、アンダーレイヤ２１２上に形成されたレジストトップイメージレイヤ２１６を示す。トップイメージレイヤ２１６は、パターン付けされた照射に露光されえる（ステップ１１２）。このパターンはそれから、トップイメージレイヤ中で現像されえる（ステップ１１６）。図２Ｃは、パターン付けされた照射（patterned radiation）の結果としてトップイメージレイヤ２１６中で現像されたホール２１８を示す。このイメージは、酸素反応性イオンエッチングを用いてトップイメージレイヤ２１６からアンダーレイヤ２１２に転写されえる（ステップ１２０）。図２Ｄは、酸素反応性イオンエッチングの結果として、アンダーレイヤ２１２内にエッチングされたトレンチ２２０を示す。酸素ＲＩＥは、エッチングするために酸化を用いるので、酸化ドライエッチを提供する。
トップイメージレイヤ２１６の一部は、示されるようにイメージの転写のあいだ、エッチングで除去されている。酸素反応性イオンエッチングのあいだのアンダーレイヤ２１２のトップイメージレイヤ２１６に対するエッチング選択性を高めるために、シリコンがトップイメージレイヤ２１６に加えられる。トップイメージレイヤ２１６にシリコンを加えても、選択性は望まれるほど高くはなく、そのため、トップイメージレイヤ２１６が所望よりも厚いことが要求されえ、またはアンダーレイヤ２０８が所望よりも薄いことが要求されえる。加えて、酸素反応性イオンエッチングは、トップイメージレイヤ２１６のファセッティング２２２を引き起こしえ、これはホールを拡大しえ、微小寸法を増す。加えて、酸素反応性イオンエッチングは、トップイメージレイヤ２１６のアンダーカッティング（undercutting）引き起こしえ、これも微小寸法を増す。ファセッティングおよびエロージョンの結果、エッチングされるべきレイヤ２０８の上部表面におけるホールの微小寸法は、点線２２６によって示される元々のトレンチサイズよりもずっと大きくなりえる。アンダーレイヤが完全にエッチングされることを確実にするため、アンダーレイヤは通常はオーバエッチングされる（over etched）。酸素ＲＩＥは、オーバエッチングのあいだのＣＤ増大の大部分を占めえ、これはエッチングの最初においては少ししか増大が起こらない。加えて、シリコンの追加およびトップイメージレイヤ２１６のエロージョンは、シリコンエッチング残渣（silicon etch residue）２３０をエッチングされるべきレイヤ２０８の表面上に形成させ、これは後に起こるマイクロマスキング（micromasking）を生じえる。シリコンは、アンダーレイヤ２１２のエッチングのあいだにアンダーレイヤ２１２の表面上にも形成しえ、これはアンダーレイヤのマイクロマスキングを生じえる。
イメージは、アンダーレイヤ２１２から基板へエッチングによって転写される（ステップ１２４）。図２Ｅは、ホール２３４がエッチングされた後のエッチングされるべきレイヤ２０８を示す。エッチングのあいだ、トップイメージレイヤは、完全にエッチングでなくなり、その結果、アンダーレイヤはエッチングのあいだパターンマスクとして振る舞う。ホール２３４の微小寸法は、点線２２６によって示される元々のトレンチサイズよりも大きい。加えて、マイクロマスキングは、ホールの底においてバンプ２３８を形成している。
よりよい微小寸法制御を提供し、マイクロマスキングを低減することが望ましい。
前述のことを達成するために、本発明の目的によれば、レイヤにおいて微小形状をエッチングする方法が提供される。前記レイヤ上にポリマー材料のアンダーレイヤが形成される。前記アンダーレイヤ上にトップイメージレイヤが形成される。前記トップイメージレイヤがパターン付けされた照射に曝露される。前記トップイメージレイヤにおいてパターンが現像される。前記パターンが前記トップイメージレイヤから前記アンダーレイヤへ還元性ドライエッチングで転写される。前記レイヤが前記アンダーレイヤを通してエッチングされ、前記トップイメージレイヤは完全に除去され、前記アンダーレイヤは、前記レイヤをエッチングするあいだ、前記パターンを前記アンダーレイヤから前記レイヤへ転写するためのパターンマスクとして用いられる。
本発明の他の実施形態において、レイヤにおいて微小形状をエッチングする方法が提供される。前記レイヤ上にポリマー材料のアンダーレイヤが形成される。前記アンダーレイヤ上にトップイメージレイヤが形成される。前記トップイメージレイヤがパターン付けされた照射に曝露される。前記トップイメージレイヤにおいてパターンが現像される。前記トップイメージレイヤが硬化される。前記パターンが前記トップイメージレイヤから前記アンダーレイヤへ転写される。前記レイヤが前記アンダーレイヤを通してエッチングされ、前記トップイメージレイヤは完全に除去され、前記アンダーレイヤは、前記レイヤをエッチングするあいだ、前記パターンを前記アンダーレイヤから前記レイヤへ転写するためのパターンマスクとして用いられる。
本発明の他の実施形態において、基板上のレイヤにおいて微小形状をエッチングする装置が提供される。前記基板がその中に配置されえるプロセスチャンバが提供される。前記プロセスチャンバに異なる化学物質を供給できるガス源が提供される。前記化学物質からプラズマを発生するイオン化電源が提供される。コントローラは、前記ガス源およびイオン化電源に制御可能に接続され、前記コントローラはコンピュータで読み取り可能な媒体を備え、前記コンピュータで読み取り可能な媒体は、還元性ガスを供給するコンピュータ命令、アンダーレイヤをエッチングするプラズマを作るために前記還元性ガスを励起するコンピュータ命令、前記アンダーレイヤの前記エッチングを終了するコンピュータ命令、レイヤエッチャントを供給するコンピュータ命令、および前記レイヤをエッチングするプラズマを作るために前記レイヤエッチャントを励起するコンピュータ命令を備える。
本発明のこれらおよび他の特徴は、本発明の詳細な説明において、添付の図を参照して以下により詳細に説明される。
本発明は、添付図面の図中で限定によってではなく例示によって示され、同様の番号は同様の要素を示す。
本発明は、添付の図面に示されるように、そのいくつかの好ましい実施形態を参照して詳細に説明される。以下の記載において、本発明の完全な理解を提供するために多くの具体的な詳細が述べられる。しかし当業者には、本発明はこれら具体的な詳細の一部または全てがなくても実施できることが明らかだろう。他の場合には、本発明の趣旨を不必要にぼかさないために、よく知られたプロセスステップおよび／または構成は詳細に記載されていない。
図３は、バイレイヤフォトレジストの本発明によるプロセスのフロー図である。まず、アンダーレイヤが基板上に形成される（ステップ３０４）。図４Ａは、ウェーハ４０４およびエッチングされるべきレイヤ４０８によって形成された基板を示す。アンダーレイヤ４１２は、エッチングされるべきレイヤ４０８の上に形成される。エッチングされるべきレイヤ４０８は、ウェーハ４０４の一部でありえ、またはウェーハ４０４およびエッチングされるべきレイヤ４０８の間には１つ以上のレイヤが存在しえる。基板は、エッチングされるべきレイヤ４０８またはウェーハ４０４またはその両方でありえる。アンダーレイヤ４１２は、好ましくは約０．２〜２ミクロンの間の厚さを有する。より好ましくはアンダーレイヤ４１２は、約１ミクロンの厚さを有する。
レジストトップイメージレイヤ（resist top image layer）は、アンダーレイヤ上に形成される（ステップ４０８）。図４Ｂは、アンダーレイヤ４１２上に形成されたレジストトップイメージレイヤ４１６を示す。トップイメージレイヤ４１６は、Ｉ線、遠紫外線（ＤＵＶ）、または１９３ｎｍまたはより低い世代のレジスト材料のいずれかから形成されえる。好ましくは、レジストトップイメージレイヤ４１６は、約０．１から０．３ミクロンの間の厚さを有する。メバロンラクトンメタクリレートを持つ２メチル２アダマンチル・メタクリレートの共重合体（poly(MAdMA-co-MLMA)）は、poly(メチルメタクリレート)ＰＭＭＡの誘導体に基づくフォトレジスト材料のクラスの例であり、適切な光酸素発生成分と組み合わせられるとき、化学的に増幅された１９３ｎｍポジレジストとして用いられえる。
アンダーレイヤ４１２は、ポリマー材料から形成される。好ましくは、ポリマー材料はフォトレジスト材料またはＢＡＲＣ材料である。もしアンダーレイヤがフォトレジスト材料であるなら、好ましくはアンダーレイヤ４１２は、トップイメージレイヤ４１６とは異なるフォトレジスト材料から作られる。例えば、トップイメージレイヤ４１６は、遠ＵＶ材料でありえ、アンダーレイヤ４１２は、Ｉ線材料でありえる。材料の差異は、この例では、アンダーレイヤを変えることなくトップイメージレイヤ４１６がＤＵＶ照射で画像化されることを可能にする。またアンダーレイヤは、レイヤ４０８をエッチングするときにアンダーレイヤ４１２がマスクとして用いられるように、レイヤの選択性エッチングを可能にする材料であるべきである。
好ましくは、トップイメージレイヤ４１６は、後に続くエッチング選択性を高めるために、アンダーレイヤ４１２より高い濃度のシリコンを有する。より好ましくは、トップイメージレイヤ４１２をマスクとして利用しつつアンダーレイヤ４１２をエッチングするための選択性を高めるために、トップイメージレイヤ４１６はシリコンを含み、一方、アンダーレイヤ４１２は実質的にシリコンを含まない。アンダーレイヤ４１２およびトップイメージレイヤ４１６の両方は、スピンオンまたはスプレーコーティングとして塗布されえる。
トップイメージレイヤ４１６は、パターン付き照射に露光される（ステップ３１２）。このパターンはそれから、トップイメージレイヤにおいて現像される（ステップ３１６）。図４Ｃは、パターン付き照射の結果としてトップイメージレイヤ４１６において現像されたホール４１８を示す。
パターン付けされたトップイメージレイヤ４１６はそれから硬化される（ステップ３２０）。図６は、硬化ステップのより詳細なフロー図である。基板はプロセスチャンバ内に置かれる（ステップ６０４）。
図５は、本発明の好ましい実施形態において用いられえるプロセスチャンバ５００の概略図である。この実施形態において、プラズマ処理チャンバ５００は、閉じ込めリング５０２、上側電極５０４、下側電極５０８、ガス源５１０、および排気ポンプ５２０を備える。ガス源５１０は、第１ガス源５１２、第２ガス源５１４、および第３ガス源５１６を備える。他のガス源が追加されえる。プラズマ処理チャンバ５００内で、アンダーレイヤおよびトップイメージレイヤがその上に堆積される基板ウェーハ５８０は、下部電極５０８上に配置される。下部電極５０８は、基板ウェーハ５８０を保持するための適切な基板チャッキングメカニズム（例えば静電、機械クランピングなど）を組み込んでいる。リアクタ上部５２８は、下部電極５０８の直近に対向するよう配置された上部電極５０４を組み込んでいる。上部電極５０４、下部電極５０８、および閉じ込めリング５０２は、閉じ込めプラズマ空間５４０を定義する。ガスが閉じ込めプラズマ空間にガス源５１０によってガス吸気口５４３を通して供給され、閉じ込めプラズマ空間から閉じ込めリング５０２および排気口を通して排気ポンプ５２０によって排気される。排気ポンプ５２０は、プラズマ処理チャンバのためのガス排気口を形成する。ＲＦ源５４８は、下部電極５０８に電気的に接続され、一方、上側電極５０４は接地される。チャンバ壁５５２は、閉じ込めリング５０２、上側電源５０４、および下側電極５０８が配置されるプラズマ容器を定義する。ＲＦ源５４８は、２７ＭＨｚ電源および２ＭＨｚ電源を備えうる。ＲＦ電力を電極に接続する異なる組み合わせが可能である。
プロセスチャンバ５００は、カリフォルニア州、FremontのLam Research Corporation（登録商標）によって作られる2300 Exelan（登録商標）誘電体エッチングシステムでありえる。コントローラ５３５は、ＲＦ源５４８、排気ポンプ５２０、第１ガス源５１２に接続された第１コントロールバルブ５３７、第２ガス源５１４に接続された第２コントロールバルブ５３９、および第３ガス源５１６に接続された第３コントロールバルブ５４１に制御可能に接続される。シャワーヘッドがガス吸気口５４３に接続されえる。ガス吸気口５４３は、それぞれのガス源について単一の吸気口であってもよく、またはそれぞれのガス源について異なる吸気口であってもよく、またはそれぞれのガス源について複数の吸気口であってもよく、または他の可能な組み合わせであってもよい。
酸素を含む硬化ガスは、プロセスチャンバ５００内に供給される（ステップ６０８）。第１ガス源５１２は、硬化ガスまたは硬化ガスの酸素成分を供給するために用いられえる。プラズマが硬化ガスから発生される（ステップ６１２）。一般に、これは硬化ガスを少しのバイアスで活性化させることによってプラズマを作ることで実現される。一般に、低周波数電源から電力を少しだけ供給するか、または全く供給しないことによって、バイアスは低く維持される。これは低周波数電源へ５００ワット未満の電力を供給することによってなされえる。より好ましくは、これは、低周波数電源へまったく電力を供給しないことによってなされる。プラズマを発生し、維持するために、充分な電力が高周波数電源へ供給される。
トップイメージレイヤ４１６は、トップイメージレイヤを硬化させるために、酸素を含むプラズマに曝露される（ステップ６１６）。プラズマは、ほとんどバイアスエネルギーを持たない酸素イオンを含むので、酸素イオンは、イメージトップレイヤ４１６中のシリコンと結合することによって酸化シリコンを形成し、これはよりエッチング耐性がある。アンダーレイヤは好ましくはシリコンを有しないので、酸素イオンはアンダーレイヤ４１２中には酸化シリコンを形成しない。酸素プラズマの例は、２０〜２００ｓｃｃｍの間のＯ2のガスを用いて酸化シリコンを形成しえる。加えて、このガスは、０〜１，０００ｓｃｃｍのアルゴンおよび０〜１，０００ｓｃｃｍの窒素をさらに含みえ、これらは希釈剤として用いられえる。プラズマは、１０〜５００ミリトールの圧力で、約−２０℃から６０℃の温度範囲で、１００〜１，０００ワットの高周波数ＲＦ電力で発生されえる。好ましくは、５００ワット未満の低周波数ＲＦ電力が、スパッタリングを起こすための不十分なバイアスを提供するために供給される。より好ましくは、低周波数ＲＦ電力は約０ワットである。
２０ｓｃｃｍより大きい酸素のフローレートを提供することによって、および４％より大きいガスの総フローに対する酸素のフローの比を提供することによって、硬化ガスは充分にトップイメージレイヤ４１６を硬化させえる。より好ましくは、ガスの総フローに対する酸素の比は、８％より大きい。
硬化プロセスの期間は、アンダーレイヤ４１２の厚さの２５％未満しか硬化プロセスのあいだにエッチングされないように、充分に短く維持される。硬化プロセスのあいだのアンダーレイヤ４１２のエッチングを最小化させることが望ましいが、これは上述のように、エッチングのあいだの酸素の存在は、反り（bowing）およびＣＤ拡大を起こすからである。拡大の大部分は、オーバエッチングの最終部分のあいだに起こるので、アンダーレイヤの２５％未満のエッチングは、反りおよびＣＤ拡大を最小化する。
イメージは、還元性反応性イオンエッチング（reducing reactive ion etch）を用いてトップイメージレイヤ４１６からアンダーレイヤ４１２にそれから転写され（ステップ３２４）、それによりアンダーレイヤの７５％より大きい残りをエッチングする。このステップは、前のステップが行われたのと同じプロセスチャンバ内で起こりえ、または異なるプロセスチャンバで起こりえる。このステップを前のステップと同じプロセスチャンバ内で行うことは、搬送時間をなくすことによって、スループット速度を増しえる。図７は、還元性反応性イオンエッチングのより詳細なフロー図である。還元性ガスは、酸化の代わりに化学的還元を起こすガスである。還元性ガスの例は、Ｎ2およびＨ2ガスまたはＮＨ3ガスのような窒素および水素成分を持つガスである。還元性ガスは、さらなる追加の成分を含みえる。アルゴンのような不活性希釈剤が加えられえる。真っ直ぐな壁を形成するのを助ける側壁を形成するのに役立つように、さらに微小寸法拡大を低減するために、炭化水素が付加されえる。少量のフッ素を供給し、シリコンの残渣を除去することによって、マイクロマスキングを低減するために、また、さらなる炭化水素を供給することによって多すぎるフッ素によって引き起こされえる拡大を低減するために、ハイドロフルオロカーボンが付加されえる。好ましくは、酸化の代わりに還元を行うために、還元性ガスは、大量の酸素は含まない。より好ましくは、還元性ガスは酸素が全くない。還元性ガスの例は、５０〜１，０００ｓｃｃｍのＮ2、５０〜１，０００ｓｃｃｍのＨ2、０〜１００ｓｃｃｍの炭化水素（ＣxＨy）、０〜２０ｓｃｃｍのＣＨxＦy（好ましくはＣＨ3Ｆ）およびアルゴン希釈剤を含む。より好ましくは、この還元性ガスは、１００〜５００ｓｃｃｍのＮ2、１００〜５００ｓｃｃｍのＨ2、１０〜５０ｓｃｃｍの炭化水素（ＣxＨy）、１〜５ｓｃｃｍのＣＨxＦy、およびアルゴン希釈剤を含む。一般に、水素種は還元性を提供し、一方、窒素はエッチングのための衝突を提供する。窒素は、拡大および反りを低減させるために側壁を保護するのにも用いられえる。
エッチングプラズマは、還元性ガスから生成される（ステップ７０８）。これは、約１００から１，０００ワットにおける高い周波数ＲＦ、および約１００から１，０００ワットにおける低い周波数のＲＦを提供することによってなされえる。高い周波数のＲＦは、プラズマを作るように還元性ガスを励起させる。低い周波数のＲＦは、プラズマを基板に充分なエネルギーで加速させてエッチングを起こすようにするために用いられる。加えて、約−２０℃から約６０℃の温度で、約１０から５００ミリトールの範囲の圧力が維持される。他の環境パラメータが用いられえるが、プラズマを作り、エッチングを起こすためにプラズマを基板に加速させるためには充分なエネルギーが必要とされる。
アンダーレイヤは、還元性ガスからのプラズマでエッチングされ、パターンをトップイメージレイヤからアンダーレイヤへ転写する（ステップ７１２）。窒素および水素は、還元性エッチングを用いて還元性ＲＩＥを提供し、それによって還元性ドライエッチングを行う。図４Ｄは、還元性反応性イオンエッチングの結果として、アンダーレイヤ４１２へとエッチングされたトレンチ４２０を示す。示されるように、パターン付けされたトップイメージレイヤ４１６の硬化は、エロージョンおよびファセッティングの低減を生じ、よってより多くのパターン付けされたトップイメージレイヤ４１６がエッチングの後に残り、ファセッティングが低減される。代替として、硬化によって増された選択性は、改良された微小寸法を提供するために、より薄いトップイメージレイヤが用いられえることを可能にし、またはより厚いアンダーレイヤが提供されえる。加えて、ハイドロフルオロカーボンの追加は、シリコン残渣を低減している。示されるように、還元性化学反応および炭化水素パッシベーションは、微小寸法の拡大を低減している。
イメージは、アンダーレイヤ４１２から基板へエッチングによって転写される（ステップ３２８）。このステップは、前のステップと同じプロセスチャンバ内で起こりえ、または異なるプロセスチャンバ内で起こりえる。このステップを前のステップと同じプロセスチャンバ内で行うことは、搬送時間をなくすことによってスループット速度を増しえる。図４Ｅは、ホール４３４がエッチングされた後のエッチングされるべきレイヤ４０８を示す。ホール４３４の微小寸法は、元々のトレンチサイズの微小寸法に近い。加えて、マイクロマスキングの減少は、ホールのより平坦な底部につながっている。もしエッチングされるべきレイヤが誘電体材料なら、エッチング化学反応は、比較的高いバイアスを持つプラズマ中で、ＣｘＨｙＦｚ、Ｏ２、Ａｒ、およびＮ２を備えうる。アンダーレイヤ４１２から基板へのパターンの転写のあいだ、トップイメージレイヤは除去され、その結果、基板にエッチングされたパターンを形成するためにアンダーレイヤがマスクとして用いられる。
アンダーレイヤがそれから除去される（ステップ３３２）。図４Ｆは、アンダーレイヤが除去された後のレイヤ４０８を示す。ホール４３４は、半導体の微小形状を形成し、これはコンタクトを形成するために銅で埋められたり、その他の構造を形成するのに用いられえる。アンダーレイヤは、パターンをレイヤ４０８に転写するためだけなので、アンダーレイヤはエッチングが完了した後には除去される。アンダーレイヤが除去されるので、アンダーレイヤは、除去が容易な柔らかい材料であるポリマーから形成されることが望ましい。好ましくはアンダーレイヤは完全に除去される。
他の実施形態は、硬化ステップなしでアンダーレイヤの還元性エッチングを提供しえる。他の実施形態は、酸化を用いたエッチングが後に続く硬化ステップを提供しえる。
図８Ａおよび８Ｂは、本発明の実施形態において用いられるコントローラ５３５を実現するのに適したコンピュータシステム８００を示す。図８Ａは、このコンピュータシステムの一つの可能な物理的形態を示す。もちろんコンピュータシステムは、集積回路、プリント基板、および小型携帯機器から、大型のスーパーコンピュータに至るまで多くの物理的形態をとりえる。コンピュータシステム８００は、モニタ８０２、ディスプレイ８０４、筐体８０６、ディスクドライブ８０８、キーボード８１０、およびマウス８１２を含む。ディスク８１４は、データをコンピュータシステム８００に転送し、かつデータをコンピュータシステム８００から転送するために用いられるコンピュータ読み取り可能な媒体である。
図８Ｂは、コンピュータ８００のブロック図の例である。システムバス８２０に接続されているのは、さまざまなサブシステムである。プロセッサ（群）８２２（中央処理装置、すなわちＣＰＵとも呼ばれる）は、メモリ８２４を含む記憶装置に結合されている。メモリ８２４は、ランダムアクセスメモリ（ＲＡＭ）および読み出し専用メモリ（ＲＯＭ）を含む。この技術ではよく知られるようにＲＯＭは、データおよび命令を単一方向にＣＰＵおよびＲＡＭに転送するようにはたらき、ＲＡＭは、典型的にはデータおよび命令を双方向に転送するのに用いられる。メモリのこれら両方のタイプは、以下に述べるコンピュータ読み出し可能な適当な媒体を含みえる。固定ディスク８２６はまた、双方向でＣＰＵ８２２に結合され、追加のデータ記憶容量を提供し、また以下に述べるコンピュータ読み出し可能な適当な媒体を含みえる。固定ディスク８２６は、プログラム、データなどを記憶するのに用いられえて、典型的には一次記憶よりも低速な二次記憶媒体（ハードディスクのような）である。固定ディスク８２６内に保持された情報は、適切な場合においては、メモリ８２４の仮想メモリとして標準的なかたちで統合されえることが理解されよう。取り外し可能なディスク８１４は、以下に説明するコンピュータ読み出し可能な媒体のいかなる形態をも取りえる。
ＣＰＵ８２２はまた、ディスプレイ８０４、キーボード８１０、マウス８１２およびスピーカ８３０のようなさまざまな入力／出力装置に結合される。一般に入力／出力装置は、ビデオディスプレイ、トラックボール、マウス、キーボード、マイク、タッチパネルディスプレイ、トランスデューサカードリーダ、磁気または紙テープリーダ、タブレット、スタイラス、音声または手書き認識機、生体情報読み取り機、または他のコンピュータのいずれでもよい。ＣＰＵ８２２は追加で、ネットワークインタフェース８４０を用いて他のコンピュータまたは通信ネットワークに結合されてもよい。そのようなネットワークインタフェースによりＣＰＵは、上述の方法ステップを実行する過程で、ネットワークから情報を受け取り、または情報をネットワークに出力してもよい。さらに本発明の方法の実施形態は、ＣＰＵ８２２上だけで実行されてもよく、またはインターネットのようなネットワーク上で、処理の一部を担当する遠隔地にあるＣＰＵと協働して実行されてもよい。
さらに本発明の実施形態は、コンピュータによって実現できるさまざまな操作を実行するコンピュータコードを格納した、コンピュータによって読み出し可能な媒体を持つコンピュータ記憶製品に関する。媒体およびコンピュータコードは、本発明の目的のために特別に設計され構築されたものでもよく、またはコンピュータソフトウェア技術の当業者に既知の利用可能なものであってもよい。コンピュータ読み出し可能な媒体の例としては、これらに限定はされないが、ハードディスク、フロッピー（登録商標）ディスク、および磁気テープのような磁気媒体、ＣＤ−ＲＯＭおよびＤＶＤおよびホログラフィックデバイスのような光媒体、フロプティカルディスクのような光磁気媒体、特定アプリケーション向け集積回路（ＡＳＩＣ）、プログラム可能な論理デバイス（ＰＬＤ）、およびＲＯＭおよびＲＡＭデバイスのように、プログラムコードを記憶し実行するために特別に構成されたハードウェアデバイスが挙げられる。コンピュータコードの例としては、コンパイラによって生成される機械語、およびインタープリタを用いてコンピュータによって実行可能なより高いレベルのコードを含むファイルが挙げられる。コンピュータで読み取り可能な媒体は、搬送波中で実現される、プロセッサによって実行される一連の命令を表すコンピュータデータ信号によって搬送されるコンピュータコードでありえる。
例
本発明のある例において硬化ステップは、２００ｓｃｃｍのＡｒ、３００ｓｃｃｍのＮ2、および５０ｓｃｃｍのＯ2のガス化学物質を用いて実行される。２７ＭＨｚのＲＦ電源は４００ワットのエネルギーを供給し、一方、２ＭＨｚのＲＦ電源はエネルギーを供給しなかった。圧力は７０ｍＴに維持され、温度は２０℃に維持された。
アンダーレイヤのエッチングにおいては、５００ｓｃｃｍのＮ2、１００ｓｃｃｍのＨ2、および５ｓｃｃｍのＣＨ3Ｆのガス化学物質が提供される。２７ＭＨｚのＲＦ電源は２００ワットのエネルギーを供給し、一方、２ＭＨｚのＲＦ電源は２００ワットのエネルギーを供給した。圧力は７０ｍＴに維持され、温度は２０℃に維持された。
図９は、この例によってエッチングされたアンダーレイヤの断面図の顕微鏡写真である。トップイメージレイヤ９０４のトップは、ファセッティングがなく比較的平坦である。側壁の反りおよびＣＤ拡大は大幅に減少している。加えて、シリコン残渣の欠如も指摘されるべきである。酸化による硬化は、ほとんど２倍から１：５の選択性になるアンダーレイヤに対するトップイメージレイヤの選択性を提供することが見いだされた。
本発明は、いくつかの好ましい実施形態について説明されてきたが、本発明の範囲に含まれる変更、組み合わせ、および等価物が存在する。また本発明の方法および装置を実現する多くの代替手段が存在ことにも注意されたい。したがって添付の特許請求の範囲は、全てのそのような変更、組み合わせ、改変、およびさまざまな代替等価物を本発明の真の精神および範囲に含まれるものとして解釈されるべきであることが意図されている。
従来技術において用いられるバイレイヤフォトレジストプロセスのフロー図である。 図１に示されるプロセスのあいだの基板の断面図である。 図１に示されるプロセスのあいだの基板の断面図である。 図１に示されるプロセスのあいだの基板の断面図である。 図１に示されるプロセスのあいだの基板の断面図である。 図１に示されるプロセスのあいだの基板の断面図である。 バイレイヤフォトレジストの本発明のプロセスのフロー図である。 図３に示されるプロセスのあいだの基板の断面図である。 図３に示されるプロセスのあいだの基板の断面図である。 図３に示されるプロセスのあいだの基板の断面図である。 図３に示されるプロセスのあいだの基板の断面図である。 図３に示されるプロセスのあいだの基板の断面図である。 図３に示されるプロセスのあいだの基板の断面図である。 本発明の好ましい実施形態において用いられえるプロセスチャンバの概略図である。 硬化ステップのより詳細なフロー図である。 還元性反応性イオンエッチングのより詳細なフロー図である。 コントローラを実現するのに適切なコンピュータシステムを示す図である。 コントローラを実現するのに適切なコンピュータシステムを示す図である。 本発明の例によるエッチングされたアンダーレイヤの断面図の顕微鏡写真である。

Claims (23)

  1. レイヤにおいて微小形状をエッチングする方法であって、
    前記レイヤ上にポリマー材料のアンダーレイヤを形成すること、
    前記アンダーレイヤ上にトップイメージレイヤを形成すること、
    前記トップイメージレイヤをパターン付けされた照射に曝露すること、
    前記トップイメージレイヤにおいてパターンを現像すること、
    前記パターンを前記トップイメージレイヤから前記アンダーレイヤへ還元性ドライエッチングで転写すること、および
    前記レイヤを前記アンダーレイヤを通してエッチングすること
    を含む方法であって、
    前記トップイメージレイヤは完全に除去され、前記アンダーレイヤは、前記レイヤをエッチングするあいだ、前記パターンを前記アンダーレイヤから前記レイヤへ転写するためのパターンマスクとして用いられる
    方法。
  2. 請求項１に記載の方法であって、前記パターンを前記トップイメージレイヤから前記アンダーレイヤへ前記転写することは、
    還元性ガスを供給すること、
    前記還元性ガスからプラズマを発生すること、および
    前記アンダーレイヤを前記還元性ガスからの前記プラズマでエッチングすること
    を含む方法。
  3. 請求項２に記載の方法であって、前記還元性ガスは酸素がない方法。
  4. 請求項２〜３のいずれかに記載の方法であって、前記還元性ガスは、前記還元性ガスから発生された前記プラズマ中に窒素種および水素種を供給する方法。
  5. 請求項３〜４のいずれかに記載の方法であって、還元性ガスは、炭化水素をさらに含む方法。
  6. 請求項３〜５のいずれかに記載の方法であって、前記還元性ガスは、ハイドロフルオロカーボンをさらに含む方法。
  7. 請求項１〜６のいずれかに記載の方法であって、前記パターンを前記トップイメージレイヤから転写する前に、前記トップイメージレイヤ中の前記パターンを硬化することをさらに含む方法。
  8. 請求項７に記載の方法であって、前記トップイメージレイヤ中の前記パターンを硬化することは、前記トップイメージレイヤを酸素を含むプラズマに曝露させること、および前記アンダーレイヤの２５％未満をエッチングすることを含む方法。
  9. 請求項１〜８のいずれかに記載の方法であって、前記アンダーレイヤを除去することをさらに含む方法。
  10. 請求項７〜８のいずれかに記載の方法であって、前記硬化することは、５００ワット未満のバイアス電力を有する方法。
  11. 請求項７〜８のいずれかに記載の方法であって、前記硬化することは、バイアス電力を有しない方法。
  12. 請求項１〜１１のいずれかに記載の方法であって、前記トップイメージレイヤは、前記アンダーレイヤより高い濃度のシリコンを有する方法。
  13. 請求項１〜１１のいずれかに記載の方法であって、前記トップイメージレイヤは、シリコンを備え、前記アンダーレイヤは実質的にシリコンがない方法。
  14. 請求項１〜６のいずれかに記載の方法であって、前記パターンを前記トップイメージレイヤから転写する前に、前記トップイメージレイヤにおいて酸化シリコンを形成することをさらに含む方法。
  15. 請求項１４に記載の方法であって、前記トップイメージレイヤにおいて前記酸化シリコンを形成することは、前記アンダーレイヤにおいて酸化シリコンを形成しない方法。
  16. 請求項８〜１５のいずれかに記載の方法であって、前記酸素を含むプラズマは４％の酸素を含む方法。
  17. レイヤにおいて微小形状をエッチングする方法であって、
    前記レイヤ上にポリマー材料のアンダーレイヤを形成すること、
    前記アンダーレイヤ上にトップイメージレイヤを形成すること、
    前記トップイメージレイヤをパターン付けされた照射に曝露すること、
    前記トップイメージレイヤにおいてパターンを現像すること、
    前記トップイメージレイヤを硬化すること、
    前記パターンを前記トップイメージレイヤから前記アンダーレイヤへ転写すること、および
    前記レイヤを前記アンダーレイヤを通してエッチングすること
    を含む方法であって、
    前記トップイメージレイヤは完全に除去され、前記アンダーレイヤは、前記レイヤをエッチングするあいだ、前記パターンを前記アンダーレイヤから前記レイヤへ転写するためのパターンマスクとして用いられる
    方法。
  18. 請求項１７に記載の方法であって、前記トップイメージレイヤを硬化することは、前記トップイメージレイヤを、前記アンダーレイヤの２５％未満のエッチングしか許さない時間のあいだだけ、酸素を含むプラズマに曝露することを含む方法。
  19. 請求項１７〜１８のいずれかに記載の方法であって、前記トップイメージレイヤは前記アンダーレイヤより高い濃度のシリコンを有する方法。
  20. 請求項１８〜１９のいずれかに記載の方法であって、前記酸素を含むプラズマは、酸素を含むガスから発生され、酸素のフローは、総ガスフローの４％より多い方法。
  21. 請求項１７〜２０のいずれかに記載の方法であって、前記トップイメージレイヤを硬化することは、バイアス電力を有しない方法。
  22. 基板上のレイヤにおいて微小形状をエッチングする装置であって、
    前記基板がその中に配置されえるプロセスチャンバ、
    前記プロセスチャンバに異なる化学物質を供給できるガス源、
    前記化学物質からプラズマを発生するイオン化電源、
    前記ガス源およびイオン化電源に制御可能に接続されたコントローラ
    を備える装置であって、前記コントローラはコンピュータで読み取り可能な媒体を備え、前記コンピュータで読み取り可能な媒体は、
    還元性ガスを供給するコンピュータ命令、
    アンダーレイヤをエッチングするプラズマを作るために前記還元性ガスを励起するコンピュータ命令、
    前記アンダーレイヤの前記エッチングを終了するコンピュータ命令、
    レイヤエッチャントを供給するコンピュータ命令、および
    前記レイヤをエッチングするプラズマを作るために前記レイヤエッチャントを励起するコンピュータ命令
    を備える装置。
  23. 請求項２２に記載の装置であって、前記コンピュータで読み取り可能な媒体は、
    酸素を含むガスを供給するコンピュータ命令、および
    トップイメージレイヤを硬化するためのプラズマを前記酸素を含むガスから発生するコンピュータ命令
    をさらに備える装置。
JP2006532556A 2003-05-09 2004-04-29 改良されたバイレイヤフォトレジストパターンを提供する方法 Pending JP2007503728A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/435,130 US7049052B2 (en) 2003-05-09 2003-05-09 Method providing an improved bi-layer photoresist pattern
PCT/US2004/013818 WO2004102277A2 (en) 2003-05-09 2004-04-29 Method providing an improved bi-layer photoresist pattern

Publications (2)

Publication Number Publication Date
JP2007503728A true JP2007503728A (ja) 2007-02-22
JP2007503728A5 JP2007503728A5 (ja) 2007-06-21

Family

ID=33416877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532556A Pending JP2007503728A (ja) 2003-05-09 2004-04-29 改良されたバイレイヤフォトレジストパターンを提供する方法

Country Status (7)

Country Link
US (2) US7049052B2 (ja)
EP (1) EP1623275A2 (ja)
JP (1) JP2007503728A (ja)
KR (2) KR101144019B1 (ja)
CN (1) CN1816777B (ja)
TW (1) TWI348180B (ja)
WO (1) WO2004102277A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048325B2 (en) * 2003-03-31 2011-11-01 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
US7785753B2 (en) * 2006-05-17 2010-08-31 Lam Research Corporation Method and apparatus for providing mask in semiconductor processing
JP2008085005A (ja) * 2006-09-27 2008-04-10 Elpida Memory Inc 半導体装置の製造方法
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US20090208865A1 (en) * 2008-02-19 2009-08-20 International Business Machines Corporation Photolithography focus improvement by reduction of autofocus radiation transmission into substrate
CN101971301B (zh) 2008-03-11 2014-11-19 朗姆研究公司 利用稀有气体等离子的线宽粗糙度改进
KR101355434B1 (ko) 2012-06-12 2014-01-28 한국생산기술연구원 미세 홀이 배열된 폴리머 멤브레인을 포함하는 플라스틱 챔버 플레이트의 제작 방법
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride
JP2019520434A (ja) * 2016-05-03 2019-07-18 ダウ シリコーンズ コーポレーション シルセスキオキサン樹脂及びシリル無水物組成物
WO2017192345A1 (en) 2016-05-03 2017-11-09 Dow Corning Corporation Silsesquioxane resin and oxaamine composition
US10643858B2 (en) 2017-10-11 2020-05-05 Samsung Electronics Co., Ltd. Method of etching substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135193A (ja) * 1996-10-24 1998-05-22 Lg Semicon Co Ltd 感光膜のエッチング方法
JP2000305273A (ja) * 1998-11-19 2000-11-02 Applied Materials Inc 遠紫外線ドライフォトリソグラフィー
JP2000347421A (ja) * 1999-02-26 2000-12-15 Applied Materials Inc 深紫外線露出用の改良形乾式ホトリトグラフィプロセス
JP2001521282A (ja) * 1997-10-22 2001-11-06 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 有機化合物含有絶縁層の異方性エッチング
JP2001338909A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041361A (en) 1988-08-08 1991-08-20 Midwest Research Institute Oxygen ion-beam microlithography
JPH02172223A (ja) 1988-12-26 1990-07-03 Hitachi Ltd プラズマエッチング装置
US5277749A (en) 1991-10-17 1994-01-11 International Business Machines Corporation Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
JP2547944B2 (ja) 1992-09-30 1996-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 二層レジスト組成物を使用する光学リソグラフによりサブ−ハーフミクロンパターンを形成する方法
DE19504434C1 (de) 1995-02-10 1996-05-15 Siemens Ag Verfahren zur Herstellung siliziumhaltiger Masken
JP2872637B2 (ja) 1995-07-10 1999-03-17 アプライド マテリアルズ インコーポレイテッド マイクロ波プラズマベースアプリケータ
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers
US5985524A (en) 1997-03-28 1999-11-16 International Business Machines Incorporated Process for using bilayer photoresist
US20010004510A1 (en) 1998-12-15 2001-06-21 Wheeler David R. Refractory bilayer resist materials for lithography using highly attenuated radiation
US6153530A (en) * 1999-03-16 2000-11-28 Applied Materials, Inc. Post-etch treatment of plasma-etched feature surfaces to prevent corrosion
DE19919036C1 (de) 1999-04-27 2001-01-11 Bosch Gmbh Robert Ätzmaske und Verfahren zu deren Herstellung
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
US20010024769A1 (en) * 2000-02-08 2001-09-27 Kevin Donoghue Method for removing photoresist and residues from semiconductor device surfaces
KR100520188B1 (ko) 2000-02-18 2005-10-10 주식회사 하이닉스반도체 부분적으로 가교화된 2층 포토레지스트용 중합체
US6495311B1 (en) 2000-03-17 2002-12-17 International Business Machines Corporation Bilayer liftoff process for high moment laminate
US6893969B2 (en) * 2001-02-12 2005-05-17 Lam Research Corporation Use of ammonia for etching organic low-k dielectrics
US6541361B2 (en) * 2001-06-27 2003-04-01 Lam Research Corp. Plasma enhanced method for increasing silicon-containing photoresist selectivity
JP3971603B2 (ja) 2001-12-04 2007-09-05 キヤノンアネルバ株式会社 絶縁膜エッチング装置及び絶縁膜エッチング方法
US6551938B1 (en) * 2002-01-25 2003-04-22 Taiwon Semiconductor Manufacturing Company N2/H2 chemistry for dry development in top surface imaging technology
US6716570B2 (en) 2002-05-23 2004-04-06 Institute Of Microelectronics Low temperature resist trimming process
JP2006522480A (ja) * 2003-03-31 2006-09-28 東京エレクトロン株式会社 多層フォトレジストのドライ現像のための方法及び装置
US7226706B2 (en) * 2003-05-20 2007-06-05 Taiwan Semiconductor Manufacturing Company Modification of mask blank to avoid charging effect

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135193A (ja) * 1996-10-24 1998-05-22 Lg Semicon Co Ltd 感光膜のエッチング方法
JP2001521282A (ja) * 1997-10-22 2001-11-06 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 有機化合物含有絶縁層の異方性エッチング
JP2000305273A (ja) * 1998-11-19 2000-11-02 Applied Materials Inc 遠紫外線ドライフォトリソグラフィー
JP2000347421A (ja) * 1999-02-26 2000-12-15 Applied Materials Inc 深紫外線露出用の改良形乾式ホトリトグラフィプロセス
JP2001338909A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法

Also Published As

Publication number Publication date
WO2004102277A3 (en) 2004-12-29
CN1816777B (zh) 2011-06-08
US20040224264A1 (en) 2004-11-11
US20060166145A1 (en) 2006-07-27
US7049052B2 (en) 2006-05-23
TWI348180B (en) 2011-09-01
KR20060020621A (ko) 2006-03-06
EP1623275A2 (en) 2006-02-08
WO2004102277B1 (en) 2005-03-03
KR101155842B1 (ko) 2012-06-20
KR101144019B1 (ko) 2012-05-11
CN1816777A (zh) 2006-08-09
KR20110073590A (ko) 2011-06-29
WO2004102277A2 (en) 2004-11-25
TW200504830A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
KR101555397B1 (ko) 포토레지스트 마스크 전처리를 갖는 플라즈마 프로세스
JP5081917B2 (ja) フッ素除去プロセス
US7645707B2 (en) Etch profile control
US7838426B2 (en) Mask trimming
JP5165306B2 (ja) 多孔質低ｋ誘電体層内に特徴を形成するための装置
US7785484B2 (en) Mask trimming with ARL etch
KR101442269B1 (ko) 무한 선택적 포토레지스트 마스크 식각
US20060166145A1 (en) Method providing an improved bi-layer photoresist pattern
KR20070092282A (ko) 에칭 마스크 피쳐 임계 치수의 감축
US20070264830A1 (en) Pitch reduction
JP2009500811A (ja) クリティカルディメンション低減およびラフネス抑制
US8470715B2 (en) CD bias loading control with ARC layer open
TWI405265B (zh) 均勻控制的蝕刻
TWI496196B (zh) 植入光阻之保護層
JP2008507137A (ja) 低誘電体のエッチング
US7544521B1 (en) Negative bias critical dimension trim

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803