JP2008507137A - 低誘電体のエッチング - Google Patents

低誘電体のエッチング Download PDF

Info

Publication number
JP2008507137A
JP2008507137A JP2007521623A JP2007521623A JP2008507137A JP 2008507137 A JP2008507137 A JP 2008507137A JP 2007521623 A JP2007521623 A JP 2007521623A JP 2007521623 A JP2007521623 A JP 2007521623A JP 2008507137 A JP2008507137 A JP 2008507137A
Authority
JP
Japan
Prior art keywords
etching
flow rate
shape
dielectric layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007521623A
Other languages
English (en)
Other versions
JP2008507137A5 (ja
Inventor
カン・ショーン・エス．
ホアン・ジソング
サジャディ・エス．・エム．・レザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2008507137A publication Critical patent/JP2008507137A/ja
Publication of JP2008507137A5 publication Critical patent/JP2008507137A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【解決手段】フォトレジストマスクの下方の誘電体層をエッチングするための方法が提供されている。フォトレジストマスクの下方に配置された誘電体層を有するウエハが、エッチングチャンバ内に供給される。ＣＦ4およびＨ2を備えるエッチングガスが、エッチングチャンバに供給される。ＣＦ4は流速を有し、Ｈ2は流速を有し、Ｈ2の流速はＣＦ4の流速よりも大きい。エッチングガスから、プラズマが形成される。エッチングガスから形成されたプラズマを用いて、エッチングマスクを通して誘電体層に形状がエッチングされる。
【選択図】図１

Description

本発明は、半導体素子の形成に関する。
半導体ウエハの処理では、周知のパターニングおよびエッチング処理を用いて、ウエハ内に半導体素子の形状が規定される。これらの処理では、フォトレジスト（ＰＲ）材料が、ウエハに蒸着され、次いで、レチクルによってフィルタリングされた光に露出される。レチクルとは、一般に、光がレチクルを通して伝わることを防ぐ典型的な形状の配列を有するようパターニングされたガラス板である。
レチクルを通過した後、光は、フォトレジスト材料の表面に当たる。光は、現像剤がフォトレジスト材料の一部を除去できるように、フォトレジスト材料の化学組成を変化させる。ポジ型フォトレジスト材料の場合には、露光された領域が除去され、ネガ型フォトレジスト材料の場合には、露光されていない領域が除去される。その後、もはやフォトレジスト材料によって保護されていないことよってウエハ内の所望の形状を規定する領域から、下層の材料を除去するために、ウエハがエッチングされる。
様々な世代のフォトレジストが知られている。素子のサイズを小さくして素子の密度を高くするためには、１９３ｎｍフォトレジスト、１５７ｎｍフォトレジスト、および、より小さい世代のフォトレジストが、望ましい。１９３ｎｍおよび１５７ｎｍフォトレジストは、前の世代のフォトレジストよりも柔らかく、むしろ、ポリマ、特に、低誘電率ポリマに似ており、そのため、フォトレジストに対する低誘電体のエッチング選択比が低くなる。
上述の目的を実現するために、本発明の目的に従って、フォトレジストマスクの下方の誘電体層をエッチングするための方法が提供されている。フォトレジストマスクの下方に配置された誘電体層を有するウエハが、エッチングチャンバ内に供給される。ＣＦ4およびＨ2を備えるエッチングガスが、エッチングチャンバに供給される。ＣＦ4は流速を有し、Ｈ2は流速を有し、Ｈ2の流速はＣＦ4の流速よりも大きい。エッチングガスから、プラズマが形成される。エッチングガスから形成されたプラズマを用いて、エッチングマスクを通して誘電体層に形状がエッチングされる。
本発明の別の実施形態では、有機材料マスクの下方のエッチング層をエッチングするための方法が提供されている。有機材料マスクの下方に配置されたエッチング層を有するウエハが、エッチングチャンバ内に供給される。ＣＦ4およびＨ2を備えるエッチングガスが、エッチングチャンバに供給される。ＣＦ4は流速を有し、Ｈ2は流速を有し、Ｈ2の流速はＣＦ4の流速よりも大きい。エッチングガスから、プラズマが形成される。エッチングガスから形成されたプラズマを用いて、有機材料マスクを通してエッチング層に形状がエッチングされる。
添付の図面を参照しつつ行う本発明の詳細な説明において、本発明の上述の特徴およびその他の特徴を詳述する。
以下では、添付図面に例示されたいくつかの好ましい実施形態を参照して、本発明の詳しい説明を行う。以下の説明では、本発明の完全な理解を促すために、数多くの具体的な詳細事項が示されている。しかしながら、当業者にとって明らかなように、本発明は、これらの具体的な詳細事項の一部または全てがなくとも実施することが可能である。そのほか、本発明が不必要に不明瞭となるのを避けるため、周知の処理工程および／または構造については、詳細な説明を省略した。
本発明は、１９７ｎｍ以下の世代のフォトレジストに対して、誘電体層（特に、低誘電体層）を、高い選択比で選択的にエッチングすることができるエッチング処理を提供する。選択比は、無限に近くてよい。
理解しやすいように、本発明の一実施形態で利用可能な処理を示す高レベルのフローチャートを図１に示す。フォトレジストマスクの下に配置された誘電体層を有するウエハが、処理チャンバ内に配置される（工程１０４）。ＣＨ4およびＨ2からなるエッチングガスが、エッチングチャンバに供給される（工程１０８）。エッチングガスにおいては、ＣＦ4の流速よりもＨ2の流速の方が大きい。エッチングガスから、プラズマが形成される（工程１１２）。エッチングガスから形成されたプラズマを用いて、エッチングマスクを通して誘電体層に形状がエッチングされる（工程１１６）。
実施例
トレンチを形成するための本発明の処理の一実施例では、フォトレジストマスクの下に配置された誘電体層を有するウエハが、処理チャンバ内に配置される（工程１０４）。本発明の一実施例に関して、図２Ａは、フォトレジストマスク２１２と、その下に配置された下部反射防止幕（ＢＡＲＣ）２１０と、その下に配置された誘電体層２０８とを有するウエハを示す断面図である。誘電体層２０８は、低誘電体であること、すなわち、ｋ＜３．０であることが好ましい。さらに、フォトレジストマスク２１２を形成するフォトレジストは、１９３ｎｍ以下の世代のフォトレジストであるため、１９３ｎｍ世代のフォトレジスト以下の厚さである。本発明のエッチングの高選択比により、フォトレジストマスクは、３０００Å未満の塗布厚さ２１６であってもよい。この実施例では、低誘電率材料は、Ｃｏｒａｌ、Ｂｌａｃｋ Ｄｉａｍｏｎｄ、または、Ａｕｒｏｒａなど、有機ケイ酸塩ガラスである。
図３は、この実施例で利用可能な層蒸着工程、エッチング工程、および、剥離工程で用いることのできるプラズマ処理チャンバ３００を示す説明図である。プラズマ処理チャンバ３００は、閉じ込めリング３０２と、上側電極３０４と、下側電極３０８と、ガス源３１０と、排気ポンプ３２０とを備える。プラズマ処理チャンバ３００内で、ウエハ２０４は、下側電極３０８の上に配置される。下側電極３０８は、ウエハ２０４を保持するのに適切な基板保持機構（例えば、静電チャック、機械的クランプなど）を備える。リアクタ上部３２８は、下側電極３０８のちょうど反対側に配置された上側電極３０４を備える。上側電極３０４、下側電極３０８、および、閉じ込めリング３０２は、閉じ込めプラズマ容積を規定する。ガスが、ガス源３１０によって、閉じ込めプラズマ容積に供給され、排気ポンプ３２０によって、閉じ込めリング３０２および排気口を通って、閉じ込めプラズマ容積から排気される。上側電極３０４には、第１のＲＦ源３４４が、電気的に接続されている。下側電極３０８には、第２のＲＦ源３４８が、電気的に接続されている。チャンバ壁３５２が、閉じ込めリング３０２、上側電極３０４、および、下側電極３０８を取り囲んでいる。第１のＲＦ源３４４および第２のＲＦ源３４８は両方とも、２７ＭＨｚ電源と２ＭＨｚ電源とを備えてよい。他の組み合わせで電極にＲＦ電源を接続してもよい。カリフォルニア州フレモントのＬＡＭ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ（商標）が製造し、本発明の好ましい実施形態で利用可能な、２３００Ｆｌｅｘ（商標）、Ｅｘｅｌａｎ ＨＰＴ、または、２３００（商標）Ｅｘｅｌａｎの場合には、２７ＭＨｚおよび２ＭＨｚ電源の両方が、下側電極に接続された第２のＲＦ電源３４８を形成し、上側電極は、接地される。ＲＦ源３４４、３４８、排気ポンプ３２０、および、ガス源３１０には、制御部３３５が、制御可能なように接続されている。
図４Ａおよび４Ｂは、本発明の実施形態で用いられる制御部３３５の実施に適したコンピュータシステム８００を示す図である。図４Ａは、コンピュータシステムの物理的形状の一例を示す。もちろん、コンピュータシステムは、集積回路、プリント基板、および、小型携帯デバイスから大型スーパコンピュータまで、多くの物理的形状を有してよい。コンピュータシステム８００は、モニタ８０２と、ディスプレイ８０４と、筐体８０６と、ディスクドライブ８０８と、キーボード８１０と、マウス８１２とを備える。ディスク８１４は、コンピュータシステム８００とデータをやり取りするために用いられるコンピュータ読み取り可能な媒体である。
図４Ｂは、コンピュータ８００のブロック図の一例である。システムバス８２０には、様々なサブシステムが取り付けられている。１または複数のプロセッサ８２２（中央処理装置（ＣＰＵ）とも呼ぶ）が、メモリ８２４などの記憶装置に接続されている。メモリ８２４は、ランダムアクセスメモリ（ＲＡＭ）および読み出し専用メモリ（ＲＯＭ）を含む。当技術分野で周知のように、ＲＯＭは、ＣＰＵに対して単方向的にデータや命令を転送するよう機能し、ＲＡＭは、通例、双方向的にデータや命令を転送するために用いられる。これらの種類のメモリは両方とも、後に示す任意の適切なコンピュータ読み取り可能媒体を備えてよい。ＣＰＵ８２２には、さらに、固定ディスクが、双方向的に接続されており、さらなるデータ記憶容量を提供している。固定ディスク８２６は、後に示すコンピュータ読み取り可能媒体のいずれを備えてもよい。固定ディスク８２６は、プログラムやデータなどを格納するために用いられてよく、通例は、一次記憶装置よりも遅い二次記憶媒体（ハードディスクなど）である。固定ディスク８２６内に保持された情報は、必要に応じて、メモリ８２４内の仮想メモリとして標準的な方法で組み込まれてよいことを理解されたい。リムーバブルディスク８１４は、後に示すコンピュータ読み取り可能媒体のいずれかの形態を取ってよい。
ＣＰＵ８２２は、さらに、ディスプレイ８０４、キーボード８１０、マウス８１２、および、スピーカ８３０など、様々な入力／出力装置に接続されている。一般に、入力／出力装置は、ビデオディスプレイ、トラックボール、マウス、キーボード、マイク、タッチセンサ式ディスプレイ、トランスデューサ式カードリーダ、磁気または紙テープリーダ、タブレット、スタイラス、音声または手書き認識装置、バイオメトリクスリーダ、または、他のコンピュータ、のいずれであってもよい。ＣＰＵ８２２は、必要に応じて、ネットワークインターフェース８４０を用いて、他のコンピュータや電気通信ネットワークに接続されてもよい。かかるネットワークインターフェースを用いれば、ＣＰＵは、上述の方法の工程を実行する途中で、ネットワークから情報を受信、または、ネットワークに情報を出力することができる。さらに、本発明の方法の実施形態は、ＣＰＵ８２２単体で実行されてもよいし、インターネットなどのネットワーク上で、処理の一部を分担する遠隔ＣＰＵと協調して実行されてもよい。
さらに、本発明の実施形態は、様々なコンピュータによる動作を実行するためのコンピュータコードを有するコンピュータ読み取り可能な媒体を備えたコンピュータストレージ製品に関する。媒体およびコンピュータコードは、本発明のために、特別に設計および構成されてもよいし、コンピュータソフトウェア分野における当業者にとって周知および利用可能なものであってもよい。コンピュータ読み取り可能な媒体の例としては、ハードディスク、フレキシブルディスク、磁気テープなどの磁気媒体；ＣＤ−ＲＯＭ、ホログラフィック素子などの光学媒体；フロプティカルディスクなどの光磁気媒体；特定用途向け集積回路（ＡＳＩＣ）、プログラム可能論理回路（ＰＬＤ）、ＲＯＭおよびＲＡＭなど、プログラムコードを格納および実行するよう特別に構成されたハードウェア装置、が挙げられるが、それらには限定されない。コンピュータコードの例としては、コンパイラによって生成されたコードなどのマシンコードや、インタープリタを用いてコンピュータによって実行される高級言語コードを含むファイルが挙げられる。コンピュータ読み取り可能な媒体は、搬送波において具現化されたコンピュータデータ信号によって転送されてプロセッサが実行可能な一連の命令を表すコンピュータコードであってもよい。
この実施例では、下部反射防止膜（ＢＡＲＣ）２１０は、誘電体層のエッチングの前に開口される。ＢＡＲＣ２１０を開口することにより、図２Ｂに示すように、フォトレジストマスクの厚さは、残存フォトレジストマスク厚さ２１８まで低減される。フォトレジストマスクは、２０００Å未満の残存マスク厚さを有してよい。この実施例では、ＢＡＲＣの開口は、チャンバ３００内で１００ｍＴｏｒｒの圧力を維持する処理によって実行される。２７ＭＨｚで２００ワットの電力および２ＭＨｚで電力が供給される。ＢＡＲＣ開口ガスすなわち１００ｓｃｃｍのＣＦ4が供給される。ＢＡＲＣ開口処理は、４９秒間維持される。図５Ａは、ＢＡＲＣが開口されて主エッチング動作が施される前のフォトレジストマスク／ＢＡＲＣ層５０４の下に位置する誘電体層を示す断面の写真である。フォトレジストおよびＢＡＲＣは、約１８２ｎｍのフォトレジスト／ＢＡＲＣ厚さ５０８を有する。
次に、ガス源３１０から、ＣＦ4およびＨ2を含むエッチングガスが供給される（工程１０８）。この実施例では、エッチングガスは、６０ｓｃｃｍのＣＦ4、７０ｓｃｃｍのＨ2、および、３００ｓｃｃｍのＡｒの流れを供給する。エッチングガスから、プラズマが生成される（工程１１２）。この実施例では、チャンバの圧力は、８０ｍＴｏｒｒに維持される。２７ＭＨｚで６００ワットが供給され、２ＭＨｚで２００ワットが供給される。エッチングガスから形成されたプラズマを用いて、誘電体層２０８における形状がエッチングされる（工程１１６）。この処理を６０秒間維持することにより、２６８１Åの形状深さがエッチングされる。この実施例では、誘電体層における形状をエッチングする際に、フォトレジストの損失がなく、むしろ、フォトレジストにポリマを追加するため、フォトレジストに対する誘電体のエッチング選択比が無限になる。図２Ｃは、誘電体層２０８の形状２２２のエッチングが完了した後のウエハ２０４を示す断面図である。残存フォトレジストマスクと、エッチング中に追加されたポリマとを合わせた厚さ２２０は、エッチング前の残存フォトレジストマスク厚さ２１８よりも大きいことに注意されたい。図５Ｂは、上述のエッチングパラメータを用いて、主エッチング動作を施した後のフォトレジストマスク／ＢＡＲＣ層５０４の下に位置する誘電体層の断面の写真である。フォトレジストおよびＢＡＲＣは、約２２９ｎｍのフォトレジスト／ＢＡＲＣ厚さ５１２を有する。このように、追加されたポリマは、エッチング処理中にフォトレジストの厚さを増大させた。
次いで、フォトレジストマスクは剥離される。
本発明の処理を用いれば、無限の選択比を実現することができる。本発明の処理は、エッチング中にフォトレジストの厚さを増大させることができる。
本発明の別の実施形態では、１９３ｎｍ以降の世代のフォトレジストマスクの代わりに、他の有機層をエッチングマスクとして用いてもよい。エッチング前の残存有機層は、２０００Å未満でよいことがわかった。エッチング前の残留有機層すなわちフォトレジスト層は、１０００Å未満であることが、より好ましい。エッチング前の残留有機層すなわちフォトレジスト層は、５００Å未満であることが、最も好ましい。より高世代のフォトレジストのより薄いフォトレジストマスクの利用を可能にすることによって、より高世代のフォトレジストのより薄いフォトレジストマスクが分解能を高めるため、限界寸法を小さくすることができる。
Ｈ2の流速は、ＣＦ4の流速よりも大きいことが好ましい。Ｈ2の流速（ｘ）は、ＣＦ4の流速（ｙ）よりも大きく、ＣＦ4の流速の５倍（５ｙ）よりも小さい、すなわち、５ｙ＞ｘ＞ｙであることが、より好ましい。Ｈ2の流速（ｘ）は、ＣＦ4の流速の５倍（５ｙ）とＣＦ4の流速の３倍（３ｙ）との間、すなわち５ｙ＞ｘ＞３ｙ、もしくは、ＣＦ4の流速の２倍（２ｙ）とＣＦ4の流速（ｙ）との間、すなわち２ｙ＞ｘ＞ｙであることが、さらに好ましい。
流速６０ｓｃｃｍのＣＦ4に対しては、Ｈ2対ＣＦ4の流速の比が、約１：１から２：１になるように、Ｈ2の流速は、６０ｓｃｃｍと１２０ｓｃｃｍの間であることが好ましい。Ｈ2の最も好ましい流速は、８０ｓｃｃｍである。流速３５ｓｃｃｍのＣＦ4に対しては、Ｈ2対ＣＦ4の流速の比が、約３：１から５：１になるように、Ｈ2の流速は、１００ｓｃｃｍと１７５ｓｃｃｍの間であることが好ましい。この例では、Ｈ2の最も好ましい流速は、１２０ｓｃｃｍである。
低誘電体をエッチングするために、上述のレシピに、Ｎ2ガスを追加してもよい。上述のレシピに追加できるＮ2の好ましい流速は、５ｓｃｃｍから４０ｓｃｃｍである。Ｎ2の最も好ましい流速は、約２０ｓｃｃｍである。
Ｎ2を用いるレシピの実施例では、主エッチング中に、チャンバ内の圧力は９０ｍＴｏｒｒに維持される。基本的に、４０ｓｃｃｍのＣＦ4と、５０ｓｃｃｍのＨ2と、２０ｓｃｃｍのＮ2と、１００ｓｃｃｍのＡｒと、からなるエッチングガスが、チャンバ内に供給される。２７ＭＨｚで８００ワットが供給される。２ＭＨｚで４００ワットが供給される。このレシピによるエッチングでは、マスクの厚さが増大すると共に、ストリエーション（側壁へのポリマの蒸着）が観察されず、十分に垂直なプロフィルを有する形状が形成された。
出力レンジは、周波数が高い方の電源（すなわち、２７ＭＨｚの電源）については２００Ｗから１５００Ｗ、周波数が低い方の電源（すなわち、２ＭＨｚの電源）については０Ｗから１０００Ｗであることが好ましい。出力レンジは、周波数が高い方の電源については５００Ｗから１２００Ｗ、周波数が低い方の電源については２００Ｗから８００Ｗであることが、より好ましい。出力レンジは、周波数が高い方の電源については８００Ｗから１０００Ｗ、周波数が低い方の電源については３００Ｗから６００Ｗであることが、最も好ましい。低誘電率のビアをエッチングするために上述の出力レンジを用いるレシピの別の例では、１０００Ｗの高周波数電力および４００Ｗの低周波数電力と共に、９０ｍＴｏｒｒの圧力を提供する。
理論に縛られなければ、ＣＦ4は、各炭素原子について４つのフッ素原子をエッチングに提供する強いエッチャントであると考えられる。そのため、フォトレジストを保護するために、Ｈ2が加えられる。かかる組み合わせは、エッチングの停止を引き起こすと考えられていた。予想に反して、かかる組み合わせは、エッチングの停止を引き起こさないことがわかった。
別の実施形態では、低誘電体がエッチングされている時に、５から４０ｓｃｃｍの間の流速のエッチングガスに、Ｎ2が追加されてもよい。Ｎ2は、Ｃｏｒａｌ（カリフォルニア州サンノゼのＮｏｖｅｌｌｕｓが製造）、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．が製造）、および、Ａｕｒｏｒａ（東京のＡＳＭ Ｊａｐａｎ ＫＫが製造）など、有機ケイ酸塩ガラスに対する低誘電体エッチング中に、炭素を除去する比較的希薄なエッチングガスを提供すると考えられている。
本発明の処理は、毎分１ミクロンを超えるエッチング速度を実現することがわかった。本発明のエッチング処理は、毎分約１．３ミクロンまでのエッチングを実現することがわかった。より大きい電力を用いれば、さらに大きいエッチング速度を実現することができる。
エッチング速度が速すぎると、制御が困難になる場合がある。エッチング速度を遅くするために、アルゴンを加えてもよい。これにより、アルゴンの流れを制御することで、エッチング速度を良好に制御できるようになる。
本発明のエッチングガスを用いた場合のエッチング時間は、１０秒よりも長いことが好ましい。エッチング時間は、２０秒よりも長いことが、より好ましい。
予想に反して、本発明の処理は、ストリエーション（筋状痕）を低減することがわかった。この処理は、フォトレジスト上に蒸着するだけでなく、側壁ポリマの薄層も蒸着するため、ストリエーションが低減されると考えられる。この側壁ポリマは、ストリエーションの形成を低減すると思われる。
本発明は、ビアの形成、トレンチの形成、窒化ケイ素ハードマスクの開口など、様々な用途で利用されてよい。ハードマスクは、低誘電体よりも上側に配置されてよい。本発明の処理は、ハードマスクの開口および誘電体層（特に、低誘電体層）のエッチングの両方において、薄いフォトレジストマスクを用いることを可能にする。
以上、いくつかの好ましい実施形態を参照しつつ本発明について説明したが、本発明の範囲内で、種々の代替物、置換物、および等価物が存在する。また、本発明の方法および装置を実施する他の態様が数多く存在することにも注意されたい。したがって、添付の特許請求の範囲は、本発明の真の趣旨および範囲内に含まれる代替物、置換物、および等価物の全てを網羅するものとして解釈される。
本発明の一実施形態で利用可能な処理を示すハイレベルフローチャート。 本発明の処理の一工程中のウエハを示す断面図。 本発明の処理の一工程中のウエハを示す断面図。 本発明の処理の一工程中のウエハを示す断面図。 本発明で利用可能な層蒸着工程、エッチング工程、および、剥離工程で用いることのできるプラズマ処理チャンバ３００を示す説明図。 本発明の実施形態で用いられる制御部の実施に適したコンピュータシステムを示す図。 本発明の実施形態で用いられる制御部の実施に適したコンピュータシステムを示す図。 本発明のエッチングを用いてエッチングされた層の断面の写真を示す図。 本発明のエッチングを用いてエッチングされた層の断面の写真を示す図。

Claims (30)

  1. フォトレジストマスクの下方の誘電体層をエッチングするための方法であって、
    フォトレジストマスクの下方に配置された前記誘電体層を有するウエハを、エッチングチャンバ内に供給し、
    ＣＦ4およびＨ2を備えるエッチングガスを前記エッチングチャンバに供給し、前記ＣＦ4は流速を有し、前記Ｈ2は流速を有し、前記Ｈ2の流速は前記ＣＦ4の流速よりも大きく、
    前記エッチングガスからプラズマを形成し、
    前記エッチングガスから形成された前記プラズマを用いて、前記エッチングマスクを通して前記誘電体層に形状をエッチングすることと、を備える、方法。
  2. 請求項１に記載の方法であって、前記フォトレジストマスクは、前記形状をエッチングする前には、２０００Å未満の厚さを有する、方法。
  3. 請求項１または２に記載の方法であって、前記フォトレジストは、１９３ｎｍ世代のフォトレジスト以下の厚さである、方法。
  4. 請求項１ないし３のいずれかに記載の方法であって、前記誘電体層に対する形状のエッチングは、前記エッチング中に、前記フォトレジストマスクにポリマを追加して、前記マスクの厚さを増大させることで、前記フォトレジストマスクに対する前記誘電体層のエッチング選択比を無限にする、方法。
  5. 請求項１ないし４のいずれかに記載の方法であって、前記Ｈ2の流速は、前記ＣＦ4の流速の５倍より小さい、方法。
  6. 請求項１ないし５のいずれかに記載の方法であって、前記フォトレジストマスクは、前記形状をエッチングする前には、５００Å未満の厚さを有する、方法。
  7. 請求項１ないし６のいずれかに記載の方法であって、前記Ｈ2の流速は、前記ＣＦ4の流速の３倍より大きい、方法。
  8. 請求項１ないし７のいずれかに記載の方法であって、前記エッチングガスは、さらに、Ｎ2を備える、方法。
  9. 請求項１ないし８のいずれかに記載の方法であって、前記誘電体層は、低誘電体層である、方法。
  10. 請求項８または９に記載の方法であって、前記Ｎ2は、５ないし４０ｓｃｃｍの流速を有する、方法。
  11. 請求項１ないし１０のいずれかに記載の方法であって、前記エッチングは、毎秒１ミクロンを超えるエッチング速度を実現する、方法。
  12. 請求項１ないし１１のいずれかに記載の方法であって、前記エッチングガスは、さらに、アルゴンを備える、方法。
  13. 請求項１ないし１２のいずれかに記載の方法であって、前記形状のエッチングは、２０秒より長い間実行される、方法。
  14. 請求項１ないし１３のいずれかに記載の方法であって、前記Ｈ2の流速は、前記ＣＦ4の流速の２倍より小さい、方法。
  15. 請求項１ないし１４のいずれかに記載の方法であって、前記誘電体層に対する形状のエッチングは、さらに、前記形状の側壁にポリマを蒸着して、ストリエーションを低減する、方法。
  16. 請求項１ないし１５のいずれかに記載の方法によって形成された半導体素子。
  17. 請求項１ないし１５のいずれかに記載の方法を実行するための装置。
  18. 有機材料マスクの下方のエッチング層をエッチングするための方法であって、
    前記有機材料マスクの下方に配置された前記エッチング層を有するウエハを、エッチングチャンバ内に供給し、
    ＣＦ4およびＨ2を備えるエッチングガスを前記エッチングチャンバに供給し、前記ＣＦ4は流速を有し、前記Ｈ2は流速を有し、前記Ｈ2の流速は前記ＣＦ4の流速よりも大きく、
    前記エッチングガスからプラズマを形成し、
    前記エッチングガスから形成された前記プラズマを用いて、前記有機材料マスクを通して前記エッチング層に形状をエッチングすることと、を備える、方法。
  19. 請求項１８に記載の方法であって、前記有機材料マスクは、前記形状をエッチングする前には、２０００Å未満の厚さを有する、方法。
  20. 請求項１８または１９に記載の方法であって、前記エッチング層に対する形状のエッチングは、前記エッチング中に、前記有機材料マスクにポリマを追加して、前記マスクの厚さを増大させることで、前記有機材料マスクに対する前記エッチング層のエッチング選択比を無限にする、方法。
  21. 請求項１８ないし２０のいずれかに記載の方法であって、前記Ｈ2の流速は、前記ＣＦ4の流速の５倍より小さい、方法。
  22. 請求項１８ないし２１のいずれかに記載の方法であって、前記有機材料マスクは、前記形状をエッチングする前には、５００Å未満の厚さを有する、方法。
  23. 請求項１８ないし２２のいずれかに記載の方法であって、前記Ｈ2の流速は、前記ＣＦ4の流速の３倍より大きい、方法。
  24. 請求項１８ないし２３のいずれかに記載の方法であって、前記エッチングガスは、さらに、Ｎ2を備える、方法。
  25. 請求項２４に記載の方法であって、前記Ｎ2は、５ないし４０ｓｃｃｍの流速を有する、方法。
  26. 請求項１８ないし２５のいずれかに記載の方法であって、前記誘電体層は、低誘電体層である、方法。
  27. 請求項１８ないし２６のいずれかに記載の方法であって、前記エッチングは、毎秒１ミクロンを超えるエッチング速度を実現する、方法。
  28. 請求項１８ないし２７のいずれかに記載の方法であって、前記形状のエッチングは、２０秒より長い間実行される、方法。
  29. 請求項１８ないし２８のいずれかに記載の方法であって、前記Ｈ2の流速は、前記ＣＦ4の流速の２倍より小さい、方法。
  30. 請求項１８ないし２９のいずれかに記載の方法であって、前記誘電体層に対する形状のエッチングは、さらに、前記形状の側壁にポリマを蒸着して、ストリエーションを低減する、方法。
JP2007521623A 2004-07-16 2005-07-12 低誘電体のエッチング Withdrawn JP2008507137A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/892,945 US20060011578A1 (en) 2004-07-16 2004-07-16 Low-k dielectric etch
PCT/US2005/024905 WO2006019849A1 (en) 2004-07-16 2005-07-12 Low-k dielectric etch

Publications (2)

Publication Number Publication Date
JP2008507137A true JP2008507137A (ja) 2008-03-06
JP2008507137A5 JP2008507137A5 (ja) 2009-01-08

Family

ID=35159879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007521623A Withdrawn JP2008507137A (ja) 2004-07-16 2005-07-12 低誘電体のエッチング

Country Status (6)

Country Link
US (1) US20060011578A1 (ja)
JP (1) JP2008507137A (ja)
KR (1) KR20070046095A (ja)
CN (1) CN101027760A (ja)
TW (1) TW200616063A (ja)
WO (1) WO2006019849A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
US20070269975A1 (en) * 2006-05-18 2007-11-22 Savas Stephen E System and method for removal of photoresist and stop layer following contact dielectric etch
US7704680B2 (en) * 2006-06-08 2010-04-27 Advanced Micro Devices, Inc. Double exposure technology using high etching selectivity

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837856A (en) * 1967-04-04 1974-09-24 Signetics Corp Method for removing photoresist in manufacture of semiconductor devices
DE3420347A1 (de) * 1983-06-01 1984-12-06 Hitachi, Ltd., Tokio/Tokyo Gas und verfahren zum selektiven aetzen von siliciumnitrid
US5658425A (en) * 1991-10-16 1997-08-19 Lam Research Corporation Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
JP3215151B2 (ja) * 1992-03-04 2001-10-02 株式会社東芝 ドライエッチング方法
DE69320963T2 (de) * 1992-06-22 1999-05-12 Lam Res Corp Plasmareinigungsverfahren zum entfernen von rückständen in einer plasmabehandlungskammer
GB9616225D0 (en) * 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
US6270948B1 (en) * 1996-08-22 2001-08-07 Kabushiki Kaisha Toshiba Method of forming pattern
US5989353A (en) * 1996-10-11 1999-11-23 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
US6080680A (en) * 1997-12-19 2000-06-27 Lam Research Corporation Method and composition for dry etching in semiconductor fabrication
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6635335B1 (en) * 1999-06-29 2003-10-21 Micron Technology, Inc. Etching methods and apparatus and substrate assemblies produced therewith
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6265320B1 (en) * 1999-12-21 2001-07-24 Novellus Systems, Inc. Method of minimizing reactive ion etch damage of organic insulating layers in semiconductor fabrication
US6506678B1 (en) * 2000-05-19 2003-01-14 Lsi Logic Corporation Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same
US6794109B2 (en) * 2001-02-23 2004-09-21 Massachusetts Institute Of Technology Low abosorbing resists for 157 nm lithography
US20030181034A1 (en) * 2002-03-19 2003-09-25 Ping Jiang Methods for forming vias and trenches with controlled SiC etch rate and selectivity
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6809028B2 (en) * 2002-10-29 2004-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Chemistry for liner removal in a dual damascene process
WO2005112092A2 (en) * 2004-05-11 2005-11-24 Applied Materials, Inc. CARBON-DOPED-Si OXIDE ETCH USING H2 ADDITIVE IN FLUOROCARBON ETCH CHEMISTRY

Also Published As

Publication number Publication date
CN101027760A (zh) 2007-08-29
KR20070046095A (ko) 2007-05-02
TW200616063A (en) 2006-05-16
WO2006019849A1 (en) 2006-02-23
US20060011578A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
JP5165560B2 (ja) エッチング層に形状を形成するための方法
KR101555397B1 (ko) 포토레지스트 마스크 전처리를 갖는 플라즈마 프로세스
KR101534883B1 (ko) 마스크 트리밍
KR101274382B1 (ko) 에칭 프로세스를 위한 안정화된 포토레지스트 구조
KR101442269B1 (ko) 무한 선택적 포토레지스트 마스크 식각
KR101516455B1 (ko) Ａｒｌ 에칭을 이용한 마스크 트리밍
US20070264830A1 (en) Pitch reduction
US20060134917A1 (en) Reduction of etch mask feature critical dimensions
JP2008060565A (ja) 三層レジストによる有機層エッチング
JP2013016844A (ja) 均一性を制御したエッチング
JP2008508743A (ja) エッチングされたウエハからフォトレジストを剥離するための方法
TWI393997B (zh) 用於蝕刻基板上之低k介電層的方法、半導體裝置以及用於在低k介電層中形成特徵的設備
JP2007528610A (ja) ラインエッジラフネス制御
US7049052B2 (en) Method providing an improved bi-layer photoresist pattern
JP2008507137A (ja) 低誘電体のエッチング

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081113

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100511