CN104347390B - 一种等离子体刻蚀基片的方法 - Google Patents
一种等离子体刻蚀基片的方法 Download PDFInfo
- Publication number
- CN104347390B CN104347390B CN201310330254.5A CN201310330254A CN104347390B CN 104347390 B CN104347390 B CN 104347390B CN 201310330254 A CN201310330254 A CN 201310330254A CN 104347390 B CN104347390 B CN 104347390B
- Authority
- CN
- China
- Prior art keywords
- temperature
- etching
- reaction
- substrate
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000001020 plasma etching Methods 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 89
- 238000006243 chemical reaction Methods 0.000 claims abstract description 84
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 14
- 230000003628 erosive effect Effects 0.000 claims description 3
- 230000009467 reduction Effects 0.000 abstract description 6
- 230000008859 change Effects 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000035484 reaction time Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种等离子体刻蚀基片的方法，通过设置刻蚀过程中，反应腔内温度变化，实现刻蚀过程中反应腔温度相比传统工艺反应腔温度降低，实现在较低温度下减少光刻胶损耗、提高基片刻蚀的选择比的目的。以温度作为刻蚀工艺设计的主要考虑参数，当待刻蚀基片光刻胶层厚度较小或者刻蚀工艺的选择比要求较高时，通过部分工艺或整个工艺的温度调整，保证整个刻蚀工艺中，反应腔内的温度有所降低，保证了光刻胶在刻蚀反应结束前不会完全被损耗，提高了基片刻蚀的选择比。
Description
技术领域
本发明涉及等离子体刻蚀工艺技术领域，尤其涉及一种降低光刻胶损耗的等离子体刻蚀工艺技术领域。
背景技术
等离子体处理装置广泛应用于集成电路的制造工艺中，如沉积、刻蚀等。其中，等离子体处理装置的主要原理是通过施加射频功率源使得反应气体被电离产生等离子体。等离子体中含有大量的电子、离子、激发态的原子、分子和自由基等活性粒子，上述活性粒子可以和待处理半导体基片的表面发生多种物理和化学反应，使得半导体基片表面的形貌发生改变，即完成刻蚀过程；另外，上述活性离子比常规的气态反应物具有更高的活性，可以促进反应气体间的化学反应，即可以实现等离子体增强型化学气相沉积（PECVD）。
半导体基片刻蚀前首先要在基片表面涂覆光刻胶，利用光刻胶的准确曝光将所需的刻蚀图形转移到半导体基片的刻蚀基底上，光刻胶可以作为掩膜覆盖在刻蚀区以外的区域，保护刻蚀区以外的半导体基底不被刻蚀。在刻蚀反应过程中，等离子体在刻蚀基底的同时也会对光刻胶进行刻蚀，如果设定的工艺参数不恰当，光刻胶有可能会在刻蚀反应结束前消耗殆尽，使得刻蚀不能完成既定的目标。
发明内容
为了解决上述技术问题，本发明提供一种等离子体刻蚀基片的方法，所述基片包括光刻胶层和所述光刻胶层下方的目标刻蚀层，所述方法在一等离子体反应腔内进行，设置刻蚀过程中所述反应腔内的温度为第一温度和第二温度，所述第一温度高于所述第二温度至少5℃，所述第一温度下光刻胶层的刻蚀速率大于所述第二温度下光刻胶层的刻蚀速率。
优选的，刻蚀反应开始阶段反应腔内温度为第一温度，刻蚀反应结束阶段反应腔内的温度为第二温度，所述第一温度高于所述第二温度至少10℃。
优选的，所述刻蚀反应开始阶段和结束阶段之间设置若干不同温度，所述若干不同温度范围介于所述第一温度和第二温度之间。
优选的，刻蚀反应过程中所述第一温度和第二温度的持续时间大于等于10s。
优选的，所述刻蚀反应开始后，所述反应腔内的温度不断减小。
优选的，所述刻蚀反应过程中，所述第一温度和所述第二温度持续的时间相等。
优选的，所述刻蚀反应过程中，所述第一温度和所述第二温度持续的时间不相等。
优选的，刻蚀反应开始阶段反应腔内温度为第二温度，刻蚀反应结束阶段反应腔内的温度为第一温度，所述刻蚀反应开始阶段到刻蚀反应结束阶段，所述反应腔内的温度不断升高。
优选的，所述刻蚀反应过程中所述第一温度和第二温度的持续时间大于等于10s。
优选的，所述刻蚀反应过程中，所述第一温度和所述第二温度持续的时间不相等。
本发明的优点在于：本发明通过设置刻蚀过程中，反应腔内温度变化，实现刻蚀过程中反应腔温度相比传统工艺反应腔温度降低，实现在较低温度下减少光刻胶损耗、提高基片刻蚀的选择比的目的。以温度作为刻蚀工艺设计的主要考虑参数，当待刻蚀基片光刻胶层厚度较小或者刻蚀工艺的选择比要求较高时，通过调整部分阶段工艺或整个阶段工艺的温度，保证整个刻蚀工艺中，反应腔内的温度有所降低，保证了光刻胶在刻蚀反应结束前不会完全被损耗，提高了基片刻蚀的选择比。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
如下附图构成了本说明书的一部分，和说明书一起列举了不同的实施例，以解释和阐明本发明的宗旨。以下附图并没有描绘出具体实施例的所有技术特征，也没有描绘出部件的实际大小和真实比例。
图1示出现有技术反应腔内温度和反应时间的示意图；
图2示出本发明所述基片的结构示意图；
图3示出本发明一实施例反应腔内温度随反应时间变化的示意图；
图4示出本发明另一实施例反应腔内温度随反应时间变化的示意图；
图5示出本发明另一实施例反应腔内温度随反应时间变化的示意图；
图6示出本发明另一实施例反应腔内温度随反应时间变化的示意图。
具体实施方式
本发明公开了一种等离子体刻蚀基片的方法，为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。
在利用等离子体对半导体基片进行刻蚀反应的工艺中，半导体基片刻蚀前首先要在基片表面涂覆光刻胶，利用光刻胶的准确曝光将所需的刻蚀图形转移到半导体基片的刻蚀基底上，光刻胶可以作为掩膜覆盖在刻蚀区以外的区域，保护刻蚀区以外的半导体基底不被刻蚀。在刻蚀反应过程中，等离子体在刻蚀基底的同时也会对光刻胶进行刻蚀。在同一刻蚀条件下，目标刻蚀材料与光刻胶材料的刻蚀速率比成为选择比。一个高选择比的刻蚀工艺刻蚀到适当的深度时停止，并且要求保护的光刻胶也未被刻蚀掉。随着科技发展，对半导体芯片的尺寸要求越来越小，意味着半导体基片刻蚀的关键尺寸（CD）越来越小，而关键尺寸越小，要求的选择比越高。而图形几何尺寸的缩小要求减薄光刻胶厚度，如果设定的工艺参数不恰当，光刻胶有可能会在刻蚀反应结束前消耗殆尽，使得刻蚀不能完成既定的目标。因此如何保证在光刻胶厚度一定的情况下，减少光刻胶层的消耗，提高基片的刻蚀选择比是本发明所要解决的技术问题。
在等离子体刻蚀基片的工艺中，反应腔内的温度是影响光刻胶层消耗的一个主要因素，温度越高，光刻胶的刻蚀速率越快，光刻胶消耗的越多。图1示出现有技术反应腔内温度和反应时间的示意图，据图可知，现有技术刻蚀反应过程中反应腔内的温度通常保持较为恒定的值。
为了降低光刻胶消耗，提高基片刻蚀选择比，可以采取在刻蚀过程中降低反应腔内温度的方法。本发明提供一种等离子体刻蚀基片的方法，所述方法在一等离子体反应腔(图中未示出)内进行。图2示出本发明进行刻蚀的基片结构示意图，包括作为掩膜的光刻胶层100、光刻胶层100下方的目标刻蚀层200以及基底层300，刻蚀过程包括下列步骤：设置刻蚀过程中所述反应腔内的温度至少包括第一温度和第二温度，为了有效地减少光刻胶的损耗，所述第一温度和所述第二温度温差大于等于5℃；刻蚀反应过程中，反应腔内还可能包括若干不同的温度，调整刻蚀工艺的其他参数，使得等离子体分别在不同温度下对基片进行等离子体刻蚀；直至实现预定的刻蚀结果。
图3示出本发明一实施例的温度随反应时间变化的示意图，刻蚀开始阶段，设置反应腔内温度为C11，刻蚀结束阶段，设置反应腔内温度为C12，由图可知C11温度高于C12温度。在本实施例中，C11温度保持一定时间，该时间大于10s，目的在于较好的稳定刻蚀开始时基片的关键尺寸（CD）,随着刻蚀工艺的进行，基片刻蚀工艺对温度的要求降低，为了降低光刻胶层的损耗，本实施例逐渐降低反应腔内的温度，随着反应腔内温度的不断降低，基片刻蚀的选择比不断升高，当刻蚀反应接近结束阶段时，反应腔内的温度稳定在C12，并维持一大于10s的时间，直至刻蚀反应结束。在本实施例中，反应腔内温度呈下降趋势，为了有效地减少光刻胶的损耗，C11温度比C12温度高出至少5℃。相比温度一直维持在C11的刻蚀工艺，光刻胶的损耗减小。
图4示出另一实施例的温度随反应时间变化的示意图，图4所示的实施例跟图3所示实施例大致相同，刻蚀开始阶段，设置反应腔内温度为C21，C21温度保持一定时间，目的在于较好的稳定刻蚀开始时基片的关键尺寸（CD）,随着刻蚀工艺的进行，基片刻蚀工艺对温度的要求降低，为了降低光刻胶层的损耗，本实施例逐渐降低反应腔内的温度直至反应结束，此时反应腔内温度为C22，本实施例中，所述C21的温度比C22的温度高出至少10℃。
图5示出另一实施例的温度随反应时间变化的示意图，图5所示的实施例中，刻蚀开始阶段，设置反应腔内温度为C31，刻蚀结束阶段，设置反应腔内温度为C32，C31温度高出C32温度至少10℃。刻蚀工艺从刻蚀开始至刻蚀结束，反应腔内的温度一直呈下降趋势。本实施例在改变温度的同时，调整其他工艺参数，保证在提高基片的刻蚀选择比的同时，实现基片的均匀刻蚀。
图6示出另一实施例的温度随反应时间变化的示意图，图6所示的实施例中，刻蚀开始阶段，设置反应腔内温度为C41，刻蚀结束阶段，设置反应腔内温度为C42，C41温度低于C42温度至少5℃。在本实施例中，尽管反应腔内温度呈上升趋势，由于刻蚀反应开始时温度C41设置的较低，故相对于现有技术在较高的温度下持续刻蚀基片，光刻胶的损耗依然得到减小，故本实施例的技术方案同样起到解决本发明技术问题的目的。
上述实施例根据刻蚀工艺需要的选择比和给定的光刻胶厚度进行刻蚀工艺的设计，通过调整刻蚀过程中反应腔内的温度为至少相差5℃，实现基片刻蚀可以在较低的温度下进行，保证了光刻胶在刻蚀反应结束前不会完全被损耗，提高了基片刻蚀的选择比。本领域技术人员在进行工艺开发时，将温度参数作为一个重要的工艺参数，根据温度参数的变化设计与之匹配的其他工艺参数，在保证反应过程中温度发生变化的同时，刻蚀反应能够正常进行。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (7)
1.一种等离子体刻蚀基片的方法，所述基片包括光刻胶层和所述光刻胶层下方的目标刻蚀层，所述方法在一等离子体反应腔内进行，其特征在于：设置刻蚀过程中所述反应腔内的温度为第一温度和第二温度，设置刻蚀反应开始阶段反应腔内温度为第一温度，设置刻蚀反应结束阶段反应腔内的温度为第二温度，所述第一温度高于所述第二温度至少5℃，所述第一温度下光刻胶层的刻蚀速率大于所述第二温度下光刻胶层的刻蚀速率。
2.根据权利要求1所述等离子体刻蚀基片的方法，其特征在于：所述第一温度高于所述第二温度至少10℃。
3.根据权利要求2所述等离子体刻蚀基片的方法，其特征在于：所述刻蚀反应开始阶段和结束阶段之间设置若干不同温度，所述若干不同温度范围介于所述第一温度和第二温度之间。
4.根据权利要求3所述等离子体刻蚀基片的方法，其特征在于：所述刻蚀反应开始后，所述反应腔内的温度不断减小。
5.根据权利要求3所述等离子体刻蚀基片的方法，其特征在于：所述刻蚀反应过程中所述第一温度和第二温度的持续时间大于等于10s。
6.根据权利要求3所述等离子体刻蚀基片的方法，其特征在于：所述刻蚀反应过程中，所述第一温度和所述第二温度持续的时间相等。
7.根据权利要求3所述等离子体刻蚀基片的方法，其特征在于：所述刻蚀反应过程中，所述第一温度和所述第二温度持续的时间不相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310330254.5A CN104347390B (zh) | 2013-07-31 | 2013-07-31 | 一种等离子体刻蚀基片的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310330254.5A CN104347390B (zh) | 2013-07-31 | 2013-07-31 | 一种等离子体刻蚀基片的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347390A CN104347390A (zh) | 2015-02-11 |
| CN104347390B true CN104347390B (zh) | 2017-06-27 |
Family
ID=52502761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310330254.5A Active CN104347390B (zh) | 2013-07-31 | 2013-07-31 | 一种等离子体刻蚀基片的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347390B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274488B (zh) * | 2022-09-27 | 2023-02-10 | 浙江大学杭州国际科创中心 | 碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法 |
| CN115863164B (zh) * | 2023-03-02 | 2023-08-04 | 浙江大学杭州国际科创中心 | 刻蚀加工方法和装置、半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010001743A1 (en) * | 1999-04-20 | 2001-05-24 | Mcreynolds Darrell | Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings |
| CN102376627A (zh) * | 2010-08-10 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法 |
| CN102867744A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种提高1xdd刻蚀均匀度及减小光阻消耗的方法 |
| CN103072939A (zh) * | 2013-01-10 | 2013-05-01 | 林红 | 一种控温深硅刻蚀方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273086A (ja) * | 1994-03-30 | 1995-10-20 | Sumitomo Metal Ind Ltd | プラズマ処理装置及び該装置を用いたプラズマ処理方法 |
| JPH10303185A (ja) * | 1997-04-26 | 1998-11-13 | Anelva Corp | エッチング装置及びエッチング方法 |
-
2013
- 2013-07-31 CN CN201310330254.5A patent/CN104347390B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010001743A1 (en) * | 1999-04-20 | 2001-05-24 | Mcreynolds Darrell | Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings |
| CN102376627A (zh) * | 2010-08-10 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法 |
| CN102867744A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种提高1xdd刻蚀均匀度及减小光阻消耗的方法 |
| CN103072939A (zh) * | 2013-01-10 | 2013-05-01 | 林红 | 一种控温深硅刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347390A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11337297B2 (en) | Plasma processing method and plasma processing apparatus | |
| KR102149742B1 (ko) | 에칭 방법 | |
| TWI654680B (zh) | 電漿處理系統中之混合模式脈動蝕刻 | |
| JP5889187B2 (ja) | エッチング方法 | |
| CN106796883A (zh) | 用于三维nand硬膜应用的纳米结晶金刚石碳膜 | |
| KR102562226B1 (ko) | 원자 층 제어를 사용한 막의 등방성 에칭 | |
| JP2014120661A (ja) | ダミーゲートを形成する方法 | |
| CN104347390B (zh) | 一种等离子体刻蚀基片的方法 | |
| US20220301881A1 (en) | Etching method and etching apparatus | |
| JP2009302181A (ja) | プラズマエッチング処理方法およびプラズマエッチング処理装置 | |
| KR102363050B1 (ko) | 피처리체를 처리하는 방법 | |
| JP7101096B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| TWI633598B (zh) | Plasma etching method | |
| JP2015115443A (ja) | シリコン層をエッチングする方法、及びプラズマ処理装置 | |
| JP6921799B2 (ja) | 基板処理方法および基板処理システム | |
| US11114304B2 (en) | Substrate processing method | |
| JP2001257198A (ja) | プラズマ処理方法 | |
| JP2020096155A (ja) | 基板処理方法 | |
| JP2004296868A (ja) | プラズマ処理装置及び処理方法 | |
| US20220199415A1 (en) | Substrate processing method | |
| KR102608061B1 (ko) | 에칭 방법 및 플라즈마 처리 장치 | |
| US20150064926A1 (en) | Plasma processing method | |
| US20150093886A1 (en) | Plasma processing method and plasma processing apparatus | |
| JP2024516620A (ja) | 金属ドープされたホウ素膜 | |
| JP2015207688A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |
|
| CP01 | Change in the name or title of a patent holder |