KR102149742B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR102149742B1
KR102149742B1 KR1020140103371A KR20140103371A KR102149742B1 KR 102149742 B1 KR102149742 B1 KR 102149742B1 KR 1020140103371 A KR1020140103371 A KR 1020140103371A KR 20140103371 A KR20140103371 A KR 20140103371A KR 102149742 B1 KR102149742 B1 KR 102149742B1
Authority
KR
South Korea
Prior art keywords
etching
plasma
pulse
slot
gas
Prior art date
Application number
KR1020140103371A
Other languages
English (en)
Other versions
KR20150020093A (ko
Inventor
히로토 오오타케
아키노리 키타무라
히로노리 마츠오카
요코 노토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150020093A publication Critical patent/KR20150020093A/ko
Application granted granted Critical
Publication of KR102149742B1 publication Critical patent/KR102149742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

핀형 전계 효과 트랜지스터의 더미 게이트를 형성할 시, 선택비를 확보하면서 에칭의 가공 정밀도를 한층 향상시키는 에칭하는 방법을 제공한다. 피처리체를 이용하여 핀형 전계 효과 트랜지스터의 더미 게이트를 형성하기 위한 방법이다. 에칭 공정에서는, 표면파 플라즈마를 이용하여 복수의 핀의 사이에 퇴적된 게이트 재료를 에칭한다. 에칭 공정의 압력은 50 mTorr(6.67 Pa) 이상이다. 에칭 공정에서, 피처리체를 재치하는 재치대에 인가되는 전력은 주파수가 10 Hz 이상 200 Hz 이하이고, 펄스의 주기에서의 ON 시간의 비율인 듀티비가 50% 이하가 되도록 펄스 변조한다.

Description

에칭 방법{ETCHING METHOD}
본 발명의 실시예는 에칭 방법에 관한 것이다.
반도체 디바이스의 제조에서는, 상이한 반도체 재료로 구성된 복수의 영역 중 일부의 영역을 선택적으로 플라즈마 에칭하는 처리가 행해진다(예를 들면, 특허문헌 1, 2 참조).
특허문헌 1에는 피처리체의 패터닝 마스크를 이용하여 이 피처리체의 에칭층을 플라즈마 에칭하는 방법이 기재되어 있다. 이 방법에서는, 플라즈마 전력의 ON 상태와 OFF 상태를 주기적으로 전환하고, 또한 이 플라즈마 전력의 주기에 동기시킨 펄스 형상의 바이어스 전력을 재치대(載置臺)에 인가하여 에칭한다. 플라즈마 전력이 ON 상태 또한 바이어스 전력이 ON 상태일 때에 반응 영역이 에칭되고, 또한 반응 부생성물이 반응 영역에 생성되고, 플라즈마 전력이 OFF 상태 또한 바이어스 전력이 OFF 상태일 때에 반응 부생성물이 반응 영역으로부터 배출된다. 이에 따라, 디바이스 구조의 소밀에 의존하지 않고 에칭 레이트를 일정하게 한다. 또한 특허문헌 1에는, 연속하는 1 개의 ON 상태 및 1 개의 OFF 상태를 일주기로 하면, 일주기에 차지하는 ON 상태의 비율은 5 - 95% 또는 65 - 75%여도 좋은 것이 기재되어 있다.
또한 특허문헌 1에는, 연속적으로 플라즈마 전력을 공급하여 에칭하는 공정과, 플라즈마 전력 및 바이어스 전력을 펄스 형상으로 하여 에칭하는 공정을 조합한 방법도 기재되어 있다. 연속적으로 플라즈마 전력을 공급하여 에칭하는 공정에서는, 플라즈마원으로서, 전자 사이클로트론 공명 플라즈마, 헬리콘파 플라즈마, 유도 결합 플라즈마 또는 표면파 플라즈마를 이용하는 것이 기재되어 있다.
특허문헌 2에는, 피처리체의 패터닝 마스크를 이용하여 이 피처리체의 에칭층을 플라즈마 에칭하는 방법이 기재되어 있다. 플라즈마원으로서 마이크로파 플라즈마를 이용하고, 비교적 낮은 전자 온도 및 비교적 높은 전자 밀도로 플라즈마 처리하여, 피처리체에의 플라즈마 데미지를 억제하는 것이 기재되어 있다.
특허문헌 2의 방법에서는, 재치대를 개재하여 피처리체로 공급되는 바이어스의 전력을, 정지 및 공급을 반복하여 간헐적으로 공급한다. 그리고 특허문헌 2에는, 간헐적으로 공급되는 바이어스 전력의 듀티비 및 주파수의 조건이 기재되어 있다. 여기서 듀티비는, 교류의 바이어스 전력의 공급 시간 및 정지 시간을 합한 시간을 토탈 시간으로 하면, 토탈 시간에 대한 공급 시간의 비이다. 특허문헌 2에는, 듀티비를 0.5보다 높게 또한 1보다 낮게 함으로써 원하는 형상을 정확하게 에칭할 수 있다고 기재되어 있다. 구체적으로, 마스크층의 상부에 형성된 보호막(반응 부생성물)의 두께 및 경도가 홈의 저벽에 형성되는 보호막(부생성물)의 두께 및 경도보다 두껍고 또한 견고해지기 때문에, 수직 방향으로 에칭할 수 있다고 기재되어 있다. 또한, 바이어스의 전력의 주파수를 10 Hz ~ 30 Hz로 함으로써, 마스크의 간격의 너비에 관계없이 에칭 레이트를 보다 균일하게 할 수 있다고 기재되어 있다.
미국특허명세서 제7718538호 일본공개특허공보 제2012-084872호
그러나 종래의 에칭 방법은, 반도체 디바이스의 소형화에 수반하여 요구되는 미세화를 실현하기 위하여 개선의 여지가 있다. 예를 들면, 최근 채용되고 있는 핀(fin)형 전계 효과 트랜지스터에 있어서는 볼록 형상의 핀의 사이에 형성된 게이트 재료를, 핀 상에 설치된 마스크를 이용하여 에칭할 필요가 있다. 이 핀 부분의 구조는 매우 미세하다는 점에서, 선택비를 확보하면서 에칭의 가공 정밀도를 한층 향상시키는 것이 요구되고 있다.
즉, 본 발명의 일측면에 따른 에칭 방법은, 피처리체를 이용하여 핀형 전계 효과 트랜지스터의 더미 게이트를 형성하기 위한 방법이다. 피처리체는 핀 구조, 마스크 및 게이트 재료를 가진다. 핀 구조는 복수의 핀을 가진다. 마스크는 복수의 핀 상에 형성되어 있다. 게이트 재료는 핀 구조 상에 퇴적되어 있다. 이 방법은 제 1 에칭 공정 및 제 2 에칭 공정을 포함한다. 제 1 에칭 공정에서는 마스크의 상면이 노출될 때까지 게이트 재료를 에칭한다. 제 2 에칭 공정에서는 표면파 플라즈마를 이용하여 복수의 핀의 사이에 퇴적된 게이트 재료를 에칭한다. 여기서, 제 2 에칭 공정의 압력은 50 mTorr(6.67 Pa) 이상이다. 그리고 제 2 에칭 공정에서, 피처리체를 재치하는 재치대에 인가되는 전력은 주파수가 10 Hz 이상 200 Hz 이하이고, 펄스의 주기에서의 ON 시간의 비율인 듀티비가 50% 이하가 되도록 펄스 변조되어 있다.
이 방법에서는, 미세 가공이 요구되는 핀 사이의 게이트 재료를 에칭하는 제 2 에칭 공정에서 표면파 플라즈마를 이용한다. 표면파 플라즈마를 이용함으로써 50 mTorr(6.67 Pa) 이상의 고압력에서도 플라즈마를 생성할 수 있다. 그리고, 50 mTorr(6.67 Pa) 이상의 압력 조건 하로 함으로써, 이온을 시스 내에서 적어도 1 회는 중성 입자와 충돌시켜 에너지를 손실시킬 수 있다. 즉, 고압력 조건 하로 함으로써 시료에 데미지를 주지 않는 미량의 소프트 에칭이 가능해져, 마스크 및 게이트 재료의 선택비를 향상시킬 수 있다. 또한, 다른 플라즈마원보다 낮은 플라즈마의 전자 온도가 되는 표면파 플라즈마를 이용함으로써, 부생성물이 피처리체에 부착되지 않고 배기되기 때문에, 부생성물의 영향을 작게 할 수 있다. 또한, 재치대에 인가되는 전력을 펄스 변조함으로써, 펄스의 OFF 시간에 피처리체의 표면이 재산화되기 때문에, 마스크 및 게이트 재료의 선택비를 향상시킬 수 있다. 특히, 전력의 주파수를 10 Hz 이상 200 Hz 이하로 하고, 재치대에 인가되는 전력을 펄스의 주기에서의 ON 시간의 비율인 듀티비가 50% 이하가 되도록 펄스 변조함으로써, 충분한 부생성물의 배기 시간을 확보할 수 있기 때문에, 부생성물이 측벽에 부착하는 것을 회피하는 것이 가능해진다. 또한, 부생성물을 충분히 배기함으로써, 부생성물이 핀 사이에 개재되어 에칭을 방해하는 것을 회피할 수 있다. 따라서, 선택비를 확보하면서 에칭의 수직성을 향상시키는 것이 가능해진다.
일실시예에서는, 제 1 에칭 공정에서는 재치대에 인가되는 전력을 펄스 변조하지 않고 게이트 재료를 에칭해도 된다. 이에 따라, 핀 사이의 게이트 재료의 에칭보다 전에는, 선택비 및 형상을 중시한 프로세스 조건과는 상이한 조건으로 에칭할 수 있다. 이와 같이, 피처리체의 구조에 따른 프로세스 조건을 설정하는 것이 가능해진다.
일실시예에서는, 제 1 에칭 공정 및 제 2 에칭 공정은 표면파 플라즈마를 이용하여 동일한 처리 용기 내에서 연속으로 행해져도 된다. 이와 같이 구성함으로써, 스루풋을 확보하면서 핀형 전계 효과 트랜지스터의 더미 게이트를 형성할 수 있다.
본 발명의 일측면 및 실시예에 따르면, 핀형 전계 효과 트랜지스터의 더미 게이트를 형성할 시, 선택비를 확보하면서 가공 정밀도를 한층 향상시키는 것이 가능해진다.
도 1은 일실시예에 따른 에칭 방법에 이용되는 플라즈마 처리 장치를 개략적으로 도시한 단면도이다.
도 2는 슬롯판의 일례를 도시한 평면도이다.
도 3은 유전체창의 일례를 도시한 평면도이다.
도 4는 도 3의 IX - IX 선을 따라 자른 단면도이다.
도 5는 도 3에 도시한 유전체창 상에 도 2에 도시한 슬롯판을 설치한 상태를 도시한 평면도이다.
도 6은 제 1 유량 제어 유닛군, 제 1 가스 소스군, 제 2 유량 제어 유닛군 및 제 2 가스 소스군을 포함하는 가스 공급계를 도시한 도이다.
도 7a 및 도 7b는 바이어스 전력의 펄스 변조를 설명하는 도이다.
도 8a 및 도 8b는 펄스 변조에 의한 부생성물의 배기를 설명하기 위한 도이다.
도 9는 일실시예에 따른 에칭 방법이다.
도 10a ~ 도 10c는 핀형 전계 효과 트랜지스터의 일례이다.
도 11a ~ 도 11c는 메인 에칭 공정을 설명하기 위한 도이다.
도 12a ~ 도 12c는 더미 게이트 에칭 공정을 설명하기 위한 도이다.
도 13은 시스 두께와 평균 자유 행정의 비의 압력 의존성을 나타낸 그래프이다.
도 14는 폴리 실리콘과 산화 실리콘의 선택비의 압력 의존성을 나타낸 그래프이다.
도 15는 실험예의 프로세스 조건이다.
도 16은 실험예에서 이용한 샘플의 개요이다.
도 17a 및 도 17b는 듀티비마다 나타낸 Si 에칭 레이트의 주파수 의존성이다.
도 18은 ON 시간 및 OFF 시간과 형상 수직성의 관계를 나타낸 그래프이다.
도 19a ~ 도 19c는 듀티비마다 나타낸 폴리 실리콘과 산화 실리콘의 선택비의 주파수 의존성이다.
이하에, 도면을 참조하여 다양한 실시예에 대하여 상세히 설명한다. 또한, 각 도면에서 동일 또는 상당의 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
먼저, 실시예에 따른 에칭 방법에 이용할 수 있는 플라즈마 처리 장치의 일례에 대하여 설명한다. 도 1은 플라즈마 처리 장치를 개략적으로 도시한 단면도이다.
도 1에 도시한 플라즈마 처리 장치(10)는 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 피처리체(웨이퍼)(W)를 수용하기 위한 처리 공간(S)을 구획 형성하고 있다. 처리 용기(12)는 측벽(12a), 저부(底部)(12b) 및 천장부(12c)를 포함할 수 있다.
측벽(12a)은 축선(Z)이 연장되는 방향(이하, ‘축선(Z) 방향'이라고 함)으로 연장되는 대략 원통 형상을 가지고 있다. 측벽(12a)의 내경은 예를 들면 540 mm이다. 저부(12b)는 측벽(12a)의 하단측에 설치되어 있다. 측벽(12a)의 상단부는 개구되어 있다. 측벽(12a)의 상단부 개구는 유전체창(18)에 의해 닫혀 있다. 유전체창(18)은 측벽(12a)의 상단부와 천장부(12c)의 사이에 개재되어 있다. 이 유전체창(18)과 측벽(12a)의 상단부의 사이에는 밀봉 부재(SL1)가 개재되어 있어도 된다. 밀봉 부재(SL1)는 예를 들면 O링이며, 처리 용기(12)의 밀폐에 기여한다.
플라즈마 처리 장치(10)는 재치대(20)를 더 구비하고 있다. 재치대(20)는 처리 용기(12) 내 또한 유전체창(18)의 하방에 설치되어 있다. 이 재치대(20)는 플레이트(22) 및 정전 척(24)을 포함하고 있다.
플레이트(22)는 대략 원반 형상의 금속제의 부재이며, 예를 들면 알루미늄으로 구성되어 있다. 플레이트(22)는 통 형상의 지지부(SP1)에 의해 지지되어 있다. 지지부(SP1)는 저부(12b)로부터 수직 상방으로 연장되어 있다. 플레이트(22)는 고주파 전극을 겸하고 있다. 플레이트(22)는 매칭 유닛(MU) 및 급전봉(PFR)을 개재하여 고주파 바이어스 전력을 발생시키는 고주파 전원(RFG)에 전기적으로 접속되어 있다. 고주파 전원(RFG)은 피처리체(W)에 인입하는 이온의 에너지를 제어하는데 적합한 일정한 주파수, 예를 들면 10 ~ 300 Hz, 10 ~ 200 Hz 또는 10 ~ 100 Hz로 바이어스 전력을 출력한다. 또한, 고주파 전원(RFG)은 전력 ON과 전력 OFF를 반복함으로써, 펄스 변조시킨 바이어스 전력을 출력 가능하게 구성되어 있다. 매칭 유닛(MU)은 고주파 전원(RFG)측의 임피던스와 주로 전극, 플라즈마, 처리 용기(12)와 같은 부하측의 임피던스와의 사이에서 정합을 취하기 위한 정합기를 수용하고 있다. 이 정합기 내에 자기 바이어스 생성용의 블로킹 콘덴서가 포함되어 있다.
플레이트(22)의 상면에는 정전 척(24)이 설치되어 있다. 정전 척(24)은 베이스 플레이트(24a) 및 척부(24b)를 포함하고 있다. 베이스 플레이트(24a)는 대략 원반 형상의 금속제의 부재이며, 예를 들면 알루미늄으로 구성되어 있다. 베이스 플레이트(24a)는 플레이트(22) 상에 설치되어 있다. 베이스 플레이트(24a)의 상면에는 척부(24b)가 설치되어 있다. 척부(24b)의 상면은 피처리체(W)를 재치하기 위한 재치 영역(MR)이 된다. 척부(24b)는 피처리체(W)를 정전 흡착력으로 보지(保持)한다. 척부(24b)는 유전체막의 사이에 개재된 전극막을 포함하고 있다. 척부(24b)의 전극막에는 직류 전원(DSC)이 스위치(SW) 및 피복선(CL)을 개재하여 전기적으로 접속되어 있다. 척부(24b)는 직류 전원(DSC)으로부터 인가되는 직류 전압에 의해 발생하는 쿨롱력에 의해, 그 상면에 피처리체(W)를 흡착 보지할 수 있다. 이 척부(24b)의 직경 방향 외측에는 피처리체(W)의 엣지를 환상(環狀)으로 둘러싸는 포커스 링(FR)이 설치되어 있다.
베이스 플레이트(24a)의 내부에는 둘레 방향으로 연장되는 환상의 냉매실(24g)이 설치되어 있다. 이 냉매실(24g)에는 칠러 유닛으로부터 배관(PP1, PP3)을 거쳐 소정의 온도의 냉매, 예를 들면 냉각수가 순환 공급된다. 척부(24b) 상의 피처리체(W)의 처리 온도는 냉매의 온도에 의해 제어될 수 있다. 또한 전열 가스 공급부로부터의 전열 가스, 예를 들면 He 가스가 공급관(PP2)을 거쳐 척부(24b)의 상면과 피처리체(W)의 이면과의 사이로 공급된다.
재치대(20)의 주위에는 환상의 배기로(VL)가 형성되어 있다. 배기로(VL)의 축선(Z) 방향에서의 중간에는 복수의 관통홀이 형성된 환상의 배플판(26)이 설치되어 있다. 배기로(VL)는 배기구(28h)를 제공하는 배기관(28)에 접속되어 있다. 배기관(28)은 처리 용기(12)의 저부(12b)에 장착되어 있다. 배기관(28)에는 배기 장치(30)가 접속되어 있다. 배기 장치(30)는 압력 조정기 및 터보 분자 펌프 등의 진공 펌프를 가지고 있다. 이 배기 장치(30)에 의해 처리 용기(12) 내의 처리 공간(S)을 원하는 진공도까지 감압할 수 있다. 또한, 배기 장치(30)를 동작시킴으로써 재치대(20)의 외주로부터 배기로(VL)를 거쳐 가스를 배기할 수 있다.
또한 플라즈마 처리 장치(10)는, 온도 제어 기구로서 히터(HT, HS, HC 및 HE)를 더 구비할 수 있다. 히터(HT)는 천장부(12c) 내에 설치되어 있고, 안테나(14)를 둘러싸도록 환상으로 연장되어 있다. 또한, 히터(HS)는 측벽(12a) 내에 설치되어 있고, 환상으로 연장되어 있다. 히터(HC)는 베이스 플레이트(24a) 내에 설치되어 있다. 히터(HC)는 베이스 플레이트(24a) 내에서 상술한 재치 영역(MR)의 중앙 부분의 하방, 즉 축선(Z)과 교차하는 영역에 설치되어 있다. 또한, 히터(HE)는 베이스 플레이트(24a) 내에 설치되어 있고, 히터(HC)를 둘러싸도록 환상으로 연장되어 있다. 히터(HE)는 상술한 재치 영역(MR)의 외연 부분의 하방에 설치되어 있다.
또한 플라즈마 처리 장치(10)는, 안테나(14), 동축 도파관(16), 유전체창(18), 마이크로파 발생기(32), 튜너(34), 도파관(36) 및 모드 변환기(38)를 더 구비할 수 있다. 마이크로파 발생기(32)는 예를 들면 2.45 GHz의 주파수의 마이크로파를 발생한다. 마이크로파 발생기(32)는 튜너(34), 도파관(36) 및 모드 변환기(38)를 개재하여 동축 도파관(16)의 상부에 접속되어 있다. 동축 도파관(16)은 그 중심축선인 축선(Z)을 따라 연장되어 있다. 일실시예에서는, 재치대(20)의 재치 영역(MR)의 중심은 축선(Z) 상에 위치하고 있다.
동축 도파관(16)은 외측 도체(16a) 및 내측 도체(16b)를 포함하고 있다. 외측 도체(16a)는 축선(Z) 중심으로 연장되는 원통 형상을 가지고 있다. 외측 도체(16a)의 하단은 도전성의 표면을 가지는 냉각 재킷(40)의 상부에 전기적으로 접속될 수 있다. 내측 도체(16b)는 외측 도체(16a)의 내측에서, 당해 외측 도체(16a)와 동축에 설치되어 있다. 내측 도체(16b)는 축선(Z) 중심으로 연장되는 원통 형상을 가지고 있다. 내측 도체(16b)의 하단은 안테나(14)의 슬롯판(44)에 접속되어 있다.
일실시예에서는, 안테나(14)는 래디얼 라인 슬롯 안테나이다. 이 안테나(14)는 천장부(12c)에 형성된 개구 내에 배치되어 있고, 유전체창(18)의 상면 상에 설치되어 있다. 안테나(14)는 유전체판(42) 및 슬롯판(44)을 포함하고 있다. 유전체판(42)은 마이크로파의 파장을 단축시키는 것으로서, 대략 원반 형상을 가지고 있다. 유전체판(42)은 예를 들면 석영 또는 알루미나로 구성된다. 유전체판(42)은 슬롯판(44)과 냉각 재킷(40)의 하면의 사이에 개재되어 있다. 안테나(14)는, 따라서 유전체판(42), 슬롯판(44) 및 냉각 재킷(40)의 하면에 의해 구성될 수 있다.
도 2는 슬롯판의 일례를 도시한 평면도이다. 슬롯판(44)은 박판 형상이며, 원반 형상이다. 슬롯판(44)의 판 두께 방향의 양면은 각각 평평하다. 원형의 슬롯판(44)의 중심(CS)은 축선(Z) 상에 위치하고 있다. 슬롯판(44)에는 복수의 슬롯쌍(44p)이 형성되어 있다. 복수의 슬롯쌍(44p)의 각각은 판 두께 방향으로 관통하는 2 개의 슬롯홀(44a, 44b)을 포함하고 있다. 슬롯홀(44a, 44b) 각각의 평면 형상은 긴 홀 형상이다. 각 슬롯쌍(44p)에서 슬롯홀(44a)의 장축이 연장되는 방향과 슬롯홀(44b)의 장축이 연장되는 방향은 서로 교차 또는 직교하고 있다.
도 2에 도시한 예에서는, 복수의 슬롯쌍(44p)은 축선(Z)을 중심으로 하는 가상 원(VC)의 내측에 형성된 내측 슬롯쌍군(ISP)과 가상 원(VC)의 외측에 형성된 외측 슬롯쌍군(OSP)으로 대별되어 있다. 내측 슬롯쌍군(ISP)은 복수의 슬롯쌍(44p)을 포함하고 있다. 도 2에 도시한 예에서는, 내측 슬롯쌍군(ISP)은 7 개의 슬롯쌍(44p)을 포함하고 있다. 내측 슬롯쌍군(ISP)의 복수의 슬롯쌍(44p)은 중심(CS)에 대하여 둘레 방향으로 등간격으로 배열되어 있다. 내측 슬롯쌍군(ISP)에 포함되는 복수의 슬롯홀(44a)은 당해 슬롯홀(44a)의 중심(重心)이 슬롯판(44)의 중심(CS)으로부터 반경(r1)의 원 상에 위치하도록 등간격으로 배열되어 있다. 또한, 내측 슬롯쌍군(ISP)에 포함되는 복수의 슬롯홀(44b)은 당해 슬롯홀(44b)의 중심(重心)이 슬롯판(44)의 중심(CS)으로부터 반경(r2)의 원 상에 위치하도록 등간격으로 배열되어 있다. 여기서, 반경(r2)은 반경(r1)보다 크다.
외측 슬롯쌍군(OSP)은 복수의 슬롯쌍(44p)을 포함하고 있다. 도 2에 도시한 예에서는, 외측 슬롯쌍군(OSP)은 28 개의 슬롯쌍(44p)을 포함하고 있다. 외측 슬롯쌍군(OSP)의 복수의 슬롯쌍(44p)은 중심(CS)에 대하여 둘레 방향으로 등간격으로 배열되어 있다. 외측 슬롯쌍군(OSP)에 포함되는 복수의 슬롯홀(44a)은 당해 슬롯홀(44a)의 중심(重心)이 슬롯판(44)의 중심(CS)으로부터 반경(r3)의 원 상에 위치하도록 등간격으로 배열되어 있다. 또한, 외측 슬롯쌍군(OSP)에 포함되는 복수의 슬롯홀(44b)은 당해 슬롯홀(44b)의 중심(重心)이 슬롯판(44)의 중심(CS)으로부터 반경(r4)의 원 상에 위치하도록 등간격으로 배열되어 있다. 여기서, 반경(r3)은 반경(r2)보다 크고, 반경(r4)은 반경(r3)보다 크다.
또한, 내측 슬롯쌍군(ISP) 및 외측 슬롯쌍군(OSP)의 슬롯홀(44a)의 각각은, 중심(CS)과 그 중심(重心)을 연결하는 선분에 대하여 그 장축이 동일한 각도를 가지도록 형성되어 있다. 또한, 내측 슬롯쌍군(ISP) 및 외측 슬롯쌍군(OSP)의 슬롯홀(44b)의 각각은, 중심(CS)과 그 중심(重心)을 연결하는 선분에 대하여 그 장축이 동일한 각도를 가지도록 형성되어 있다.
도 3은 유전체창의 일례를 도시한 평면도로서, 당해 유전체창을 처리 공간(S)측에서 본 상태를 도시하고 있다. 도 4는 도 3의 IX - IX선을 따른 단면도이다. 유전체창(18)은 대략 원반 형상을 가지며, 석영 또는 알루미나와 같은 유전체로 구성되어 있다. 유전체창(18)의 상면(18u) 상에는 슬롯판(44)이 설치되어 있다.
유전체창(18)의 중앙에는 관통홀(18h)이 형성되어 있다. 관통홀(18h)의 상측 부분은 후술하는 중앙 도입부(50)의 인젝터(50b)가 수용되는 공간(18s)이 되고, 하측 부분은 후술하는 중앙 도입부(50)의 중앙 도입구(18i)가 된다. 또한, 유전체창(18)의 중심축선은 축선(Z)과 일치하고 있다.
유전체창의 상면(18u)과 반대측의 면, 즉 하면(18b)은 처리 공간(S)에 접하고 있고, 플라즈마를 생성하는 측의 면이 된다. 이 하면(18b)은 다양한 형상을 구획 형성하고 있다. 구체적으로, 하면(18b)은 중앙 도입구(18i)를 둘러싸는 중앙 영역에서 평탄면(180)을 가지고 있다. 이 평탄면(180)은 축선(Z)과 직교하는 평탄한 면이다. 하면(18b)은 평탄면(180)의 직경 방향 외측 영역에서, 환상으로 연장되어 유전체창(18)의 판 두께 방향 내방측을 향해 테이퍼 형상으로 오목한 환상의 제 1 오목부(181)를 구획 형성하고 있다.
제 1 오목부(181)는 내측 테이퍼면(181a), 저면(181b) 및 외측 테이퍼면(181c)에 의해 구획 형성되어 있다. 저면(181b)은 평탄면(180)보다 상면(18u)측에 설치되어 있고, 평탄면(180)과 평행하게 환상으로 연장되어 있다. 내측 테이퍼면(181a)은 평탄면(180)과 저면(181b)의 사이에서 환상으로 연장되어 있고, 평탄면(180)에 대하여 경사져 있다. 외측 테이퍼면(181c)은 저면(181b)와 하면(18b)의 주연부의 사이에서 환상으로 연장되어 있고, 저면(181b)에 대하여 경사져 있다. 또한, 하면(18b)의 주연부 영역은 측벽(12a)에 접하는 면이 된다.
또한, 하면(18b)은 평탄면(180)으로부터 판 두께 방향 내방측을 향해 오목한 복수의 제 2 오목부(182)를 구획 형성하고 있다. 복수의 제 2 오목부(182)의 개수는 도 3 및 도 4에 도시한 예에서는 7 개이다. 이들 복수의 제 2 오목부(182)는 둘레 방향을 따라 등간격으로 형성되어 있다. 또한, 복수의 제 2 오목부(182)는 축선(Z)과 직교하는 면에서 원형의 평면 형상을 가지고 있다. 구체적으로, 제 2 오목부(182)를 구획 형성하는 내측면(182a)은 축선(Z) 방향으로 연장되는 원통면이다. 또한, 제 2 오목부(182)를 구획 형성하는 저면(182b)은 평탄면(180)보다 상면(18u)측에 설치되어 있고, 평탄면(180)과 평행한 원형의 면이다.
도 5는, 도 3에 도시한 유전체창 상에 도 2에 도시한 슬롯판을 설치한 상태를 도시한 평면도로서, 유전체창(18)을 하측에서 본 상태를 도시하고 있다. 도 5에 도시한 바와 같이, 평면에서 봤을 때, 즉 축선(Z) 방향으로 보면, 외측 슬롯쌍군(OSP)의 복수의 슬롯홀(44a) 및 복수의 슬롯홀(44b), 그리고 내측 슬롯쌍군(ISP)의 복수의 슬롯홀(44b)은 제 1 오목부(181)에 중첩되어 있다. 구체적으로, 평면에서 봤을 때, 외측 슬롯쌍군(OSP)의 복수의 슬롯홀(44b)은 일부에서 외측 테이퍼면(181c)에 중첩되어 있고, 일부에서 저면(181b)에 중첩되어 있다. 또한 평면에서 봤을 때, 외측 슬롯쌍군(OSP)의 복수의 슬롯홀(44a)은 저면(181b)에 중첩되어 있다. 또한 평면에서 봤을 때, 내측 슬롯쌍군(ISP)의 복수의 슬롯홀(44b)은 일부에서 내측 테이퍼면(181a)에 중첩되어 있고, 일부에서 저면(181b)에 중첩되어 있다.
또한 평면에서 봤을 때, 즉 축선(Z) 방향으로 보면, 내측 슬롯쌍군(ISP)의 복수의 슬롯홀(44a)은 제 2 오목부(182)에 중첩되어 있다. 구체적으로 평면에서 봤을 때, 복수의 제 2 오목부(182)의 저면의 중심(重心)(중심) 각각이 내측 슬롯쌍군(ISP)의 복수의 슬롯홀(44a) 내에 위치하도록 구성되어 있다.
도 1을 재차 참조한다. 플라즈마 처리 장치(10)에서는 마이크로파 발생기(32)에 의해 발생된 마이크로파가 동축 도파관(16)을 통하여 유전체판(42)에 전파되고, 슬롯판(44)의 슬롯홀(44a 및 44b)로부터 유전체창(18)에 부여된다.
유전체창(18)에서는, 상술한 바와 같이 제 1 오목부(181)를 구획 형성하는 부분의 판 두께 및 제 2 오목부(182)를 구획 형성하는 부분의 판 두께는 다른 부분보다 얇게 되어 있다. 따라서, 유전체창(18)에서는 제 1 오목부(181)를 구획 형성하는 부분 및 제 2 오목부(182)를 구획 형성하는 부분에서 마이크로파의 투과성이 높아져 있다. 또한 축선(Z) 방향으로 본 경우에, 외측 슬롯쌍군(OSP)의 슬롯홀(44a 및 44b) 및 내측 슬롯쌍군(ISP)의 슬롯홀(44b)은 제 1 오목부(181)에 중첩되어 있고, 내측 슬롯쌍군(ISP)의 슬롯홀(44a)은 제 2 오목부(182)에 중첩되어 있다. 따라서, 제 1 오목부(181) 및 제 2 오목부(182)에 마이크로파의 전계가 집중되어, 당해 제 1 오목부(181) 및 제 2 오목부(182)에 마이크로파의 에너지가 집중된다. 그 결과, 제 1 오목부(181) 및 제 2 오목부(182)에서 플라즈마를 안정적으로 발생시키는 것이 가능해져, 유전체창(18)의 직하(直下)에서 직경 방향 및 둘레 방향으로 분포한 플라즈마를 안정적으로 발생시키는 것이 가능해진다.
또한, 플라즈마 처리 장치(10)는 중앙 도입부(50) 및 주변 도입부(52)를 구비하고 있다. 중앙 도입부(50)는 도관(50a), 인젝터(50b) 및 중앙 도입구(18i)를 포함하고 있다. 도관(50a)은 동축 도파관(16)의 내측 도체(16b)의 내홀에 통과되어 있다. 또한, 도관(50a)의 단부는 유전체창(18)이 축선(Z)을 따라 구획 형성하는 공간(18s)(도 4 참조) 내까지 연장되어 있다. 이 공간(18s) 내 또한 도관(50a)의 단부의 하방에는 인젝터(50b)가 수용되어 있다. 인젝터(50b)에는 축선(Z) 방향으로 연장되는 복수의 관통홀이 형성되어 있다. 또한, 유전체창(18)은 중앙 도입구(18i)를 구획 형성하고 있다. 중앙 도입구(18i)는 공간(18s)의 하방에 연속적으로 또한 축선(Z)을 따라 연장되어 있다. 이러한 구성의 중앙 도입부(50)는, 도관(50a)을 거쳐 인젝터(50b)로 가스를 공급하고, 인젝터(50b)로부터 중앙 도입구(18i)를 거쳐 가스를 분사한다. 이와 같이, 중앙 도입부(50)는 축선(Z)을 따라 유전체창(18)의 직하에 가스를 분사한다. 즉, 중앙 도입부(50)는 전자 온도가 높은 플라즈마 생성 영역에 가스를 도입한다.
주변 도입부(52)는 복수의 주변 도입구(52i)를 포함하고 있다. 복수의 주변 도입구(52i)는 주로 피처리체(W)의 엣지 영역에 가스를 공급한다. 복수의 주변 도입구(52i)는 피처리체(W)의 엣지 영역 또는 재치 영역(MR)의 가장자리부를 향해 개구되어 있다. 복수의 주변 도입구(52i)는 중앙 도입구(18i)보다 하방, 또한 재치대(20)의 상방에서 둘레 방향을 따라 배열되어 있다. 즉, 복수의 주변 도입구(52i)는 유전체창의 직하보다 전자 온도가 낮은 영역(플라즈마 확산 영역)에서 축선(Z)을 중심으로 하여 환상으로 배열되어 있다. 이 주변 도입부(52)는 전자 온도가 낮은 영역으로부터 피처리체(W)를 향해 가스를 공급한다. 따라서, 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 가스의 해리도는 중앙 도입부(50)로부터 처리 공간(S)으로 공급되는 가스의 해리도보다 억제된다.
중앙 도입부(50)에는 제 1 유량 제어 유닛군(FCG1)을 개재하여 제 1 가스 소스군(GSG1)이 접속되어 있다. 또한, 주변 도입부(52)에는 제 2 유량 제어 유닛군(FCG2)을 개재하여 제 2 가스 소스군(GSG2)이 접속되어 있다. 도 6은 제 1 유량 제어 유닛군, 제 1 가스 소스군, 제 2 유량 제어 유닛군 및 제 2 가스 소스군을 포함하는 가스 공급계를 도시한 도이다. 도 6에 도시한 바와 같이, 제 1 가스 소스군(GSG1)은 복수의 제 1 가스 소스(GS11 ~ GS15)를 포함하고 있다. 제 1 가스 소스(GS11 ~ GS15)는 각각 Ar 가스의 소스, He 가스의 소스, Cl2 의 소스, HBr 가스의 소스, O2 가스의 소스이다. 제 1 가스 소스군(GSG1)은 이들 가스와는 상이한 가스의 소스를 더 포함하고 있어도 된다.
제 1 유량 제어 유닛군(FCG1)은 복수의 제 1 유량 제어 유닛(FC11 ~ FC15)을 포함하고 있다. 복수의 제 1 유량 제어 유닛(FC11 ~ FC15)의 각각은, 예를 들면 2 개의 밸브와 당해 2 개의 밸브 사이에 설치된 유량 제어기를 포함하고 있다. 유량 제어기는 예를 들면 매스 플로우 컨트롤러이다. 복수의 제 1 가스 소스(GS11 ~ GS15)는 각각 복수의 제 1 유량 제어 유닛(FC11 ~ FC15)을 개재하여 공통 가스 라인(GL1)에 접속되어 있다. 이 공통 가스 라인(GL1)은 중앙 도입부(50)에 접속되어 있다.
제 2 가스 소스군(GSG2)은 복수의 제 2 가스 소스(GS21 ~ GS25)를 포함하고 있다. 제 2 가스 소스(GS21 ~ GS25)는 각각 Ar 가스의 소스, He 가스의 소스, Cl2의 소스, HBr 가스의 소스, O2 가스의 소스이다. 제 2 가스 소스군(GSG2)은 이들 가스와는 상이한 가스의 소스를 더 포함하고 있어도 된다.
제 2 유량 제어 유닛군(FCG2)은 복수의 제 2 유량 제어 유닛(FC21 ~ FC25)을 포함하고 있다. 복수의 제 2 유량 제어 유닛(FC21 ~ FC25)의 각각은, 예를 들면 2 개의 밸브와 당해 2 개의 밸브 사이에 설치된 유량 제어기를 포함하고 있다. 유량 제어기는 예를 들면 매스 플로우 컨트롤러이다. 복수의 제 2 가스 소스(GS21 ~ GS25)는 각각 복수의 제 2 유량 제어 유닛(FC21 ~ FC25)을 개재하여 공통 가스 라인(GL2)에 접속되어 있다. 이 공통 가스 라인(GL2)은 주변 도입부(52)에 접속되어 있다.
이와 같이 플라즈마 처리 장치(10)에서는, 복수의 제 1 가스 소스 및 복수의 제 1 유량 제어 유닛이 중앙 도입부(50) 전용으로 설치되어 있고, 이들 복수의 제 1 가스 소스 및 복수의 제 1 유량 제어 유닛과는 독립된 복수의 제 2 가스 소스 및 복수의 제 2 유량 제어 유닛이 주변 도입부(52) 전용으로 설치되어 있다. 따라서, 중앙 도입부(50)로부터 처리 공간(S)으로 도입되는 가스의 종류, 중앙 도입부(50)로부터 처리 공간(S)으로 도입되는 1 이상의 가스의 유량을 독립하여 제어할 수 있고, 또한, 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 가스의 종류, 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 1 이상의 가스의 유량을 독립하여 제어할 수 있다.
일실시예에서는, 플라즈마 처리 장치(10)는 도 1에 도시한 바와 같이 제어부(Cnt)를 더 구비할 수 있다. 제어부(Cnt)는 프로그램 가능한 컴퓨터 장치와 같은 제어기일 수 있다. 제어부(Cnt)는 레시피에 기초하는 프로그램에 따라 플라즈마 처리 장치(10)의 각 부를 제어할 수 있다. 예를 들면, 제어부(Cnt)는 복수의 제 1 유량 제어 유닛(FC11 ~ FC15)에 제어 신호를 송출하여, 중앙 도입부(50)로 공급하는 가스 종류 및 가스의 유량을 조정할 수 있다. 또한, 제어부(Cnt)는 복수의 제 2 유량 제어 유닛(FC21 ~ FC25)에 제어 신호를 송출하여, 주변 도입부(52)로 공급하는 가스 종류 및 가스의 유량을 조정할 수 있다. 또한, 제어부(Cnt)는 마이크로파의 파워, RF 바이어스의 파워 및 ON / OFF, 그리고 처리 용기(12) 내의 압력을 제어하도록 마이크로파 발생기(32), 고주파 전원(RFG), 배기 장치(30)에 제어 신호를 공급할 수 있다. 또한, 제어부(Cnt)는 히터(HT, HS, HC 및 HE)의 온도를 조정하기 위하여 이들 히터에 접속된 히터 전원에 제어 신호를 송출할 수 있다.
일실시예에서는, 제어부(Cnt)는 RF 바이어스 전력의 ON / OFF의 비를 조정하여 펄스 형상의 RF 바이어스 전력을 생성할 수 있다. 도 7a 및 도 7b는 RF 바이어스 전력의 펄스 변조를 설명하는 도이다. 도 7a는 연속적으로 인가된 RF 바이어스 전력의 시간 의존성이다. RF 바이어스 전력의 OFF 시간을 두지 않을 경우에는, 도 7a에 나타낸 바와 같이 일정한 바이어스 전압(V1)이 시간에 의존하지 않고 연속적으로 인가된다. 한편 도 7b는, 펄스 형상으로 인가된 RF 바이어스 전력의 시간 의존성이다. 펄스 형상으로 인가된 경우에는, 도 7b에 나타낸 바와 같이 시각(t1) ~ 시각(t2)의 ON 시간에만 일정한 바이어스 전압(V1)이 인가된다. 즉, ON 시간에만 기판측으로 이온이 인입되어 에칭이 행해진다. 그리고, 시각(t2) ~ 시각(t3)의 OFF 시간에는 바이어스 전력이 0이 된다. 즉, OFF 시간에는 에칭이 행해지지 않고, 에칭에 의해 생성된 부생성물이 배기된다. 상술한 ON 시간과 OFF 시간이 반복됨으로써 RF 바이어스 전력이 펄스 변조된다.
펄스 변조된 바이어스 전력은 1 개의 ON 시간과 이 ON 시간에 연속한 1 개의 OFF 시간으로 이루어지는 주기(T)를 가진다. 여기서는, 주기(T)에 차지하는 ON 시간의 비를 듀티비라고 한다. 제어부(Cnt)는 예를 들면 듀티비가 50% 이하가 되도록 펄스 변조할 수 있다. 또한, 듀티비가 0일 경우에는 에칭이 행해지지 않게 된다. 이 때문에, 제어부(Cnt)는 예를 들면 듀티비가 0%보다 커지도록 펄스 변조할 수 있다. 혹은, 제어부(Cnt)는 예를 들면 듀티비가 5% 이상 50% 이하의 범위가 되도록 펄스 변조할 수 있다. 또한, 듀티비가 100%일 때, 도 7a에 나타낸 연속적인 바이어스 전압이 된다.
도 8a 및 도 8b는, 펄스 변조한 바이어스 전력을 인가하여 에칭한 경우의 피처리체의 표면을 설명하는 개요도이다. 도 8a 및 도 8b에서는, 피에칭층(201) 상에 형성된 마스크(200)를 이용하여 피에칭층(201)을 에칭하는 예를 도시하고 있다. 도 8a는 ON 시간에서의 피처리체의 표면을 설명하는 도이다. 도 8a에 도시한 바와 같이, ON 시간에서는 피처리체의 측면에 이온이 인입되어 에칭이 행해지고, 부생성물이 발생한다. 발생한 부생성물의 일부는 배기될 수 있다. 또한, 발생한 부생성물의 일부는 피에칭층(201)의 측벽에 부착하거나, 또는 피에칭층(201)의 측벽 사이에 잔존할 수 있다. 부생성물의 잔존의 비율은 부생성물의 발생과 배기의 밸런스에 의해 결정된다.
도 8b는 OFF 시간에서의 피처리체의 표면을 설명하는 도이다. OFF 시간에는 에칭이 행해지지 않기 때문에 부생성물이 발생하지 않는다. 따라서, OFF 시간에서는 ON 시간에서 발생된 부생성물이 배기될 뿐이기 때문에, 피에칭층(201)의 측벽 사이에 부생성물이 거의 잔존하지 않는 상태가 된다. 이와 같이, OFF 시간을 둠으로써, 부생성물을 피에칭층(201)의 측벽에 부착하기 전에 배기시킬 수 있으므로, 원하는 수직 형상을 얻을 수 있다. 또한, 부생성물이 피에칭층(201)의 측벽 사이에 잔존하지 않기 때문에, 부생성물이 에칭을 방해하는 것을 회피할 수 있다. 따라서, 원하는 수직 형상을 얻는 것이 가능해진다. 또한 OFF 시간은, 플라즈마의 시스 내의 부생성물이 배기되는데 충분한 시간을 설정하면 된다.
도 1을 재차 참조한다. 일실시예에서는, 주변 도입부(52)는 환상의 관(52p)을 더 포함한다. 이 관(52p)에는 복수의 주변 도입구(52i)가 형성되어 있다. 환상의 관(52p)은 예를 들면 석영으로 구성될 수 있다. 도 1에 도시한 바와 같이, 환상의 관(52p)은 일실시예에서는 측벽(12a)의 내벽면을 따라 설치되어 있다. 환언하면, 환상의 관(52p)은 유전체창(18)의 하면과 재치 영역(MR), 즉 피처리체(W)를 연결하는 경로 상에는 배치되어 있지 않다. 따라서, 환상의 관(52p)은 플라즈마의 확산을 저해하지 않는다. 또한, 환상의 관(52p)이 측벽(12a)의 내벽면을 따라 설치되어 있으므로, 당해 환상의 관(52p)의 플라즈마에 의한 소모가 억제되고, 당해 환상의 관(52p)의 교환 빈도를 감소시키는 것이 가능해진다. 또한, 환상의 관(52p)은 히터에 의한 온도 제어가 가능한 측벽(12a)을 따라 설치되어 있으므로, 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 가스의 온도의 안정성을 향상시키는 것이 가능해진다.
또한 일실시예에서는, 복수의 주변 도입구(52i)는 피처리체(W)의 엣지 영역을 향해 개구되어 있다. 즉, 복수의 주변 도입구(52i)는 피처리체(W)의 엣지 영역을 향해 가스를 분사하도록 축선(Z)과 직교하는 평면에 대하여 경사져 있다. 이와 같이 주변 도입구(52i)가 피처리체(W)의 엣지 영역을 향해 경사지도록 개구되어 있으므로, 당해 주변 도입구(52i)로부터 분사된 가스의 활성종은 피처리체(W)의 엣지 영역을 직접적으로 향한다. 이에 의해, 가스의 활성종을 피처리체(W)의 엣지에 실활(失活)시키지 않고 공급하는 것이 가능해진다. 그 결과, 피처리체(W)의 직경 방향에서의 각 영역의 처리 속도의 불균일을 저감하는 것이 가능해진다.
이어서, 본 실시예에 따른 에칭 방법에 대하여 설명한다. 도 9는, 피처리체를 이용하여 핀형 전계 효과 트랜지스터의 더미 게이트를 형성하는 에칭 방법이다.
도 9에 나타낸 바와 같이, 먼저 제어부(Cnt)는, 피처리체(W)를 도 1에 도시한 플라즈마 처리 장치(10) 내에 준비한다(S10). 피처리체(W)의 일례를 도 10a ~ 도 10c에 도시한다. 도 10a는 피처리체(W)의 사시도, 도 10b는 피처리체(W)의 측면도, 도 10c는 피처리체(W)의 정면도이다. 도 10a ~ 도 10c에 도시한 바와 같이, 피처리체(W)는 복수의 핀(102)이 형성된 핀 구조를 가지는 기판(Sb)을 구비한다. 기판(Sb)의 주면(主面)은 XY 평면과 평행이며, 복수의 핀(102)은 Y 방향을 따라 연장되어 있다. 기판(Sb)은 예를 들면 Si으로 형성된다. 기판(Sb) 상에는 예를 들면 열산화막(103)이 형성되어 있다. 그리고, 복수의 핀(102)의 상면에는 각각 마스크(104)가 형성되어 있다. 마스크(104)는 핀(102)과 마찬가지로 Y 방향을 따라 연장되어 있다. 마스크(104)는 예를 들면 SiO2 등의 산화막으로 형성되어 있다. 열산화막(103) 상 및 마스크(104) 상에는 게이트 재료(101)가 퇴적되어 있다. 이에 의해, 복수의 핀(102)의 사이에 게이트 재료(101)가 퇴적되고, 또한 복수의 핀(102) 및 마스크(104)가 게이트 재료(101)로 덮여 있다. 게이트 재료(101)는 예를 들면 α-Si으로 형성되어 있다. 게이트 재료(101)의 상면에는 상부 마스크(100)가 설치되어 있다. 상부 마스크(100)는 X 방향을 따라 연장되어 있다. 상부 마스크(100)는 예를 들면 SiN으로 형성되어 있다. 도 9의 S10의 처리가 종료되면, 표면 산화막의 제거 공정(S12)으로 처리가 진행된다.
S12의 처리에서는, 제어부(Cnt)가 피처리체(W)의 표면에 형성된 자연 산화막을 제거한다. S12의 처리가 종료되면, 메인 에칭 공정(S14 : 제 1 에칭 공정)으로 처리가 진행된다.
S14의 처리에서는, 제어부(Cnt)가 피처리체(W)에서의 상부 마스크(100)를 이용하여 게이트 재료(101)를 에칭한다. 제어부(Cnt)는 처리 공간(S) 내의 압력을 예를 들면 50 mTorr(6.67 Pa) 이상으로 한다. 그리고, 제어부(Cnt)는 마이크로파를 이용하여 플라즈마(표면파 플라즈마)를 생성한다. 그리고, 제어부(Cnt)는 도 7a에 나타낸 연속적인 바이어스 전력을 인가하여 게이트 재료(101)를 에칭한다. 제어부(Cnt)는 마스크(104)의 상면이 노출될 때까지 게이트 재료(101)를 에칭한다. 즉, 제어부(Cnt)는 마스크(104)의 상면에서 게이트 재료(101)의 에칭을 종료한다. 도 11a는 메인 에칭 후의 피처리체(W)의 사시도, 도 11b는 메인 에칭 후의 피처리체(W)의 측면도, 도 11c는 메인 에칭 후의 피처리체(W)의 정면도이다. 도 11a ~ 도 11c에 도시한 바와 같이, 게이트 재료(101)가 에칭되어 마스크(104)가 노출된 상태가 된다. 인접하는 핀(102)의 사이에는 아직 게이트 재료(101)가 개재되어 있다. 도 9의 S14의 처리가 종료되면, 더미 게이트 에칭 공정(S16 : 제 2 에칭 공정)으로 처리가 진행된다.
S16의 처리에서는, 제어부(Cnt)가 피처리체(W)에서의 상부 마스크(100) 및 마스크(104)를 이용하여 게이트 재료(101)를 오버 에칭한다. 제어부(Cnt)는 처리 공간(S) 내의 압력을 예를 들면 50 mTorr(6.67 Pa) 이상으로 한다. 그리고, 제어부(Cnt)는 마이크로파를 이용하여 플라즈마(표면파 플라즈마)를 생성한다. 또한, 메인 에칭 공정부터 연속하여 플라즈마를 계속 생성해도 된다. 그리고, 제어부(Cnt)는 도 7b에 나타낸 펄스 형상의 바이어스 전력을 인가하여 게이트 재료(101)를 에칭한다. 바이어스 전력의 주파수는 10 ~ 300 Hz, 10 ~ 200 Hz 또는 10 ~ 100 Hz이다. 또한, 바이어스 전력의 듀티비는 50% 이하이다. 이에 따라, 제어부(Cnt)는 열산화막(103)의 상면이 노출될 때까지 게이트 재료(101)를 에칭한다. 도 12a는 오버 에칭 후의 피처리체(W)의 사시도, 도 12b는 오버 에칭 후의 피처리체(W)의 측면도, 도 12c는 오버 에칭 후의 피처리체(W)의 정면도이다. 도 12a ~ 도 12c에 도시한 바와 같이, 인접하는 핀(102)의 사이에 개재되어 있던 게이트 재료(101)가 제거된다. 도 9의 S16의 처리가 종료되면, 도 9에 나타낸 제어 처리를 종료한다.
도 9에 나타낸 에칭 방법에 따르면, 미세 가공이 요구되는 핀(102) 사이의 게이트 재료(101)를 에칭하는 오버 에칭 공정에서 표면파 플라즈마를 이용한다. 표면파 플라즈마를 이용함으로써 50 mTorr(6.67 Pa) 이상의 고압력에서도 플라즈마를 생성할 수 있다. 그리고, 50 mTorr(6.67 Pa) 이상의 고압력 조건에서 에칭함으로써 선택비를 향상시킬 수 있다.
이하, 고압 조건 하에서의 선택비의 향상 효과에 대하여 개략 설명한다. 선택비를 향상시키기 위해서는 시료에 데미지를 주지 않는 소프트 에칭을 실현하면 되고, 이를 위해서는 피처리체(W)에 도달하는 이온의 에너지를 낮게 하면 된다. 고압 조건 하이면 이온이 시스 내에서 중성 입자와 충돌하여 에너지를 잃을 가능성이 있다. 이온이 시스 내에서 중성 입자와 충돌할지 여부에 대해서는 시스 두께와 평균 자유 행정을 이용하여 예측할 수 있다. CHILD LAW SHEATH 이론을 가정한 시스 두께를 s, 평균 자유 행정을 λ, 전자 온도(eV)를 Te, 전자 밀도(1.0×1010 cm-3)를 n0, 인가 전압(V)을 V0, 압력(mTorr)을 P로 하면, 시스 두께(s)와 평균 자유 행정(λ)의 비(γ)는 이하의 수식으로 나타내진다.
Figure 112014075633205-pat00001
상기 수식은 비(γ)가 압력(P)에 의존하고 있는 것을 나타내고 있다. 또한 N2를 가정하면, 압력(P)이 20 mTorr(2.67 Pa)일 때는 전자 온도(Te)가 1.08 eV, 전자 밀도(n0)가 2.3×1010 cm-3가 된다. 또한 압력(P)이 40 mTorr(5.33 Pa)일 때는, 전자 온도(Te)가 0.81 eV, 전자 밀도(n0)가 2.7×1010 cm3가 된다. 또한 압력(P)이 100 mTorr(13.33 Pa)일 때는, 전자 온도(Te)가 0.59 eV, 전자 밀도(n0)가 0.55×1010 cm-3가 된다. 인가 전압(V0)을 100 V로 하면, 도 13에 나타낸 바와 같이 비(γ)의 압력 의존성의 그래프를 그릴 수 있다. 비(γ)가 1일 때는 시스 두께(s)와 평균 자유 행정(λ)이 동일한 것을 나타내고 있다. 비(γ)가 1보다 클 경우에는 평균 자유 행정(λ)이 시스 두께(s)보다 작은 것을 의미하고 있기 때문에, 적어도 1 회는 시스 내에서 이온이 중성 입자에 충돌한다고 상정된다. 도 13에 나타낸 그래프로부터, 약 40 mTorr(5.33 Pa) 이상, 적어도 50 mTorr(6.67 Pa) 이상이면 이온의 에너지가 감소하여, 시료에 데미지를 주지 않는 소프트 에칭이 되는 것을 알 수 있다. 따라서, 적어도 50 mTorr(6.67 Pa) 이상의 고압력 조건 하에서 에칭함으로써 마스크(104) 및 게이트 재료(101)의 선택비가 향상된다.
또한 본 실시예에 따른 에칭 방법에 따르면, 다른 플라즈마원보다 낮은 플라즈마의 전자 온도가 되는 표면파 플라즈마를 이용함으로써, 부생성물이 피처리체(W)에 부착하지 않고 배기되기 때문에, 부생성물의 영향을 줄일 수 있다. 또한, 바이어스 전력을 펄스 변조함으로써, 펄스의 OFF 시간에 피처리체의 표면이 재산화되기 때문에, 마스크 및 게이트 재료의 선택비를 향상시킬 수 있다. 특히, 바이어스 전력의 주파수를 10 Hz 이상 200 Hz 이하로 하고, 듀티비가 50% 이하가 되도록 바이어스 전력을 펄스 변조함으로써 부생성물의 배기 시간을 확보할 수 있다. 부생성물의 배기 시간은, 원리적으로는 플라즈마의 시스 내의 에칭 부생성물이 배기되는 시간이 확보되어 있으면 된다. 일례로서, 처리 공간(S)의 압력이 100 mTorr(13.33 Pa)이고, 배기 속도가 1000 sccm일 경우, 시스(두께는 수 밀리 정도)의 체적분의 용적이 배기되는 시간은 0.4 ~ 1.0 ms 정도이다. 바이어스 전력의 주파수를 10 Hz 이상 200 Hz 이하로 하고, 듀티비가 50% 이하가 되도록 바이어스 전력을 펄스 변조한 경우에는, OFF 시간은 2.5 ms 이상이 되어, 부생성물의 배기 시간을 충분히 확보할 수 있다. 이 때문에, 부생성물이 측벽에 부착하는 것을 회피하는 것이 가능해지고, 또한 부생성물이 핀(102) 사이에 개재되어 에칭을 방해하는 것을 회피할 수 있다. 따라서, 선택비를 확보하면서 에칭의 수직성을 향상시키는 것이 가능해진다.
또한 본 실시예에 따른 에칭 방법에 따르면, 메인 에칭 공정에서는 연속적으로 바이어스 전력을 인가하여 에칭 레이트를 유지하고, 메인 에칭 공정 후의 더미 게이트 에칭 공정만 바이어스 전력을 펄스 변조시켜 소프트 에칭을 행하는 것이 가능해진다. 바이어스 전력을 조정함으로써, 프로세스 조건을 크게 변경하지 않고 각 공정에서 요구되는 가공 정밀도에 따른 에칭을 실현할 수 있다. 또한, 동일한 처리 용기 내에서 연속적으로 처리를 행함으로써, 스루풋을 확보하면서 핀형 전계 효과 트랜지스터의 더미 게이트를 형성할 수 있다.
이상, 실시예에 대하여 설명했지만, 본 발명은 상술한 실시예에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다. 예를 들면, 메인 에칭 공정은 마이크로파를 이용한 플라즈마 처리 장치 이외의 임의의 플라즈마원을 이용한 장치로 행해도 된다. 이러한 장치로서, 예를 들면 평행 평판형의 플라즈마 처리 장치 또는 전자 사이클로트론 공명형의 플라즈마 처리 장치 등을 들 수 있다.
이하, 플라즈마 처리 장치(10)를 이용하여 상기 에칭 방법의 평가를 위해 행한 실험예에 대하여 설명한다. 또한, 본 발명은 이들 실험예에 한정되지는 않는다.
(실험예 1)
실험예 1에서는, 50 mTorr(6.67 Pa) 이상의 고압력 조건 하에서 마스크(104) 및 게이트 재료(101)의 선택비가 향상되는지 여부를 검증했다. 폴리 실리콘 상에 산화 실리콘을 마스크로 하여 형성한 샘플을 마련하고, 도 1에 도시한 플라즈마 처리 장치를 이용하여, 압력 조건을 변화시켜 에칭하고, 선택비를 측정했다. 에칭 가스로서 Ar / HBr / O2 가스를 이용했다. 결과를 도 14에 나타낸다.
도 14는 선택비의 압력 의존성을 나타낸 그래프이다. 도 14에 나타낸 바와 같이, 선택비가 압력 50 mTorr(6.67 Pa) 부근에서 최소값이 된다는 것이 확인되었다. 따라서, 50 mTorr(6.67 Pa) 이상으로 하면 마스크(104) 및 게이트 재료(101)의 선택비가 향상되는 것이 확인되었다. 또한, 실험예 1의 결과는 도 13에 나타낸 시스 두께(s)와 평균 자유 행정(λ)과의 비(γ)의 압력 의존성의 그래프로부터 도출된 결과와 일치하고 있고, 이론적으로 산출한 결과와 동일한 경향이라는 것이 확인되었다.
(실험예 2)
실험예 2에서는, 에칭 레이트가 최적이 되는 바이어스 전력의 펄스 제어의 조건에 대하여 검증했다. 검증한 펄스 제어의 조건을 도 15에 나타낸다. 도 15에 나타낸 바와 같이, 바이어스 전압의 주파수는 10 Hz, 50 Hz, 100 Hz, 200 Hz, 500 Hz로 했다. 바이어스 전압의 듀티비는 25%, 50%, 75%로 했다. 도 15에서는 각각의 조건의 ON 시간과 OFF 시간을 나타내고 있다. 실험예 2에서의 다른 처리 조건은 이하와 같다.
처리 용기(12) 내의 압력 : 120 mTorr(16.00 Pa)
마이크로파 : 2.45 GHz, 1700 W
고주파 바이어스 전력 : 200 W
처리 가스
Ar 가스 유량 : 1000 sccm
HBr 가스 유량 : 800 sccm
O2 가스 유량 : 11 sccm
처리 시간 : 20 초
실험예 2에서 이용한 피처리체(W)를 도 16에 도시한다. 도 16에 도시한 피처리체(W)는, 기판인 Si 상에 열산화막인 Th-ox이 30 nm, α-Si막이 100 nm 적층되고, α-Si막 상에 SiN의 마스크가 등간격으로 형성되어 있다.
도 16에 도시한 피처리체(W)의 α-Si막을 도 15에 나타낸 처리 조건으로 에칭 하고, 에칭 레이트의 주파수 의존성을 측정한 결과를 도 17a 및 도 17b에 나타낸다. 도 17a 및 도 17b에서는 바이어스 전력의 펄스의 듀티비가 25%, 50%, 75%인 그래프와, 연속적으로 바이어스 전력을 인가한 경우의 값을 나타내고 있다. 도 17a는 에칭 레이트의 주파수 의존성으로서, 횡축이 주파수, 종축이 에칭 레이트이다. 도 17b는 에칭량을 ON 시간의 총량으로 나눈 실효 에칭 레이트이며, 횡축이 주파수, 종축이 에칭 레이트이다. 도 17a에 나타낸 바와 같이, 모든 듀티비에서 에칭 레이트는 주파수에 의존하지 않고 거의 일정하다는 것이 확인되었다. 또한 도 17b에 나타낸 바와 같이, ON 시간에서의 에칭의 효율은 듀티비 50%, 25%일 때에 상승한다는 것이 확인되었다. 이 때문에, 바이어스 전력의 펄스의 듀티비가 50% 이하일 때에 에칭의 효율이 좋은 것이 확인되었다.
(실험예 3)
실험예 3에서는, 형상 수직성이 최적이 되는 바이어스 전력의 펄스 제어의 조건에 대하여 검증했다. 검증한 펄스 제어의 조건 및 피처리체(W)는 실험예 2와 동일하다. 각 처리 조건에 대하여, 에칭한 피처리체(W)의 SiN 간의 형상(수직 방향의 각도)을 측정했다. 결과를 도 18에 나타낸다. 도 18에서는 펄스의 ON 시간을 종축, OFF 시간을 횡축으로 하여 형상(수직 방향의 각도)을 매핑한 결과를 나타내고 있다. 도 18에서는 측정된 각도가 90°에 가까울수록 진한 검은색으로 표시되어 있다. 도 18에 나타낸 바와 같이, 거의 듀티비 50%인 점선을 경계로 82.94° 이상의 각도로 되어 있는 것이 확인되었다. 즉, 바이어스 전력의 펄스의 듀티비가 50% 이하일 때에 형상 수직성이 양호해지는 것이 확인되었다.
(실험예 4)
실험예 4에서는, 선택비가 최적이 되는 바이어스 전력의 펄스 제어의 조건에 대하여 검증했다. 펄스 제어의 조건 및 피처리체(W)는 실험예 2와 동일하다. 각 처리 조건으로 에칭을 행하여 선택비를 측정했다. 결과를 도 19a ~ 도 19c에 나타낸다. 도 19a ~ 도 19c는 선택비의 주파수 의존성을 나타낸 그래프이며, 종축이 선택비, 횡축이 주파수이다. 도 19a는 듀티비 25%인 경우의 그래프, 도 19b는 듀티비 50%인 경우의 그래프, 도 19c는 듀티비 75%인 경우의 그래프이다. 도 19a에 나타낸 바와 같이 듀티비 25%인 경우, 주파수를 0부터 크게 하면 100 Hz에서 최대값이 되고, 주파수가 200 Hz에서 주파수 0 Hz와 거의 동일한 값을 나타내고, 주파수를 200 Hz보다 크게 하면 선택비가 저하되는 것이 확인되었다. 또한 도 19b에 나타낸 바와 같이 듀티비 50%인 경우, 주파수를 0부터 크게 하면 200 Hz에서 최대값이 되고, 주파수를 200 Hz보다 크게 하면 선택비가 저하되는 것이 확인되었다. 또한 도 19c에 나타낸 바와 같이 듀티비 75%인 경우, 주파수를 0부터 크게 하면 200 Hz에서 최대값이 되고, 주파수를 200 Hz보다 크게 하면 선택비가 저하된다는 것이 확인되었다. 이와 같이, 모든 듀티비에서 주파수를 0부터 크게 하면 선택비가 상승하고, 100 Hz ~ 200 Hz의 범위에 최대값이 존재하는 것이 확인되었다. 또한 듀티비 50% 이하인 경우에는, 200 Hz이하의 범위에서 선택비 200 이상이 확보되어 있는 것이 확인되었다.
10 : 플라즈마 처리 장치
12 : 처리 용기
14 : 안테나
18 : 유전체창
20 : 재치대
30 : 배기 장치
32 : 마이크로파 발생기
42 : 유전체판
44 : 슬롯판
101 : 게이트 재료
102 : 핀
104 : 마스크
W : 피처리체(웨이퍼)

Claims (3)

  1. 복수의 핀을 가지는 핀 구조, 상기 복수의 핀 상에 형성된 마스크 및 상기 핀 구조 상에 퇴적된 게이트 재료를 가지는 피처리체를 이용하여 핀형 전계 효과 트랜지스터의 더미 게이트를 형성하기 위한 에칭 방법으로서,
    상기 마스크의 상면이 노출될 때까지 상기 게이트 재료를 에칭하는 제 1 에칭 공정과,
    표면파 플라즈마를 이용하여, 상기 복수의 핀의 사이에 퇴적된 상기 게이트 재료를 에칭하는 제 2 에칭 공정을 구비하고,
    상기 제 2 에칭 공정의 압력은 50 mTorr(6.67 Pa) 이상이며,
    상기 제 2 에칭 공정에서, 상기 피처리체를 재치하는 재치대에 인가되는 전력은 주파수가 10 Hz 이상 200 Hz 이하이고, 펄스의 주기에서의 ON 시간의 비율인 듀티비가 50% 이하가 되도록 펄스 변조되어 있는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 1 에칭 공정에서는 상기 재치대에 인가되는 전력을 펄스 변조하지 않고 상기 게이트 재료를 에칭하는 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 에칭 공정 및 상기 제 2 에칭 공정은 표면파 플라즈마를 이용하여 동일한 처리 용기 내에서 연속으로 행해지는 에칭 방법.
KR1020140103371A 2013-08-12 2014-08-11 에칭 방법 KR102149742B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013167515A JP2015037091A (ja) 2013-08-12 2013-08-12 エッチング方法
JPJP-P-2013-167515 2013-08-12

Publications (2)

Publication Number Publication Date
KR20150020093A KR20150020093A (ko) 2015-02-25
KR102149742B1 true KR102149742B1 (ko) 2020-08-31

Family

ID=51298662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103371A KR102149742B1 (ko) 2013-08-12 2014-08-11 에칭 방법

Country Status (5)

Country Link
US (1) US9087798B2 (ko)
EP (1) EP2838112B1 (ko)
JP (1) JP2015037091A (ko)
KR (1) KR102149742B1 (ko)
TW (1) TWI606517B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340123B2 (en) * 2016-05-26 2019-07-02 Tokyo Electron Limited Multi-frequency power modulation for etching high aspect ratio features
TWI755492B (zh) 2017-03-06 2022-02-21 美商卡爾拜斯有限公司 基於碳納米管的熱界面材料及其製造和使用方法
JP6960351B2 (ja) 2018-02-19 2021-11-05 東京エレクトロン株式会社 処理方法
JP7061922B2 (ja) * 2018-04-27 2022-05-02 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP7071884B2 (ja) 2018-06-15 2022-05-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US10707596B2 (en) * 2018-09-21 2020-07-07 Carbice Corporation Coated electrical connectors and methods of making and using thereof
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN113169026B (zh) 2019-01-22 2024-04-26 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
JP2023047481A (ja) 2021-09-27 2023-04-06 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206901A1 (en) 2007-02-22 2008-08-28 Tae Won Kim Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductor structures
US20120112248A1 (en) 2010-11-08 2012-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718538B2 (en) 2007-02-21 2010-05-18 Applied Materials, Inc. Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
US9484462B2 (en) * 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
JP5466756B2 (ja) * 2010-03-04 2014-04-09 東京エレクトロン株式会社 プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US8969210B2 (en) 2010-09-15 2015-03-03 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method
JP5806477B2 (ja) 2011-02-16 2015-11-10 矢崎総業株式会社 車輌用室内照明灯
US8735291B2 (en) * 2011-08-25 2014-05-27 Tokyo Electron Limited Method for etching high-k dielectric using pulsed bias power
JP5398853B2 (ja) 2012-01-26 2014-01-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206901A1 (en) 2007-02-22 2008-08-28 Tae Won Kim Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductor structures
US20120112248A1 (en) 2010-11-08 2012-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction

Also Published As

Publication number Publication date
US20150044877A1 (en) 2015-02-12
KR20150020093A (ko) 2015-02-25
TWI606517B (zh) 2017-11-21
US9087798B2 (en) 2015-07-21
TW201526117A (zh) 2015-07-01
JP2015037091A (ja) 2015-02-23
EP2838112B1 (en) 2016-04-06
EP2838112A1 (en) 2015-02-18

Similar Documents

Publication Publication Date Title
KR102149742B1 (ko) 에칭 방법
KR101809150B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
TWI602213B (zh) Plasma processing method, and plasma processing apparatus
JP6180824B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6086862B2 (ja) 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
KR102183566B1 (ko) 에칭 방법
KR20210061937A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
KR102305374B1 (ko) 실리콘층을 에칭하는 방법 및 플라즈마 처리 장치
KR20180054495A (ko) 이중 주파수 표면파 플라즈마 소스
KR102185192B1 (ko) 플라즈마 에칭 방법
EP2840592B1 (en) Semiconductor device manufacturing method
US20220051899A1 (en) Etching method and etching apparatus
EP2846349A1 (en) Plasma processing method
JP2016092102A (ja) 有機膜をエッチングする方法
WO2014057793A1 (ja) プラズマ処理方法、及びプラズマ処理装置
US11996271B2 (en) Plasma processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant