TW454384B - Method and circuit arrangement to process digital signals - Google Patents

Description

45438 4 A 7 B7 五、發明説明 本發明偽有關操作數位信號（例如，時脈信號）之方法 。此外，本發明亦渉及進行此方法所用之甯路配置。 在處理數位信號時通常只計算邊緣（e d g e )。藉由邊緣 之情況，則吾人可了解由一種邏輯狀態轉換至B—種埋 輯狀態之情況。信號由邏輯零改變至邏輯1是以上升之 邊緣表示，由邏輯1改變至邏輯Q則表示成下降之邊緣< 即使數位信號相對於類比信號而言具有較高之信號雜 訊比，但疊加之雜訊，由於耦合作用所造成之電壓Μ陷 (notch)或由於邊緣所造成之瞬間過程仍然會造成對倍 號内容之錯誤估算。 己知有一種電路，其在産生上升之邊緣之後使随後之 信號成份在某一時段中不被考盧。在此一時段中所産生 之干擾（其具有類似於信號之位準）不能被估算成有效信 號〇 上述之時段是小於無干擾之信號的二崔依序之上升邊 線之間的時距。此種時段必須像其供瞜最大時脈速率時 一樣短暫。 此種電路之缺點是，此種時段（其中倍號成份保持不被 考慮之狀態）是定值的U ο n s t a n t )且須進行測定，使得 在較高之時脈速率（卽，二痼邊緣之間有較小之時間間 距）時亦能可靠地辨認一榑有效信號。但這是表示：在小 於最大之時脈速率時，上述之時段是較二個邊緣之間的 時距短很多n此種易受千擾性亦強烈地和時脈速率有關 .其在最大時脈速率時亦最大。 -3 ~ : —1 ....., ' I IΓ^衣 訂 (邻先閱讀背而之注意事項再填寫本頁) 454384 B7 五、發明説明（ > ) 1 本 發 明 之 巨 的 是 提 供 — 種 方 法 以 操 作 數 位 信 D* m 以 及一 1 1 種 進 行 此 方 法 之 電 路 配 置 ϊ 其 在 數 位 信 號 之 不 同 時 眤速 1 1 率 時 相 對 於 干 擾 信 號 仍 然 具 有 較 高 之 可 m 性 〇 1 先 1 依 據 本 發 明 > 上 逑 目 的 是 m 由 申 請 專 利 範 圍 第 1 項之 間 讀 1 1 恃 m 來 逹 成 〇 進 行 此 方 法 之 電 路 配 置 則 敘 述 在 申 IS 專利 背 而 1 I 之 1 範 圍 第 6 項 中 〇 注 意 章 1 1. 本 發 明 之 方 法 適 用 於 數 位 信 號 » 其 中 只 有 種 邊 緣（ 項 j 再 1 例 如 9 上 述 之 邊 m )是被考慮用來作計算用。 ¢. 本 裝 本 發 明 之 方 法 所 具 有 之 優 點 是 » 抗 干 擾 性 是 和 數 位值、 頁 i 1 號 之 時 脈 速 率 無 關 的 0 此 外 > 本 方 法 可 使 用 在 週 期 性以 1 1 及 非 週 期 性 數 位 信 號 中 0 ! I 本 發 明 之 構 成 顯 示 在 申 請 專 利 範 圍 各 附 颶 項 中 0 1 訂 本 發 明 以 下 將 依 據 圖 式 作 詳 細 描 ϊί 0 1 画 式 簡 αο 单 説 明 如 下 1 I 第 1 画 解 釋 本 發 明 之 方 法 所 用 之 信 號 圖 〇 1 ! 1 第 2 圖 本 發 明 之 電 路 配 置 的 方 塊 圖 0 1 ! 第 3 圓 驅 動 電 路 之 實 施 形 式 〇 .·、 [ 第 4 圖 輸 出 電 路 之 實 施 形 式 〇 1 1 第 5 圖 脈 波 産 生 器 之 宵 施 形 式 0 [ 1 在 第 ] m 之 信 號 ΓρΙ 圖 中 1 其 m 示 了 數 位 式 輸 人 信 號 E S , I 驅 動 信 號 A K S以及數位式輪出信號A S對時間t 之關俗圖 1 ί 〇 若 在 輸 入 信 號 E S之 時 間 流 程 中 産 生 一 種 上 升 之 邊 1 則 驅 動 信 號 A K卜由午動狀態轉換成被動狀態。 R有當驅 I 動 信 號 Λ K S是在主動狀態時， -4 輸入信號E S之改變才可由 1 1 1 1 1 1 Μ ； C\s I Λ-Πί^ i ?10^ ) 見 -Λ11 Γ.:·>發五 則 時 態 ^3- 勘 Λ3 H 用 被乍 $作 T r\ S 無 AK是 號As 信號 動信 驅出 在輸 〇 對 受變 接改 所之 s S A E 號號 ^is 出入 輸輸 π緣驅 W邊則 κ Ϊ _ Α 之 ， 號升綠 信上邊 動一之 驅此降 時受下 緣接個 邊可一 之此随 升因跟 , S ί 上 Α 緣 生號邊 産信升 在出上 圖輪之 S 1 1 第態號 據狀信 ¾動入 於主輸 由在，若 然 時0 延 段 1 在 然 仍 前 之 態 狀 勒 主 0 回 又 其 在 S Κ A 號 言 —1 動

中 V 號 信 入 输 在 態 之遲 ES延 號 。 信來 人到 輸才 由後 纟其之 狀 /\ SW 起 41 Jfi 主 △算 α 間 始 中時開 態遲點 狀延間 動段時 被一之 在遲時 持延生 保後産 之緣 緣遴 △ 邊降 間降下 下 Κ t 升 △ 上間 之時 £ Ϊ E 持 號保 倍種 入一 輸有 在擁 可先 點最 間後 時之 一 點 此間 之時 起一 算此 始之 開時 tv生 △ 産 間緣 時.邊 間 時 持 保 和 V t A 間 時 遲 延 是 少 至 此 因 間 明 c S % E 之 U 號 態(S信 狀和入 動之輸 IIEU "" 被 ％當 。△ 號 信 動 驅 nj mv 時 ο 輯 BE 遘 成 換 轉 輯0 由 諳先閱讀背而之注意事項再填寫本貝 裝 訂 A KS在延遲時間△ tv之後即進入主動狀態。輪出信號AS 因此可接受輸入信號ES之邏輯0。 若輪入信號E S在其邏輯]期間曼加一種干擾（其被計_ 算成一種下降之邊緣則當輸入信號E S在延伸時間△ t, 結束之後處於邏輯狀態〇時，驅動信號A K S只表現出主 動狀態。干擾（其産生時所需之時間較延遲時間△\還 短）亦被認為是屬此揷情況。 1:) 延遲時間△ t v和保持時間△ 1^在實驗上是須测定的。

A 延羥時間△ t,v必須小於輸入信賊E S之邏輯0産生時所髂 之最小期間，保持時間△ 刖必須小於輸入信贼ES之邏 -5 -

J!、KK ;.i W CSS ! ,. ：]()' 454384 A7 B7 五、發明説明（4·) 輯 1 於信 11 出 態輸 狀之 輯式 邐形 在波 持昵 保種 如一 例生 。後産 間之可 期緣此 小邊因 最升 ’ 之上中 黯在間 所As期 時號之 生信定 産出固 1輸段 的 能 ._ K 可 A 是號 亦信 況動 情II 述巨 下 ο 但態 c 狀 As輯 號邏 nJ1 3-ΐ 在 已 S E 號 言 /1 入 輪 當 時 中 態 狀 主 在 是 信 出 輸 且 態 狀 動 主 為 作 是 1- 態 狀 輯 邏 ΰ ο 中 態圖 狀號 輯倍 邏之 於圖 處 1 又第 As往 號 式況 形情 波述 脈下 有於 具是 As波 號眤 信之 出示 輸表 〇 線 態虛 狀以 動之 被As 為號 作倍 是出 ο 輸 態 c 狀擻 輯特 邏之 加 « Ξ t 點 間 時 在 S E 號 信 入 輸 當 的 生 産 下 號 信 。入 時輪 用之 使性 Lb Mfl 销 0 不週 法非 方種 之一 明示 發顯 本圖 a 號 號信 信之 擾圓 干 1 痼第 本 週 在 而 性 特 (讀先閱讀背而之注意事項再填寫本頁 裝 是 亦 實 lull· 述 下 言 k Ϊ C 而 10家 (C專 脈之 唼 -Ί ff it 意此 任就 由 。 藉作 可操 樣中 ] S 同 E 法號 方信 之入 明輸 發性 相 反 以 亦 法 方 K 之 A 明號 發信 本動 : 驅 的 。 顯作 明操 來 虎 信 之 號 信 入 輸 隨 跟 可 亦 如 例 態 狀 被 之 .於 應 a 而 V t△ 間 時 遲 延 據 依 會 態 。 狀緣 動邊 主升 0 上 緣之 邊ES 降號 下信 之入 ES-輸 進一電 便入動 以輸驅 圖可 。 塊10ES 方端號 的入信 置輪入 配之輸 路置之 電配需 之路所 bb iMJ ήπ 霄 2 可一路 種此電 一 在出 是 。輪 的法和 示方 1 所之路 圖明電 2 發動 第本驅 行種 相 輸 在 ο 接

、aT 連 是 3 器 生 産 Π 。波 端As昵 人號中 輸信式 之出形 2 輸施 路出啻 電取一 出可另 輪13之 與端黃 是出配 端輸路 出之雷 輸 2 稗 之路此 1 電在 路出 454384 Λ 7 Η7 五、發明説明（i ) 接於輸出電路2之後。在此種宵施形式中脈波産生器3 之輸出端〗4卽為此電路配置之輸出端。 驅動甯路1之一揷可能之啻施形式顯示在第3圖中。 其中此驅動電路1包含一値延遲裝置4 ,其輪入端是輿 第一 NAND閘NAND1之輪出端，第二NAND閛NAND2之輸入端 以及NOR閘NOR之輪入端相連接。延遲裝置4除了輸入端 以外尚具有一個非反相输出端和一個反相輸出端。非反 相輪出端是與NOR閘NOR之另一輸入端相連接，反相輸出 端是與第二N A Ο閘N A Ν ϋ 2之另一輸入端相連接。 Ν 0 R.閛Ν 0 Κ之輸出端即為驅動電路1之輪出端。驅動電 路1之輸入端（其即為此電路配置之輪入端1 0)是連接在 第1 ΝΑΝΙ)閘NAND1之第一輪人端。第一 NAND閛ΝΑΝΙΗ之另 一輸人端是與第二N A Ν Γ)閘N A ti D 2之輸出端相連接。 輪入信號ES可供應至驅動電路1之輪入端。驅動信號 AKS施加於驅動電路1之輸出端。延遲装置4是與邏輯 閘N A Ο ] , N A N D 2和N 0 E相連接，使得在輸入倍號E S之上 升邊縳時驅動信號AKS直接跟隨輸入信號ES而變化，而 在輸入信號E S之下降邊線時則延羥一段延»時間A 1^才 發生變化。在驅動電路〗之輸入端上之信號變化在保持 時間A t H之期間中不會對驅動信號A K S産生影逛^只有 存保持時間△ t,H之後輪入信號K S所産生之下降邊緣會使 驅動信號A K S回到ΐ動狀態。 延羥裝菁4例如能以一稗串聯之反相器構成。若各別 之反相器是以互補式M 0S -邏輯U Μ 0 S )構成，則延羥時間 -7 - 1 t i 批^'—] I~ If (郐先間讀背而之注意事項再填艿本頁) 454384 /\ 明 見 、—二" U 發 五 取 0 由 0 可 值 之 需 通體晶 iKwl S ^ ο 伊 4» bb之度寬和 度 長由是 H5b it特 Δ (間度時寬持和 保度和長 Vt之 △ 道 設預來 重一 出 輸 及丨入 4 以；輸 之 號。路 3算S 信 電 入11-(¾ _ 彳 輸 進 之sd。 _ 上 A 圖 11號路 端信電 入動的 輪驅式 對之形 會 上施 21·實 路端之 _ 人利 出輸有 輸之種 路一 示 頃 圖 4 β 0 端 是 導 N 赖 種體成 一 晶形 第電端 由一出 是第輸 器之之 相型N1 反電 ， ,導 P 接種器 連二相 相第反 端及 。 入以成 輪P]構 之體術 P1'晶技 , 電路 N1一 電 器第式 相之補 反塑互 與電以 第和 1 體 晶 電1 第 之 型 ί導二 第 在 體 晶二 第 之 型 ipur 導 二 第 個1 接 連 30間 端之S S 出 V 輸位 之電 路考 電參 出一 極 二 SI 之 1 之 輸 2 型α P 電ci·體 導VC晶 一 位 電 第電二 。考第 N 參之 橙 αηπρ 晶 端 出 輸 之 第和 髅 晶 電i 二 是f第 側1C之間 道ΙΓ型 之 通3電 之51¾ 端 入 K 輸 A 之號 路信 電動 出驅 輪之 此 上 ί 2 與 1 是端 端人 極輪 閛當 之 接 I- 逋 目 xt (#先間讀背而之注意事項再填寫本頁 j— 裝· 二 第 在 接 逋 型g3l Fr 導 二 第 使能態狀 之 有 具 所 晶.繼 電 會 二才 第時 之此 型ES 電號 導信 一 入 第輪 使之 且上 通11 導端 Ν2人 體輸 晶在 電則 二 ， 第時 之ih 型截 i 2 賃 P 導體 出 C 輸 V 之位 路電 電考 出参 輪二 至第 送在 傳即 f 3 0 } 端 端 出輸之路 電 出輸 貝 否 無 號 信 之 上 端 入 輪 和 而 處 信後 出之 輸 2 的路 式電 形出 波輪 脈在 之刖 度 ， 寬的 波要 昵需 值 是 定中 有用 具應 棟多 一 許 持在 保這 了 ， s S 為 A 號 3·3 器器 生生 商産 波 波 昵脈 铜 0 一 造 贾構 設能 可可 之 3 器 生 産 波 0 示 顯 圖 5 第 三 第 有 具 閛 在 訂 ——rr 之 出 輸 之 上 3 端 出 輪 之 Z 路 電 出 輸 由 加 施 接 有 端 λ 8 454384 Λ7 B7 五、發明説明（^ ) 信號A S且另一輸入端則施加一種經由延運電路5而在時 間上已延遲之反相輪出信號A S。在接點]4上則出現脈波

OyJ;J'' 4 輅或由所 遒況 元 電個置人 影情 單 動一配吾 所之 遲 驅有路是 擾號 延 之設電緣 干信 和 2 自此邊 受腯 可 路各使之 在時 0 電可或升 用算 構 出都率上 可計 之 輸後功中 是地 5 在之之輯 別誤 路 ，及時邏 待錯 電 是以動正 置無 遲 的前驅在 配須 延 楚之高， 路必 。 清 3 提輯 電然 As很器便邏 及仍 號 家生以正。法時 信。專産，成緣方訊 出同之波器整邊之雜 輪相業昵相調之明有 之造行及反輯意發及 式構此以個邏注本以 形之 1 多負須 時 中 明 説 號 符 考 參 Π 端端 器 入出 號號號路路生置 _輪 信信 信電電産裝 一 人動出動出波遲 一 輸驅輸驅輸脈延 2 誚先間讀背而之注意事項再填Λ?本頁) 裝. 訂 ^

Claims (1)

1. 454384 六、申請專利範圍 第871 1 1 800號「操作數位信號之方法及電路配置」專利案 (90年3.月修正） 六申請專利範圍： 1. 一種操作數位式輸入信號（ES)之方法，其特徵爲： •在輸入信號（ES)之第一邊緣對準第一方向時，驅動 信號（AKS)是在第一狀態（被動狀態），此種狀態維持至 少一段預設之保持時間（ΔίΗ)， -輸入信號（ES)在保持時間（ΔΐΗ)之後產生此種與第 一方向相反之方向相對準之第二邊緣時，於延遲一段 預設之延遲時間（△ Μ之後該驅動信號（AKS)即處於第二 狀態（主動狀態）中，其是和第一狀態（被動狀態）不同 的， -輸出信號（AS)之數位式脈衝只有當驅動信號（AKS) 在第二狀態（主動狀態）時才可在對輸入信號之第一邊緣 起反應時由輸入信號（ES)導出。 2. 如申請專利範圍第1項之方法，其中輸入信號（ES)之 第一邊緣是上升之邊緣。 3. 如申請專利範圍第1或第2項之方法，其中輸入信號 (ES)是一種週期性時脈信號。 4. 如申請專利範圍第1項之方法，其中輸出信號（AS)在 邏輯狀態之時間較輸入信號（ES)之第一和第二邊緣之間 的時間還短。 5. 如申請專利範圍第4項之方法，其中輸出信號（AS)在 邏輯狀態之時間是定値的。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I— . I --------^ · I I------- (請先閱讀背面之注意事項再本頁) 經濟部智慧財產局員工消費合作社印制农 經濟部智慧財產局員工消費合作社印製 4 5 4 3 8 4 as B8 C8 __D8 六、申請專利範圍 6. —種電路配置’係用來進行申請專利範圍第〗至第5 項中任一項之方法，其特徵爲： -一個驅動電路（1)，其在輸入側可輸入上述之輸入 信號（ES)且在輸出側可取出該驅動信號（AKS)，此一驅 動電路（1)在輸入信號（ES)之上升邊緣時可直接改變該 驅動信號（AKS)之第一狀態（被動狀態）且隨後在至少一 段上述之保持時間（ΔίΗ )中保持不變且在下降之邊緣時 在延遲一段延遲時間（△%)之後才會由第一狀態改變至 相反之第二狀態， -一個輸出電路（2)，其具有：輸入信號（ES)用之第 一輸入端（11)，驅動信號（AKS)用之第二輸入端（12)以及 輸出端（13)，此一輸出電路（2)只有在驅動信號（AKS)處 於第二狀態時才將輸入信號（ES)繼續傳送至輸出端 (13)。 7. 如申請專利範圍第6項之電路配置，其中脈波產生器（3) 是連接於輸出電路（2)之後。 8. 如申請專利範圍第6或第7項之電路配置，其中驅動 電路包括一個具有非反相輸出端和反相輸出端之延遲 裝置（4)，其輸入端是與第一 NAND閘（NAND1)之輸出 端，第二NAND閘（NAND2)之輸入端以及NOR閘（NOR) 之輸入端相連接且非反相輸入端是與NOR閘（NOR)之另 一輸出端相連接，反相輸出端則與第二NAND閘（NAND2) 之另一輸入端相連接，其中NOR閘（N〇R)之輸出端即爲 驅動電路（1)之輸出端且驅動電路U)之輸入端是連接至 -2- 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） I !1-------* 4^ ------I I ·1111(11 (請先閱讀背面之注意事項再填"'本頁) 454384 A8 B8 C8 D8 經濟部智慧財產局員工消費合作杜印製 六、申請專利範圍 第一 NAND 閘（NAND1)之輸入端，第一 NAND 閘（NAND1) 之另一輸入端是與第二NAND閘（NAND2)之輸出端相連 接。 9. 如申請專利範圍第6或第7項之電路配置，其中輸出 電路具有一個在電晶體上以互補式電路技術構成之反 相器（PI，N1)，在其輸入端（11)可輸入數位式輸入信號 (ES)且在其輸出端（13)和第二參考電位（Vee)之間連接有 第一電晶體P2之通道，其中在第一參考電位（Vss)和反 相器（P1，N1)中之一個電晶體之間有一和第一電晶體（P2) 不同導電型式之第二電晶體（N2)，且第一（P2)和第二（N2) 電晶體之閘極端分別可輸入上述之驅動信號（AKS) « 10. 如申請專利範圍第7項之電路配置，其中脈波產生器 3包含一個NAND閘（NAND3)，在其一輸入端可直接施 加輸出信號AS且在其另一輸入端施加由延遲電路5所 延遲之輸出信號AS。 11. 如申請專利範圍第8項之電路配置，其中延遲裝置（4) 具有串聯之反相器。 1Z如申請專利範圍第10項之電路配置，其中延遲電路（5) 具有串聯之反相器。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ^ ^ -.4--------訂—I------線 (請先閱讀背面之注意事項再填寫本頁)