CN109313879A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109313879A
CN109313879A CN201780033981.1A CN201780033981A CN109313879A CN 109313879 A CN109313879 A CN 109313879A CN 201780033981 A CN201780033981 A CN 201780033981A CN 109313879 A CN109313879 A CN 109313879A
Authority
CN
China
Prior art keywords
signal line
scan signal
mentioned
grid
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780033981.1A
Other languages
English (en)
Inventor
古田成
佐佐木宁
村上祐郎
村上祐一郎
山口尚宏
山田淳
山田淳一
山中秀
山中秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109313879A publication Critical patent/CN109313879A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

关于特定形状显示器(典型地为在显示区域与显示区域之间设置非显示区域的形状的显示装置)，与以往相比实现窄边框化。在具有非矩形的显示区域(400)的显示装置中，例如以如下方式在以往配设有迂回配线的区域中设置副栅极驱动器。在具有具备两个突出部(左突出部(410L)和右突出部(410R))的凹型的显示区域(400)的显示装置中，用于对配设于左突出部(410L)的栅极总线的一部分进行驱动的副栅极驱动器(200(s2))设于凹部(500)内的区域中的左突出部(410L)的附近，另外，用于对配设于右突出部(410R)的栅极总线的一部分进行驱动的副栅极驱动器(200(s1))设于凹部(500)内的区域中的右突出部(410R)的附近。

Description

显示装置
技术领域
本发明涉及显示装置，更具体地涉及具有矩形以外的形状的显示区域(典型地为凹型的显示区域)的显示装置。
背景技术
一般地，在液晶显示装置的显示区域(显示部)配设有多条源极总线(视频信号线)和多条栅极总线(扫描信号线)，在源极总线与栅极总线的交叉点的附近设有形成像素的像素形成部。各像素形成部包含作为开关元件的薄膜晶体管(TFT)、用于保持像素电压值的像素电容等，其中，上述薄膜晶体管的栅极端子连接到经过对应的交叉点的栅极总线并且源极端子连接到经过该交叉点的源极总线。在液晶显示装置中还设有用于驱动栅极总线的栅极驱动器(扫描信号线驱动电路)和用于驱动源极总线的源极驱动器(视频信号线驱动电路)。
现有的一般的液晶显示装置具有矩形的显示区域。然而，近年来，正在进行钟表用途的液晶显示装置或车载用途的液晶显示装置等具备矩形以外的形状的显示区域的液晶显示装置的开发。这种显示装置被称为“特定形状显示器”。
关于钟表用途的显示装置，其中有的是在显示区域的内侧具有非显示区域。关于这种显示装置的发明例如公开于日本特开2008-257191号公报。在日本特开2008-257191号公报所公开的显示装置中，在非显示区域的一部分区域设有迂回配线，使得配设于非显示区域的左方的显示区域的栅极总线和配设于非显示区域的右方的显示区域的栅极总线由一个栅极驱动器驱动。
另外，与本发明相关地还已知以下的现有技术文献。在日本特开2008-292995号公报中，公开了沿着非矩形的显示区域的外周配置有电路单元(栅极驱动器和源极驱动器中的至少一方)的构成。在日本特开2002-014366号公报的图16～图18中，关于特定形状显示器公开了栅极驱动器的配置例。此外，使用了迂回配线的构成也公开于日本特开2010-054980号公报中。
现有技术文献
专利文献
专利文献1：日本特开2008-257191号公报
专利文献2：日本特开2008-292995号公报
专利文献3：日本特开2002-014366号公报
专利文献4：日本特开2010-054980号公报
发明内容
发明要解决的问题
并且，关于钟表用途的显示装置以外的显示装置，还可以想到当关注栅极总线的延伸方向时在显示区域与显示区域之间设有非显示区域那样的形状。例如，可以想到如图30所示具有俯视时为凹型的显示区域的显示装置或如图31所示具有设有俯视时为V字型的切口部的形状的显示区域的显示装置。
在此，关于具有凹型的显示区域的显示装置，考虑用于驱动栅极总线的构成。此外，假设从显示区域的左右两侧对多条栅极总线逐条交替地驱动。在该情况下，例如如图32所示，设有从显示区域900的左方驱动栅极总线的栅极驱动器910和从显示区域900的右方驱动栅极总线的栅极驱动器920。另外，需要将显示区域900中的配设于在图32中位于左上方的突出部分的栅极总线和显示区域900中的配设于在图32中位于右上方的突出部分的栅极总线连接，于是，为了进行连接而可以考虑使用图32所示的迂回配线。
在使用上述这样的迂回配线的情况下，用于配设迂回配线的边框会设于凹部940。在图32中，用附图标记930的细虚线表示出迂回配线所需要的边框区域。这种边框区域930的面积会随着迂回配线的条数变多而增大。因此，根据迂回配线的条数，有时会由于边框区域的面积增大而无法实现希望的设计。
因此，本发明的目的在于，关于特定形状显示器(典型地为在显示区域与显示区域之间设有非显示区域的形状的显示装置)，与以往相比实现窄边框化。
用于解决问题的方案
本发明的第1方面是一种显示装置，具有配设有扫描信号线的非矩形的显示区域，其特征在于，
具备至少一对扫描信号线驱动部，上述至少一对扫描信号线驱动部包括驱动比较多的扫描信号线的第1类型的扫描信号线驱动电路和驱动比较少的扫描信号线的第2类型的扫描信号线驱动电路，
关于成对的上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路，
上述第2类型的扫描信号线驱动电路驱动与由上述第1类型的扫描信号线驱动电路驱动的扫描信号线的一部分对应并且未与由上述第1类型的扫描信号线驱动电路驱动的扫描信号线连接的扫描信号线，
上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路基于相同的定时控制信号并按照相同的定时来驱动对应的扫描信号线。
本发明的第2方面的特征在于，在本发明的第1方面中，
上述显示区域包含：
大宽度区域，其是配设从该显示区域的一端延伸到另一端的扫描信号线的区域；以及
两个小宽度区域，其中配设与该显示区域的一端至另一端之间的一部分长度相当的扫描信号线，
关于成对的上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路，
上述第1类型的扫描信号线驱动电路驱动配设于上述大宽度区域的扫描信号线和配设于上述两个小宽度区域中的一个小宽度区域的扫描信号线，
上述第2类型的扫描信号线驱动电路驱动配设于上述两个小宽度区域中的另一个小宽度区域的扫描信号线。
本发明的第3方面的特征在于，在本发明的第2方面中，
上述第2类型的扫描信号线驱动电路设于上述两个小宽度区域之间的非显示区域，
上述扫描信号线的延伸方向上的上述第2类型的扫描信号线驱动电路的宽度、小于将配设于上述两个小宽度区域的扫描信号线相互连接的迂回配线假设配设于上述非显示区域时所需的迂回配线区域的宽度。
本发明的第4方面的特征在于，在本发明的第3方面中，
上述迂回配线区域的宽度通过下式求出：
Wr＝Wg×2×Nr
其中，Wr表示上述迂回配线区域的宽度，Wg表示一条迂回配线的宽度，Nr表示假设配设了上述迂回配线时的该迂回配线的条数。
本发明的第5方面的特征在于，在本发明的第2方面中，
将配设于上述两个小宽度区域的扫描信号线的一部分相互连接的迂回配线配设于该两个小宽度区域之间的非显示区域，
连接到上述迂回配线的扫描信号线由上述第1类型的扫描信号线驱动电路驱动。
本发明的第6方面的特征在于，在本发明的第5方面中，
作为配设有上述迂回配线的区域的迂回配线区域的宽度、小于上述扫描信号线的延伸方向上的上述第2类型的扫描信号线驱动电路的宽度。
本发明的第7方面的特征在于，在本发明的第6方面中，
上述迂回配线区域的宽度通过下式求出：
Wr＝Wg×2×Nr
其中，Wr表示上述迂回配线区域的宽度，Wg表示一条迂回配线的宽度，Nr表示配设于上述迂回配线区域的迂回配线的条数。
本发明的第8方面的特征在于，在本发明的第2方面中，
对成对的上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路，使用相同的信号配线提供上述定时控制信号。
本发明的第9方面的特征在于，在本发明的第2方面中，
对成对的上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路，使用不经过上述两个小宽度区域之间的非显示区域的不同的信号配线提供上述定时控制信号。
本发明的第10方面的特征在于，在本发明的第2方面中，
在上述大宽度区域中配设有比配设于上述两个小宽度区域的扫描信号线的扫描顺序早的扫描信号线，
对上述第2类型的扫描信号线驱动电路，提供上述第1类型的扫描信号线驱动电路对配设于上述大宽度区域的扫描信号线输出的扫描信号作为扫描开始信号。
本发明的第11方面的特征在于，在本发明的第2方面中，
上述显示装置具备两对扫描信号线驱动部，
配设于上述大宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路逐条交替地驱动，
配设于上述两个小宽度区域中的一个小宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第2类型的扫描信号线驱动电路逐条交替地驱动，
配设于上述两个小宽度区域中的另一个小宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第2类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路逐条交替地驱动。
本发明的第12方面的特征在于，在本发明的第2方面中，
上述显示装置具备一对扫描信号线驱动部，
配设于上述大宽度区域的扫描信号线和配设于上述两个小宽度区域中的一个小宽度区域的扫描信号线由上述第1类型的扫描信号线驱动电路逐条依次驱动，
配设于上述两个小宽度区域中的另一个小宽度区域的扫描信号线由上述第2类型的扫描信号线驱动电路逐条依次驱动。
本发明的第13方面的特征在于，在本发明的第2方面中，
上述显示装置具备两对扫描信号线驱动部，
配设于上述大宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路这两者逐条依次驱动，
配设于上述两个小宽度区域中的一个小宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第2类型的扫描信号线驱动电路这两者逐条依次驱动，
配设于上述两个小宽度区域中的另一个小宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第2类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路这两者逐条依次驱动。
本发明的第14方面的特征在于，在本发明的第1方面中，
上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路包含用于上述扫描信号线的驱动的晶体管，
在各扫描信号线驱动电路中，上述晶体管的尺寸根据驱动对象的扫描信号线的配线负载而不同。
发明效果
根据本发明的第1方面，在具有非矩形的显示区域的显示装置中，能采用通过第2类型的扫描信号线驱动电路对以往通过设置迂回配线来驱动的扫描信号线进行驱动的构成。在此，通过既考虑各区域的扫描信号线的条数又设置第2类型的扫描信号线驱动电路，与以往相比能减小边框区域。
根据本发明的第2方面，即使配设于两个小宽度区域的扫描信号线的条数多，与以往相比也能减小两个小宽度区域之间的非显示区域(以往配设有迂回配线的区域)所需的边框区域的面积。这样，在具有包含大宽度区域和两个小宽度区域的显示区域的显示装置中，与以往相比能实现窄边框化。
根据本发明的第3方面，与设置迂回配线的构成相比，能可靠地减小边框区域的面积。
根据本发明的第4方面，能得到与本发明的第3方面同样的效果。
根据本发明的第5方面，通过使第2类型的扫描信号线驱动电路和迂回配线适当地组合，能更有效地实现窄边框化。
根据本发明的第6方面，与在两个小宽度区域之间的非显示区域中仅设置第2类型的扫描信号线驱动电路的构成相比，能可靠地减小边框区域的面积。
根据本发明的第7方面，能得到与本发明的第6方面同样的效果。
根据本发明的第8方面，在显示区域的周边区域中，能减小扫描信号线驱动电路用的面积。由此，能实现显示区域的周边区域的窄边框化。
根据本发明的第9方面，在两个小宽度区域之间的非显示区域中不设置定时控制信号用的配线。因此，在以往的迂回配线区域中能有效地实现窄边框化。
根据本发明的第10方面，无需用于对第2类型的扫描信号线驱动电路提供扫描开始信号的配线，因此能更有效地实现窄边框化。
根据本发明的第11方面，对多条扫描信号线，从它们的一端和另一端逐条交替地提供扫描信号，因此能抑制扫描信号的波形钝化的偏置。
根据本发明的第12方面，与采用交错驱动的构成或采用两侧驱动的构成相比，能减少扫描信号线驱动电路的数量。因此，能更有效地实现窄边框化。
根据本发明的第13方面，对各扫描信号线，从其一端和另一端这两端提供扫描信号。因此，能抑制各扫描信号线的中央部的扫描信号的波形钝化。
根据本发明的第14方面，在各扫描信号线驱动电路中设有与驱动对象的扫描信号线的配线负载相应的尺寸的晶体管。因此，能取得配线负载与驱动能力的匹配性。其结果是，能得到耗电量实现最佳化的效果或由于配线负载的不同所致的扫描信号波形的不同而发生的显示不均匀被缓和的效果。
附图说明
图1是用于说明本发明的第1实施方式的液晶显示装置的栅极驱动器的配置的图。
图2是表示上述第1实施方式的液晶显示装置的功能构成的功能框图。
图3是表示在上述第1实施方式中一个像素形成部的构成的电路图。
图4是表示在上述第1实施方式中形成栅极驱动器的移位寄存器电路的概略构成的框图。
图5是表示在上述第1实施方式中构成移位寄存器电路的单位电路的一构成例的电路图。
图6是用于说明在上述第1实施方式中移位寄存器电路的动作的信号波形图。
图7是在上述第1实施方式中从移位寄存器电路输出的扫描信号的波形图。
图8是用于说明上述第1实施方式的栅极驱动器区域与以往的迂回配线区域的关系的图。
图9是在上述第1实施方式中使用的栅极控制信号的波形图。
图10是用于说明上述第1实施方式中的驱动方法的信号波形图。
图11是表示在上述第1实施方式中关于栅极控制信号用的配线的第1构成的图。
图12是表示在上述第1实施方式中关于栅极控制信号用的配线的第2构成的图。
图13是用于说明上述第1实施方式的第1变形例的构成的图。
图14是用于说明在上述第1实施方式的第1变形例中使用迂回配线驱动的栅极总线的条数的确定方法的图。
图15是用于说明上述第1实施方式的第2变形例的构成的图。
图16是用于说明上述第1实施方式的第3变形例的构成的图。
图17是用于说明上述第1实施方式的第4变形例的构成的图。
图18是用于说明上述第1实施方式的第5变形例的构成的图。
图19是用于说明上述第1实施方式的第6变形例的构成的图。
图20是用于说明上述第1实施方式的第7变形例的构成的图。
图21是用于说明上述第1实施方式的第8变形例的构成的图。
图22是用于说明本发明的第2实施方式的液晶显示装置的栅极驱动器的配置的图。
图23是在上述第2实施方式中使用的栅极控制信号的波形图。
图24是用于说明上述第2实施方式中的驱动方法的信号波形图。
图25是用于说明上述第2实施方式的第1变形例的构成的图。
图26是用于说明上述第2实施方式的第2变形例的构成的图。
图27是用于说明上述第2实施方式的第3变形例的构成的图。
图28是用于说明本发明的第3实施方式的液晶显示装置的栅极驱动器的配置的图。
图29是用于说明上述第3实施方式中的驱动方法的信号波形图。
图30是关于现有技术而用于说明具有俯视时为凹型的显示区域的显示装置的图。
图31是关于现有技术而用于说明具有设有俯视时为V字型的切口部的形状的显示区域的显示装置的图。
图32是关于具有凹型的显示区域的以往的显示装置而用于说明用于驱动栅极总线的构成的图。
具体实施方式
以下，参照附图说明本发明的实施方式。
＜1.第1实施方式＞
＜1.1整体构成和动作概要＞
图2是表示本发明的第1实施方式的液晶显示装置的功能构成的功能框图。如图2所示，该液晶显示装置在功能上具备：显示控制电路100、栅极驱动器(扫描信号线驱动电路)200、源极驱动器(视频信号线驱动电路)300以及显示区域(显示部)400。栅极驱动器200包含移位寄存器电路210。此外，图2是功能框图，并非表示各构成要素的实际的形状或实际的位置。另外，栅极驱动器200配置于多个位置。
在显示区域400中配设有多条源极总线(视频信号线)SL和多条栅极总线(扫描信号线)GL。在显示区域400内，在源极总线SL与栅极总线GL的交叉点设有形成像素的像素形成部。图3是表示一个像素形成部4的构成的电路图。像素形成部4包含：TFT(薄膜晶体管)40，其是栅极端子连接到经过对应的交叉点的栅极总线GL并且源极端子连接到经过该交叉点的源极总线SL的开关元件；像素电极41，其连接到该TFT40的漏极端子；共用电极44和辅助电容电极45，其设置为在显示区域400内形成的多个像素形成部4共用；液晶电容42，其由像素电极41和共用电极44形成；以及辅助电容43，其由像素电极41和辅助电容电极45形成。由液晶电容42和辅助电容43构成了像素电容46。此外，像素形成部4的构成不限于图3所示的构成，例如也能采用未设有辅助电容43和辅助电容电极45的构成。
以下，说明图2所示的构成要素的动作。显示控制电路100接收从外部发送的图像信号DAT和水平同步信号或垂直同步信号等定时信号群TG，输出数字视频信号DV、用于控制栅极驱动器200的动作的栅极控制信号GCTL、以及用于控制源极驱动器300的动作的源极控制信号SCTL。典型地，栅极控制信号GCTL包含栅极起始脉冲信号、栅极时钟信号等。另外，典型地，源极控制信号SCTL包含源极起始脉冲信号、源极时钟信号、锁存选通信号等。
栅极驱动器200基于从显示控制电路100输出的栅极控制信号GCTL，以1个垂直扫描期间为周期反复进行激活的扫描信号向各栅极总线GL的施加。此外，后述关于该栅极驱动器200的详细说明。
源极驱动器300接收从显示控制电路100输出的数字视频信号DV和源极控制信号SCTL，对各源极总线SL施加驱动用视频信号。此时，源极驱动器300按照产生源极时钟信号的脉冲的定时，依次保持表示应施加于各源极总线SL的电压的数字视频信号DV。然后，上述保持的数字视频信号DV按照产生锁存选通信号的脉冲的定时被转换为模拟电压。该转换的模拟电压作为驱动用视频信号被同时施加到所有的源极总线SL。
如上所示，对栅极总线GL施加扫描信号，对源极总线SL施加驱动用视频信号，从而在显示区域400中显示基于从外部发送的图像信号DAT的图像。
此外，作为显示区域400内的TFT40，能采用例如氧化物TFT(沟道层使用了氧化物半导体的薄膜晶体管)。更具体地，能将由作为以铟(In)、镓(Ga)、锌(Zn)以及氧(O)为主成分的氧化物半导体的In-Ga-Zn-O(氧化铟镓锌)形成了沟道层的TFT(以下将其称为“In-Ga-Zn-O-TFT”。)采用为TFT40。通过采用这种In-Ga-Zn-O-TFT，能得到高清晰化和低耗电化等效果。另外，还能采用将In-Ga-Zn-O(氧化铟镓锌)以外的氧化物半导体用于沟道层的晶体管。例如在采用了将包含铟、镓、锌、铜(Cu)、硅(Si)、锡(Sn)、铝(Al)、钙(Ca)、锗(Ge)以及铅(Pb)中的至少1种的氧化物半导体用于沟道层的晶体管的情况下，也能得到同样的效果。此外，并不排除使用氧化物TFT以外的TFT。
＜1.2栅极驱动器＞
下面，详细地说明栅极驱动器200。
＜1.2.1栅极驱动器的构成和动作＞
在各实施方式中，在液晶显示装置上设有多个栅极驱动器200。因此，首先说明所有的实施方式的所有的栅极驱动器中共同的构成和动作。不过，以下说明的构成和动作是一例，本发明不限于此。
＜1.2.1.1移位寄存器电路的构成＞
图4是表示形成栅极驱动器200的移位寄存器电路210的概略构成的框图。移位寄存器电路210包括k个(k为自然数)单位电路SR1～SRk。这k个单位电路SR1～SRk相互串联连接。此外，在无需对k个单位电路SR1～SRk相互区分的情况下，对单位电路标注附图标记SR。
如图4所示，在各单位电路SR中设有：用于接收第1时钟CKA的输入端子、用于接收第2时钟CKB的输入端子、用于接收初始化信号INIT的输入端子、用于接收置位信号S的输入端子、以及用于将输出信号OUT输出的输出端子。在各单位电路SR中还设有低电平的电源电压VSS用的输入端子和高电平的电源电压VDD用的输入端子，但在图4中省略了这些输入端子。此外，以下为了方便将基于低电平的电源电压VSS而提供的电位的大小称为“VSS电位”。对移位寄存器电路210提供栅极起始脉冲信号ST、2相的栅极时钟信号(第1栅极时钟信号CK1和第2栅极时钟信号CK2)以及初始化信号INIT作为栅极控制信号GCTL。
对移位寄存器电路210的各级(各单位电路SR)的输入端子提供的信号如下所示(参照图4)。对第奇数级提供第1栅极时钟信号CK1作为第1时钟CKA，提供第2栅极时钟信号CK2作为第2时钟CKB。对第偶数级提供第2栅极时钟信号CK2作为第1时钟CKA，提供第1栅极时钟信号CK1作为第2时钟CKB。此外，第1栅极时钟信号CK1的相位与第2栅极时钟信号CK2的相位相差180度。另外，对任意的级提供从前级输出的输出信号OUT作为置位信号S。不过，对第1级的单位电路SR1提供栅极起始脉冲信号ST作为置位信号S。初始化信号INIT被共同提供给所有的级。
从移位寄存器电路210的各级(各单位电路SR)的输出端子输出输出信号OUT。从任意的级(在此设为第z级)输出的输出信号OUT除了作为扫描信号G(z)提供给与该移位寄存器电路210连接的k条栅极总线中的第z条栅极总线以外，还作为置位信号S提供给第(z+1)级的单位电路SRz+1。
在如上所示的构成中，当对移位寄存器电路210的第1级的单位电路SR1提供了作为置位信号S的栅极起始脉冲信号ST的脉冲时，会基于2相的栅极时钟信号的时钟动作，从第1级的单位电路SR1向第k级的单位电路SRk依次传送从各单位电路SR输出的输出信号OUT所包含的移位脉冲。并且，随着该移位脉冲的传送，从各单位电路SR输出的输出信号OUT依次成为高电平。由此，按每一规定期间依次成为高电平(激活)的扫描信号G(1)～G(k)被提供给与该移位寄存器电路210连接的k条栅极总线。
＜1.2.1.2单位电路的构成＞
图5是表示构成移位寄存器电路210的单位电路SR的一构成例的电路图。如图5所示，该单位电路SR具备十个薄膜晶体管T1～T10、一个电容器C1以及一个电阻器R1。另外，该单位电路SR除了具有低电平的电源电压VSS用的输入端子和高电平的电源电压VDD用的输入端子以外，还具有四个输入端子21～24和一个输出端子29。在此，对接收置位信号S的输入端子标注附图标记21，对接收第1时钟CKA的输入端子标注附图标记22，对接收第2时钟CKB的输入端子标注附图标记23，对接收初始化信号INIT的输入端子标注附图标记24。此外，对薄膜晶体管T3的栅极端子和薄膜晶体管T5的栅极端子均提供置位信号S，但在图5中，为了方便，分别图示出置位信号S用的输入端子21。同样地，对薄膜晶体管T7的栅极端子、漏极端子以及薄膜晶体管T9的栅极端子均提供初始化信号INIT，但在图5中，为了方便，分别图示出初始化信号INIT用的输入端子24。
下面，说明该单位电路SR内的构成要素之间的连接关系。薄膜晶体管T1的栅极端子、薄膜晶体管T10的源极端子以及电容器C1的一端被相互连接。此外，为了方便，将它们被相互连接的区域(配线)称为“第1节点”。对第1节点标注附图标记n1。薄膜晶体管T2的栅极端子、薄膜晶体管T4的栅极端子、薄膜晶体管T5的漏极端子、薄膜晶体管T7的源极端子、薄膜晶体管T8的漏极端子以及电阻器R1的一端被相互连接。此外，为了方便，将它们被相互连接的区域(配线)称为“第2节点”。对第2节点标注附图标记n2。
在薄膜晶体管T1中，栅极端子连接到第1节点n1，漏极端子连接到输入端子22，源极端子连接到输出端子29。在薄膜晶体管T2中，栅极端子连接到第2节点n2，漏极端子连接到输出端子29，源极端子连接到低电平的电源电压VSS用的输入端子。在薄膜晶体管T3中，栅极端子连接到输入端子21，漏极端子连接到高电平的电源电压VDD用的输入端子，源极端子连接到薄膜晶体管T4的漏极端子和薄膜晶体管T10的漏极端子。在薄膜晶体管T4中，栅极端子连接到第2节点n2，漏极端子连接到薄膜晶体管T3的源极端子和薄膜晶体管T10的漏极端子，源极端子连接到低电平的电源电压VSS用的输入端子。在薄膜晶体管T5中，栅极端子连接到输入端子21，漏极端子连接到第2节点n2，源极端子连接到低电平的电源电压VSS用的输入端子。
在薄膜晶体管T6中，栅极端子连接到输入端子23，漏极端子连接到高电平的电源电压VDD用的输入端子，源极端子连接到电阻器R1的另一端。在薄膜晶体管T7中，栅极端子和漏极端子连接到输入端子24，源极端子连接到第2节点n2。在薄膜晶体管T8中，栅极端子连接到输出端子29，漏极端子连接到第2节点n2，源极端子连接到低电平的电源电压VSS用的输入端子。在薄膜晶体管T9中，栅极端子连接到输入端子24，漏极端子连接到输出端子29，源极端子连接到低电平的电源电压VSS用的输入端子。在薄膜晶体管T10中，栅极端子连接到高电平的电源电压VDD用的输入端子，漏极端子连接到薄膜晶体管T3的源极端子和薄膜晶体管T4的漏极端子，源极端子连接到第1节点n1。
在电容器C1中，一端连接到薄膜晶体管T1的栅极端子，另一端连接到薄膜晶体管T1的源极端子。在电阻器R1中，一端连接到第2节点n2，另一端连接到薄膜晶体管T6的源极端子。
＜1.2.1.3移位寄存器电路的动作＞
下面，一边参照图4～图6，一边说明移位寄存器电路210的动作。图6是用于说明移位寄存器电路210的动作的信号波形图。此外，在此，说明所有的实施方式的所有的栅极驱动器中共同的动作，因此在图6中，2相的栅极时钟信号(第1栅极时钟信号CK1和第2栅极时钟信号CK2)的脉冲宽度或脉冲发生间隔并非用与实际的长度相当的长度来表示的。
在图6中，用附图标记t01表示应输出栅极起始脉冲信号ST的脉冲的期间，用附图标记tp1表示连接到移位寄存器电路210的k条栅极总线中的第p条(p为1以上且k以下的整数)栅极总线应成为选择状态的期间。例如，用附图标记t21表示第2条栅极总线应成为选择状态的期间。另外，在图6中，例如“n2(SR2)”意味着“第2级的单位电路SR2的第2节点n2”。
在期间t01以前的期间内，在所有的单位电路SR中，第1节点n1的电位为低电平，第2节点n2的电位为高电平，输出信号OUT为低电平。
首先，关注第1级的单位电路SR1。在期间t01，输出栅极起始脉冲信号ST的脉冲。栅极起始脉冲信号ST作为置位信号S被提供给第1级的单位电路SR1，因此在期间t01内薄膜晶体管T3和薄膜晶体管T5成为导通状态。由于薄膜晶体管T5成为导通状态，所以第2节点n2的电位成为低电平。由此，薄膜晶体管T2和薄膜晶体管T4成为截止状态。另外，此时，薄膜晶体管T10为导通状态，由于薄膜晶体管T3成为导通状态，所以第1节点n1被预充电。通过该预充电，第1节点n1的电位成为大致“VDD-Vth”。此外，Vth是薄膜晶体管T3的阈值电压。另外，如上所述，薄膜晶体管T4为截止状态，因此，第1节点n1的电位不会下降。
在期间t11，置位信号S(栅极起始脉冲信号ST)为低电平。因此，薄膜晶体管T3为截止状态。另外，在期间t11，第2栅极时钟信号CK2为低电平。第2栅极时钟信号CK2作为第2时钟CKB被提供给第1级的单位电路SR1，因此薄膜晶体管T6为截止状态。因而，第2节点n2被维持为低电平，薄膜晶体管T4为截止状态。据此，在期间t11，第1节点n1为浮动状态。
另外，在期间t11，第1栅极时钟信号CK1从低电平变为高电平。第1栅极时钟信号CK1作为第1时钟CKA被提供给第1级的单位电路SR1，因此在期间t11内输入端子22的电位上升。如上所述，第1节点n1为浮动状态，因此，由于输入端子22的电位的上升，第1节点n1被自举(第1节点n1成为升压状态)。详细地说，第1节点n1的电位成为大致“VDD×2-Vth”。由此，薄膜晶体管T1的栅极端子被施加大的电压，不会产生所谓的阈值电压下降(源极电位仅上升到比漏极电位低了阈值电压的量的电位)，而输出信号OUT的电位(输出端子29的电位)上升到第1栅极时钟信号CK1的高电平的电位。这样，连接到第1级的单位电路SR1的输出端子29的栅极总线成为选择状态。
而且，在期间t11内，如上所述输出信号OUT成为高电平，由此薄膜晶体管T8成为导通状态。由此，第2节点n2的电位被可靠地拉向VSS电位。因而，在期间t11内，薄膜晶体管T2和薄膜晶体管T4被可靠地维持为截止状态。因此，在期间t11内输出信号OUT的电位和第1节点n1的电位不会下降。
然而，若在单位电路SR内未设有薄膜晶体管T10，则在期间t11内会由于基于输入端子22的电位上升的自举，致使薄膜晶体管T3的源极电位或薄膜晶体管T4的漏极电位成为极高的电位(大致为“VDD×2-Vth”)。因此，薄膜晶体管T3或薄膜晶体管T4有可能被施加超过耐压电压的电压。即，薄膜晶体管T3或薄膜晶体管T4有可能被破坏。关于这一点，根据图5所示的构成，在单位电路SR内设有薄膜晶体管T10，因此在期间t11内，即使第1节点n1的电位上升到“VDD×2-Vth”，薄膜晶体管T3的源极电位和薄膜晶体管T4的漏极电位也被维持为“VDD-Vth”以下。由此，能防止薄膜晶体管T3、T4的破坏。
在期间t12内，第1栅极时钟信号CK1从高电平变为低电平。由此，输出信号OUT的电位随着输入端子22的电位的下降而成为低电平。另外，第1节点n1的电位下降。
在期间21内，第2栅极时钟信号CK2从低电平变为高电平。由此，薄膜晶体管T6成为导通状态。其结果是，第2节点n2的电位经由电阻器R1从低电平向高电平上升，因此，薄膜晶体管T2和薄膜晶体管T4成为导通状态。由此，输出信号OUT的电位和第1节点n1的电位被拉向VSS电位。
在期间t22以后，在第1级的单位电路SR1中，每当第2栅极时钟信号CK2从低电平变为高电平时，薄膜晶体管T6成为导通状态。因而，在期间t22以后，第2节点n2的电位被维持为高电平，输出信号OUT的电位和第1节点n1的电位随时被拉向VSS电位。
下面，关注第2级的单位电路SR2。对第2级的单位电路SR2提供从第1级的单位电路SR1输出的输出信号OUT作为置位信号S。因而，对第2级的单位电路SR2在期间t11内提供高电平的置位信号S。由此，与期间t01的第1级的单位电路SR1同样，在期间t11内第1节点n1被预充电。然后，在期间t21，与期间t11的第1级的单位电路SR1同样地，第1节点n1被自举，输出信号OUT的电位上升到第2栅极时钟信号CK2的高电平的电位。另外，在期间t22，与期间t12的第1级的单位电路SR1同样地，输出信号OUT的电位成为低电平，第1节点n1的电位下降。进而，在期间t31，与期间t21的第1级的单位电路SR1同样地，输出信号OUT的电位和第1节点n1的电位被拉向VSS电位。而且，在期间t32以后，与期间t22以后的第1级的单位电路SR1同样地，输出信号OUT的电位和第1节点n1的电位随时被拉向VSS电位。
在第3级～第k级的单位电路SR3～SRk中也进行同样的动作。此外，初始化信号INIT例如在垂直回扫期间中成为高电平。当初始化信号INIT成为高电平时，薄膜晶体管T7和薄膜晶体管T9成为导通状态。由于薄膜晶体管T7成为导通状态，所以第2节点n2的电位成为高电平，薄膜晶体管T2和薄膜晶体管T4成为导通状态。据此，输出信号OUT的电位和第1节点n1的电位被拉向VSS电位。初始化信号INIT被共同提供给所有的单位电路SR1～SRk，因此通过将初始化信号INIT设为高电平，能在所有的单位电路SR1～SRk中使输出信号OUT的电位和第1节点n1的电位成为VSS电位。
如上所示，从构成移位寄存器电路210的k个单位电路SR1～SRk输出按每一规定期间依次成为高电平的输出信号OUT1～OUTk。由此，如图7所示，按每一规定期间依次成为高电平的扫描信号G(1)～G(k)被提供给与k个单位电路SR1～SRk分别连接的k条栅极总线。
＜1.2.2栅极驱动器的配置＞
以下说明本实施方式的栅极驱动器200。图1是用于说明本实施方式的栅极驱动器200的配置的图。在本实施方式中，与一般的显示装置不同，显示区域(显示部)400的形状为非矩形。更具体地说，如能从图1掌握的，显示区域400的形状俯视时为凹型。此外，以下，将显示区域400中的在图1中位于左上方的突出部分称为“左突出部”，将显示区域400中的在图1中位于右上方的突出部分称为“右突出部”，将左突出部与右突出部之间的区域称为“凹部”。对左突出部标注附图标记410L，对右突出部标注附图标记410R，对凹部标注附图标记500。另外，将显示区域400中的除了突出部(左突出部410L和右突出部410R)以外的部分称为“矩形部”。在本实施方式中，通过矩形部实现了大宽度区域，通过左突出部410L和右突出部410R实现了两个小宽度区域。
在左突出部410L和右突出部410R分别配设有2n(n为自然数)条栅极总线(与显示区域400的一端至另一端之间的一部分长度相当的栅极总线)。在图1中，对配设于左突出部410L的栅极总线标注附图标记GL(1L)～GL(2nL)，对配设于右突出部410R的栅极总线标注附图标记GL(1R)～GL(2nR)。在矩形部配设有(2m-2n)(m为自然数)条栅极总线(从显示区域400的一端延伸到另一端的栅极总线)。在图1中，对配设于矩形部的栅极总线标注附图标记GL(2n+1)～GL(2m)。若举出一例，m是240，n是120。在该情况下，在左突出部410L和右突出部410R分别配设有240条栅极总线，在矩形部也配设有240条栅极总线。
在本实施方式中，如图1所示，在4个部位配置有栅极驱动器。另外，栅极驱动器包括主栅极驱动器和副栅极驱动器。更具体地，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在右突出部410R的左方配置有副栅极驱动器200(s1)，在左突出部410L的右方配置有副栅极驱动器200(s2)。
此外，在本实施方式中，通过主栅极驱动器实现了第1类型的扫描信号线驱动电路，通过副栅极驱动器实现了第2类型的扫描信号线驱动电路。另外，通过主栅极驱动器200(m1)和副栅极驱动器200(s1)实现了一对扫描信号线驱动部，通过主栅极驱动器200(m2)和副栅极驱动器200(s2)实现了另一对扫描信号线驱动部。即，在本实施方式中，设有两对扫描信号线驱动部。
主栅极驱动器200(m1)驱动栅极总线GL(1L)、GL(3L)、…、GL(2n-1L)、GL(2n+1)、GL(2n+3)、…、GL(2m-1)。主栅极驱动器200(m2)驱动栅极总线GL(2R)、GL(4R)、…、GL(2nR)、GL(2n+2)、GL(2n+4)、…、GL(2m)。副栅极驱动器200(s1)驱动栅极总线GL(1R)、GL(3R)、…、GL(2n-1R)。副栅极驱动器200(s2)驱动栅极总线GL(2L)、GL(4L)、…、GL(2nL)。
如上所示，在突出部和矩形部中第奇数条栅极总线GL由配置于该栅极总线GL的左方的栅极驱动器200驱动，在突出部和矩形部中第偶数条栅极总线GL由配置于该栅极总线GL的右方的栅极驱动器200驱动。详细地说，在左突出部410L中，通过主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动栅极总线GL(1L)～GL(2nL)。另外，在右突出部410R中，通过副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动栅极总线GL(1R)～GL(2nR)。而且，在矩形部中，通过主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动栅极总线GL(2n+1)～GL(2m)。以下，将这样通过配置于左方的栅极驱动器200和配置于右方的栅极驱动器200逐条交替地驱动栅极总线GL称为“交错驱动”。
在此，例如关注主栅极驱动器200(m1)。关于由主栅极驱动器200(m1)驱动的栅极总线，如根据图1可明确的，栅极总线GL(1L)、GL(3L)、…、GL(2n-1L)的长度是栅极总线GL(2n+1)、GL(2n+3)、…、GL(2m-1)的长度的一半以下。因而，栅极总线GL(1L)、GL(3L)、…、GL(2n-1L)的配线负载也是栅极总线GL(2n+1)、GL(2n+3)、…、GL(2m-1)的配线负载的一半以下。因此，关于构成移位寄存器电路210的单位电路(参照图4和图5)SR内的薄膜晶体管T1和薄膜晶体管T2这两个或其中一个薄膜晶体管，优选使连接到栅极总线GL(1L)、GL(3L)、…、GL(2n-1L)的单位电路SR内的该两个或其中一个薄膜晶体管的尺寸小于连接到栅极总线GL(2n+1)、GL(2n+3)、…、GL(2m-1)的单位电路SR内的该两个或其中一个薄膜晶体管的尺寸。这样，在各栅极驱动器200中，通过根据栅极总线GL的配线负载使薄膜晶体管的尺寸(连接到该栅极总线GL的单位电路SR内的薄膜晶体管T1和薄膜晶体管T2这两个或其中一个薄膜晶体管的尺寸)不同，从而能取得配线负载与驱动能力的匹配性。其结果是，能得到耗电量实现最佳化的效果或由于配线负载的不同所致的扫描信号波形的不同而产生的显示的不均匀被缓和的效果。后述的所有的实施方式和所有的变形例也是同样的。
此外，在上述内容中，各栅极驱动器200内的移位寄存器电路210包括k(k为自然数)个单位电路SR1～SRk。关于此，在本实施方式中，对主栅极驱动器200(m1)、200(m2)而言，“k＝m”，对副栅极驱动器200(s1)、200(s2)而言，“k＝n”。
＜1.2.3栅极驱动器区域与以往的迂回配线区域的关系＞
在此，一边参照图8，一边说明设置副栅极驱动器的区域(以下简称为“栅极驱动器区域”。)与以往的迂回配线区域的关系。在图8中，示出凹部500的下端附近。此外，在此，将栅极驱动器区域的电路宽度(栅极总线GL的延伸方向上的电路宽度)设为WD。在图1所示的构成中，假定将配设于左突出部410L的栅极总线和配设于右突出部410R的栅极总线如以往那样通过迂回配线GLr连接。此时，若将一条迂回配线GLr的宽度设为Wg，将迂回配线GLr的配线间距(迂回配线GLr的宽度与相邻的两条迂回配线GLr之间的距离之和)设为Wg×2，将迂回配线GLr的条数设为Nr条(在图1所示的构成中为“Nr＝2n”)，则所需的迂回配线区域的宽度Wr成为Wg×2×Nr。考虑以上方面，优选当“WD＜Wr”成立时，采用本实施方式的构成。
＜1.2.4驱动方法＞
一边参照图1、图9以及图10，一边说明本实施方式的驱动方法。在本实施方式中，使用图9所示的两个栅极起始脉冲信号GSP1、GSP2以及四个栅极时钟信号GCK1～GCK4作为栅极控制信号(定时控制信号)GCTL。栅极时钟信号GCK1的相位与栅极时钟信号GCK3的相位相差180度，栅极时钟信号GCK2的相位与栅极时钟信号GCK4的相位相差180度，栅极时钟信号GCK1的相位比栅极时钟信号GCK2的相位超前90度。
如图1所示，在如上所示的前提下，对主栅极驱动器200(m1)和副栅极驱动器200(s1)提供栅极起始脉冲信号GSP1、栅极时钟信号GCK1以及栅极时钟信号GCK3，对主栅极驱动器200(m2)和副栅极驱动器200(s2)提供栅极起始脉冲信号GSP2、栅极时钟信号GCK2以及栅极时钟信号GCK4。对主栅极驱动器200(m1)和副栅极驱动器200(s1)各自所包含的移位寄存器电路(参照图4)210，提供栅极起始脉冲信号GSP1作为上述的栅极起始脉冲信号ST，提供栅极时钟信号GCK1作为上述的第1栅极时钟信号CK1，提供栅极时钟信号GCK3作为上述的第2栅极时钟信号CK2。对主栅极驱动器200(m2)和副栅极驱动器200(s2)各自所包含的移位寄存器电路(参照图4)210，提供栅极起始脉冲信号GSP2作为上述的栅极起始脉冲信号ST，提供栅极时钟信号GCK2作为上述的第1栅极时钟信号CK1，提供栅极时钟信号GCK4作为上述的第2栅极时钟信号CK2。
通过如上所述对各栅极驱动器200内的移位寄存器电路210提供栅极起始脉冲信号和栅极时钟信号，从而如图10所示从各栅极驱动器200输出扫描信号。此外，在图10中，对提供给栅极总线GL(…)(参照图1)的扫描信号标注附图标记G(…)。例如，对提供给栅极总线GL(2n+3)的扫描信号标注附图标记G(2n+3)。
根据图10可掌握如下内容。在左突出部410L中，从主栅极驱动器200(m1)和副栅极驱动器200(s2)交替地输出激活的扫描信号，由此，栅极总线GL(1L)～GL(2nL)依次成为选择状态。另外，在右突出部410R中，从副栅极驱动器200(s1)和主栅极驱动器200(m2)交替地输出激活的扫描信号，由此，栅极总线GL(1R)～GL(2nR)依次成为选择状态。在此，扫描信号G(zL)和扫描信号G(zR)按照相同的定时成为激活(z是1以上且2n以下的整数)。即，配设于左突出部410L的栅极总线GL的扫描开始定时与配设于右突出部410R的栅极总线GL的扫描开始定时相同，且配设于左突出部410L的栅极总线GL的扫描结束定时与配设于右突出部410R的栅极总线GL的扫描结束定时相同。在配设于左突出部410L的栅极总线GL的扫描结束后，副栅极驱动器200(s2)的动作停止，在配设于右突出部410R的栅极总线GL的扫描结束后，副栅极驱动器200(s1)的动作停止。之后，在矩形部中，从主栅极驱动器200(m1)和主栅极驱动器200(m2)交替地输出激活的扫描信号，由此，栅极总线GL(2n+1)～GL(2m)依次成为选择状态。
如上所示，当关注成对的主栅极驱动器和副栅极驱动器时，副栅极驱动器驱动与由主栅极驱动器驱动的栅极总线的一部分对应并且未与由主栅极驱动器驱动的栅极总线连接的栅极总线。另外，主栅极驱动器和副栅极驱动器基于相同的栅极控制信号(定时控制信号)GCTL并按照相同的定时驱动对应的栅极总线。
＜1.3关于栅极控制信号用的配线＞
在此，说明从显示控制电路100对栅极驱动器200提供的栅极控制信号GCTL用的配线。关于栅极控制信号GCTL用的配线，例如能采用图11所示的构成(以下称为“第1构成”。)或图12所示的构成(以下称为“第2构成”。)。
在第1构成中，使用相同的信号配线61对主栅极驱动器200(m1)和副栅极驱动器200(s1)提供栅极起始脉冲信号GSP1和栅极时钟信号GCK1、GCK3，使用相同的信号配线62对主栅极驱动器200(m2)和副栅极驱动器200(s2)提供栅极起始脉冲信号GSP2和栅极时钟信号GCK2、GCK4。这样，使用相同的信号配线对成对的主栅极驱动器和副栅极驱动器提供栅极控制信号(定时控制信号)GCTL。
根据第1构成，由主栅极驱动器200(m1)与副栅极驱动器200(s1)共享栅极控制信号GCTL用的信号配线，并且由主栅极驱动器200(m2)和副栅极驱动器200(s2)共享栅极控制信号GCTL用的信号配线。因此，在显示区域400的周边区域中，能缩小栅极驱动器用的电路面积。由此，能实现显示区域400的周边区域的窄边框化。
在第2构成中，使用信号配线63对主栅极驱动器200(m1)提供栅极起始脉冲信号GSP1和栅极时钟信号GCK1、GCK3，使用信号配线64对副栅极驱动器200(s1)提供栅极起始脉冲信号GSP1和栅极时钟信号GCK1、GCK3。即，使用不同的信号配线对主栅极驱动器200(m1)和副栅极驱动器200(s1)提供相同的3个信号。另外，在第2构成中，使用信号配线66对主栅极驱动器200(m2)提供栅极起始脉冲信号GSP2和栅极时钟信号GCK2、GCK4，使用信号配线65对副栅极驱动器200(s2)提供栅极起始脉冲信号GSP2和栅极时钟信号GCK2、GCK4。即，使用不同的信号配线对主栅极驱动器200(m2)和副栅极驱动器200(s1)提供相同的3个信号。这样，使用不经过左突出部410L与右突出部410R之间的非显示区域(凹部500)的不同的信号配线对成对的主栅极驱动器和副栅极驱动器提供栅极控制信号(定时控制信号)GCTL。
根据第2构成，在凹部500中不设置栅极控制信号GCTL用的配线。因此，在以往的迂回配线区域中能有效地实现窄边框化。
＜1.4效果＞
根据本实施方式，在具有凹型的显示区域400且驱动方法采用了交错驱动的液晶显示装置中，用于对配设于左突出部410L的栅极总线GL的一部分进行驱动的副栅极驱动器200(s2)设于凹部500内的区域中的左突出部410L的附近，另外，用于对配设于右突出部410R的栅极总线GL的一部分进行驱动的副栅极驱动器200(s1)设于凹部500内的区域中的右突出部410R的附近。通过这样在以往配设有用于将配设于左突出部410L的栅极总线GL和配设于右突出部410R的栅极总线GL连接的迂回配线的区域中设置副栅极驱动器，从而，即使配设于左突出部410L和右突出部410R的栅极总线GL的条数多，也能使凹部500所需的边框区域的面积比以往小。这样，根据本实施方式，关于特定形状显示器(具有凹型的显示区域的显示装置)，与以往相比能实现窄边框化。
＜1.5变形例＞
以下，说明上述第1实施方式的变形例。
＜1.5.1第1变形例＞
图13是用于说明第1实施方式的第1变形例的构成的图。如根据图13可掌握的，在本变形例中，与第1实施方式不同，设有U字型的凹部501。此外，在此将显示区域400中的比凹部501的下端靠下方的部分称为“矩形部”。
与第1实施方式同样地，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在右突出部410R的左方配置有副栅极驱动器200(s1)，在左突出部410L的右方配置有副栅极驱动器200(s2)。关于向各栅极驱动器200提供栅极控制信号GCTL的方法，也与第1实施方式相同。
在本变形例中，配设于左突出部410L的一部分栅极总线与配设于右突出部410R的一部分栅极总线通过迂回配线GLr连接。在本变形例中，在设置了迂回配线GLr的情况下边框的面积会变小的区域中这样设置迂回配线GLr。并且，配设于左突出部410L的栅极总线中的未与迂回配线GLr连接的栅极总线GL(1L)～GL(2iL)由主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动。另外，配设于右突出部410R的栅极总线中的未与迂回配线GLr连接的栅极总线GL(1R)～GL(2iR)由副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动。而且，配设于左突出部410L和右突出部410R的栅极总线中的连接到迂回配线GLr的栅极总线GL(2i+1L)～GL(2i+jL)由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。这样，连接到迂回配线GLr的栅极总线由主栅极驱动器驱动。
在此，一边参照图14，一边说明使用迂回配线GLr驱动的栅极总线GL的条数的确定方法。在图14中示出凹部501的下端附近。若将迂回配线GLr的宽度设为Wg，将迂回配线GLr的配线间距(迂回配线GLr的宽度与相邻的两条迂回配线GLr之间的距离之和)设为Wg×2，将迂回配线GLr的条数设为Nr条，则所需的迂回配线区域的宽度Wr成为Wg×2×Nr。此时，若将设于凹部501的栅极驱动器200(副栅极驱动器200(s1)、200(s2))的电路宽度(栅极总线GL的延伸方向上的电路宽度)设为WD，则会以满足“Wr＜WD”的方式确定迂回配线GLr的条数Nr。当这样确定迂回配线GLr的条数Nr时，与不设置迂回配线GLr的情况相比，能缩小配设迂回配线GLr的区域的边框的大小。这样，根据本变形例，通过将用于驱动栅极总线GL的构成设为将副栅极驱动器与迂回配线GLr组合后的构成，与以往相比能更有效地实现窄边框化。
＜1.5.2第2变形例＞
图15是用于说明第1实施方式的第2变形例的构成的图。如图15所示，本变形例的显示区域400的形状为俯视时在下方具有凹部500的凹型。因而，与第1实施方式不同，显示区域400中的大致上半部分的区域为矩形部。另外，在此，将显示区域400中的在图15中位于左下方的突出部分称为“左突出部”，将显示区域400中的在图15中位于右下方的突出部分称为“右突出部”。与第1实施方式同样地，对左突出部标注附图标记410L，对右突出部标注附图标记410R。
在本变形例中，也是在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在右突出部410R的左方配置有副栅极驱动器200(s1)，在左突出部410L的右方配置有副栅极驱动器200(s2)。
对主栅极驱动器200(m1)提供栅极起始脉冲信号GSP1、栅极时钟信号GCK1以及栅极时钟信号GCK3。对主栅极驱动器200(m2)提供栅极起始脉冲信号GSP2、栅极时钟信号GCK2以及栅极时钟信号GCK4。对副栅极驱动器200(s1)提供栅极时钟信号GCK1和栅极时钟信号GCK3。对副栅极驱动器200(s2)提供栅极时钟信号GCK2和栅极时钟信号GCK4。
在此，在矩形部中配设有2j条(j为自然数)栅极总线GL(1)～GL(2j)。并且，对栅极总线GL(2j-1)提供的扫描信号作为栅极起始脉冲信号ST(参照图4)被提供给副栅极驱动器200(s1)。另外，对栅极总线GL(2j)提供的扫描信号作为栅极起始脉冲信号ST被提供给副栅极驱动器200(s1)。这样，在本变形例中，主栅极驱动器对配设于矩形部的栅极总线输出的扫描信号作为栅极起始脉冲信号(扫描开始信号)ST被提供给副栅极驱动器。因此，无需用于对副栅极驱动器提供栅极起始脉冲信号的配线。
根据如上所示的构成，在矩形部中，2j条栅极总线由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。另外，在左突出部410L中，多条栅极总线由主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动。而且，在右突出部410R中，多条栅极总线由副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动。
＜1.5.3第3变形例＞
图16是用于说明第1实施方式的第3变形例的构成的图。如图16所示，本变形例的显示区域400概略地说是矩形，俯视时具有在上方设有两处凹部500a、500b的形状。与第1实施方式同样地，显示区域400中的大致下半部分的区域为矩形部。此外，在此将显示区域400中的在图16中位于左上方的突出部分称为“左突出部”，将显示区域400中的在图16中位于中央部的上方的突出部分称为“中突出部”，将显示区域400中的在图16中位于右上方的突出部分称为“右突出部”。对左突出部标注附图标记410L，对中突出部标注附图标记410M，对右突出部标注附图标记410R。
在本变形例中，如图16所示，在6个部位配置有栅极驱动器。更具体地，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在右突出部410R的左方配置有副栅极驱动器200(s1)，在左突出部410L的右方配置有副栅极驱动器200(s2)，在中突出部410M的左方配置有副栅极驱动器200(s3)，在中突出部410M的右方配置有副栅极驱动器200(s4)。此外，通过主栅极驱动器200(m1)和副栅极驱动器200(s1)实现了一对扫描信号线驱动部，通过主栅极驱动器200(m2)和副栅极驱动器200(s2)实现了另一对扫描信号线驱动部。
对主栅极驱动器200(m1)、副栅极驱动器200(s1)以及副栅极驱动器200(s3)提供栅极起始脉冲信号GSP1、栅极时钟信号GCK1以及栅极时钟信号GCK3，对主栅极驱动器200(m2)、副栅极驱动器200(s2)以及副栅极驱动器200(s4)提供栅极起始脉冲信号GSP2、栅极时钟信号GCK2以及栅极时钟信号GCK4。
配设于左突出部410L的栅极总线GL的条数、配设于中突出部410M的栅极总线GL的条数以及配设于右突出部410R的栅极总线GL的条数相等。
根据如上所示的构成，在左突出部410L中，多条栅极总线由主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动。另外，在中突出部410M中，多条栅极总线由副栅极驱动器200(s3)和副栅极驱动器200(s4)逐条交替地驱动。在右突出部410R中，多条栅极总线由副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动。在矩形部中，多条栅极总线由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。
＜1.5.4第4变形例＞
图17是用于说明第1实施方式的第4变形例的构成的图。如图17所示，本变形例的显示区域400概略地说是矩形，俯视时具有在中央部设有孔部510的形状。此外，在此将显示区域400中的孔部510的左方的部分称为“左矩形部”，将显示区域400中的孔部510的右方的部分称为“右矩形部”。另外，将显示区域400中的位于左矩形部、孔部510以及右矩形部的上方的部分称为“上矩形部”，将显示区域400中的位于左矩形部、孔部510以及右矩形部的下方的部分称为“下矩形部”。在本变形例中，通过上矩形部和下矩形部实现了大宽度区域，通过左矩形部和右矩形部实现了两个小宽度区域。
在本变形例中，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在右矩形部的左方(即，孔部510中的右方的区域)配置有副栅极驱动器200(s1)，在左矩形部的右方(即，孔部510中的左方的区域)配置有副栅极驱动器200(s2)。
对主栅极驱动器200(m1)提供栅极起始脉冲信号GSP1、栅极时钟信号GCK1以及栅极时钟信号GCK3。对主栅极驱动器200(m2)提供栅极起始脉冲信号GSP2、栅极时钟信号GCK2以及栅极时钟信号GCK4。对副栅极驱动器200(s1)提供栅极时钟信号GCK1和栅极时钟信号GCK3。对副栅极驱动器200(s2)提供栅极时钟信号GCK2和栅极时钟信号GCK4。
在此，在上矩形部中配设有2q(q为自然数)条栅极总线GL(1)～GL(2q)。并且，对栅极总线GL(2q-1)提供的扫描信号作为栅极起始脉冲信号ST(参照图4)被提供给副栅极驱动器200(s1)。另外，对栅极总线GL(2q)提供的扫描信号作为栅极起始脉冲信号ST被提供给副栅极驱动器200(s2)。这样，主栅极驱动器对配设于上矩形部的栅极总线输出的扫描信号作为栅极起始脉冲信号(扫描开始信号)ST被提供给副栅极驱动器。此外，配设于左矩形部的栅极总线GL的条数与配设于右矩形部的栅极总线GL的条数相等。
根据如上所示的构成，在上矩形部中，2q条栅极总线由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。另外，在左矩形部中，多条栅极总线由主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动。而且，在右矩形部中，多条栅极总线由副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动。另外，在下矩形部中，多条栅极总线由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。
＜1.5.5第5变形例＞
图18是用于说明第1实施方式的第5变形例的构成的图。如图18所示，本变形例的显示区域400的形状概略地说与第1实施方式同样地为俯视时在上方具有凹部500的凹型。不过，显示区域400的左上方和右上方的形状为圆弧。
在本变形例中，如图18所示，在6个部位配置有栅极驱动器。更具体地，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在右突出部410R的左方配置有副栅极驱动器200(s1)，在左突出部410L的右方配置有副栅极驱动器200(s2)，在左突出部410L的上方配置有副栅极驱动器200(s3)，在右突出部410R的上方配置有副栅极驱动器200(s4)。
对副栅极驱动器200(s1)和副栅极驱动器200(s3)提供栅极起始脉冲信号GSP1、栅极时钟信号GCK1以及栅极时钟信号GCK3，对主栅极驱动器200(m1)除了提供与对栅极总线GL提供的扫描信号同步的信号作为栅极起始脉冲信号ST(参照图18)以外，还提供栅极时钟信号GCK1和栅极时钟信号GCK3，对副栅极驱动器200(s2)和副栅极驱动器200(s4)提供栅极起始脉冲信号GSP2、栅极时钟信号GCK2以及栅极时钟信号GCK4，对主栅极驱动器200(m2)除了提供与对栅极总线GL提供的扫描信号同步的信号作为栅极起始脉冲信号ST(参照图18)以外，还提供栅极时钟信号GCK2和栅极时钟信号GCK4。
在此，关注左突出部410L。在左突出部410L中的上方的区域中，配设有连接到副栅极驱动器200(s3)的栅极总线和连接到副栅极驱动器200(s2)的栅极总线。另外，在左突出部410L中的下方的区域中，配设有连接到主栅极驱动器200(m1)的栅极总线和连接到副栅极驱动器200(s2)的栅极总线。其次，关注右突出部410R。在右突出部410R中的上方的区域中，配设有连接到副栅极驱动器200(s1)的栅极总线和连接到副栅极驱动器200(s4)的栅极总线。另外，在右突出部410R中的下方的区域中，配设有连接到副栅极驱动器200(s1)的栅极总线和连接到主栅极驱动器200(m2)的栅极总线。
根据如上所示的构成，在左突出部410L中的上方的区域中，多条栅极总线由副栅极驱动器200(s3)和副栅极驱动器200(s2)逐条交替地驱动。在左突出部410L中的下方的区域中，多条栅极总线由主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动。在右突出部410R中的上方的区域中，多条栅极总线由副栅极驱动器200(s1)和副栅极驱动器200(s4)逐条交替地驱动。在右突出部410R中的下方的区域中，多条栅极总线由副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动。在矩形部中，多条栅极总线由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。
＜1.5.6第6变形例＞
图19是用于说明第1实施方式的第6变形例的构成的图。如图19所示，本变形例的显示区域400概略地说是圆形，具有俯视时在上方设有凹部500的形状。此外，将显示区域400中的大致下半部分的区域称为“半圆部”。在本变形例中，通过该半圆部实现了大宽度区域。
在本变形例中，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在右突出部410R的左方配置有副栅极驱动器200(s1)，在左突出部410L的右方配置有副栅极驱动器200(s2)。
对主栅极驱动器200(m1)和副栅极驱动器200(s1)提供栅极起始脉冲信号GSP1、栅极时钟信号GCK1以及栅极时钟信号GCK3，对主栅极驱动器200(m2)和副栅极驱动器200(s2)提供栅极起始脉冲信号GSP2、栅极时钟信号GCK2以及栅极时钟信号GCK4。
根据如上所示的构成，在左突出部410L中，多条栅极总线由主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动。另外，在右突出部410R中，多条栅极总线由副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动。而且，在半圆部中，多条栅极总线由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。
＜1.5.7第7变形例＞
图20是用于说明第1实施方式的第7变形例的构成的图。如图20所示，本变形例的显示区域400概略地说是矩形，具有俯视时在上方设有V字型的切口部520的形状。另外，显示区域400的左上方和右上方的形状为圆弧。此外，在此将显示区域400中的位于切口部520的左方的突出部分称为“左突出部”，将显示区域400中的位于切口部520的右方的突出部分称为“右突出部”。与第1实施方式同样地，对左突出部标注附图标记410L，对右突出部标注附图标记410R。另外，将显示区域400中的大致下半部分的区域称为“矩形部”。
在本变形例中，如图20所示，在6个部位配置有栅极驱动器。更具体地，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在切口部520中的右突出部410R的附近配置有副栅极驱动器200(s1)，在切口部520中的左突出部410L的附近配置有副栅极驱动器200(s2)，在左突出部410L的上方配置有副栅极驱动器200(s3)，在右突出部410R的上方配置有副栅极驱动器200(s4)。
对副栅极驱动器200(s1)和副栅极驱动器200(s3)提供栅极起始脉冲信号GSP1、栅极时钟信号GCK1以及栅极时钟信号GCK3，对主栅极驱动器200(m1)除了提供与对栅极总线GL提供的扫描信号同步的信号作为栅极起始脉冲信号ST(参照图20)以外，还提供栅极时钟信号GCK1和栅极时钟信号GCK3，对副栅极驱动器200(s2)和副栅极驱动器200(s4)提供栅极起始脉冲信号GSP2、栅极时钟信号GCK2以及栅极时钟信号GCK4，对主栅极驱动器200(m2)除了提供与对栅极总线GL提供的扫描信号同步的信号作为栅极起始脉冲信号ST(参照图20)以外，还提供栅极时钟信号GCK2和栅极时钟信号GCK4。
与第5变形例同样地，在左突出部410L中的上方的区域中，配设有连接到副栅极驱动器200(s3)的栅极总线和连接到副栅极驱动器200(s2)的栅极总线，在左突出部410L中的下方的区域中，配设有连接到主栅极驱动器200(m1)的栅极总线和连接到副栅极驱动器200(s2)的栅极总线。另外，在右突出部410R中的上方的区域中，配设有连接到副栅极驱动器200(s1)的栅极总线和连接到副栅极驱动器200(s4)的栅极总线，在右突出部410R中的下方的区域中，配设有连接到副栅极驱动器200(s1)的栅极总线和连接到主栅极驱动器200(m2)的栅极总线。
根据如上所示的构成，在左突出部410L中的上方的区域中，多条栅极总线由副栅极驱动器200(s3)和副栅极驱动器200(s2)逐条交替地驱动。在左突出部410L中的下方的区域中，多条栅极总线由主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动。在右突出部410R中的上方的区域中，多条栅极总线由副栅极驱动器200(s1)和副栅极驱动器200(s4)逐条交替地驱动。在右突出部410R中的下方的区域中，多条栅极总线由副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动。在矩形部中，多条栅极总线由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。
＜1.5.8第8变形例＞
图21是用于说明第1实施方式的第8变形例的构成的图。如图21所示，本变形例的显示区域400概略地说是圆形，具有俯视时在上方设有V字型的切口部520的形状。此外，与第7变形例同样地，将显示区域400中的位于切口部520的左方的突出部分称为“左突出部”，将显示区域400中的位于切口部520的右方的突出部分称为“右突出部”。另外，将显示区域400中的大致下半部分的区域称为“半圆部”。
在本变形例中，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在切口部520中的右突出部410R的附近配置有副栅极驱动器200(s1)，在切口部520中的左突出部410L的附近配置有副栅极驱动器200(s1)。
对主栅极驱动器200(m1)和副栅极驱动器200(s1)提供栅极起始脉冲信号GSP1、栅极时钟信号GCK1以及栅极时钟信号GCK3，对主栅极驱动器200(m2)和副栅极驱动器200(s2)提供栅极起始脉冲信号GSP2、栅极时钟信号GCK2以及栅极时钟信号GCK4。
根据如上所示的构成，在左突出部410L中，多条栅极总线由主栅极驱动器200(m1)和副栅极驱动器200(s2)逐条交替地驱动。另外，在右突出部410R中，多条栅极总线由副栅极驱动器200(s1)和主栅极驱动器200(m2)逐条交替地驱动。而且，在半圆部中，多条栅极总线由主栅极驱动器200(m1)和主栅极驱动器200(m2)逐条交替地驱动。
＜2.第2实施方式＞
说明本发明的第2实施方式。此外，在以下内容中，主要说明与上述第1实施方式的不同之处，关于与上述第1实施方式的相同之处省略说明。
在第1实施方式中，作为栅极总线GL的驱动方法，采用了交错驱动。而在本实施方式中，采用各区域中配置的多条栅极总线GL全部由一个栅极驱动器200驱动的“单侧驱动”。以下，详细地进行说明。
＜2.1构成＞
图22是用于说明本实施方式的栅极驱动器200的配置的图。如根据图22可掌握的，显示区域400的形状与第1实施方式同样地俯视时为凹型。在本实施方式中，如图22所示，在两个部位配置有栅极驱动器。更具体地，在显示区域400的左方配置有主栅极驱动器200(m)，在右突出部410R的左方配置有副栅极驱动器200(s)。这样，栅极驱动器200包括一个主栅极驱动器200(m)和一个副栅极驱动器200(s)。即，在本实施方式中，设有一对扫描信号线驱动部。
主栅极驱动器200(m)驱动栅极总线GL(1L)～GL(2nL)、GL(2n+1)～GL(2m)。副栅极驱动器200(s)驱动栅极总线GL(1R)～GL(2nR)。这样，配设于左突出部410L和矩形部的栅极总线由配置于该栅极总线的左方的主栅极驱动器200(m)驱动，配设于右突出部410R的栅极总线由配置于该栅极总线的左方的副栅极驱动器200(s)驱动。
＜2.2驱动方法＞
一边参照图22～图24，一边说明本实施方式的驱动方法。在本实施方式中，作为栅极控制信号GCTL，使用如图23所示的一个栅极起始脉冲信号GSP和两个栅极时钟信号GCK1、GCK2。栅极时钟信号GCK1的相位与栅极时钟信号GCK2的相位相差180度。
在如上所示的前提下，如图22所示，对主栅极驱动器200(m)和副栅极驱动器200(s)提供栅极起始脉冲信号GSP、栅极时钟信号GCK1以及栅极时钟信号GCK2。对主栅极驱动器200(m)和副栅极驱动器200(s)各自所包含的移位寄存器电路(参照图4)210，提供栅极起始脉冲信号GSP作为上述的栅极起始脉冲信号ST，提供栅极时钟信号GCK1作为上述的第1栅极时钟信号CK1，提供栅极时钟信号GCK2作为上述的第2栅极时钟信号CK2。
通过如上所述对各栅极驱动器200内的移位寄存器电路210提供栅极起始脉冲信号和栅极时钟信号，从而如图24所示，从各栅极驱动器200输出扫描信号。此外，与第1实施方式同样地，在图24中，对提供给栅极总线GL(…)(参照图22)的扫描信号标注附图标记G(…)。
根据图24，能掌握下面的内容。在左突出部410L中，从主栅极驱动器200(m)依次输出激活的扫描信号，由此，栅极总线GL(1L)～GL(2nL)依次成为选择状态。另外，在右突出部410R中，从副栅极驱动器200(s)依次输出激活的扫描信号，由此，栅极总线GL(1R)～GL(2nR)依次成为选择状态。在此，扫描信号G(zL)和扫描信号G(zR)按照相同的定时成为激活(z是1以上且2n以下的整数)。即，配设于左突出部410L的栅极总线GL的扫描开始定时与配设于右突出部410L的栅极总线GL的扫描开始定时相同，且配设于左突出部410L的栅极总线GL的扫描结束定时与配设于右突出部410L的栅极总线GL的扫描结束定时相同。在配设于左突出部410L和的栅极总线GL和配设于右突出部410R的栅极总线GL的扫描结束后，在矩形部中，从主栅极驱动器200(m)依次输出激活的扫描信号。由此，栅极总线GL(2n+1)～GL(2m)依次成为选择状态。
＜2.3效果＞
根据本实施方式，在具有凹型的显示区域400且驱动方法采用了单侧驱动的液晶显示装置中，用于驱动配设于右突出部410R的栅极总线GL的副栅极驱动器200(s)设于凹部500内的区域中的右突出部410R的附近。通过这样在以往配设有用于将配设于左突出部410L的栅极总线GL与配设于右突出部410R的栅极总线GL连接的迂回配线的区域中设置副栅极驱动器，从而，即使配设于左突出部410L和右突出部410R的栅极总线GL的条数多，也能使凹部500所需的边框区域的面积比以往小。这样，与第1实施方式同样地关于特定形状显示器(具有凹型的显示区域的显示装置)，与以往相比能实现窄边框化。
另外，由于采用单侧驱动，因此与采用交错驱动的构成或采用后述的两侧驱动的构成相比，能减少栅极驱动器200的数量。因此，能更有效地实现窄边框化。
＜2.4变形例＞
以下，说明上述第2实施方式的变形例。
＜2.4.1第1变形例＞
图25是用于说明第2实施方式的第1变形例的构成的图。关于显示区域400的形状，与第2实施方式同样地俯视时为凹型。在本变形例中，与第2实施方式不同，在显示区域400的右方配置有主栅极驱动器200(m)，在左突出部410L的右方配置有副栅极驱动器200(s)。与第2实施方式同样地，对这些主栅极驱动器200(m)和副栅极驱动器200(s)提供栅极起始脉冲信号GSP、栅极时钟信号GCK1以及栅极时钟信号GCK2。
根据如上所示的构成，在左突出部410L中，由副栅极驱动器200(s)逐条依次驱动多条栅极总线。另外，在右突出部410R和矩形部中，由主栅极驱动器200(m)逐条依次驱动多条栅极总线。
＜2.4.2第2变形例＞
图26是用于说明第2实施方式的第2变形例的构成的图。关于显示区域400的形状，与第2实施方式同样地俯视时为凹型。在本变形例中，与第2实施方式不同，副栅极驱动器200(s)配置于右突出部410R的右方。与第2实施方式同样地，对主栅极驱动器200(m)和副栅极驱动器200(s)提供栅极起始脉冲信号GSP、栅极时钟信号GCK1以及栅极时钟信号GCK2。
根据如上所示的构成，在左突出部410L和矩形部中，由主栅极驱动器200(m)逐条依次驱动多条栅极总线。另外，在右突出部410R中，由副栅极驱动器200(s)逐条依次驱动多条栅极总线。
＜2.4.3第3变形例＞
图27是用于说明第2实施方式的第3变形例的构成的图。关于显示区域400的形状，与第2实施方式同样地俯视时为凹型。在本变形例中，与第2实施方式不同，在显示区域400的右方配置有主栅极驱动器200(m)，在左突出部410L的左方配置有副栅极驱动器200(s)。与第2实施方式同样地，对这些主栅极驱动器200(m)和副栅极驱动器200(s)提供栅极起始脉冲信号GSP、栅极时钟信号GCK1以及栅极时钟信号GCK2。
根据如上所示的构成，在左突出部410L中，由副栅极驱动器200(s)逐条依次驱动多条栅极总线。另外，在右突出部410R和矩形部中，由主栅极驱动器200(m)逐条依次驱动多条栅极总线。
＜3.第3实施方式＞
说明本发明的第3实施方式。此外，在以下内容中，主要说明与上述第1实施方式的不同之处，关于与上述第1实施方式的相同之处，省略说明。
作为栅极总线的驱动方法，在第1实施方式中采用了交错驱动，在第2实施方式中采用了单侧驱动。而在本实施方式中，采用各栅极总线GL由配置于左方的栅极驱动器200和配置于右方的栅极驱动器200这两者驱动的“两侧驱动”。此外，通过采用这种两侧驱动，例如能减轻中央部的扫描信号的波形钝化或延迟。以下，详细地进行说明。
＜3.1构成＞
图28是用于说明本实施方式的栅极驱动器200的配置的图。如根据图28可掌握的，关于显示区域400的形状，与第1实施方式同样地俯视时成凹型。另外，在本实施方式中，与第1实施方式同样地，在显示区域400的左方配置有主栅极驱动器200(m1)，在显示区域400的右方配置有主栅极驱动器200(m2)，在右突出部410R的左方配置有副栅极驱动器200(s1)，在左突出部410L的右方配置有副栅极驱动器200(s2)。不过，栅极驱动器与栅极总线的连接关系与第1实施方式不同。即，配设于左突出部410L的所有的栅极总线GL(1L)～GL(2nL)连接到主栅极驱动器200(m1)和副栅极驱动器200(s2)，配设于右突出部410R的所有的栅极总线GL(1R)～GL(2nR)连接到主栅极驱动器200(m2)和副栅极驱动器200(s1)。
此外，与第1实施方式同样地，通过主栅极驱动器实现了第1类型的扫描信号线驱动电路，通过副栅极驱动器实现了第2类型的扫描信号线驱动电路。另外，通过主栅极驱动器200(m1)和副栅极驱动器200(s1)实现了一对扫描信号线驱动部，通过主栅极驱动器200(m2)和副栅极驱动器200(s2)实现了另一对扫描信号线驱动部。即，在本实施方式中，设有两对扫描信号线驱动部。
主栅极驱动器200(m1)驱动栅极总线GL(1L)～GL(2nL)、GL(2n+1)～GL(2m)。主栅极驱动器200(m2)驱动栅极总线GL(1R)～GL(2nR)、GL(2n+1)～GL(2m)。副栅极驱动器200(s1)驱动栅极总线GL(1R)～GL(2nR)。副栅极驱动器200(s2)驱动栅极总线GL(1L)～GL(2nL)。
据此，配设于左突出部410L的栅极总线由配置于该栅极总线的左方的主栅极驱动器200(m1)和配置于该栅极总线的右方的副栅极驱动器200(s2)这两者驱动。另外，配设于右突出部410R的栅极总线由配置于该栅极总线的左方的副栅极驱动器200(s1)和配置于该栅极总线的右方的主栅极驱动器200(m2)这两者驱动。而且，配设于矩形部的栅极总线由配置于该栅极总线的左方的主栅极驱动器200(m1)和配置于该栅极总线的右方的主栅极驱动器200(m2)这两者驱动。
＜3.2驱动方法＞
参照图23、图28以及图29说明本实施方式的驱动方法。在本实施方式中，作为栅极控制信号GCTL，使用图23所示的一个栅极起始脉冲信号GSP和两个栅极时钟信号GCK1、GCK2。栅极时钟信号GCK1的相位与栅极时钟信号GCK2的相位相差180度。
在如上所示的前提下，如图28所示，对主栅极驱动器200(m1)、主栅极驱动器200(m2)、副栅极驱动器200(s1)以及副栅极驱动器200(s2)提供栅极起始脉冲信号GSP、栅极时钟信号GCK1以及栅极时钟信号GCK2。对各栅极驱动器200所包含的移位寄存器电路(参照图4)210，提供栅极起始脉冲信号GSP作为上述的栅极起始脉冲信号ST，提供栅极时钟信号GCK1作为上述的第1栅极时钟信号CK1，提供栅极时钟信号GCK2作为上述的第2栅极时钟信号CK2。
通过如上所述对各栅极驱动器200内的移位寄存器电路210提供栅极起始脉冲信号和栅极时钟信号，由此从各栅极驱动器200如图29所示输出扫描信号。此外，与第1实施方式同样地，在图29中，对提供给栅极总线GL(…)(参照图28)的扫描信号标注附图标记G(…)。
根据图29，能掌握下面的内容。在左突出部410L中，从主栅极驱动器200(m1)和副栅极驱动器200(s2)这两者依次输出激活的扫描信号，由此，栅极总线GL(1L)～GL(2nL)依次成为选择状态。另外，在右突出部410R中，从主栅极驱动器200(m2)和副栅极驱动器200(s1)这两者依次输出激活的扫描信号，由此，栅极总线GL(1R)～GL(2nR)依次成为选择状态。在此，扫描信号G(zL)和扫描信号G(zR)按照相同的定时成为激活(z是1以上且2n以下的整数)。即，配设于左突出部410L的栅极总线GL的扫描开始定时与配设于右突出部410L的栅极总线GL的扫描开始定时相同，且配设于左突出部410L的栅极总线GL的扫描结束定时与配设于右突出部410L的栅极总线GL的扫描结束定时相同。在配设于左突出部410L和的栅极总线GL和配设于右突出部410R的栅极总线GL的扫描结束后，在矩形部中，从主栅极驱动器200(m1)和主栅极驱动器200(m2)这两者依次输出激活的扫描信号。由此，栅极总线GL(2n+1)～GL(2m)依次成为选择状态。
＜3.3效果＞
根据本实施方式，在具有凹型的显示区域400且驱动方法采用了两侧驱动的液晶显示装置中，与第1实施方式同样地，在以往配设有用于将配设于左突出部410L的栅极总线GL与配设于右突出部410R的栅极总线GL连接的迂回配线的区域中设置副栅极驱动器。由此，即使配设于左突出部410L和右突出部410R的栅极总线GL的条数多，也能使凹部500所需的边框区域的面积比以往减小。这样，与第1实施方式同样地，关于特定形状显示器(具有凹型的显示区域的显示装置)，与以往相比能实现窄边框化。
另外，由于采用两侧驱动，因此能得到下面的效果。首先，能减轻各栅极总线GLn的中央部的扫描信号的波形钝化或延迟。另外，由于延迟减轻，所以能缩短在定时上所需的设置时间，能抑制栅极驱动器200的误动作的发生。
＜4.其它＞
在上述各实施方式(包括变形例)中举例说明了液晶显示装置，但本发明不限于此。还能将本发明应用于有机EL(ElectroLuminescence：电致发光)显示装置等液晶显示装置以外的显示装置。
另外，关于显示区域400的形状，也不限于在上述各实施方式(包括变形例)中说明的形状，能采用各种形状。
本申请是主张基于2016年8月8日提交的名称为“显示装置”的日本申请2016-155679号的优先权的申请，该日本申请的内容通过引用而包含在本申请中。
附图标记说明
100：显示控制电路
200：栅极驱动器
200(m)、200(m1)、200(m2)：主栅极驱动器
200(s)、200(s1)～200(s4)：副栅极驱动器
210：移位寄存器电路
300：源极驱动器
400：显示区域
410L：左突出部
410R：右突出部
500、501：凹部
510：孔部
520：切口部
SR：单位电路
GL：栅极总线
CK1、CK2、GCK1～GCK4：栅极时钟信号
GSP、GSP1、GSP2、ST：栅极起始脉冲信号。

Claims (14)

1.一种显示装置，具有配设有扫描信号线的非矩形的显示区域，其特征在于，
具备至少一对扫描信号线驱动部，上述至少一对扫描信号线驱动部包括驱动比较多的扫描信号线的第1类型的扫描信号线驱动电路和驱动比较少的扫描信号线的第2类型的扫描信号线驱动电路，
关于成对的上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路，
上述第2类型的扫描信号线驱动电路驱动与由上述第1类型的扫描信号线驱动电路驱动的扫描信号线的一部分对应并且未与由上述第1类型的扫描信号线驱动电路驱动的扫描信号线连接的扫描信号线，
上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路基于相同的定时控制信号并按照相同的定时来驱动对应的扫描信号线。
2.根据权利要求1所述的显示装置，其特征在于，
上述显示区域包含：
大宽度区域，其是配设从该显示区域的一端延伸到另一端的扫描信号线的区域；以及
两个小宽度区域，其中配设与该显示区域的一端至另一端之间的一部分长度相当的扫描信号线，
关于成对的上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路，
上述第1类型的扫描信号线驱动电路驱动配设于上述大宽度区域的扫描信号线和配设于上述两个小宽度区域中的一个小宽度区域的扫描信号线，
上述第2类型的扫描信号线驱动电路驱动配设于上述两个小宽度区域中的另一个小宽度区域的扫描信号线。
3.根据权利要求2所述的显示装置，其特征在于，
上述第2类型的扫描信号线驱动电路设于上述两个小宽度区域之间的非显示区域，
上述扫描信号线的延伸方向上的上述第2类型的扫描信号线驱动电路的宽度、小于将配设于上述两个小宽度区域的扫描信号线相互连接的迂回配线假设配设于上述非显示区域时所需的迂回配线区域的宽度。
4.根据权利要求3所述的显示装置，其特征在于，
上述迂回配线区域的宽度通过下式求出：
Wr＝Wg×2×Nr
其中，Wr表示上述迂回配线区域的宽度，Wg表示一条迂回配线的宽度，Nr表示假设配设了上述迂回配线时的该迂回配线的条数。
5.根据权利要求2所述的显示装置，其特征在于，
将配设于上述两个小宽度区域的扫描信号线的一部分相互连接的迂回配线配设于该两个小宽度区域之间的非显示区域，
连接到上述迂回配线的扫描信号线由上述第1类型的扫描信号线驱动电路驱动。
6.根据权利要求5所述的显示装置，其特征在于，
作为配设有上述迂回配线的区域的迂回配线区域的宽度、小于上述扫描信号线的延伸方向上的上述第2类型的扫描信号线驱动电路的宽度。
7.根据权利要求6所述的显示装置，其特征在于，
上述迂回配线区域的宽度通过下式求出：
Wr＝Wg×2×Nr
其中，Wr表示上述迂回配线区域的宽度，Wg表示一条迂回配线的宽度，Nr表示配设于上述迂回配线区域的迂回配线的条数。
8.根据权利要求2所述的显示装置，其特征在于，
对成对的上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路，使用相同的信号配线提供上述定时控制信号。
9.根据权利要求2所述的显示装置，其特征在于，
对成对的上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路，使用不经过上述两个小宽度区域之间的非显示区域的不同的信号配线提供上述定时控制信号。
10.根据权利要求2所述的显示装置，其特征在于，
在上述大宽度区域中配设有比配设于上述两个小宽度区域的扫描信号线的扫描顺序早的扫描信号线，
对上述第2类型的扫描信号线驱动电路，提供上述第1类型的扫描信号线驱动电路对配设于上述大宽度区域的扫描信号线输出的扫描信号作为扫描开始信号。
11.根据权利要求2所述的显示装置，其特征在于，
具备两对扫描信号线驱动部，
配设于上述大宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路逐条交替地驱动，
配设于上述两个小宽度区域中的一个小宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第2类型的扫描信号线驱动电路逐条交替地驱动，
配设于上述两个小宽度区域中的另一个小宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第2类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路逐条交替地驱动。
12.根据权利要求2所述的显示装置，其特征在于，
具备一对扫描信号线驱动部，
配设于上述大宽度区域的扫描信号线和配设于上述两个小宽度区域中的一个小宽度区域的扫描信号线由上述第1类型的扫描信号线驱动电路逐条依次驱动，
配设于上述两个小宽度区域中的另一个小宽度区域的扫描信号线由上述第2类型的扫描信号线驱动电路逐条依次驱动。
13.根据权利要求2所述的显示装置，其特征在于，
具备两对扫描信号线驱动部，
配设于上述大宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路这两者逐条依次驱动，
配设于上述两个小宽度区域中的一个小宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第2类型的扫描信号线驱动电路这两者逐条依次驱动，
配设于上述两个小宽度区域中的另一个小宽度区域的扫描信号线由上述两对扫描信号线驱动部中的一对扫描信号线驱动部所包含的第2类型的扫描信号线驱动电路和上述两对扫描信号线驱动部中的另一对扫描信号线驱动部所包含的第1类型的扫描信号线驱动电路这两者逐条依次驱动。
14.根据权利要求1所述的显示装置，其特征在于，
上述第1类型的扫描信号线驱动电路和上述第2类型的扫描信号线驱动电路包含用于上述扫描信号线的驱动的晶体管，
在各扫描信号线驱动电路中，上述晶体管的尺寸根据驱动对象的扫描信号线的配线负载而不同。
CN201780033981.1A 2016-08-08 2017-08-01 显示装置 Pending CN109313879A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-155679 2016-08-08
JP2016155679 2016-08-08
PCT/JP2017/027837 WO2018030207A1 (ja) 2016-08-08 2017-08-01 表示装置

Publications (1)

Publication Number Publication Date
CN109313879A true CN109313879A (zh) 2019-02-05

Family

ID=61162041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780033981.1A Pending CN109313879A (zh) 2016-08-08 2017-08-01 显示装置

Country Status (3)

Country Link
US (1) US20190331974A1 (zh)
CN (1) CN109313879A (zh)
WO (1) WO2018030207A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108877624A (zh) * 2018-06-29 2018-11-23 武汉天马微电子有限公司 异形显示面板和显示装置
CN109904214A (zh) * 2019-03-29 2019-06-18 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN111276107A (zh) * 2020-02-24 2020-06-12 成都京东方光电科技有限公司 阵列基板及控制方法、显示面板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019070744A (ja) 2017-10-10 2019-05-09 三菱電機株式会社 液晶表示装置
CN107634072B (zh) * 2017-10-25 2020-04-03 厦门天马微电子有限公司 阵列基板及显示面板
JP2019078977A (ja) 2017-10-27 2019-05-23 株式会社ジャパンディスプレイ 表示装置
JP2019144324A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 表示デバイス、ドライバ
WO2019186751A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置
US11985870B2 (en) 2018-03-30 2024-05-14 Sharp Kabushiki Kaisha Display device
KR102525343B1 (ko) * 2018-04-09 2023-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108447439B (zh) 2018-05-14 2019-07-02 昆山国显光电有限公司 阵列基板、显示屏及显示装置
CN108877621B (zh) * 2018-06-29 2022-02-25 厦门天马微电子有限公司 一种显示面板和显示装置
CN108986667B (zh) * 2018-08-24 2020-12-04 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
WO2020065823A1 (ja) * 2018-09-27 2020-04-02 シャープ株式会社 表示デバイス
CN109188809B (zh) * 2018-09-30 2021-09-17 武汉天马微电子有限公司 显示面板和显示装置
CN109147661B (zh) * 2018-09-30 2021-02-26 武汉天马微电子有限公司 一种显示面板及显示装置
WO2020079875A1 (ja) * 2018-10-18 2020-04-23 日東電工株式会社 カバーガラス付光学積層体およびカバーガラス付画像表示装置
US11864436B2 (en) * 2018-10-18 2024-01-02 Sharp Kabushiki Kaisha Display device with frame corner and barrier wall
JP6795651B2 (ja) * 2018-10-18 2020-12-02 日東電工株式会社 カバーガラス付光学積層体およびカバーガラス付画像表示装置
CN111105703B (zh) * 2018-10-25 2021-11-02 上海和辉光电股份有限公司 显示面板及显示装置
US11903299B2 (en) 2018-11-16 2024-02-13 Sharp Kabushiki Kaisha Display device
CN109459898B (zh) * 2018-12-21 2021-07-23 武汉天马微电子有限公司 显示面板和显示装置
CN109375443B (zh) * 2018-12-25 2021-04-30 厦门天马微电子有限公司 显示面板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7836422B1 (en) * 2008-05-15 2010-11-16 Oracle America, Inc. System, method and apparatus for optimizing multiple wire pitches in integrated circuit design
TWM402478U (en) * 2010-09-10 2011-04-21 Chunghwa Picture Tubes Ltd Gate driving circuit for use in a display panel
KR20130032066A (ko) * 2011-09-22 2013-04-01 삼성디스플레이 주식회사 액정 표시 장치
CN103487962A (zh) * 2007-04-27 2014-01-01 Nlt科技股份有限公司 非矩形显示装置
US20140028535A1 (en) * 2012-07-24 2014-01-30 Lg Display Co., Ltd. Liquid crystal display device including common voltage compensating circuit
CN105139797A (zh) * 2015-10-15 2015-12-09 京东方科技集团股份有限公司 一种异形显示面板及显示装置
CN105527739A (zh) * 2014-10-16 2016-04-27 乐金显示有限公司 用于具有窄边框的显示装置的面板阵列

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462099B2 (en) * 2007-10-24 2013-06-11 Sharp Kabushiki Kaisha Display panel and display device
CN105164743B (zh) * 2013-03-15 2018-05-25 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法以及显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103487962A (zh) * 2007-04-27 2014-01-01 Nlt科技股份有限公司 非矩形显示装置
US7836422B1 (en) * 2008-05-15 2010-11-16 Oracle America, Inc. System, method and apparatus for optimizing multiple wire pitches in integrated circuit design
TWM402478U (en) * 2010-09-10 2011-04-21 Chunghwa Picture Tubes Ltd Gate driving circuit for use in a display panel
KR20130032066A (ko) * 2011-09-22 2013-04-01 삼성디스플레이 주식회사 액정 표시 장치
US20140028535A1 (en) * 2012-07-24 2014-01-30 Lg Display Co., Ltd. Liquid crystal display device including common voltage compensating circuit
CN105527739A (zh) * 2014-10-16 2016-04-27 乐金显示有限公司 用于具有窄边框的显示装置的面板阵列
CN105139797A (zh) * 2015-10-15 2015-12-09 京东方科技集团股份有限公司 一种异形显示面板及显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108877624A (zh) * 2018-06-29 2018-11-23 武汉天马微电子有限公司 异形显示面板和显示装置
CN108877624B (zh) * 2018-06-29 2021-05-25 武汉天马微电子有限公司 异形显示面板和显示装置
CN109904214A (zh) * 2019-03-29 2019-06-18 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN111276107A (zh) * 2020-02-24 2020-06-12 成都京东方光电科技有限公司 阵列基板及控制方法、显示面板
CN111276107B (zh) * 2020-02-24 2022-01-11 成都京东方光电科技有限公司 阵列基板及控制方法、显示面板

Also Published As

Publication number Publication date
US20190331974A1 (en) 2019-10-31
WO2018030207A1 (ja) 2018-02-15

Similar Documents

Publication Publication Date Title
CN109313879A (zh) 显示装置
CN104157252B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105405406B (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN102298895B (zh) 双向移位寄存器及使用它的图像显示装置
CN104246862B (zh) 扫描信号线驱动电路和具备它的显示装置
CN102867469B (zh) 显示面板及其驱动方法
CN103943054B (zh) 栅极驱动电路、tft阵列基板、显示面板及显示装置
CN104134430B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN103503057B (zh) 扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
CN104575420B (zh) 一种扫描驱动电路
CN103761944B (zh) 一种栅极驱动电路、显示装置及驱动方法
CN103918024B (zh) 液晶显示装置和辅助电容线的驱动方法
CN105096889B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107452351B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN108091305A (zh) 显示装置
CN103839518B (zh) 移位寄存器及其驱动方法
CN106782395B (zh) Goa电路的驱动方法和驱动装置
CN105632564B (zh) 一种移位寄存器、栅极集成驱动电路及显示装置
CN102298896A (zh) 双向移位寄存器及使用它的图像显示装置
CN106898292B (zh) 扫描驱动电路及其驱动方法、阵列基板和显示装置
CN103262148A (zh) 扫描信号线驱动电路及具备其的显示装置
CN103928005A (zh) 用于共同驱动栅极和公共电极的goa单元、驱动电路及阵列
CN109961737A (zh) Goa电路和显示装置
CN108806628A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN105976775B (zh) 基于ltps半导体薄膜晶体管的goa电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190205

WD01 Invention patent application deemed withdrawn after publication