CN103839518B - 移位寄存器及其驱动方法 - Google Patents
移位寄存器及其驱动方法 Download PDFInfo
- Publication number
- CN103839518B CN103839518B CN201310611589.4A CN201310611589A CN103839518B CN 103839518 B CN103839518 B CN 103839518B CN 201310611589 A CN201310611589 A CN 201310611589A CN 103839518 B CN103839518 B CN 103839518B
- Authority
- CN
- China
- Prior art keywords
- signal
- node
- tft
- voltage
- nodal point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供了移位寄存器及其驱动方法。用于平板显示装置的移位寄存器包括：起始信号单元，其被构造为控制输出信号的开始；结束信号单元，其被构造为控制输出信号的结束；和多个级，其被构造为根据从连接到起始信号单元连接的第一节点提供的信号，将输出信号增加至高电平驱动电压，并且根据从连接到结束信号单元连接的第二节点提供的信号，将输出信号降低至低电平驱动电压。多个级中的每个级产生用于驱动显示装置的像素电路的多个信号。
Description
技术领域
本公开涉及显示装置，具体地，涉及用于平板显示装置的移位寄存器及其驱动方法。
背景技术
随着各种便携式电子装置（诸如移动终端和笔记本电脑）的发展，对应用于便携式电子装置的平板显示装置的需求正日益增加。因此，诸如液晶显示（LCD）装置、等离子体显示面板（PDP）装置和有机发光二极管（OLED）显示装置的平板显示装置正日益商业化。
平板显示装置的选通驱动电路包括用于向多条选通线顺序施加选通脉冲的移位寄存器。移位寄存器包括具有多个晶体管的多个级，这些级以级联方式连接，以顺序输出选通脉冲。
近来，LCD装置和/或有机发光显示装置使用板内选通（gate-in panel，GIP）型，在板内选通型中，构成选通驱动电路的移位寄存器的晶体管被内置于显示面板的基板内作为薄膜晶体管（TFT）。
构成GIP型移位寄存器的TFT分别向显示面板中形成的多个像素施加选通脉冲。因此，除了TFT的基础特性诸如迁移率和漏电流之外，用于保持长时间寿命的电可靠性和耐久性非常重要。
TFT的半导体层由非晶硅或多晶硅形成。非晶硅的膜形成工序简单并且制造成本低，但不能确保电可靠性。
此外，多晶硅由于高工序温度而非常难以实现大面积，并且不能基于结晶方案确保均匀性。为了解决这类问题，近来正进行使用氧化物半导体作为TFT的半导体层的研究。
氧化物半导体是非晶的，并且被认为是稳定材料。当使用氧化物半导体作为TFT的半导体层时，可以通过使用现有的工序设备甚至在不另外购买单独的工序设备的情况下在低温下制造TFT，并且存在多个优点，诸如省去了离子注入工序等。
图1是示出通用氧化物TFT的传输特性的曲线图。
如图1中看到的，由于氧化物薄膜晶体管（下文中，被称为氧化物TFT）具有负阈值电压，因此当选通电压（Vg）是0V时出现漏电流。由于漏电流，导致移位寄存器不能输出正常的选通脉冲。
可以通过改变氧化物TFT的制造工序以将氧化物TFT的阈值电压转变为正电压来解决这种问题。然而，由于显示面板的显示区中形成的TFT也具有正阈值电压（Vth），因此驱动功率增大。因此，需要减弱与构成移位寄存器的氧化物TFT的弱点相对应的阈值电压的影响的方法。
移位寄存器包括用于输出高电压的上拉TFT和用于输出低电压的下拉TFT。这里，用于输出高电压的上拉TFT连接到Q节点，用于输出低电压的下拉TFT连接到QB节点。
这里，QB节点在一个帧周期期间的大部分时间内保持高电压。因此，连接到QB节点的下拉TFT的阈值电压被转变为正电压，并且为此，下降时间操作受到影响。
在现有技术的GIPT型移位寄存器中，当设置有用于在一个水平周期（1HT）中进行驱动的布局时，难以改变输出信号的时序。
尤其地，当布局被设置为1HT驱动方案时，不能在等于或大于一个水平周期（1HT）的时间内输出信号，并且当布局被设置为2HT驱动方案时，不可避免地只在与两个水平周期（2HT）对应的2HT时间内调节信号的输出。
由于现有技术的移位寄存器通过将启动时钟信号（CLK）来产生输出信号（VGH、VGL），因此输出信号受时钟信号（CLK）的宽度的影响。为了增加信号的输出时间，需要增大时钟信号的宽度，但当时钟信号的宽度增大时，因为高输出信号（VGH）和低输出信号（VGL）重叠，移位寄存器不能正常操作。
另外，需要用多个信号（即，各种输出信号）驱动OLED显示装置的像素。然而，现有技术的移位寄存器不能产生各种输出信号，并且不能调节输出信号的时序。
发明内容
一种移位寄存器包括：起始信号单元，其被构造为通过使用输入到起始信号单元的第一起始脉冲信号、第一时钟信号和第一控制脉冲信号来控制输出信号的开始；结束信号单元，其被构造为通过使用输入到结束信号单元的第二起始脉冲信号、第二时钟信号和第二控制脉冲信号来控制输出信号的结束；以及多个级，其被构造为根据从连接到起始信号单元的第一节点提供的信号，将输出信号增加至高电平驱动电压，并且根据从连接到结束信号单元的第二节点提供的信号，将输出信号降低至低电平驱动电压，多个级中的每个级生成用于驱动显示装置的像素电路的多个信号。
要理解，本发明的以上总体描述和以下详细描述都是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步说明。
附图说明
附图被包括以提供对本发明的进一步理解，并入且构成本申请的一部分，附图示出了本发明的实施方式并且与描述一起用于说明本发明的原理。在附图中：
图1是示出通用氧化物TFT的传输特性的曲线图；
图2是示出现有技术的移位寄存器的驱动时序的示图；
图3是示出根据本发明的实施方式在OLED显示装置中形成的一个像素的示图；
图4是示出根据本发明的实施方式从移位寄存器输出的信号的时序的示图；
图5是示意性示出根据本发明的实施方式的移位寄存器的框图；
图6是示出构成图5中示出的根据本发明的实施方式的移位寄存器的多个功能块的示图；
图7是示出根据本发明的实施方式构成移位寄存器的多个级中的一个级电路的示图；
图8和图9是示出根据本发明的实施方式的移位寄存器的驱动时序的示图；以及
图10至图13是用于描述根据图8和图9的驱动时序驱动移位寄存器电路的方法的示图。
具体实施方式
在说明书中，在每个附图中为元件添加参考标号时，应该注意，在任何可能的地方，对元件使用已经用于表示其它附图中的类似元件的类似参考标号。
说明书中描述的术语应该被如下地理解。如本文中使用的，除非另外清楚地指出，否则单数形式旨在也包括复数形式。术语“第一”和“第二”用于将一个元件与另一个元件区分开，并且这些元件不应该受这些术语限制。
应该进一步理解，当在本文中使用术语“具有”、“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合。
术语“至少一个”应该被理解为包括一个或多个相关所列项的任意和全部组合。例如，“第一项、第二项和第三项中的至少一个”表示从第一项、第二项和第三项中的两个或更多个提出的所有项的组合以及第一项、第二项或第三项。
下文中，将参照附图详细描述根据本发明的实施方式的移位寄存器和包括移位寄存器的平板显示装置。
图3是示出根据本发明的实施方式的在OLED显示装置中形成的一个像素的示图。
参照图3，显示面板中形成的多个像素中的每个像素包括有机发光二极管（OLED）300和用于驱动OLED300的像素电路200。
设置在各像素中的像素电路包括多个薄膜晶体管（TFT）T1至T5、驱动TFTD-TFT和电容器C。
各像素包括用于向像素电路200提供数据电压的数据线、用于提供扫描信号的扫描线、用于提供发射信号的发射信号线（EM线）、用于提供驱动电压的驱动电压线（EVDD线、EVSS线）、接收初始化信号的初始化信号线（INIT线）和用于提供基准电压的基准电压线（Vref线）。
在图3的像素电路200中，当扫描信号SCAN被施加到第一TFT T1并且发射信号EM被施加到第二TFT T2时，驱动TFT D-TFT导通，并且根据驱动TFT D-TFT的导通，驱动电压EVDD通过驱动电压线被施加到OLED300，从而发光。
具有上述构造的OLED显示装置的像素电路200根据多个驱动部分需要多个信号（multi signals），诸如扫描信号SCAN、发射信号EM、初始化信号INT等。
为了描述作为例子的发射信号EM，在一个帧周期期间，发射信号EM的第一高信号被用作用于初始化驱动TFT D-TFT的栅节点的信号，然后发射信号EM的第二高信号被用作用于实际从驱动TFT D-TFT发光的信号。
根据多个驱动部分可以不同地使用通过同一发射信号线施加的发射信号EM。具体地，发射信号EM的第一高信号是用于初始化驱动TFT D-TFT的栅节点的信号，并且输出第一高信号的输出时间可以较短。
另一方面，发射信号EM的第二高信号是用于实际从驱动TFT D-TFT发光的信号，需要确保输出第二高信号的足够的输出时间。另外，只有当自由地调节输出发射信号EM的时间时，才可以自由地调节OLED300发光的时间。
图4是示出根据本发明的实施方式的从移位寄存器输出的信号的时序的示图。
如图4中所示，当移位寄存器的输出信号OUT是发射信号EM时，可以在两个水平周期（2H）期间输出发射信号EM的第一高信号，以初始化驱动TFT D-TFT的栅节点，并且可以在四个水平周期（4H）期间输出发射信号EM的第二高信号，以从驱动TFT D-TFT的栅节点发光。
如图4中所示，根据本发明的实施方式的移位寄存器100使用两个起始脉冲信号SVST和RVST来产生多个信号。
这里，第一起始脉冲信号SVST是允许输出信号开始上升的起始脉冲信号，第二起始脉冲信号RVST是允许输出信号开始下降的起始脉冲信号。也就是说，第一起始脉冲信号SVST用作输出信号的起始信号，第二起始脉冲信号RVST用作输出信号的结束信号。
根据本发明的实施方式的移位寄存器100使用图6中示出的两个控制脉冲信号SCVST和RCVST，用于防止与输出端OUT连接的TFT（例如，下拉TFT）的阈值电压（Vth）偏移。
移位寄存器100通过使用第一起始脉冲信号SVST以及时钟信号SCLK1和SCLK2使得开始输出信号。另外，移位寄存器100通过使用第二起始脉冲信号RVST以及时钟信号RCLK1和RCLK2使得结束输出信号。
在这种情况下，时钟信号SCLK1和SCLK2用于产生第一节点（Q节点）的高输出信号，时钟信号RCLK2用于产生第二节点（QB节点）的低输出信号。
为了产生多个信号，在第二起始脉冲信号RVST结束之后，移位寄存器100具有一定延迟时间，然后再次产生第一起始脉冲信号SVST。随后，当再次施加第二起始脉冲信号RVST时，变为可以产生多个信号。另外，下拉TFT可以被设计为双TFT，即，可以由第一下拉TFT和第二下拉TFT构成，因此可以确保下降时间的操作特性。
图5是示意性示出根据本发明的实施方式的移位寄存器的框图。图6是示出构成的图5中示出的根据本发明的实施方式的移位寄存器的多个功能块的示图。
参照图5，根据本发明的实施方式的移位寄存器100包括m个级ST1至STm，ST1至STm选择性连接到接收多个时钟信号SCLK1、SCLK2、RCLK1和RCLK2的多条信号供应线SL，并且根据多个起始脉冲信号SVST和RVST被驱动。图5只示出m个级中的三个级。
输入到移位寄存器100的多个起始脉冲信号SVST和RVST以及多个时钟信号SCLK1、SCLK2、RCLK1和RCLK2是从控制显示面板的驱动的时序控制器输入的。
为了提供详细描述，起始脉冲信号SVST被施加到第一级ST1。第二级ST2至第m级STm中的每个级接收前一级（例如，ST1至ST(m-1)中的一个）的输出信号作为起始脉冲信号SVST。
类似于起始脉冲信号SVST，结束脉冲信号RVST被施加到第一级ST1。第二级ST2至第m级STm中的每个级接收前一级（例如，ST1至ST(m-1)中的一个）的结束脉冲信号RVST。
m个级ST1至STm中的每个级只接收多个时钟信号SCLK1、SCLK2、RCLK1和RCLK2中的两个时钟信号，这两个时钟信号各自的相位被顺序延迟了与1/2个时钟或1个时钟对应的时间。
例如，当时钟信号SCLK1和RCLK1被输入到第一级ST1时，时钟信号SCLK2和RCLK2被顺序地相位延迟了与1/2个时钟或1个时钟对应的时间，并且被输入到第二级ST2。以此方式，两个时钟信号被顺序地相位延迟与1/2个时钟或1个时钟对应的时间，并且被顺序输入到第三级ST3至第m级STm。
m个级ST1至STm中的每个级连接到高电平驱动电压GVDD供应线、低电平驱动电压GVSS供应线和偏置电压（Vtg）供应线。此外，m个级ST1至STm的输出线分别连接到平板显示装置（未示出）的显示区中形成的m条选通线GL1至GLm。
m个级ST1至STm根据起始脉冲信号SVST开始驱动，并且根据两个时钟信号SCLK1和RCLK1或者SCLK2和RCLK2输出相应的输出信号Vout，输出信号Vout的相位具有栅极导通电压（gate-on voltage）电平并且被顺序地延迟与1/2个水平周期或1个水平周期对应的时间。顺序延迟的输出信号被顺序施加到多条选通线GL1至GLm。在这种情况下，m个输出信号的宽度（即，保持各输出信号的保持时间）可以是与三个水平周期（3H）或更长时间以及一个水平周期（1H）或两个水平周期（2H）对应的时间。
因此，在特定水平周期期间，选通脉冲的栅极导通电压电平被施加到多条选通线GL1至GLm，并且在该特定水平周期之后，第一低电平驱动电压GVSS的栅极截止电压（gate-off voltage）电平被施加到多条选通线GL1至GLm。
现在，将参照图6描述构成移位寄存器100的多个功能块（单元）。
根据本发明的实施方式的构成移位寄存器100的多个级中的每个级包括起始信号单元110、结束信号单元120、升压单元130、设置单元140和缓冲单元150。
起始信号单元110可以由多个TFT和一个电容器构成。起始信号单元110可以通过使用起始脉冲信号SVST和时钟信号SCLK1使得输出信号上升，并且将第一节点（Q节点）和第三节点（QQ节点）中的每个节点的信号移位，通过该第一节点和第三节点输出高信号。
结束信号单元120可以由多个TFT和一个电容器构成。结束信号单元120可以使得输出信号下降，并且将第二节点（QB节点）和第四节点（QBB节点）中的每个节点的信号移位，通过第二节点和第四节点输出低信号。
升压单元130可以由多个TFT和一个电容器构成，并且通过使用时钟信号SCLK2将第一节点（Q节点）的输出信号升压。
设置单元140可以由多个TFT构成。设置单元140输出信号使得第一节点（Q节点）或第三节点（QQ节点）具有高电压，并且输出信号使得第二节点（QB节点）或第四节点（QBB节点）具有低电压。
另选地，设置单元140输出信号使得第二节点（QB节点）或第四节点（QBB节点）具有高电压，并且输出信号使得第一节点（Q节点）或第三节点（QQ节点）具有低电压。
缓冲单元150可以由多个TFT构成。缓冲单元150使得与第一节点（Q节点）连接的上拉TFT的输出信号上升，使得与第二节点（QB节点）连接的下拉TFT的输出信号下降。
此时，下拉TFT在一个帧周期期间的大部分时间内保持高电压。在本发明中，下拉TFT可以被设计成双TFT，即，可以由第一下拉TFT和第二下拉TFT构成。下拉TFT减小施加到其的应力，并且防止下拉TFT的阈值电压变成正电压。
在这种情况下，高电平驱动电压GVDD和第一低电平驱动电压GVSS被施加到缓冲单元150，并且第二低电平驱动电压GVSS2被施加到起始信号单元110、结束信号单元120和设置单元140。这里，高电平驱动电压GVDD可以是+15V至+25V，并且第一低电平驱动电压GVSS和第二低电平驱动电压GVSS2可以是0V至10V。第一低电平驱动电压GVSS和第二低电平驱动电压GVSS2可以具有相同的电压电平或者不同的电压电平。
下文中，将参照图7描述构成移位寄存器的多个级中每个级的电路构造的示例，并且将参照图8至图13描述基于图7的电路来驱动多个级的方法。
图7是示出根据本发明的实施方式的构成移位寄存器的多个级之中的一个级电路的示图。图8和图9是示出根据本发明的实施方式的移位寄存器的驱动时序的示图。
参照图7，起始信号单元110包括第三电容器C3以及第一开关TFT111至第三开关TFT113，用于根据第一起始脉冲信号SVST、第一控制脉冲信号SCVST、第一时钟信号SCLK1和第二低电平驱动电压GVSS2来控制第一节点（Q节点）n1和第三节点（QQ节点）n3中的每个节点的电压。
参照图8，第一时钟信号SCLK1具有的时钟类型为地电压和与一个水平周期（1H）对应的栅极导通电压电平交替地重复，并且与第一起始脉冲信号SVST具有相同相位。
第一开关TFT111至第三开关TFT113包括由氧化物形成的N型半导体层，并且具有负阈值电压。
起始信号单元110的第二开关TFT（T2）112具有二极管接法（diode-connection），并且将输入到该第二开关TFT（T2）112的第一时钟信号SCLK1施加到第一开关TFT（T1）111的源极。
起始信号单元110的第一开关TFT（T1）111具有与接收第一起始脉冲信号SVST的线相连接的栅极、与第二开关TFT（T2）112的漏极相连接的源极、与第一节点（O节点）n1相连接的漏极。
第一开关TFT（T1）111根据输入到栅极的第一起始脉冲信号SVST导通，以将第一时钟信号SCLK1提供给第一节点（Q节点）n1。
起始信号单元110的第三开关TFT（T3）113具有与接收第一控制脉冲信号SCVST的线相连接的栅极、连接在第二开关TFT（T2）112的漏极与第一开关TFT（T1）111的源极之间的源极、与第三节点（QQ节点）n3连接的漏极。
第三开关TFT（T3）113根据输入到栅极的第一控制脉冲信号SCVST导通，以向第三节点（QQ节点）n3施加第一时钟信号SCLK1。
起始信号单元110的第一开关TFT（T1）111只有在被施加第一起始脉冲信号SVST的栅极导通电压电平时才导通，并且向第一节点（Q节点）n1输出第一时钟信号SCLK1的栅极导通电压电平。
起始信号单元110的第三开关TFT（T3）113只有在被施加第一控制脉冲信号SCVST的栅极导通电压电平时才导通，并且向第三节点（QQ节点）n3输出第一时钟信号SCLK1的栅极导通电压电平。
结束信号单元120包括第四电容器C4和第四开关TFT121至第七开关TFT124，用于根据第二起始脉冲信号RVST、第二控制脉冲信号RCVST、第二时钟信号RCLK1和第二低电平驱动电压GVSS2来控制第二节点（QB节点）n2和第四节点（QBB节点）n4中每个节点的电压。
第四开关TFT121至第七开关TFT124包括由氧化物形成的N型半导体层，并且具有负阈值电压。
结束信号单元120的第五开关TFT（T5）122具有二极管接法，并且将输入到该第五开关TFT（T5）122的第二时钟信号RCLK1施加到第四开关TFT（T4）121的源极。
起始信号单元120的第四开关TFT（T4）121具有与接收第二起始脉冲信号RVST的线相连接的栅极、与第五开关TFT（T5）122的漏极连接的源极、与第二节点（QB节点）n2连接的漏极。
第四开关TFT（T4）121根据输入到栅极的第二起始脉冲信号RVST导通。当第四开关TFT（T4）121导通时，第四开关TFT（T4）121向第二节点（QB节点）n2施加第二时钟信号RCLK1。
结束信号单元120的第六开关TFT（T6）123具有与接收第二控制脉冲信号RCVST的线相连接的栅极、连接在第五开关TFT（T5）122的漏极与第四开关TFT（T4）121的源极之间的源极、与第四节点（QBB节点）n4连接的漏极。
这里，第七开关TFT（T7）124以二极管接法连接到第六开关TFT（T6）123的漏极和第四节点（QBB节点）n4，形成二极管。由于第七开关TFT（T7）124是二极管接法，因此当第六开关TFT（T6）123导通时，第二时钟信号RCLK1被施加到第四开关TFT（T4）121。
结束信号单元120的第四开关TFT（T4）121只有在被供应第二起始脉冲信号RVST的栅极导通电压电平时才导通，并且向第二节点（QB节点）n2输出第二时钟信号RCLK1的栅极导通电压电平。
结束信号单元120的第六开关TFT（T6）123只有在被供应第二控制脉冲信号RCVST的栅极导通电压电平时才导通，并且向第四节点（QBB节点）n4输出第二时钟信号SCLK1的栅极导通电压电平。
这里，第二时钟信号RCLK1与第一时钟信号SLCK1具有相同的相位，但不限于此。第二时钟信号RCLK1可以具有比第一时钟信号SCLK1延迟更长达到与一个水平周期（1H）或两个水平周期（2H）对应的时间的相位。
升压单元130包括第八开关TFT（T8）131、第九开关TFT（T9）132和第五电容器C5，用于通过使用第三时钟信号SCLK2将第一节点（Q节点）n1升压从而第一节点（Q节点）n1保持高电平。第五电容器C5连接在第九开关TFT（T9）132的输出端（漏极）和第一节点（Q节点）n1之间。
第八开关TFT（T8）131具有二极管接法，并且将输入到该第八开关TFT（T8）131的第三时钟信号SCLK2施加到第九开关TFT（T9）132的源极。
第九开关TFT（T9）132具有与第一节点（Q节点）n1连接的栅极和与设置在第五电容器C5和第一节点（Q节点）n1之间的第五节点n5连接的漏极。
第八开关TFT（T8）131和第九开关TFT（T9）132包括由氧化物形成的N型半导体层，并且如上所述，具有负阈值电压。
施加到升压单元130的第三时钟信号SCLK2可以具有比第一时钟信号SCLK1延迟更长达到与一个水平周期（1H）或两个水平周期（2H）对应的时间的相位。只有当供应第三时钟信号SCLK2时，第八开关TFT（T8）131才导通，并且将第一节点（Q节点）n1升压，以使第一节点（Q节点）n1保持高电平。
设置单元140包括第十开关TFT141至第十四开关TFT145，用于根据第二起始脉冲信号RVST、第二控制脉冲信号RCVST、第一时钟信号SCLK1、第二时钟信号RCLK和第二低电平驱动电压GVSS2来控制第一节点（Q节点）n1至第四节点（QBB节点）n4中的每个节点的电压。第十开关TFT141至第十四开关TFT145包括由氧化物形成的N型半导体层，并且如上所述，具有负阈值电压。
第十开关TFT（T10）141具有与施加第二低电平驱动电压GVSS2的供应线相连接的源极和与第四节点（QBB节点）n4连接的漏极。
第十一开关TFT（T11）142具有与第二节点（QB节点）n2连接的栅极、与施加第二低电平驱动电压GVSS2的供应线相连接的源极、与第三节点（QQ节点）n3连接的漏极。
第十开关TFT（T10）141根据输入到栅极的第一时钟信号SCLK1导通，以向第十一开关TFT（T11）142的栅极施加第二低电平驱动电压GVSS2。
第十开关TFT（T10）141和第十一开关TFT（T11）142通过输入到栅极的第一时钟信号SCLK1导通，以向第三节点（QQ节点）n3施加第二低电平驱动电压GVSS2。
第十二开关TFT（T12）143具有与第一节点（Q节点）n1连接的栅极、与施加第二低电平驱动电压GVSS2的供应线相连接的源极、与第二节点（QB节点）n2连接的漏极。
第十三开关TFT（T13）144具有与第二节点（QB节点）n2连接的栅极、与施加第二低电平驱动电压GVSS2的供应线连接的源极、与第五节点n5连接的漏极。这里，第五节点n5连接在升压单元130的第九开关TFT（T9）132和第五电容器C5之间。
第十四开关TFT（T14）145具有与第二节点（QB节点）n2连接的栅极、与施加第二低电平驱动电压GVSS2的供应线连接的源极、与第一节点（Q节点）n1连接的漏极。
第十二开关TFT（T12）143根据输入到栅极的第一时钟信号SCLK1导通，以向第十三开关TFT（T13）144的栅施加第二低电平驱动电压GVSS2。第十二开关TFT（T12）141根据第一时钟信号SCLK1导通，以向第二节点（QB节点）n2施加第二低电平驱动电压GVSS2。
第十四开关TFT（T14）145根据输入到栅极的第二时钟信号RCLK1导通，以向缓冲单元150施加第二低电平驱动电压GVSS2。
具有上述构造的设置单元140根据第二起始脉冲信号RVST、第二控制脉冲信号RCVST、第一时钟信号SCLK1和第二时钟信号RCLK1，输出信号以使第一节点（Q节点）n1或第三节点（QQ节点）n3具有高电压，并且输出信号以使第二节点（QB节点）n2或第四节点（QBB节点）n4具有低电压。
另选地，设置单元140根据第二起始脉冲信号RVST、第二控制脉冲信号RCVST、第一时钟信号SCLK1和第二时钟信号RCLK1，输出信号以使第二节点（QB节点）n2或第四节点（QBB节点）n4具有高电压，并且输出信号以使第一节点（Q节点）n1或第三节点（QQ节点）n3具有低电压。
缓冲单元150包括上拉TFT（T15）151、下拉TFT（T16）152、第一电容器C1和第二电容器C2。这里，下拉TFT152由第一下拉TFT152A和第二下拉TFT152B构成。
上拉TFT（T15）151具有与第一节点（Q节点）n1连接的栅极、连接到驱动电压线以接收高电平驱动电压GVDD的源极和与输出节点OUT连接的漏极。
上拉TFT（T15）151根据第一节点（Q节点）n1的电压而导通，以向输出节点OUT提供第一时钟信号SCLK1的栅极导通电压电平。
此时，第一时钟信号SCLK1具有的时钟类型为：地电压和与一个水平周期（1H）对应的栅极导通电压电平交替地重复，并且与第一起始脉冲信号SVST具有相同相位。
这里，上拉TFT（T15）151包括由氧化物形成的N型半导体层。另外，尽管上拉TFT（T15）151形成为N型晶体管，但由于氧化物半导体层的特性，上拉TFT（T15）151可以具有负阈值电压。
第一电容器C1可以连接在上拉TFT（T15）151的栅极和源极之间。当第一时钟信号SCLK1的栅极导通电压电平被施加到输出节点OUT时，第一电容器C1将第一节点（Q节点）n1的电压增加第一时钟信号SCLK1的电压电平。
因此，如图9中所示，因为上拉TFT（T15）151的栅极电压因第一电容器C1增大，所以上拉TFT（T15）151完全导通，快速地将第一时钟信号SCLK1的栅极导通电压电平提供到输出节点OUT，而没有因阈值电压而损失电压。第一电容器C1可以被构造为形成在上拉TFT（T15）151的栅极和源极之间的重叠区域中的寄生电容器。
第一节点（Q节点）n1与第一起始脉冲信号SVST、第一控制脉冲信号SCVST和第一时钟信号SCLK1同步地具有高电平电压，并且上拉TFT（T15）151因第一节点（Q节点）n1的高电平电压而导通，以向输出端OUT输出高电平驱动电压GVDD。
在下拉TFT152中，第一下拉TFT152A具有与第二节点（QB节点）n2连接的栅极、与输出节点OUT连接的漏极、与第一低电平驱动电压GVSS供应线连接的源极。
第一下拉TFT152A根据与栅极连接的第二节点（QB节点）n2的电压而导通，以向输出节点OUT提供第一低电平驱动电压GVSS的栅极截止电压电平。
当第一低电平驱动电压GVSS的栅截止电压电平被提供到第二节点（QB）n2时，第一下拉TFT152A完全截止，并且在上拉TFT（T15）151向输出节点OUT提供第一时钟信号SCLK1的栅极导通电压电平时不造成漏电流。
在下拉TFT152中，第二下拉TFT152B具有与第四节点（QBB节点）n4连接的栅极、与输出节点OUT连接的漏极和与第一低电平驱动电压GVSS供应线连接的源极。
如图9中所示，第一下拉TFT152A根据与栅极连接的第四节点（QBB节点）n4的电压而导通，以向第二节点（QB节点）n2提供第一低电平驱动电压GVSS的栅极截止电压电平。
第一下拉TFT152A和第二下拉TFT152B包括由氧化物形成的N型半导体层。另外，尽管第一下拉TFT152A和第二下拉TFT152B均形成为N型晶体管，但由于氧化物半导体层的特性，上拉TFT（T15）151可以具有负阈值电压。
当第一低电平驱动电压GVSS的栅极截止电压电平被施加到第二节点（QB）n2时，第一下拉TFT152A完全截止，并且在上拉TFT（T15）151向输出节点OUT提供第一时钟信号SCLK1的栅极导通电压电平时不造成漏电流。
第二电容器C2可以连接在第一下拉TFT（T16）152A的栅极和源极之间。当第二时钟信号RCLK1的栅极导通电压电平被施加到输出节点OUT时，第二电容器C2将第二节点（QB节点）n2的电压增加第二时钟信号RCLK1的电压电平。
因此，由于第一下拉TFT（T16）152A的栅极电压因第二电容器C2增加，所以第一下拉TFT（T16）152A完全导通，快速地将第二时钟信号RCLK1的栅极导通电压电平施加到输出节点OUT，而没有因为阈值电压而损失电压。第二电容器C2可以被构造为形成在第一下拉TFT（T16）152A的栅极和源极之间的重叠区域中的寄生电容器。
第二节点（QB节点）n2与第二起始脉冲信号RVST、第二控制脉冲信号RCVST和第二时钟信号RCLK1同步地具有高电平电压，并且第一下拉TFT（T16）152A和第二下拉TFT（T17）152B因第二节点（QB节点）n2的高电平电压而导通，以向输出端OUT输出第一低电平驱动电压GVSS。
下文中，将参照图10至图13描述根据本发明的实施方式的驱动构成移位寄存器的级电路的方法。图10至图13是用于描述根据图8和图9的驱动时序来驱动移位寄存器电路的方法的示图。
参照图8和图10，根据本发明的实施方式的构成移位寄存器100的多个级中的每个级通过使用第一起始脉冲信号SVST和第二起始脉冲信号RVST产生多个信号。
这里，第一起始脉冲信号SVST使得输出信号开始上升，第二起始脉冲信号RVST使得输出信号开始下降。
此外，根据本发明的实施方式的构成移位寄存器100的多个级中的每个级通过使用第一起始脉冲信号SVST和第二起始脉冲信号RVST防止与输出端OUT连接的下拉TFT152的阈值电压（Vth）偏移。
参照图10，在第一部分中，第一时钟信号SCLK1的栅极导通电压电平被施加到包括在起始信号单元110中的第一开关TFT（T1）111，同时第一起始脉冲信号SVST的栅极导通电压电平被施加到第二开关TFT（T2）112。此时，第二起始脉冲信号RVST保持在栅极截止电压电平。
在这种情况下，第二开关TFT（T2）112由第一起始脉冲信号SVST的栅极导通电压电平而导通，并且第一时钟信号SCLK1的栅极导通电压电平被施加到第一节点（Q节点）n1。因此，第一节点（Q节点）n1的电压由第一时钟信号SLCK1充电至栅极导通电压电平，该第一时钟信号SCLK1是由导通的第一开关TFT（T1）111和第二开关TFT（T2）112提供的。
因此，上拉TFT（T15）151由充入第一节点（Q）n1的电压而导通，以向输出端OUT输出高电平驱动电压GVDD。也就是说，构成移位寄存器100的各个级开始根据第一部分中的驱动来输出信号。
这里，通过第一电容器C1的自举，第一节点（Q节点）n1的电压增大至较高的电压电平，因此，上拉TFT（T15）151完全导通。因此，第一时钟信号SCLK1的栅极导通电压电平被快速提供到输出节点OUT，而没有损失。
如上所述，高电平驱动电压GVDD通过输出端OUT输出，同时第一控制脉冲信号SCVST被施加到第三开关TFT（T3）113的栅极，从而导通第三开关TFT（T3）113。
第三开关TFT（T3）113被导通，并且第一时钟信号SCLK1导通设置单元140的第十开关TFT（T10）141。另外，第一开关TFT（T1）111由第一起始脉冲信号SVST导通，并且施加到第一节点（Q节点）n1的第一时钟信号SCLK1导通第十二开关TFT（T12）143。
第十开关TFT（T10）141和第十二开关TFT（T12）143被导通，第二低电平驱动电压GVSS2的栅极截止电压电平被施加到第二节点（QB节点）n2。也就是说，第二节点（QB节点）n2被置于低电压状态。
此时，当第一低电平驱动电压GVSS的栅极截止电压电平被施加到第二节点（QB节点）n2时，第一下拉TFT152A完全截止。因此，在第一时钟信号SCLK1的栅极导通电压电平被施加到输出节点OUT时，上拉TFT（T15）151不造成漏电流。
第一时钟信号SCLK1被施加到第三节点（QQ节点）n3，施加到第三节点（QQ节点）n3的第一时钟信号SLCK1被输出作为下一级的第一控制脉冲信号NEXT_SCVST。
此外，经由因第一起始脉冲信号SVST而导通的第一开关TFT（T1）111施加到第一节点（Q节点）n1的第一时钟信号SCLK1被输出作为下一级的第一控制脉冲信号NEXT_SCVST。
随后，在第二部分中，第三时钟信号SCLK2被施加到升压单元130中包括的第八开关TFT（T8）131，以将第一节点（Q节点）n1升压。只有当施加第三时钟信号SCLK2时，第八开关TFT（T8）131导通，并且将第一节点（Q节点）升压，以使第一节点（Q节点）保持高电平。
随后，在第三部分中，上拉TFT（T15）151一直保持导通状态，直到第二起始脉冲信号RVST施加到结束信号单元120之前，并且保持输出端OUT处的高电平驱动电压GVDD。
随后，在第四部分中，因为第二起始脉冲信号RVST、第二控制脉冲信号RCVST和第二时钟信号RCLK1彼此同步，所以第二节点（QB节点）n2和第四节点（QBB节点）n4被置于高电平状态，并且第一下拉TFT152A和第二下拉TFT152B导通，由此通过输出端OUT输出第一低电平驱动电压GVSS。
具体地，第一下拉TFT152A根据与栅极连接的第四节点（QBB节点）n4的电压导通，并且第一低电平驱动电压GVSS的栅极截止电压电平被施加到第二节点（QB节点）n2。
第一下拉TFT152A根据与栅极连接的第二节点（QB节点）n2的电压而导通，并且第一低电平驱动电压GVSS的栅极截止电压电平被输出到输出节点OUT。
此时，当第二时钟信号RCLK1的栅极导通电压电平被供应到输出节点OUT时，第二电容器C2将第二节点（QB节点）n2的电压增大第二时钟信号RCLK1的电压电平。
因此，因为第一下拉TFT（T16）152A的栅极电压由第二电容器C2增加，所以第一下拉TFT（T16）152A完全导通，并快速地将第二时钟信号RCLK1的栅极导通电压电平施加到输出节点OUT，而没有因阈值电压而损失电压。
因为第二起始脉冲信号RVST、第二控制脉冲信号RCVST和第二时钟信号RCLK1彼此同步，所以第二节点（QB节点）n2被置于高电平状态，并且第一下拉TFT（T16）152A和第二下拉TFT（T17）152B因第二节点（QB节点）n2的高电压而导通，由此通过输出端OUT输出第一低电平驱动电压GVSS。
此时，因为第一节点（Q节点）n1的电压电平变为栅极截止电压电平，所以上拉TFT（T15）151截止，输出节点OUT的电压电平变为低电平电压GVSS的栅极截止电压电平。
由于第四开关TFT（T4）121由施加到结束信号单元120的第二起始脉冲信号RVST而导通，第二时钟信号RCLK1被施加到第二节点（QB节点）n2，并且施加到第二节点（QB节点）n2的第二时钟信号RCLK1被输出作为下一级的第二控制脉冲信号NEXT_RVST.
此外，第五开关TFT（T5）122由施加到结束信号单元120的第二时钟信号RCLK1而导通，第六开关TFT（T6）123和第七开关TFT（T7）124由第二控制脉冲信号RCVST导通，由此第二时钟信号RCLK1被施加到第四节点（QBB节点）n4。因此，施加到第四节点（QBB节点）n4的第二时钟信号RCLK1被输出作为下一级的第一控制脉冲信号NEXT_SCVST。
根据本发明的包括多个级的移位寄存器100可以根据多个级的操作向OLED面板的像素电路顺序施加选通脉冲，选通脉冲是相位延迟了与1/2个水平周期或1个水平周期相对应的时间的时钟信号的栅极导通电压电平。
根据本发明的实施方式的移位寄存器100可以通过使用两个起始脉冲信号SVST和RVST产生可应用于驱动各种像素的多个信号。
此外，下拉TFT由两个开关TFT构成，并且与下拉TFT连接的节点具有低电压，从而防止下拉TFT的阈值电压（Vth）偏移。
根据本发明的实施方式的移位寄存器100即使在没有增加布局的线的情况下也可以产生输出作为多个信号的信号，并且延长输出信号的输出时间。
如上所述，根据本发明的实施方式的移位寄存器可以产生可应用于驱动各种像素的多个信号。
此外，根据本发明的实施方式的移位寄存器可以防止或改善构成GIP型移位寄存器的氧化物TFT的阈值电压的偏移。
此外，根据本发明的实施方式的移位寄存器可以在即使不添加布局线的情况下产生输出作为多个信号的信号。
此外，根据本发明的实施方式的移位寄存器可以延长信号的输出时间。
此外，根据本发明的实施方式的移位寄存器内置于GIP型基板中，从而降低了显示装置的制造成本。
除了本发明的上述特征和效果之外，可以用本发明的实施方式重新理解本发明的其它特征和效果。
本领域的技术人员应该清楚，可以在不脱离本发明的精神或范围的情况下可以在本发明中进行各种修改和变形。因此，本发明旨在涵盖落入所附权利要求书及其等同物的范围内的本发明的修改形式和变形。
本申请要求2012年11月27日提交的韩国专利申请No.10-2012-0134931的优先权，该韩国专利申请在此以引用方式并入，如同在本文中完全阐述一样。
Claims (14)
1.一种用于驱动显示装置的像素电路的移位寄存器，所述移位寄存器包括多个级，所述多个级中的每个级包括：
起始信号单元，其被构造为通过使用输入到所述起始信号单元的第一起始脉冲信号、第一时钟信号和第一控制脉冲信号来控制输出信号的开始；
结束信号单元，其被构造为通过使用输入到所述结束信号单元的第二起始脉冲信号、第二时钟信号和第二控制脉冲信号来控制所述输出信号的结束；以及
输出缓冲器，其被构造为根据从连接到所述起始信号单元的第一节点提供的信号，将所述输出信号增加至高电平驱动电压，并且根据从连接到所述结束信号单元的第二节点提供的信号，将所述输出信号降低至低电平驱动电压，所述多个级中的每个级生成用于驱动所述显示装置的所述像素电路的多个信号。
2.根据权利要求1所述的移位寄存器，其中，
所述起始信号单元包括多个薄膜晶体管TFT和一个电容器，
所述起始信号单元通过使用所述第一起始脉冲信号和所述第一时钟信号增加所述输出信号，并且
所述起始信号单元将第三节点和所述第一节点中每个节点的信号移位，其中，所述第一节点和所述第三节点是所述起始信号单元的输出节点，并且通过所述第一节点和所述第三节点输出高信号。
3.根据权利要求2所述的移位寄存器，其中，
所述结束信号单元包括多个TFT和一个电容器，
所述结束信号降低所述输出信号，并且
所述结束信号单元将第四节点和所述第二节点中每个节点的信号移位，其中，所述第二节点和所述第四节点是所述结束信号单元的输出节点，并且通过所述第二节点和所述第四节点输出低信号。
4.根据权利要求3所述的移位寄存器，所述移位寄存器还包括升压单元，所述升压单元被构造为通过使用输入到所述升压单元的第三时钟信号将所述输出信号升压以保持恒定电压。
5.根据权利要求4所述的移位寄存器，所述移位寄存器还包括设置单元，所述设置单元被构造为允许施加到所述第一节点的电压变成所述高电平驱动电压或所述低电平驱动电压，并且允许施加到所述第二节点的电压变成所述高电平驱动电压或所述低电平驱动电压。
6.根据权利要求5所述的移位寄存器，其中，
当施加到所述第一节点或所述第三节点的电压是所述高电平驱动电压时，所述设置单元允许所述第二节点或所述第四节点的电压变成所述低电平驱动电压，并且
当施加到所述第一节点或所述第三节点的电压是所述低电平驱动电压时，所述设置单元允许所述第二节点或所述第四节点的电压变成所述高电平驱动电压。
7.根据权利要求3所述的移位寄存器，其中，所述输出缓冲器包括：
上拉TFT，其被构造为输出与所述高电平驱动电压对应的输出信号；以及
下拉TFT，其被构造为输出与所述低电平驱动电压对应的输出信号，并且该下拉TFT由第一下拉TFT和第二下拉TFT构成，所述第一下拉TFT由所述第二节点的信号导通，以将所述输出信号输出为所述低电平驱动电压，并且所述第二下拉TFT由所述第四节点的信号导通，以将所述输出信号输出为所述低电平驱动电压。
8.根据权利要求3所述的移位寄存器，其中，
通过使用所述第一起始脉冲信号和所述第二起始脉冲信号生成第一输出信号，并且在经过特定延迟时间之后，通过再次生成所述第一起始脉冲信号和所述第二起始脉冲信号来生成第二输出信号，并且
所述第一输出信号和所述第二输出信号具有不同的输出时间。
9.根据权利要求3所述的移位寄存器，其中，所述起始信号单元包括：
第一开关TFT，其被构造为根据所述第一起始脉冲信号导通，以将输入到所述第一开关TFT的所述第一时钟信号施加到所述第一节点；
第二开关TFT，其被构造为具有二极管接法，并且输入到所述第二开关TFT的所述第一时钟信号施加到所述第一开关TFT的源极；以及
第三开关TFT，其被构造为具有接收所述第一控制脉冲信号的栅极、连接在所述第二开关TFT的漏极和所述第一开关TFT的源极之间的源极、与所述第三节点连接的漏极。
10.根据权利要求9所述的移位寄存器，其中，只有当施加具有栅极导通电压电平的所述第一起始脉冲信号时，所述起始信号单元的所述第一开关TFT才导通，以向所述第一节点输出具有栅极导通电压电平的所述第一时钟信号。
11.根据权利要求9所述的移位寄存器，其中，只有当施加具有栅极导通电压电平的所述第一控制脉冲信号时，所述起始信号单元的所述第三开关TFT才导通，以向所述第三节点输出具有栅极导通电压电平的所述第一时钟信号。
12.根据权利要求3所述的移位寄存器，其中，所述结束信号单元包括：
第四开关TFT，其被构造为根据施加到所述第四开关TFT的栅极的所述第二起始脉冲信号导通，以将施加到所述第四开关TFT的源极的所述第二时钟信号施加到所述第二节点；
第五开关TFT，其被构造为具有二极管接法，并且将输入到所述第五开关TFT的所述第二时钟信号施加到所述第四开关TFT的源极；
第六开关TFT，其被构造为具有接收所述第二控制脉冲信号的栅极、连接在所述第五开关TFT的漏极和所述第四开关TFT的源极之间的源极、与所述第四节点连接的漏极；以及
第七开关TFT，其以二极管接法连接在所述第六开关TFT的漏极和所述第四节点之间，并且被构造为当所述第六开关TFT导通时向所述第四节点提供所述第二时钟信号。
13.根据权利要求12所述的移位寄存器，其中，只有当施加具有栅极导通电压电平的所述第二起始脉冲信号时，所述结束信号单元的所述第四开关TFT才导通，以向所述第二节点输出具有栅极导通电压电平的所述第二时钟信号。
14.根据权利要求12所述的移位寄存器，其中，只有当施加具有栅极导通电压电平的所述第二控制脉冲信号时，所述结束信号单元的所述第六开关TFT才导通，以向所述第四节点输出具有栅极导通电压电平的所述第二时钟信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120134931A KR102015396B1 (ko) | 2012-11-27 | 2012-11-27 | 쉬프트 레지스터와 이의 구동방법 |
| KR10-2012-0134931 | 2012-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839518A CN103839518A (zh) | 2014-06-04 |
| CN103839518B true CN103839518B (zh) | 2017-01-04 |
Family
ID=50772870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310611589.4A Active CN103839518B (zh) | 2012-11-27 | 2013-11-26 | 移位寄存器及其驱动方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9230482B2 (zh) |
| KR (1) | KR102015396B1 (zh) |
| CN (1) | CN103839518B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102320146B1 (ko) | 2015-03-09 | 2021-11-02 | 삼성디스플레이 주식회사 | 데이터 집적회로 및 이를 포함하는 표시장치 |
| KR102268671B1 (ko) | 2015-04-30 | 2021-06-24 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
| KR102566221B1 (ko) * | 2015-12-29 | 2023-08-14 | 삼성디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 표시 장치 |
| CN105632560B (zh) * | 2016-01-04 | 2019-08-02 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
| CN105869588B (zh) | 2016-05-27 | 2018-06-22 | 武汉华星光电技术有限公司 | 基于ltps半导体薄膜晶体管的goa电路 |
| CN108417183B (zh) * | 2017-02-10 | 2020-07-03 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
| KR102339644B1 (ko) * | 2017-06-12 | 2021-12-15 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
| KR102544572B1 (ko) * | 2018-07-18 | 2023-06-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN108735177A (zh) * | 2018-07-20 | 2018-11-02 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路及液晶显示装置 |
| KR20200013923A (ko) | 2018-07-31 | 2020-02-10 | 엘지디스플레이 주식회사 | 게이트 구동부 및 이를 이용한 전계발광 표시장치 |
| CN109192165B (zh) * | 2018-10-11 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 用于提高器件稳定性的goa单元 |
| KR102622736B1 (ko) * | 2019-03-05 | 2024-01-09 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
| KR20200137072A (ko) * | 2019-05-28 | 2020-12-09 | 삼성디스플레이 주식회사 | 스캔 구동부 및 이를 포함하는 표시 장치 |
| CN112687227A (zh) * | 2021-01-08 | 2021-04-20 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254503A (zh) * | 2010-05-19 | 2011-11-23 | 北京京东方光电科技有限公司 | 移位寄存器单元、显示器用栅极驱动装置及液晶显示器 |
| CN102708778A (zh) * | 2011-11-28 | 2012-10-03 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 |
| CN102779494A (zh) * | 2012-03-29 | 2012-11-14 | 北京京东方光电科技有限公司 | 一种栅极驱动电路、方法及液晶显示器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4310939B2 (ja) * | 2001-06-29 | 2009-08-12 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
| KR101375863B1 (ko) | 2007-03-08 | 2014-03-17 | 삼성디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| US20100067646A1 (en) | 2008-09-17 | 2010-03-18 | Au Optronics Corporation | Shift register with embedded bidirectional scanning function |
| KR101587610B1 (ko) | 2009-09-21 | 2016-01-25 | 삼성디스플레이 주식회사 | 구동회로 |
| KR20120033672A (ko) * | 2010-09-30 | 2012-04-09 | 삼성모바일디스플레이주식회사 | 구동 장치 및 이를 포함하는 표시 장치 |
| KR101296904B1 (ko) | 2010-12-24 | 2013-08-20 | 엘지디스플레이 주식회사 | 입체영상 표시장치 및 그 구동방법 |
| WO2012157545A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法 |
| TWI443627B (zh) | 2012-06-14 | 2014-07-01 | Au Optronics Corp | 掃描驅動裝置及其驅動訊號產生方法 |
-
2012
- 2012-11-27 KR KR1020120134931A patent/KR102015396B1/ko active IP Right Grant
-
2013
- 2013-11-14 US US14/079,972 patent/US9230482B2/en active Active
- 2013-11-26 CN CN201310611589.4A patent/CN103839518B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254503A (zh) * | 2010-05-19 | 2011-11-23 | 北京京东方光电科技有限公司 | 移位寄存器单元、显示器用栅极驱动装置及液晶显示器 |
| CN102708778A (zh) * | 2011-11-28 | 2012-10-03 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 |
| CN102779494A (zh) * | 2012-03-29 | 2012-11-14 | 北京京东方光电科技有限公司 | 一种栅极驱动电路、方法及液晶显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140146031A1 (en) | 2014-05-29 |
| US9230482B2 (en) | 2016-01-05 |
| KR102015396B1 (ko) | 2019-08-28 |
| KR20140067549A (ko) | 2014-06-05 |
| CN103839518A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103839518B (zh) | 移位寄存器及其驱动方法 | |
| US10614732B2 (en) | Stage circuit and scan driver using the same | |
| CN106104664B (zh) | 显示装置及其驱动方法 | |
| CN104766571B (zh) | 显示设备 | |
| CN105654882B (zh) | 显示面板及其驱动方法 | |
| US9412306B2 (en) | Driving apparatus and display device including the same | |
| KR102588078B1 (ko) | 표시장치 | |
| KR102061256B1 (ko) | 스테이지 회로 및 이를 이용한 유기전계발광 표시장치 | |
| CN102708799B (zh) | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 | |
| US9123310B2 (en) | Liquid crystal display device for improving the characteristics of gate drive voltage | |
| CN103632633B (zh) | 发射控制驱动器和具有其的有机发光显示装置 | |
| TW202036514A (zh) | 掃描驅動器及包含其的顯示裝置 | |
| KR102207142B1 (ko) | 표시 패널에 집적된 게이트 구동부 | |
| US10068658B2 (en) | Shift register unit, driving circuit and method, array substrate and display apparatus | |
| CN106847201B (zh) | 选通驱动电路和使用该选通驱动电路的显示装置 | |
| CN103700406B (zh) | 移位寄存器及其驱动方法和平板显示器件 | |
| US10658060B2 (en) | Shift register circuit and shift register unit | |
| US20220208062A1 (en) | Gate driver and display panel having the same | |
| TW200951937A (en) | Shift register and shift register unit for diminishing clock coupling effect | |
| CN103137081A (zh) | 一种显示面板栅驱动电路及显示屏 | |
| US9444443B2 (en) | Gate driver, method of driving display panel using the same and display apparatus having the same | |
| CN109285504A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路 | |
| US11670236B2 (en) | Gate driver and display device including the same | |
| TW201229992A (en) | Scan driver and driving method thereof | |
| CN106297625A (zh) | 栅极驱动电路及使用该栅极驱动电路的显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |