TW201926895A - 訊號驅動器電路和使用該訊號驅動器電路的半導體裝置 - Google Patents

訊號驅動器電路和使用該訊號驅動器電路的半導體裝置 Download PDF

Info

Publication number
TW201926895A
TW201926895A TW107124924A TW107124924A TW201926895A TW 201926895 A TW201926895 A TW 201926895A TW 107124924 A TW107124924 A TW 107124924A TW 107124924 A TW107124924 A TW 107124924A TW 201926895 A TW201926895 A TW 201926895A
Authority
TW
Taiwan
Prior art keywords
signal
driver
output
inverting
phase
Prior art date
Application number
TW107124924A
Other languages
English (en)
Inventor
鄭海康
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201926895A publication Critical patent/TW201926895A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc Digital Transmission (AREA)

Abstract

訊號驅動器電路包括第一反相驅動器、第二反相驅動器和增強驅動器。第一反相驅動器被配置為接收第一訊號，並透過反相驅動第一訊號來輸出第二訊號。第二反相驅動器被配置為接收第二訊號，並透過反相驅動第二訊號來輸出第三訊號。增強驅動器被配置為接收第三訊號，反相驅動第三訊號，並將已反相驅動的訊號組合到第一訊號。

Description

訊號驅動器電路和使用該訊號驅動器電路的半導體裝置
各種實施例整體而言關於一種整合電路技術，更具體地，關於一種用於驅動訊號的訊號驅動器電路和使用該訊號驅動器電路的半導體裝置。
電子設備包括許多電子元件，電腦系統包括許多包括半導體的半導體裝置。電腦系統的半導體裝置可以透過相互傳送和接收時脈訊號和資料來相互通訊。近來，隨著半導體裝置的操作速度提高，時脈訊號的頻率增大。
半導體裝置包括時脈分配網路，例如時脈樹，以便將時脈訊號分配到其中包含的各種電路。時脈樹可以透過驅動時脈訊號向半導體裝置中包含的各種電路分配時脈訊號。然而，隨著時脈訊號頻率的增大和時脈訊號的脈衝寬度變窄，提供精確的時脈訊號變得越來越困難。此外，時脈訊號的傳輸時序可能被延遲。已經提供了各種公開以精確地驅動時脈訊號和提供精確的時脈訊號。其中一個公開聚焦於透過預增強（pre-emphasis）和去增強（de-emphasis）操作來驅動時脈訊號。
本申請要求2017年11月30日向韓國知識產權局提交的第10-2017-0162983號韓國申請的優先權，其全文以引用的方式整體併入本文。
在一個實施例中，可以提供一種訊號驅動器電路。所述訊號驅動器電路可以包括第一反相驅動器，其被配置為接收第一訊號，以及透過反相驅動所述第一訊號來輸出第二訊號。所述訊號驅動器電路可以包括第二反相驅動器，其被配置為接收所述第二訊號，以及透過反相驅動所述第二訊號來輸出第三訊號。所述訊號驅動器電路可以包括增強驅動器，其被配置為接收所述第三訊號，反相驅動所述第三訊號，以及將已反相驅動的第三訊號組合到所述第一訊號。
在一個實施例中，可以提供一種訊號驅動器電路。所述訊號驅動器電路可以包括2n個反相驅動器，其被配置為透過相繼地反相驅動第一訊號來輸出第二訊號，其中n是等於或大於1的整數。所述訊號驅動器電路可以包括增強驅動器，其被配置為反相驅動所述第二訊號，以及將已反相驅動的第二訊號組合到所述第一訊號。
在一個實施例中，可以提供一種訊號驅動器電路。所述訊號驅動器電路可以包括第一驅動器電路，其被配置為透過2n次地反相第一相位訊號來輸出第一輸出訊號，反相所述第一輸出訊號，以及將已反相的第一輸出訊號組合到所述第一相位訊號。此外，n是等於或大於1的整數。
在一個實施例中，可以提供一種訊號驅動器電路。所述訊號驅動器電路可以包括第一驅動器電路，所述第一驅動器電路被配置為透過反相第一相位訊號來產生第一中間訊號，以及透過反相所述第一中間訊號來產生第一輸出訊號。所述訊號驅動器電路可以包括第二驅動器電路，所述第二驅動器電路被配置為透過反相第二相位訊號來產生第二中間訊號，以及透過反相所述第二中間訊號來產生第二輸出訊號。所述第二相位訊號可以與所述第一相位訊號具有相位差。所述訊號驅動器電路可以包括第一增強驅動器，其被配置為反相所述第二相位訊號，以及將已反相的第二相位訊號組合到所述第一相位訊號。所述訊號驅動器電路可以被配置為反相所述第二中間訊號，以及將已反相的第二中間訊號組合到所述第一中間訊號。所述訊號驅動器電路可以被配置為反相所述第二輸出訊號，以及將已反相的第二輸出訊號組合到所述第一輸出訊號。
下面將參照所附圖式透過實施例的示例來描述根據各種實施例的半導體裝置。
根據一個實施例，訊號驅動器電路可以接收輸入訊號，並且可以產生輸出訊號。訊號驅動器電路可以對所述輸出訊號執行增強操作。增強操作可以是去增強操作和/或預增強操作。訊號驅動器電路可以包括主驅動器和增強驅動器。主驅動器可以反相驅動輸入訊號2n次（n是等於或大於1的整數）。增強驅動器可以反相驅動從主驅動器輸出的訊號，並且可以將已反相驅動的訊號組合到要輸入到主驅動器的訊號中。根據各種實施例，主驅動器和增強驅動器可被共同應用於訊號驅動器電路。增強驅動器可以形成所述輸出訊號的波峰。所述波峰可以具有幅度和脈衝寬度。增強驅動器可以具有可變的驅動力和可變的延遲時間。增強驅動器可以透過調節驅動力和延遲時間來改變增強電壓和增強時間。增強驅動器可以透過調節其驅動力來改變波峰的幅度和增強電壓。增強驅動器可以透過調節其延遲時間來改變波峰的脈衝寬度和增強時間。下面將根據各種實施例參考圖式描述訊號驅動器電路。
圖1示出了根據一個實施例的訊號驅動器電路100A的配置的示例代表的圖。參考圖1，訊號驅動器電路100A可以包括第一反相驅動器110、第二反相驅動器120和增強驅動器130A。第一反相驅動器110和第二反相驅動器120可以包括在主驅動器中。第一反相驅動器110可以接收第一訊號S1，並且可以透過反相驅動第一訊號S1來輸出第二訊號S2。例如，第一反相驅動器110可以是反相器，其被配置為透過反相第一訊號S1來輸出第二訊號S2。第二反相驅動器120可以接收第二訊號S2，並且可以透過反相驅動第二訊號S2來輸出第三訊號S3。例如，第二反相驅動器120可以是反相器，其被配置為透過反相第二訊號S2來輸出第三訊號S3。增強驅動器130A可以接收第三訊號S3。增強驅動器130A可以反相驅動第三訊號S3，並且可以將已反相驅動的訊號組合到第一訊號S1。例如，增強驅動器130A可以是反相器131A，其被配置為反相第三訊號S3並輸出已反相的訊號。因此，主驅動器可以透過將第一訊號S1反相兩次來產生第三訊號S3。增強驅動器130A可以將第三訊號S3反相一次，並將已反相的訊號組合到第一訊號S1。
訊號驅動器電路100A還可以包括輸入反相驅動器140和輸出反相驅動器150。輸入反相驅動器140和輸出反相驅動器150以及第一反相驅動器110和第二反相驅動器120可以包括在主驅動器中。輸入反相驅動器140可以接收輸入訊號IN，並且可以透過反相驅動輸入訊號IN來輸出第一訊號S1。例如，輸入訊號IN可以是時脈訊號，被配置為以預定週期雙態觸變（toggle）。例如，輸入反相驅動器140可以是反相器，其被配置為透過反相輸入訊號IN來輸出第一訊號S1。輸出反相驅動器150可以接收第三訊號S3，並且可以透過反相驅動第三訊號S3來輸出輸出訊號OUT。例如，輸出反相驅動器150可以是反相器，其被配置為透過反相第三訊號S3來輸出輸出訊號OUT。增強驅動器130A可以對輸出訊號OUT執行增強操作。增強驅動器130A可以透過對輸出訊號OUT執行增強操作來形成輸出訊號OUT的波峰。當輸出訊號OUT從一個邏輯位準向另一邏輯位準轉變時，波峰可以出現。
圖2A是示出在沒有增強驅動器的情況下產生的輸出訊號OUT的理想波形的圖，圖2B是示出在沒有增強驅動器的情況下產生的輸出訊號OUT的實際波形的圖。當沒有提供圖1所示的增強驅動器130A時，輸入訊號IN可以相繼地被所述輸入反相驅動器140、第一反相驅動器110、第二反相驅動器120和輸出反相驅動器150反相，並且輸出訊號OUT理想地可以具有如圖2A所示的波形。輸出訊號OUT的高位準可以是第一高電壓VH1，並且輸出訊號OUT的低位準可以是第一低電壓VL1。然而，當訊號實際被反相驅動器110、120、140和150反相時，即，當訊號從高位準向低位準或從低位準向高位準轉變時，訊號的上升斜坡（rising slope）和下降斜坡（falling slope）會減小。參考圖2B，當輸出訊號OUT從低位準向高位準轉變時，輸出訊號OUT至多達到比第一高電壓VH1低的第二高電壓VH2。在經過預定時間之後，輸出訊號OUT可以達到第一高電壓VH1。以類似的方式，當輸出訊號OUT從高位準向低位準轉變時，輸出訊號OUT至多達到比第一低電壓VL1高的第二低電壓VL2。在經過預定時間之後，輸出訊號OUT可以達到第一低電壓VL1。因此，輸出訊號OUT不能精確且即時地傳送到另一電路，並且在另一電路中用於接收輸出訊號OUT的邊限可能被減小。隨著輸入訊號IN的頻率變得越高，邊限減小的量就變得越大。
圖2C是示出根據一個實施例的訊號驅動器電路100A的操作的示例代表的圖。根據一個實施例，訊號驅動器電路100A可以包括增強驅動器130A。增強驅動器130A可以形成輸出訊號OUT的波峰P，這可以增大另一電路以精確且即時地接收從訊號驅動器電路100A輸出的訊號的邊限。如圖2C所示，當輸出訊號OUT從低位準向高位準轉變時，輸出訊號OUT可以在增強時間tEM期間達到第一高電壓VH1，並且可以在增強時間tEM之後具有第二高電壓VH2的位準。當輸出訊號OUT從高位準向低位準轉變時，輸出訊號OUT可以在增強時間tEM期間到達第一低電壓VL1，並且可以在增強時間tEM之後具有第二低電壓VL2的位準。對輸出訊號OUT的增強操作可以透過主驅動器和增強驅動器之間的耦接關係來被執行，並且輸出訊號OUT的高位準波峰PH和低位準波峰PL可以形成。此外，後續的位準轉變可以透過在輸出訊號OUT的高位準波峰PH和低位準波峰PL形成之後減小輸出訊號OUT的高位準或增大輸出訊號OUT的低位準來被容易地執行。增強時間tEM可以對應於輸出訊號OUT的高位準波峰PH和低位準波峰PL的脈衝寬度。如圖1所示，增強時間tEM可以是被第一反相驅動器110、第二反相驅動器120和增強驅動器130A延遲的時間量、或者傳播延遲時間，在此傳播延遲時間期間第一訊號S1經由第一反相驅動器110、第二反相驅動器120和增強驅動器130A而傳播。在一個實施例中，主驅動器包括2n個反相驅動器，被配置為透過相繼地反相驅動第一訊號來輸出第二訊號，其中n是等於或大於1的整數；以及增強驅動器被配置為反相驅動第二訊號，並將已反相驅動的訊號組合到第一訊號。輸入反相驅動器可以被配置為接收輸入訊號，並且透過反相驅動輸入訊號至少n次來輸出第一訊號。輸出反相驅動器被配置為接收第二訊號，並且透過反相驅動第二訊號至少n次來輸出輸出訊號。增強驅動器可以透過對輸出訊號執行增強操作來形成輸出訊號的波峰，並且增強驅動器的驅動力可以是可變的，以調節輸出訊號的波峰的幅度。隨著n變得更大，訊號驅動器電路可以增大波峰的脈衝寬度。
圖3是比較先前技術的輸出訊號OUTP與從根據一個實施例的訊號驅動器電路100A產生的輸出訊號OUT的時序圖。參考圖3，實線的波形指示從訊號驅動器電路100A產生的輸出訊號OUT，而虛線的波形指示在沒有透過增強操作來驅動輸入訊號的情況下產生的輸出訊號OUTP。當訊號驅動器電路100A透過經由增強操作驅動輸入訊號IN產生輸出訊號OUT時，訊號驅動器電路100A可以在輸出訊號OUTP輸出之前輸出輸出訊號OUT。因此，訊號驅動器電路100A可以最小化延遲，並且可以以即時時序傳送訊號。
在一個實施例中，增強驅動器130A可以用上拉驅動器或下拉驅動器代替反相器來實施。當增強驅動器130A用上拉驅動器實施時，增強驅動器130A可以透過基於第三訊號S3上拉驅動第一訊號S1來僅形成輸出訊號OUT的高位準波峰PH。當增強驅動器130A用下拉驅動器實施時，增強驅動器130A可以透過基於第三訊號S3下拉驅動第一訊號S1來僅形成輸出訊號OUT的低位準波峰PL。
圖4是示出根據一個實施例的訊號驅動器電路100B的配置的示例代表的圖。參考圖4，訊號驅動器電路100B可以包括第一反相驅動器110、第二反相驅動器120和增強驅動器130B。第一反相驅動器110可以接收第一訊號S1，並且可以透過反相驅動第一訊號S1來輸出第二訊號S2。第二反相驅動器120可以接收第二訊號S2，並且可以透過反相驅動第二訊號S2來輸出第三訊號S3。增強驅動器130B可以接收第三訊號S3。增強驅動器130B可以反相驅動第三訊號S3，並且可以將已反相驅動的訊號組合到第一訊號S1。例如，增強驅動器130B可以是上拉驅動器，其被配置為當第三訊號S3為低位準時附加地上拉驅動第一訊號S1。
訊號驅動器電路100B還可以包括輸入反相驅動器140和輸出反相驅動器150。輸入反相驅動器140可以接收輸入訊號IN，並且可以透過反相驅動輸入訊號IN來輸出第一訊號S1。輸出反相驅動器150可以接收第三訊號S3，並且可以透過反相驅動第三訊號S3來輸出輸出訊號OUT。
增強驅動器130B可以對輸出訊號OUT執行增強操作。增強驅動器130B可以透過對輸出訊號OUT執行增強操作來形成輸出訊號OUT的波峰。當輸出訊號OUT從低位準向高位準轉變時，波峰可以出現。增強驅動器130B可以包括第一電晶體131B。第一電晶體131B可以是P通道MOS電晶體。在一個實施例中，第一電晶體131B可以是N通道MOS電晶體，而增強驅動器130B可以用另一開關元件來實施。第一電晶體131B可以在其閘極處接收第三訊號S3，可以在其源極處耦接到第一高電壓VH1，並且可以在其汲極處耦接到第一訊號S1。
圖5是示出根據一個實施例的訊號驅動器電路100B的操作的示例代表的圖。根據一個實施例，訊號驅動器電路100B可以包括增強驅動器130B。增強驅動器130B可以形成輸出訊號OUT的高位準波峰PH，這可以增大另一電路精確且即時地接收從訊號驅動器電路100B輸出的訊號的邊限。如圖5所示，當輸出訊號OUT從低位準向高位準轉變時，輸出訊號OUT可以達到第一高電壓VH1，然後可以減小到具有第二高電壓VH2的位準，從而形成高位準波峰PH。當輸出訊號OUT從高位準向低位準轉變時，輸出訊號OUT可以達到第二低電壓VL2，然後可以減小到具有第一低電壓VL1的位準。訊號驅動器電路100B可以包括用上拉驅動器實施的增強驅動器130B，並且可以僅當輸出訊號OUT從低位準向高位準轉變時才執行增強操作。因此，增強驅動器130B可以僅形成輸出訊號OUT的高位準波峰PH。
圖6是示出根據一個實施例的訊號驅動器電路100C的配置的示例代表的圖。參考圖6，訊號驅動器電路100C可以包括第一反相驅動器110、第二反相驅動器120和增強驅動器130C。第一反相驅動器110可以接收第一訊號S1，並且可以透過反相驅動第一訊號S1來輸出第二訊號S2。第二反相驅動器120可以接收第二訊號S2，並且可以透過反相驅動第二訊號S2來輸出第三訊號S3。增強驅動器130C可以接收第三訊號S3。增強驅動器130C可以反相驅動第三訊號S3，並且可以將已反相驅動的訊號組合到第一訊號S1。例如，增強驅動器130C可以是下拉驅動器，其被配置為當第三訊號S3為高位準時附加地下拉驅動第一訊號S1。
訊號驅動器電路100C還可以包括輸入反相驅動器140和輸出反相驅動器150。輸入反相驅動器140可以接收輸入訊號IN，並且可以透過反相驅動輸入訊號IN來輸出第一訊號S1。輸出反相驅動器150可以接收第三訊號S3，並且可以透過反相驅動第三訊號S3來輸出輸出訊號OUT。
增強驅動器130C可以對輸出訊號OUT執行增強操作。增強驅動器130C可以透過對輸出訊號OUT執行增強操作來形成輸出訊號OUT的波峰。當輸出訊號OUT從高位準向低位準轉變時，波峰可以出現。增強驅動器130C可以包括第二電晶體131C。第二電晶體131C可以是N通道MOS電晶體。在一個實施例中，第二電晶體131C可以是P通道MOS電晶體，而增強驅動器130C可以用另一開關元件來實施。第二電晶體131C可以在其閘極處接收第三訊號S3，可以在其源極處耦接到第一低電壓VL1，並且可以在其汲極處耦接到第一訊號S1。
圖7是示出根據一個實施例的訊號驅動器電路100C的操作的示例代表的圖。根據一個實施例，訊號驅動器電路100C可以包括增強驅動器130C。增強驅動器130C可以形成輸出訊號OUT的低位準波峰PL，這可以增大另一電路精確且即時地接收從訊號驅動器電路100C輸出的訊號的邊限。如圖7所示，當輸出訊號OUT從高位準向低位準轉變時，輸出訊號OUT可以達到第一低電壓VL1，然後可以增大到具有第二低電壓VL2的位準，從而形成低位準波峰PL。當輸出訊號OUT從低位準向高位準轉變時，輸出訊號OUT可以達到第二高電壓VH2，然後可以增大到第一高電壓VH1的位準。訊號驅動器電路100C可以包括用下拉驅動器實施的增強驅動器130C，並且可以僅當輸出訊號OUT從高位準向低位準轉變時才執行增強操作。因此，增強驅動器130C可以僅形成輸出訊號OUT的低位準波峰PL。
圖8A和圖8B是示出根據一個實施例的訊號驅動器電路200A和訊號驅動器電路200B的配置的示例代表的圖。參考圖8A和圖8B，訊號驅動器電路200A和200B可以控制輸出訊號OUT的波峰的幅度和增強電壓。參考圖8A，訊號驅動器電路200A可以包括輸入反相驅動器214、第一反相驅動器211、第二反相驅動器212和輸出反相驅動器215。輸入反相驅動器214可以透過反相輸入訊號IN來產生第一訊號S1。第一反相驅動器211可以透過反相第一訊號S1來產生第二訊號S2。第二反相驅動器212可以透過反相第二訊號S2來產生第三訊號S3。輸出反相驅動器215可以透過反相第三訊號S3來產生輸出訊號OUT。訊號驅動器電路200A可以包括增強驅動器213。增強驅動器213可以反相第三訊號S3，並且可以將已反相的訊號組合到第一訊號S1。
參考圖8A，增強驅動器213的驅動力可以是可變的。增強驅動器213的驅動力可以是可變的，以改變輸出訊號OUT的波峰的幅度。波峰的幅度可以根據圖10所示的增強電壓vEM來確定。如參考圖2C所述，增強驅動器213可以在增強時間tEM期間形成波峰，然後在增強時間tEM之後減小輸出訊號OUT的高位準或者增大輸出訊號OUT的低位準。增強電壓vEM的位準可以對應於減小的電壓位準或增大的電壓位準。例如，當增強驅動器213的驅動力變大，增強電壓vEM的位準可以變大，因此減小的電壓位準和/或增大的電壓位準可以變大並且波峰的幅度可以變大。例如，當增強驅動器213的驅動力減小時，增強電壓vEM的位準可以減小，因此減小的電壓位準和/或增大的電壓位準可以減小，並且波峰的幅度可以減小。
參考圖8B，訊號驅動器電路200B可以包括輸入反相驅動器224、第一反相驅動器221、第二反相驅動器222和輸出反相驅動器225。輸入反相驅動器224可以透過反相輸入訊號IN來產生第一訊號S1。第一反相驅動器221可以透過反相第一訊號S1來產生第二訊號S2。第二反相驅動器222可以透過反相第二訊號S2來產生第三訊號S3。輸出反相驅動器225可以透過反相第三訊號S3來產生輸出訊號OUT。訊號驅動器電路200B可以包括第一增強驅動器223和第二增強驅動器226。第一增強驅動器223可以接收第三訊號S3，可以反相第三訊號S3，並且可以將已反相的訊號組合到第一訊號S1。第二增強驅動器226可以接收輸出訊號OUT，可以反相輸出訊號OUT，並且可以將已反相的訊號組合到第二訊號S2。
第一增強驅動器223和第二增強驅動器226中的每一個的驅動力可以是可變的，其類似於參考圖8A所述的增強驅動器213。第一增強驅動器223和第二增強驅動器226中的每一個的驅動力可以是可變的，以改變輸出訊號OUT的波峰的幅度。第二增強驅動器226的驅動力可以與第一增強驅動器223的驅動力相同或不同。在一個實施例中，第二增強驅動器226可以針對各種耦接關係而被改變和/或修改。例如，第二增強驅動器226可以接收第二訊號S2，可以反相第二訊號S2，並且可以將已反相的訊號組合到輸入訊號IN。
圖9A和圖9B是示出根據一個實施例的訊號驅動器電路300A和訊號驅動器電路300B的配置的示例代表的圖。參考圖9A和圖9B，訊號驅動器電路300A和300B可以控制輸出訊號OUT的波峰的脈衝寬度和/或增強時間tEM。參考圖9A，訊號驅動器電路300A可以包括輸入反相驅動器314、第一反相驅動器311、第二反相驅動器312和輸出反相驅動器315。輸入反相驅動器314可以透過反相輸入訊號IN來產生第一訊號S1。第一反相驅動器311可以透過反相第一訊號S1來產生第二訊號S2。第二反相驅動器312可以透過反相第二訊號S2來產生第三訊號S3。輸出反相驅動器315可以透過反相第三訊號S3來產生輸出訊號OUT。訊號驅動器電路300A可以包括增強驅動器313。增強驅動器313可以接收第三訊號S3，可以反相第三訊號S3，並且可以將已反相的訊號組合到第一訊號S1。增強驅動器313還可以包括電阻電容（resistive-capacitive, RC）延遲單元313-1。增強驅動器313可以透過調節增強時間tEM來控制輸出訊號OUT的波峰的脈衝寬度。增強時間tEM可以隨著RC延遲單元313-1的延遲量的改變而改變。例如，隨著RC延遲單元313-1的延遲量的增大，增強時間tEM可以增大，並且波峰的脈衝寬度可以增大。例如，隨著RC延遲單元313-1的延遲量減小，增強時間tEM可以減小，並且波峰的脈衝寬度可以減小。
參考圖9B，訊號驅動器電路300B可以包括輸入反相驅動器324、第一反相驅動器321、第二反相驅動器322和輸出反相驅動器325。輸入反相驅動器324可以透過反相輸入訊號IN來產生第一訊號S1。第一反相驅動器321可以透過反相第一訊號S1來產生第二訊號S2。第二反相驅動器322可以透過反相第二訊號S2來產生第三訊號S3。輸出反相驅動器325可以透過反相第三訊號S3來產生輸出訊號OUT。訊號驅動器電路300B可以包括增強驅動器323。增強驅動器323可以接收輸出訊號OUT，可以反相輸出訊號OUT，並且可以將已反相的訊號組合到輸入訊號IN。增強驅動器323可以透過增大增強時間tEM來增大輸出訊號OUT的脈衝寬度。增強驅動器323可以在沒有用於延遲的元件（例如RC延遲單元313-1）的情況下增大增強時間tEM，這不同於參考圖9A所描述的增強驅動器313。因為增強時間tEM由輸入反相驅動器324、第一反相驅動器321、第二反相驅動器322和輸出反相驅動器325的延遲時間確定，所以可以確保足夠的延遲時間。訊號驅動器電路300B可以透過將輸入訊號IN反相四次來產生輸出訊號OUT。然而，對於對輸出訊號OUT的增強操作，將輸出訊號反相一次、並將已反相的訊號組合到輸入訊號IN就可以是足夠的。也就是說，當主驅動器用四個反相器（即，324、321、322和325）實施時，增強驅動器可能用單個反相器（即323）來實施就足夠。
圖10是示出根據一個實施例的訊號驅動器電路的輸出訊號的波形圖。參考圖10，輸出訊號OUT可以包括波峰P，高位準波峰PH可以具有第一高電壓VH1的位準，而低位準波峰PL可以具有第一低電壓VL1的位準。第三高電壓VH3可以低於第一高電壓VH1，第二高電壓VH2可以低於第三高電壓VH3，第四高電壓VH4可以低於第二高電壓VH2。第三低電壓VL3可以高於第一低電壓VL1，第二低電壓VL2可以高於第三低電壓VL3，以及第四低電壓VL4可以高於第二低電壓VL2並且可以低於第四高電壓VH4。增強電壓vEM可以透過參考圖8A和圖8B所描述的訊號驅動器電路200A和訊號驅動器電路200B來改變。例如，當訊號驅動器電路200A和200B中包含的增強驅動器213、223和226中的每一個的驅動力較小時，輸出訊號OUT可以從第一高電壓VH1減小到第三高電壓VH3，以及高位準波峰PH的脈衝寬度可以確定在第一高電壓VH1與第三高電壓VH3之間。此外，輸出訊號OUT可以從第一低電壓VL1增大到第三低電壓VL3，並且低位準波峰PL的脈衝寬度可以確定在第三低電壓VL3與第一低電壓VL1之間。例如，當訊號驅動器電路200A和200B中包含的增強驅動器213、223和226中的每一個的驅動力為中等時，輸出訊號OUT可以從第一高電壓VH1減小到第二高電壓VH2，以及高位準波峰PH的脈衝寬度可以確定在第一高電壓VH1和第二高電壓VH2之間。此外，輸出訊號OUT可以從第一低電壓VL1增大到第二低電壓VL2，以及低位準波峰PL的脈衝寬度可以確定在第二低電壓VL2和第一低電壓VL1之間。例如，當訊號驅動器電路200A和200B中包含的增強驅動器213、223和226中的每一個的驅動力較大時，輸出訊號OUT可以從第一高電壓VH1減小到第四高電壓VH4，以及高位準波峰PH的脈衝寬度可以確定在第一高電壓VH1和第四高電壓VH4之間。此外，輸出訊號OUT可以從第一低電壓VL1增大到第四低電壓VL4，以及低位準波峰PL的脈衝寬度可以確定在第四低電壓VL4和第一低電壓VL1之間。
增強時間tEM可以透過參考圖9A和圖9B所描述的訊號驅動器電路300A和訊號驅動器電路300B來改變。例如，當增強時間tEM增大時，高位準波峰PH的脈衝寬度和低位準波峰PL的脈衝寬度可以增大。例如，當增強時間tEM減小，高位準波峰PH的脈衝寬度和低位準波峰PL的脈衝寬度可以減小。參考圖8A至圖9B描述的實施例可以不是彼此獨立的，並且可以透過將參考圖8A至圖9B所描述的實施例中的一個或更多個組合來提供各種修改的實施例。
圖11是示出根據一個實施例的訊號驅動器電路400的配置的示例代表的圖。參考圖11，訊號驅動器電路400可以包括第一驅動器電路4100。第一驅動器電路4100可以透過將第一相位訊號P0反相2n次（n為等於或大於1的整數）來輸出第一輸出訊號IOUT，可以反相第一輸出訊號IOUT，並且可以將已反相的訊號組合到第一相位訊號P0。訊號驅動器電路400還可以包括至少一個驅動器電路。參考圖11，訊號驅動器電路400還可以包括第二驅動器電路4200、第三驅動器電路4300和第四驅動器電路4400。第二驅動器電路4200可以透過將第二相位訊號P90反相2n次來輸出第二輸出訊號QOUT，可以反相第二輸出訊號QUOT，並且可以將已反相的訊號組合到第二相位訊號P90。第二相位訊號P90可以與第一相位訊號P0具有90度的相位差。第三驅動器電路4300可以透過將第三相位訊號P180反相2n次來輸出第三輸出訊號IBOUT，可以反相第三輸出訊號IBOUT，並且可以將已反相的訊號組合到第三相位訊號P180。第三相位訊號P180可以與第二相位訊號P90具有90度的相位差，並且可以與第一相位訊號P0具有180度的相位差。第四驅動器電路4400可以透過將第四相位訊號P270反相2n次來輸出第四輸出訊號QBOUT，可以反相第四輸出訊號QBOUT，並且可以將已反相的訊號組合到第四相位訊號P270。第四相位訊號P270可以與第三相位訊號P180具有90度的相位差，可以與第二相位訊號P90具有180度的相位差，並且可以與第一相位訊號P0具有270度的相位差。訊號驅動器電路400可以包括第一至第四驅動器電路4100、4200、4300和4400，可以驅動彼此具有不同相位的第一至第四相位訊號P0、P90、P180和P270，並且可以將被驅動的訊號分別輸出為第一至第四輸出訊號IOUT、QOUT、IBOUT和QBOUT。此外，訊號驅動器電路400可以對第一至第四輸出訊號IOUT、QOUT、IBOUT和QBOUT執行增強操作。
第一驅動器電路4100可以包括第一主驅動器4110和第一增強驅動器4120。第一主驅動器4110可以包括2n個反相器，其被配置為相繼地將第一相位訊號P0反相2n次。圖11例示了包括兩個反相器的第一主驅動器4110。第一主驅動器4110可以包括第一反相器4111和第二反相器4112。第一反相器4111可以反相第一相位訊號P0，第二反相器4112可以反相第一反相器4111的輸出並且可以輸出第一輸出訊號IOUT。第一增強驅動器4120可以包括單個反相器，被配置為將第一輸出訊號IOUT反相一次。第一增強驅動器4120可以包括第三反相器4121。第一驅動器電路4100還可以包括第四反相器4113和第五反相器4114。第四反相器4113可以反相第一輸入訊號I，而第五反相器4114可以反相第四反相器4113的輸出並且可以輸出第一相位訊號P0。在一個實施例中，第四反相器4113和第五反相器4114以及第一反相器4111和第二反相器4112可以包括在第一主驅動器4110中。因此，第一主驅動器4110可以透過將第一輸入訊號I反相四次來產生第一輸出訊號IOUT。在一個實施例中，第一增強驅動器4120可以耦接在第一輸出訊號IOUT和第一輸入訊號I之間。這裡，第一增強驅動器4120的第三反相器4121可以反相第一輸出訊號IOUT，並且可以將已反相的訊號組合到第一輸入訊號I。
第二驅動器電路4200可以包括第二主驅動器4210和第二增強驅動器4220。第二主驅動器4210可以包括2n個反相器，其被配置為相繼地將第二相位訊號P90反相2n次。圖11例示了包括兩個反相器的第二主驅動器4210。第二主驅動器4210可以包括第一反相器4211和第二反相器4212。第一反相器4211可以反相第二相位訊號P90，第二反相器4212可以反相第一反相器4211的輸出並且可以輸出第二輸出訊號QUOT。第二增強驅動器4220可以包括單個反相器，被配置為將第二輸出訊號QOUT反相一次。第二增強驅動器4220可以包括第三反相器4221。第二驅動器電路4200還可以包括第四反相器4213和第五反相器4214。第四反相器4213可以反相第二輸入訊號Q，以及第五反相器4214可以反相第四反相器4213的輸出並且可以輸出第二相位訊號P90。在一個實施例中，第四反相器4213和第五反相器4214以及第一反相器4211和第二反相器4212可以包括在第二主驅動器4210中。因此，第二主驅動器4210可以透過將輸入訊號Q反相四次來產生第二輸出訊號QOUT。在一個實施例中，第二增強驅動器4220可以耦接在第二輸出訊號QOUT和第二輸入訊號Q之間。這裡，第二增強驅動器4220的第三反相器4221可以反相第二輸出訊號QOUT，並且可以將已反相的訊號組合到第二輸入訊號Q。
第三驅動器電路4300可以包括第三主驅動器4310和第三增強驅動器4320。第三主驅動器4310可以包括2n個反相器，其被配置為相繼地將第三相位訊號P180反相2n次。圖11例示了包括兩個反相器的第三主驅動器4310。第三主驅動器4310可以包括第一反相器4311和第二反相器4312。第一反相器4311可以反相第三相位訊號P180，第二反相器4312可以反相第一反相器4311的輸出並且可以輸出第三輸出訊號IBOUT。第三增強驅動器4320可以包括單個反相器，被配置為將第三輸出訊號IBOUT反相一次。第三增強驅動器4320可以包括第三反相器4321。第三驅動器電路4300還可以包括第四反相器4313和第五反相器4314。第四反相器4313可以反相第三輸入訊號IB，以及第五反相器4314可以反相第四反相器4313的輸出並且可以輸出第三相位訊號P180。在一個實施例中，第四反相器4313和第五反相器4314以及第一反相器4311和第二反相器4312可以包含在第三主驅動器4310中。因此，第三主驅動器4310可以透過將第三輸入訊號IB反相四次來產生第三輸出訊號IBOUT。在一個實施例中，第三增強驅動器4320可以耦接在第三輸出訊號IBOUT和第三輸入訊號IB之間。這裡，第三增強驅動器4320的第三反相器4321可以反相第三輸出訊號IBOUT，並且可以將已反相的訊號組合到第三輸入訊號IB。
第四驅動器電路4400可以包括第四主驅動器4410和第四增強驅動器4420。第四主驅動器4410可以包括2n個反相器，其被配置為相繼地將第四相位訊號P270反相2n次。圖11例示了包括兩個反相器的第四主驅動器4410。第四主驅動器4410可以包括第一反相器4411和第二反相器4412。第一反相器4411可以反相第四相位訊號P270，以及第二反相器4412可以反相第一反相器4411的輸出並且可以輸出第四輸出訊號QBOUT。第四增強驅動器4420可以包括單個反相器，被配置為將第四輸出訊號QBOUT反相一次。第四增強驅動器4420可以包括第三反相器4421。第四驅動器電路4400還可以包括第四反相器4413和第五反相器4414。第四反相器4413可以反相第四輸入訊號QB，以及第五反相器4414可以反相第四反相器4413的輸出並且可以輸出第四相位訊號P270。在一個實施例中，第四反相器4413和第五反相器4414以及第一反相器4411和第二反相器4412可以包含在第四主驅動器4410中。因此，第四主驅動器4410可以透過將第四輸入訊號QB反相四次來產生第四輸出訊號QBOUT。在一個實施例中，第四增強驅動器4420可以耦接在第四輸出訊號QBOUT和第四輸入訊號QB之間。這裡，第四增強驅動器4420的第三反相器4421可以反相第四輸出訊號QBOUT，並且可以將已反相的訊號組合到第四輸入訊號QB。
圖12是示出圖11所示的訊號驅動器電路400的輸出訊號IOUT、QOUT、IBOUT和QBOUT的波形圖。第一至第四增強驅動器4120、4220、4320和4420可以分別對第一至第四輸出訊號IOUT、QOUT、IBOUT和QBOUT執行增強操作。當第一輸出訊號IOUT從低位準向高位準轉變時，第一輸出訊號IOUT的高位準可以具有第一高電壓VH1的位準，並且第一輸出訊號IOUT的高位準可以被第一增強驅動器4120減小到低於第一高電壓VH1的第二高電壓VH2。當第一輸出訊號IOUT從高位準向低位準轉變時，第一輸出訊號IOUT的低位準可以具有第一低電壓VL1的位準並且第一輸出訊號IOUT的低位準可以被第一增強驅動器4120增大到高於第一低電壓VL1的第二低電壓VL2。當第二輸出訊號QOUT從低位準向高位準轉變時，第二輸出訊號QOUT的高位準可以具有第一高電壓VH1的位準，並且第二輸出訊號QOUT的高位準可以被第二增強驅動器4220減小到低於第一高電壓VH1的第二高電壓VH2。當第二輸出訊號QOUT從高位準向低位準轉變時，第二輸出訊號QOUT的低位準可以具有第一低電壓VL1的位準，並且第二輸出訊號QOUT的低位準可以被第二增強驅動器4220增大到高於第一低電壓VL1的第二低電壓VL2。當第三輸出訊號IBOUT從低位準向高位準轉變時，第三輸出訊號IBOUT的高位準可以具有第一高電壓VH1的位準，並且第三輸出訊號IBOUT的高位準可以被第三增強驅動器4320減小到低於第一高電壓VH1的第二高電壓VH2。當第三輸出訊號IBOUT從高位準向低位準轉變時，第三輸出訊號IBOUT的低位準可以具有第一低電壓VL1的位準，並且第三輸出訊號IBOUT的低位準可以被第三增強驅動器4320增大到高於第一低電壓VL1的第二低電壓VL2。當第四輸出訊號QBOUT從低位準向高位準轉變時，第四輸出訊號QBOUT的高位準可以具有第一高電壓VH1的位準，並且第四輸出訊號QBOUT的高位準可以被第四增強驅動器4420減小到低於第一高電壓VH1的第二高電壓VH2。當第四輸出訊號QBOUT從高位準向低位準轉變時，第四輸出訊號QBOUT的低位準可以具有第一低電壓VL1的位準，並且第四輸出訊號QBOUT的低位準可以被第四增強驅動器4420增大到高於第一低電壓VL1的第二低電壓VL2。
圖13是示出根據一個實施例的訊號驅動器電路500的配置的示例代表的圖。參考圖13，訊號驅動器電路500可以包括第一主驅動器510、第二主驅動器520和第一增強驅動器550。第一主驅動器510可以透過反相第一相位訊號P0來產生第一中間訊號M0，並且可以透過反相第一中間訊號M0來產生第一輸出訊號IOUT。第二主驅動器520可以透過反相第二相位訊號P90來產生第二中間訊號M90，並且可以透過反相第二中間訊號M90來產生第二輸出訊號QOUT。例如，第二相位訊號P90可以與第一相位訊號P0具有90度的相位差。第一增強驅動器550可以反相第二相位訊號P90，並且可以將已反相的訊號組合到第一相位訊號P0。第一增強驅動器550可以對第一輸出訊號IOUT執行增強操作。
訊號驅動器電路500還可以包括第三主驅動器530和第二增強驅動器560。第三主驅動器530可以透過反相第三相位訊號P180來產生第三中間訊號M180，並且可以透過反相第三中間訊號M180來產生第三輸出訊號IBOUT。例如，第三相位訊號P180可以與第二相位訊號P90具有90度的相位差，並且可以與第一相位訊號P0具有180度的相位差。第二增強驅動器560可以反相第三相位訊號P180，並且可以將已反相的訊號組合到第二相位訊號P90。第二增強驅動器560可以對第二輸出訊號QOUT執行增強操作。
訊號驅動器電路500還可以包括第四主驅動器540、第三增強驅動器570和第四增強驅動器580。第四主驅動器540可以透過反相第四相位訊號P270來產生第四中間訊號M270，並且可以透過反相第四中間訊號M270來產生第四輸出訊號QBOUT。例如，第四相位訊號P270可以與第三相位訊號P180具有90度的相位差，可以與第二相位訊號P90具有180度的相位差，並且可以與第一相位訊號P0具有270度的相位差。第三增強驅動器570可以反相第四相位訊號P270，並且可以將已反相的訊號組合到第三相位訊號P180。第三增強驅動器570可以對第三輸出訊號IBOUT執行增強操作。第四增強驅動器580可以反相第一相位訊號P0，並且可以將已反相的訊號組合到第四相位訊號P270。第四增強驅動器580可以對第四輸出訊號QBOUT執行增強操作。透過第一至第四主驅動器510、520、530和540以及第一至第四增強驅動器550、560、570和580，訊號驅動器電路500可以提供與參考圖11描述的訊號驅動器電路400相同的操作和效果。
參考圖13，第一主驅動器510可以包括第一反相器511和第二反相器512。第一反相器511可以透過反相第一相位訊號P0來輸出第一中間訊號M0。第二反相器512可以透過反相第一中間訊號M0來輸出第一輸出訊號IOUT。第一增強驅動器550可以包括反相器551。反相器551可以反相第二相位訊號P90，並且可以將已反相的訊號組合到第一相位訊號P0。第一主驅動器510還可以包括第三反相器513和第四反相器514。第三反相器513可以接收第一輸入訊號I，並且可以反相第一輸入訊號I。第四反相器514可以透過反相第三反相器513的輸出來產生第一相位訊號P0。
第二主驅動器520可以包括第一反相器521和第二反相器522。第一反相器521可以透過反相第二相位訊號P90來輸出第二中間訊號M90。第二反相器522可以透過反相第二中間訊號M90來輸出第二輸出訊號QOUT。第二增強驅動器560可以包括反相器561。反相器561可以反相第三相位訊號P180，並且可以將已反相的訊號組合到第二相位訊號P90。第二主驅動器520還可以包括第三反相器523和第四反相器524。第三反相器523可以接收第二輸入訊號Q，並且可以反相第二輸入訊號Q。第四反相器524可以透過反相第三反相器523的輸出來產生第二相位訊號P90。
第三主驅動器530可以包括第一反相器531和第二反相器532。第一反相器531可以透過反相第三相位訊號P180來輸出第三中間訊號M180。第二反相器532可以透過反相第三中間訊號M180來輸出第三輸出訊號IBOUT。第三增強驅動器570可以包括反相器571。反相器571可以反相第四相位訊號P270，並且可以將已反相的訊號組合到第三相位訊號P180。第三主驅動器530還可以包括第三反相器533和第四反相器534。第三反相器533可以接收第三輸入訊號IB，並且可以反相第三輸入訊號IB。第四反相器534可以透過反相第三反相器533的輸出來產生第三相位訊號P180。
第四主驅動器540可以包括第一反相器541和第二反相器542。第一反相器541可以透過反相第四相位訊號P270來輸出第四中間訊號M270。第二反相器542可以透過反相第四中間訊號M270來輸出第四輸出訊號QBOUT。第四增強驅動器580可以包括反相器581。反相器581可以反相第一相位訊號P0，並且可以將已反相的訊號組合到第四相位訊號P270。第四主驅動器540還可以包括第三反相器543和第四反相器544。第三反相器543可以接收第四輸入訊號QB，並且可以反相第四輸入訊號QB。第四反相器544可以透過反相第三反相器543的輸出來產生第四相位訊號p270。
第一至第四增強驅動器550、560、570和580可以被改變和/或修改以具有各種耦接關係。在一個實施例中，第一至第四增強驅動器550、560、570和580可以被改變和/或修改，使得第一增強驅動器550可以耦接在第二中間訊號M90和第一中間訊號M0之間，第二增強驅動器560可以耦接在第三中間訊號M180和第二中間訊號M90之間，第三增強驅動器570可以耦接在第四中間訊號M270和第三中間訊號M180之間，並且第四增強驅動器580可以耦接在第一中間訊號M0和第四中間訊號M270之間。在一個實施例中，第一至第四增強驅動器550、560、570和580可以被改變和/或修改，使得第一增強驅動器550可以耦接在第二輸入訊號Q和第一輸入訊號I之間，第二增強驅動器560可以耦接在第三輸入訊號IB和第二輸入訊號Q之間，第三增強驅動器570可以耦接在第四輸入訊號QB和第三輸入訊號IB之間，並且第四增強驅動器580可以耦接在第一輸入訊號I和第四輸入訊號QB之間。在一個實施例中，第一至第四增強驅動器550、560、570和580可以被改變和/或修改，使得第一增強驅動器550可以耦接在第二輸出訊號QOUT和第一輸出訊號IOUT之間，第二增強驅動器560可以耦接在第三輸出訊號IBOUT和第二輸出訊號QOUT之間，第三增強驅動器570可以耦接在第四輸出訊號QBOUT和第三輸出訊號IBOUT之間，並且第四增強驅動器580可以耦接在第一輸出訊號IOUT和第四輸出訊號QBOUT之間。在一個實施例中，第一至第四增強驅動器550、560、570和580可以被改變和/或修改，使得第一增強驅動器550可以耦接在第二主驅動器520的第三反相器523和第四反相器524之間與第一主驅動器510的第三反相器513和第四反相器514之間，第二增強驅動器560可以耦接在第三主驅動器530的第三反相器533和第四反相器534之間與第二主驅動器520的第三反相器523和第四反相器524之間，第三增強驅動器570可以耦接在第四主驅動器540的第三反相器543和第四反相器544之間與第三主驅動器530的第三反相器533和第四反相器534之間，以及第四增強驅動器580可以耦接在第一主驅動器510的第三反相器513和第四反相器514之間與第四主驅動器540的第三反相器543和第四反相器544之間。
圖14是示出根據一個實施例的半導體裝置1的配置的示例代表的圖。圖14示出了應用於半導體裝置1的根據各種實施例的訊號驅動器電路。參考圖14，半導體裝置1可以包括多個焊墊。多個焊墊可以是半導體裝置1與外部設備通訊的傳輸路徑。多個焊墊中的一部分可以是雙路訊號傳輸路徑（two way signal transmission path），並且多個焊墊中的另一部分可以是單路訊號傳輸路徑（one way signal transmission path）。透過多個焊墊，半導體裝置1可以從外部設備接收各種訊號，並且可以向外部設備傳輸各種訊號。各種訊號可以同步於時脈訊號而被傳輸。多個焊墊可以同步於時脈訊號而從外部設備接收各種訊號，或者可以同步於時脈訊號而向外部設備傳輸各種訊號。各種訊號可以包括資料訊號、資料掩蔽訊號、錯誤檢測碼和資料選通訊號等。資料訊號可以在外部設備和半導體裝置1之間雙向傳輸。第一至第八資料焊墊DQ0、DQ1、DQ2、DQ3、DQ4、DQ5、DQ6和DQ7可以同步於時脈訊號而從或向外部設備接收或傳輸不同流的資料。資料掩蔽訊號可以防止特定的資料訊號被寫入半導體裝置1。資料掩蔽訊號可以單向地從外部設備傳輸到半導體裝置1。資料掩蔽焊墊DMI可以同步於時脈訊號而接收資料掩蔽訊號。錯誤檢測碼可以是從半導體裝置1檢測到的錯誤的信息。錯誤檢測碼可以被單向地從半導體裝置1傳輸到外部設備。錯誤檢測碼焊墊EDC可以同步於時脈訊號而向外部設備傳輸錯誤檢測碼。當半導體裝置1向外部設備傳輸資料訊號時，資料選通訊號可以與資料訊號的傳輸時序同步。資料選通焊墊RDQS可以基於時脈訊號產生資料選通訊號。
半導體裝置1可以包括時脈產生電路1100和訊號驅動器電路1200。時脈產生電路1100可以接收外部時脈訊號WCK和WCKB，並且可以從外部時脈訊號WCK和WCKB產生內部時脈訊號I、Q、IB和QB。外部時脈訊號WCK和WCKB可以是彼此互補的。外部時脈訊號WCK和WCKB可以具有相對高的頻率，時脈產生電路1100可以透過分頻外部時脈訊號WCK和WCKB來產生內部時脈訊號I、Q、IB和QB。時脈產生電路1100可以產生多相位時脈訊號。例如，內部時脈訊號I、Q、IB和QB可以包括彼此具有90度的相位差的四個時脈訊號。
為了向需要時脈訊號的多個焊墊提供時脈訊號，半導體裝置1可以包括訊號驅動器電路1200。訊號驅動器電路1200可以接收由時脈產生電路1100產生的內部時脈訊號I、Q、IB和QB，並且可以透過驅動內部時脈訊號I、Q、IB和QB來產生輸出時脈訊號IOUT、QOUT、IBOUT和QBOUT。訊號驅動器電路1200可以經由全域線1300向多個焊墊提供輸出時脈訊號IOUT、QOUT、IBOUT和QBOUT。訊號驅動器電路1200可以被提供用於：透過穩定地驅動具有大的長度和大的負載的全域線1300，而以即時時序向多個焊墊傳輸輸出時脈訊號IOUT、QOUT、IBOUT和QBOUT。訊號驅動器電路1200可以是形成半導體裝置1的穩定時脈分配網路的基本元件。參考圖1、圖4、圖 6、圖8A、圖8B、圖9A、圖9B、圖11和圖13所描述的訊號驅動器電路100A、100B、100C、200A、200B、300A、300B、400和500中的一個或更多個可以根據各種實施例被用作訊號驅動器電路1200。半導體裝置1還可以包括多個時脈中繼器CLK RPT。多個時脈中繼器CLK RPT可以分別分配給多個焊墊。多個時脈中繼器CLK RPT可以透過中繼經由全域線1300從訊號驅動器電路1200傳輸來的輸出時脈訊號IOUT、QOUT、IBOUT和QBOUT來向多個焊墊提供時脈訊號。
雖然上面已經描述了某些實施例，但本領域技術人員將理解，所描述的實施例僅作為示例。因此，用於驅動訊號的訊號驅動器電路和使用其的半導體裝置不應該基於所描述的實施例而受到限制。相反，結合上述描述和所附圖式，本文描述的用於驅動訊號的訊號驅動器電路和使用其的半導體裝置應當僅根據所附的申請專利範圍來限定。
1‧‧‧半導體裝置
1100‧‧‧時脈產生電路
1200‧‧‧訊號驅動器電路
1300‧‧‧全域線
100A‧‧‧訊號驅動器電路
100B‧‧‧訊號驅動器電路
100C‧‧‧訊號驅動器電路
110‧‧‧第一反相驅動器
120‧‧‧第二反相驅動器
130A‧‧‧增強驅動器
130B‧‧‧增強驅動器
130C‧‧‧增強驅動器
131A‧‧‧反相器
131B‧‧‧第一電晶體
131C‧‧‧第二電晶體
140‧‧‧輸入反相驅動器
150‧‧‧輸出反相驅動器
200A‧‧‧訊號驅動器電路
200B‧‧‧訊號驅動器電路
211‧‧‧第一反相驅動器
212‧‧‧第二反相驅動器
213‧‧‧增強驅動器
214‧‧‧輸入反相驅動器
215‧‧‧輸出反相驅動器
221‧‧‧第一反相驅動器
222‧‧‧第二反相驅動器
223‧‧‧第一增強驅動器
224‧‧‧輸入反相驅動器
225‧‧‧輸出反相驅動器
226‧‧‧第二增強驅動器
300A‧‧‧訊號驅動器電路
300B‧‧‧訊號驅動器電路
311‧‧‧第一反相驅動器
312‧‧‧第二反相驅動器
313‧‧‧增強驅動器
313-1‧‧‧電阻電容延遲單元
314‧‧‧輸入反相驅動器
315‧‧‧輸出反相驅動器
321‧‧‧第一反相驅動器
322‧‧‧第二反相驅動器
323‧‧‧增強驅動器
324‧‧‧輸入反相驅動器
325‧‧‧輸出反相驅動器
400‧‧‧訊號驅動器電路
4100‧‧‧第一驅動器電路
4110‧‧‧第一主驅動器
4111‧‧‧第一反相器
4112‧‧‧第二反相器
4113‧‧‧第四反相器
4114‧‧‧第五反相器
4120‧‧‧第一增強驅動器
4121‧‧‧第三反相器
4200‧‧‧第二驅動器電路
4210‧‧‧第二主驅動器
4211‧‧‧第一反相器
4212‧‧‧第二反相器
4213‧‧‧第四反相器
4214‧‧‧第五反相器
4220‧‧‧第二增強驅動器
4221‧‧‧第三反相器
4300‧‧‧第三驅動器電路
4310‧‧‧第三主驅動器
4311‧‧‧第一反相器
4312‧‧‧第二反相器
4313‧‧‧第四反相器
4314‧‧‧第五反相器
4320‧‧‧第三增強驅動器
4321‧‧‧第三反相器
4400‧‧‧第四驅動器電路
4410‧‧‧第四主驅動器
4411‧‧‧第一反相器
4412‧‧‧第二反相器
4413‧‧‧第四反相器
4414‧‧‧第五反相器
4420‧‧‧第四增強驅動器
4421‧‧‧第三反相器
500‧‧‧訊號驅動器電路
510‧‧‧第一主驅動器
511‧‧‧第一反相器
512‧‧‧第二反相器
513‧‧‧第三反相器
514‧‧‧第四反相器
520‧‧‧第二主驅動器
521‧‧‧第一反相器
522‧‧‧第二反相器
523‧‧‧第三反相器
524‧‧‧第四反相器
530‧‧‧第三主驅動器
531‧‧‧第一反相器
532‧‧‧第二反相器
533‧‧‧第三反相器
534‧‧‧第四反相器
540‧‧‧第四主驅動器
541‧‧‧第一反相器
542‧‧‧第二反相器
543‧‧‧第三反相器
544‧‧‧第四反相器
550‧‧‧第一增強驅動器
551‧‧‧反相器
560‧‧‧第二增強驅動器
561‧‧‧反相器
570‧‧‧第三增強驅動器
571‧‧‧反相器
580‧‧‧第四增強驅動器
581‧‧‧反相器
CLK RPT‧‧‧時脈中繼器
DMI‧‧‧資料掩蔽焊墊
DQ0‧‧‧第一資料焊墊
DQ1‧‧‧第二資料焊墊
DQ2‧‧‧第三資料焊墊
DQ3‧‧‧第四資料焊墊
DQ4‧‧‧第五資料焊墊
DQ5‧‧‧第六資料焊墊
DQ6‧‧‧第七資料焊墊
DQ7‧‧‧第八資料焊墊
EDC‧‧‧錯誤檢測碼焊墊
I‧‧‧第一輸入訊號
IB‧‧‧第三輸入訊號
IBOUT‧‧‧第三輸出訊號
IN‧‧‧輸入訊號
IOUT‧‧‧第一輸出訊號
M0‧‧‧第一中間訊號
M90‧‧‧第二中間訊號
M180‧‧‧第三中間訊號
M270‧‧‧第四中間訊號
OUT‧‧‧輸出訊號
OUTP‧‧‧輸出訊號
P0‧‧‧第一相位訊號
P90‧‧‧第二相位訊號
P180‧‧‧第三相位訊號
P270‧‧‧第四相位訊號
P‧‧‧波峰
PH‧‧‧高位準波峰
PL‧‧‧低位準波峰
Q‧‧‧第二輸入訊號
QB‧‧‧第四輸入訊號
QBOUT‧‧‧第四輸出訊號
QOUT‧‧‧第二輸出訊號
RDQS‧‧‧資料選通焊墊
S1‧‧‧第一訊號
S2‧‧‧第二訊號
S3‧‧‧第三訊號
tEM‧‧‧增強時間
vEM‧‧‧增強電壓
VH1‧‧‧第一高電壓
VH2‧‧‧第二高電壓
VH3‧‧‧第三高電壓
VH4‧‧‧第四高電壓
VL1‧‧‧第一低電壓
VL2‧‧‧第二低電壓
VL3‧‧‧第三低電壓
VL4‧‧‧第四低電壓
WCK、WCKB‧‧‧外部時脈訊號
［圖1］是示出根據一個實施例的訊號驅動器電路的配置的示例代表的圖。 ［圖2A］至［圖2C］是示出先前技術的操作和根據一個實施例的訊號驅動器電路的操作的圖。 ［圖3］是示出先前技術的輸出訊號和根據一個實施例的訊號驅動器電路的輸出訊號的比較時序圖。 ［圖4］是示出根據一個實施例的訊號驅動器電路的配置的示例代表的圖。 ［圖5］是示出根據一個實施例的訊號驅動器電路的操作的示例代表的圖。 ［圖6］是示出根據一個實施例的訊號驅動器電路的配置的示例代表的圖。 ［圖7］是示出根據一個實施例的訊號驅動器電路的操作的示例代表的圖。 ［圖8A］和［圖8B］是示出根據一個實施例的訊號驅動器電路的配置的示例代表的圖。 ［圖9A］和［圖9B］是示出根據一個實施例的訊號驅動器電路的配置的示例代表的圖。 ［圖10］是示出根據一個實施例的訊號驅動器電路的輸出訊號的波形圖。 ［圖11］是示出根據一個實施例的訊號驅動器電路的配置的示例代表的圖。 ［圖12］是示出［圖11］中所示的訊號驅動器電路的輸出訊號的波形圖。 ［圖13］是示出根據一個實施例的訊號驅動器電路的配置的示例代表的圖。 ［圖14］是示出根據一個實施例的半導體裝置的配置的示例代表的圖。

Claims (22)

  1. 一種訊號驅動器電路，包括： 第一反相驅動器，被配置為：接收第一訊號，以及透過反相驅動所述第一訊號來輸出第二訊號； 第二反相驅動器，被配置為：接收所述第二訊號，以及透過反相驅動所述第二訊號來輸出第三訊號； 增強驅動器，被配置為：接收所述第三訊號，反相驅動所述第三訊號，以及將已反相驅動的第三訊號組合到所述第一訊號。
  2. 如請求項1所述的訊號驅動器電路，還包括： 輸入反相驅動器，被配置為：接收輸入訊號，以及透過反相驅動所述輸入訊號來輸出所述第一訊號；以及 輸出反相驅動器，被配置為：接收所述第三訊號，以及透過反相驅動所述第三訊號來輸出輸出訊號。
  3. 如請求項2所述的訊號驅動器電路，其中，所述增強驅動器透過對所述輸出訊號執行增強操作來形成所述輸出訊號的波峰，並且所述增強驅動器的驅動力是可變的，以調節所述輸出訊號的波峰的幅度。
  4. 如請求項2所述的訊號驅動器電路，還包括另一增強驅動器，所述另一增強驅動器被配置為：接收所述輸出訊號，反相驅動所述輸出訊號，以及將已反相驅動的輸出訊號組合到所述第二訊號。
  5. 如請求項4所述的訊號驅動器電路，其中，所述另一增強驅動器透過對所述輸出訊號執行增強操作來形成所述輸出訊號的波峰，並且所述另一增強驅動器的驅動力是可變的，以調節所述輸出訊號的波峰的幅度。
  6. 如請求項3所述的訊號驅動器電路，其中，所述增強驅動器還包括電阻電容(RC)延遲單元，所述增強驅動器被配置為：透過對所述輸出訊號執行所述增強操作來形成所述輸出訊號的波峰，以及可變地延遲所述第三訊號來調節所述輸出訊號的波峰的脈衝寬度。
  7. 一種訊號驅動器電路，包括： 2n個反相驅動器，被配置為：透過相繼地反相驅動第一訊號而輸出第二訊號，其中，n是等於或大於1的整數；以及 增強驅動器，被配置為：反相驅動所述第二訊號，以及將已反相驅動的第二訊號組合到所述第一訊號。
  8. 如請求項7所述的訊號驅動器電路，還包括： 輸入反相驅動器，被配置為：接收輸入訊號，以及透過反相驅動所述輸入訊號至少n次來輸出所述第一訊號； 輸出反相驅動器，被配置為：接收所述第二訊號，以及透過反相驅動所述第二訊號至少n次來輸出輸出訊號。
  9. 如請求項8所述的訊號驅動器電路，其中，所述增強驅動器透過對所述輸出訊號執行增強操作來形成所述輸出訊號的波峰，並且所述增強驅動器的驅動力是可變的，以調節所述輸出訊號的波峰的幅度。
  10. 如請求項9所述的訊號驅動器電路，其中，隨著n變大，所述訊號驅動器電路增大所述波峰的脈衝寬度。
  11. 一種訊號驅動器電路，包括： 第一驅動器電路，被配置為：透過將第一相位訊號反相2n次來輸出第一輸出訊號，反相所述第一輸出訊號，以及將已反相的第一輸出訊號組合到所述第一相位訊號， 其中，n是等於或大於1的整數。
  12. 如請求項11所述的訊號驅動器電路，還包括： 第二驅動器電路，所述第二驅動器電路被配置為：透過將第二相位訊號反相2n次來輸出第二輸出訊號，反相所述第二輸出訊號，以及將已反相的第二輸出訊號組合到所述第二相位訊號， 其中，所述第二相位訊號相對於所述第一相位訊號具有90度的相位差。
  13. 如請求項12所述的訊號驅動器電路，還包括： 第三驅動器電路，所述第三驅動器電路被配置為：透過將第三相位訊號反相2n次來輸出第三輸出訊號，反相所述第三輸出訊號，以及將已反相的第三輸出訊號組合到所述第三相位訊號， 其中，所述第三相位訊號相對於所述第二相位訊號具有90度的相位差。
  14. 如請求項13所述的訊號驅動器電路，還包括： 第四驅動器電路，所述第四驅動器電路被配置為：透過將第四相位訊號反相2n次來輸出第四輸出訊號，反相所述第四輸出訊號，以及將已反相的第四輸出訊號組合到所述第四相位訊號， 其中，所述第四相位訊號相對於所述第三相位訊號具有90度的相位差。
  15. 如請求項14所述的訊號驅動器電路，其中，所述第一驅動器電路包括： 主驅動器，其具有2n個反相器，所述主驅動器被配置為：透過相繼地反相驅動所述第一相位訊號來產生所述第一輸出訊號； 增強驅動器，其具有反相器，所述增強驅動器被配置為：反相驅動所述第一輸出訊號，以及將所述已反相驅動的第一輸出訊號組合到所述第一相位訊號。
  16. 如請求項14所述的訊號驅動器電路，其中，所述第二驅動器電路包括： 主驅動器，其具有2n個反相器，所述主驅動器被配置為：透過相繼地反相驅動所述第二相位訊號來產生所述第二輸出訊號； 增強驅動器，其具有反相器，所述增強驅動器被配置為：反相驅動所述第二輸出訊號，以及將所述已反相驅動的第二輸出訊號組合到所述第二相位訊號。
  17. 如請求項14所述的訊號驅動器電路，其中，所述第三驅動器電路包括： 主驅動器，其具有2n個反相器，所述主驅動器被配置為：透過相繼地反相驅動所述第三相位訊號來產生所述第三輸出訊號； 增強驅動器，其具有反相器，所述增強驅動器被配置為：反相驅動所述第三輸出訊號，以及將所述已反相驅動的第三輸出訊號組合到所述第三相位訊號。
  18. 如請求項14所述的訊號驅動器電路，其中，所述第四驅動器電路包括： 主驅動器，其具有2n個反相器，所述主驅動器被配置為：透過相繼地反相驅動所述第四相位訊號來產生所述第四輸出訊號； 增強驅動器，其具有反相器，所述增強驅動器被配置為：反相驅動所述第四輸出訊號，以及將所述已反相驅動的第四輸出訊號組合到與所述第四相位訊號。
  19. 一種訊號驅動器電路，包括： 第一主驅動器，被配置為：透過反相第一相位訊號來產生第一中間訊號，以及透過反相所述第一中間訊號來產生第一輸出訊號； 第二主驅動器，被配置為：透過反相第二相位訊號來產生第二中間訊號，以及透過反相所述第二中間訊號來產生第二輸出訊號，其中，所述第二相位訊號相對於所述第一相位訊號具有90度的相位差；以及 第一增強驅動器，被配置為：反相所述第二相位訊號，以及將已反相的第二相位訊號組合到所述第一相位訊號；或被配置為：反相所述第二中間訊號，以及將已反相的第二中間訊號組合到所述第一中間訊號；或被配置為：反相所述第二輸出訊號，以及將所述已反相的第二輸出訊號組合到所述第一輸出訊號。
  20. 如請求項19所述的訊號驅動器電路，還包括： 第三主驅動器，被配置為：透過反相第三相位訊號來產生第三中間訊號，以及透過反相所述第三中間訊號來產生第三輸出訊號，其中，所述第三相位訊號與所述第二相位訊號具有90度的相位差；以及 第二增強驅動器，被配置為：反相所述第三相位訊號，以及將已反相的第三相位訊號組合到所述第二相位訊號；或被配置為：反相所述第三中間訊號，以及將已反相的第三中間訊號組合到所述第二中間訊號；或被配置為：反相所述第三輸出訊號，以及將已反相的第三輸出訊號組合到所述第二輸出訊號。
  21. 如請求項20所述的訊號驅動器電路，還包括： 第四主驅動器，被配置為：透過反相第四相位訊號來產生第四中間訊號，以及透過反相所述第四中間訊號來產生第四輸出訊號，其中，所述第四相位訊號與所述第三相位訊號具有90度的相位差；以及 第三增強驅動器，被配置為：反相所述第四相位訊號，以及將已反相的第四相位訊號組合到所述第三相位訊號；或被配置為：反相所述第四中間訊號，以及將已反相的第四中間訊號組合到所述第三中間訊號；或被配置為：反相所述第四輸出訊號，以及將已反相的第四輸出訊號組合到所述第三輸出訊號。
  22. 如請求項21所述的訊號驅動器電路，還包括： 第四增強驅動器，所述第四增強驅動器被配置為：反相所述第一相位訊號，以及將已反相的第一相位訊號組合到所述第四相位訊號；或者被配置為：反相所述第一中間訊號，以及將已反相的第一中間訊號組合到所述第四中間訊號；或者被配置為：反相所述第一輸出訊號，以及將已反相的第一輸出訊號組合到所述第四輸出訊號。
TW107124924A 2017-11-30 2018-07-19 訊號驅動器電路和使用該訊號驅動器電路的半導體裝置 TW201926895A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170162983A KR20190063876A (ko) 2017-11-30 2017-11-30 신호 드라이버 회로 및 이를 이용하는 반도체 장치
??10-2017-0162983 2017-11-30

Publications (1)

Publication Number Publication Date
TW201926895A true TW201926895A (zh) 2019-07-01

Family

ID=66634067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124924A TW201926895A (zh) 2017-11-30 2018-07-19 訊號驅動器電路和使用該訊號驅動器電路的半導體裝置

Country Status (4)

Country Link
US (3) US20190165768A1 (zh)
KR (1) KR20190063876A (zh)
CN (1) CN109861670A (zh)
TW (1) TW201926895A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380299B (zh) * 2021-06-28 2022-05-20 长江存储科技有限责任公司 存储系统、存储器件、预驱动器及预驱动器的控制方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115615A (ja) * 1982-12-22 1984-07-04 Fujitsu Ltd 半導体回路
KR0151031B1 (ko) * 1994-06-23 1998-10-15 김광호 디지탈 필터회로와 그 신호 처리방법
US5504703A (en) * 1995-02-01 1996-04-02 Loral Federal Systems Company Single event upset hardened CMOS latch circuit
JP3986161B2 (ja) * 1998-06-02 2007-10-03 富士通株式会社 信号伝送用ドライバ回路
JP2001223546A (ja) * 2000-02-08 2001-08-17 Mitsubishi Electric Corp 多段信号増幅回路
EP1334593A2 (en) * 2000-11-13 2003-08-13 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
WO2003100965A2 (en) * 2002-05-28 2003-12-04 Igor Anatolievich Abrosimov High speed amplifier incorporating pre-emphasis
JP4551731B2 (ja) * 2004-10-15 2010-09-29 株式会社東芝 半導体集積回路
KR100714892B1 (ko) * 2005-10-26 2007-05-04 삼성전자주식회사 클럭신호 발생기 및 이를 구비한 위상 및 지연 동기 루프
US7391251B1 (en) * 2005-11-07 2008-06-24 Pericom Semiconductor Corp. Pre-emphasis and de-emphasis emulation and wave shaping using a programmable delay without using a clock
US8067970B2 (en) * 2006-03-31 2011-11-29 Masleid Robert P Multi-write memory circuit with a data input and a clock input
JP4764814B2 (ja) * 2006-12-28 2011-09-07 株式会社日立製作所 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置
KR20090129257A (ko) * 2008-06-12 2009-12-16 삼성전자주식회사 지연시간과 듀티비를 조절할 수 있는 지연소자 및 상기지연소자들을 구비하는 반도체 장치
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
KR101045071B1 (ko) * 2009-11-30 2011-06-29 주식회사 하이닉스반도체 데이터 출력회로
US8710889B1 (en) * 2010-09-22 2014-04-29 Altera Corporation Apparatus for controllable delay cell and associated methods
US8436670B2 (en) * 2011-01-13 2013-05-07 Micron Technology, Inc. Power supply induced signal jitter compensation
JP5747766B2 (ja) * 2011-09-27 2015-07-15 富士通株式会社 信号整形回路および光送信装置
JP5910081B2 (ja) * 2011-12-28 2016-04-27 富士通株式会社 エンファシス回路
US8896353B2 (en) * 2012-08-01 2014-11-25 Qualcomm Incorporated Method and apparatus for constant output impedance, variable pre-emphasis drive
KR102032854B1 (ko) * 2012-12-20 2019-10-16 에스케이하이닉스 주식회사 신호 전달 회로
US9900197B1 (en) * 2016-10-03 2018-02-20 Keyssa Systems, Inc. BPSK demodulation

Also Published As

Publication number Publication date
KR20190063876A (ko) 2019-06-10
US20200266808A1 (en) 2020-08-20
US20190165768A1 (en) 2019-05-30
CN109861670A (zh) 2019-06-07
US20200274527A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
JP4937609B2 (ja) 出力バッファ回路と差動出力バッファ回路並びに伝送方法
US5453707A (en) Polyphase clock generation circuit
US11126216B2 (en) Signal generation circuit synchronized with a clock signal and a semiconductor apparatus using the same
US9449676B2 (en) Driver circuit
TW201926895A (zh) 訊號驅動器電路和使用該訊號驅動器電路的半導體裝置
KR20080108859A (ko) 내부 클럭 드라이버 회로
US20060220710A1 (en) Delay locked loop device
KR100776740B1 (ko) 반도체 메모리의 데이터 출력장치 및 방법
KR100864625B1 (ko) 데이터 드라이빙장치를 구비하는 반도체메모리소자
US7573309B2 (en) Waveform width adjusting circuit with selective control delay
JP3751733B2 (ja) ローアドレスストローブ信号用入力バッファ
KR100309618B1 (ko) 병렬/직렬 변환기
JP5257493B2 (ja) 出力バッファ回路
KR100406559B1 (ko) 반도체 메모리 장치의 클럭 분배 회로
JP4509737B2 (ja) 差動信号生成回路および差動信号送信回路
KR100853465B1 (ko) 내부리드신호 생성회로와 이를 포함하는 반도체 메모리장치
JP3246443B2 (ja) 同期式バッファ回路及びこれを用いたデータ伝送回路
KR100625182B1 (ko) 위상반전회로
KR101043382B1 (ko) 출력 구동 회로
KR100457331B1 (ko) 펄스발생회로
US20180302093A1 (en) Dynamic impedance control for voltage mode drivers
KR100518225B1 (ko) 다이나믹 로직을 이용한 글리치 방지 회로
JPH04123520A (ja) 出力バッファ回路
JPH10200384A (ja) 遅延回路
KR100583101B1 (ko) 반도체 메모리 장치의 출력 제어 회로