TW454251B - Diode structure used in silicide process - Google Patents

Diode structure used in silicide process Download PDF

Info

Publication number
TW454251B
TW454251B TW087119832A TW87119832A TW454251B TW 454251 B TW454251 B TW 454251B TW 087119832 A TW087119832 A TW 087119832A TW 87119832 A TW87119832 A TW 87119832A TW 454251 B TW454251 B TW 454251B
Authority
TW
Taiwan
Prior art keywords
type
diode structure
patent application
diffusion region
scope
Prior art date
Application number
TW087119832A
Other languages
English (en)
Inventor
Da-Li Yu
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to TW087119832A priority Critical patent/TW454251B/zh
Priority to US09/270,830 priority patent/US6297536B2/en
Application granted granted Critical
Publication of TW454251B publication Critical patent/TW454251B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

454^51 五、發明說明（1) 本發明係有關於半導體積體電路抗靜電放電技術，特 別是有關於一種適用於自對準金屬矽化物（Sa 1 i C i d e)製程 之二極體結構。 在次微米MOS的技術領域中，靜電放電 (electrostatic discharge)效應是評價積體電路可靠度 良&時所需考量的重要因素之一。如第1圖所示，習知積 體電路係於積體電路接合墊（IC pad) 1處設置二極體D1和 D2 ’當靜電放電事件發生時，藉由二極體崩潰效應釋放積 體電路接合墊1處之靜電放電應力，藉以保護内部電路2免 於靜電放電破壞。 請參照第2圖，所示為第1圖所示之二極體d 1或])2實現 於一半導體基底20内的剖面圖示。第2圖中，係於一 p型半 導體基底20内設置絕緣結構21(譬如是以LOCOS局部氧化法 形成之場氧化物），將N型擴散區2 2形成於絕緣結構2 1所圍 繞之半導體基底20内’而以N型擴散區22與P型半導體基 底20建構得第1圖所示之二極體])i或D2。另外，為能降低 接觸區片阻值（sheet resistance)，可藉由自對準金屬石夕 化物（self-aligned silicide，又以 salicide 簡稱）擴散 製程’在N型擴散區22上形成一金屬；s夕化物層23。 、 然而’當於靜電放電事件下，高電流及金屬碎化物声 2 3 ’卻因金屬矽化物層2 3之低片阻值降低鎮流阻值 曰
(bal last ic resistance)，導致靜電放電電流易匯集 (current crowding)於邊緣區24處，造成局部的熱點（h〇t spot)效應。由於局部熱點效應會產生大量的功率耗散，Q
C:\Program Files\Patent\0492-3935-E.pi;d第 4 5 4^51 > 五、發明說明（2) 屬 因而使邊緣區24處的局部溫度急遽昇高；甚者，造成金 矽化物層2 3分解，因而破壞二極體元件。 區 因此，本發明之一目的，在於提供一種二極體結構 在無須額外增加製程的前提下，相容於自對準金屬石夕化’ (Sa 1 i c i de)製程。當於靜電放電事件下，能將放電電、方物 勻地導通流經P/N接面’藉以避免電流過度集中於捧雜机均 邊緣處。 ^ ” 為獲致上述目的’本發明可藉由提供一種適用於自 準金屬矽化物製程之二極體結構來完成。二極體結構包^ :一第一型半導體層、一第二型擴散區、一第二型摻^區 、以及一金屬石夕化詹。第—型擴散區係設置於半導體声; ’而第二型摻雜區則設置於半導體層内、環繞第二型&散 區邊緣’金屬矽化層則設置於第二型擴散區上。其中，第 二型摻雜區具有較第二型擴散區低的摻雜濃度，以提供一 鎮流阻值。 因此，本發明係將擴散區邊緣處以摻雜濃度較淡之摻 雜區環繞，藉以增加二極體接觸區的鎮流阻值。當於靜電 放電事件下，使放電電流均勻流經金屬矽化層與擴散區接 面，再流經由擴散區與基底間P/N接面，藉以釋放靜電放 電應力。因此’放電電流將不再集中於擴散區邊緣處，得 確保二極體免於靜電放電破壞。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下：
4 5 1 五、發明說明（3) 圖示之簡單說明： 第1圖係顯示習知以二極體做-電路圖； 勺辭電放電保濩兀件的 第2圖係顯示習知技術將第1圖_ 底内之剖面圖示； 極體貫現於半導體基 第3圖係顯示根據本發明第一 現於半導體基底内之剖面圖示；貫知例將第1圖二極體實 第4圖為第3圖之頂視圖；以及 第5圖係顯示根據本發明第二 現於半導體基底内之剖面圖示。貫施例將第1圖二極體實 符號說明： 卜積體電路接合墊；2~内部雷 導體層；2!、5卜絕緣結構；22路，20、30、5〇〜P型半 、37、54〜金屬矽化層；3卜閘極結、·2〜Ν型擴散區；23 34、35〜淡摻雜區；以及，53〜井，。32、33〜間隔物； 實施例： 品。
根據本發明，係將擴散區邊緣 加二極體接觸㊣的鎮流阻I。當*靜電放=^環繞，增 電電流均句流經金屬石夕化層與擴散區接面 ^ : G 區與基底間Ρ/Ν接面，藉以釋放靜電放電應力因 電電流將不再集中於擴散區邊緣處，得確保二極體免於靜 電放電破壞。下文便列舉若干實施例，並配合圖示做詳么田 說明。 、
C:\ProgramFiles\Patent\0492-3935-E. ptd第 6 頁 454&51 Ύ
五、發明說明（4) 【第一實施例】 5青參照第3和4圖，％ _八 。圖示中，標號30代表一+半導導月;4底广'之剖此面圖及頂視圖 型半導體基底或p型井體f底或-井區’譬如是P 本例中，係於導=二型”體層稱之。 μ。此問極結構31由上而Λ層/〇上设置一環狀閉極結構 極介電声31R产^ 而下包括一閘極電極層31Α與一閘 壁間“32、極結構3 1内環側壁處設置有一内環侧 在内環W M PI %側壁處設置有一外環側壁間隔物3 3。 刀別6又置有N型淡摻雜區（lightly-doped N型3^雜^35。而一^擴散區（濃摻雜區）36則形成在
型二圍繞之P型半導體層30内；換句話說，N 1 Λ ) 36邊緣區係經N型淡摻雜區34所圍繞 «刑if雜區34具有較N型擴散區36低的摻雜濃度、以及 Ϊ成於淺的接面深度。再者’一金屬石夕化層37則 t/成於Ν型擴散區36上。 如第3和4圖所示，係將擴散區36邊緣處以N型淡摻 雜區34環繞，增加二極體接觸區的鎮流阻值。當於靜電放 電事件下，使放電電流均勻流經金屬矽化層37與1^型擴散 區36接面，再均勻地流經由N #擴散區36與？型半導體層川 間P/N接面。因此，放電電流將不再集中於擴散區邊緣處 ’得確保二極體免於靜電放電破壞。 再者’根據本實施例之結構均與内部電路所採用的自
C:\PrograinFiles\patent\0492-3935-E.ptd第 7 頁 4 5 4^51
裡、以及淡摻雜汲極（LDD)製程相容， 程步驟，便可提昇抗靜電放電之功效。 示之P型與N型僅為示例之用，若將p型 對準金屬矽化物製 故無需增加任何製 另外’第3和4圖所 與N型互換亦可適用 【第二實施例】 請參照第5圖，所+八如s』 W圖二極體實現於_斤；；=艮據本發明第二實施例將 標號50代表一半導體其 土 &内之剖面圖。圖示中， 底或p型井區，以下，譬如是P型半導體基 A r 型丰導體層稱之。 本例中，係於P型丰蓬，@ 。此絕緣結構51 #如是以上設置—環狀絕緣構51 化物所構成。魏緣氧。化法⑽〇S)所形成之氧 一N型擴散區（濃摻雜區）2 ,型半導體層50内形成有 區53所環繞，此N型井°° 型擴散區52均為一N型井 度、以及較N型擴散擴散區52低的摻雜漠 化層54主要是覆於N型擴散區52上。&再者—金屬矽 产德如Γ广所Λ，係、將_擴散區52邊緣處以”井區53 %繞’增加二極體接觸區的鎮流阻值。 井[53 下’使放電電流均勾流經金屬石夕化層54與 放二事件 面，再均勻地流經由擴散區52與？ 接 接面。因^放電電流將不再集中於擴以=圆 保二極體免於靜電放電破壞。 緣處’付確 再者’根據本實施例之結構均與内部電路所採用的自
C:\ProgramFiles\Patent\0492_3935-E.ptd第 8 頁
C:\ProgramFiles\Patent\0492-3935-E.ptd第 9 頁

Claims (1)

  1. 六、申請專利範圍 1. 一種二極體結構，包括： 一第一型半導體層； 一第二型擴散區，設置於該半導體層内；以及 一第二型摻雜區，設置於該半導體層内環繞該第二型 擴散區邊緣，該第二型摻雜區具有較該第二型擴散區低的 摻雜濃.度，以提供一鎮流阻值。 2. 如申請專利範圍第1項所述之該二極體結構，尚包 括一閘極環，環繞著該擴散區、設置於該半導體層上。 3. 如申請專利範圍第2項所述之該二極體結構，尚包 括一間隔物，設置於該閘極環内侧壁、覆於該摻雜區上。 4. 如申請專利範圍第3項所述之該二極體結構，其中 ，該摻雜區具有較該擴散區淺的接面深度。 5. 如申請專利範圍第1項所述之該二極體結構，其中 ，該摻雜區是一井區。 6. 如申請專利範圍第5項所述之該二極體結構，其中 ，該摻雜區具有較該擴散區深的接面深度。 7. 如申請專利範圍第1項所述之該二極體結構，其中 ，該第一型是P型，該第二型是N型。 8. 如申請專利範圍第1項所述之該二極體結構，其中 ，該第一型是N型，該第二型是P型。 9. 如申請專利範圍第1項所述之該二極體結構，尚包 括設置於該第二型擴散區上之一金屬矽化層。 1 0 . —種二極體結構，包括： 一第一型半導體層；
    C:\ProgramFiles\Patent\0492-3935-E.ptd第 10 頁 4 5 4^51 六、申請專利範圍 一第二型擴散區，設置於該半導體層内； 一閘極環，環繞該第二型擴散區設置於該半導體層上 :以及 一第二型摻雜區，設置於該半導體層内環繞該第二型 擴散區邊緣，該第二型摻雜區具有較該第二型擴散區低的 摻雜濃度，以提供一鎮流阻值。 1 1 .如申請專利範圍第1 0項所述之該二極體結構，尚 包括一間隔物，設置於該閘極環内側壁。 1 2.如申請專利範圍第1 1項所述之該二極體結構，其 中，該摻雜區具有較該擴散區淺的接面深度。 1 3 .如申請專利範圍第1 0項所述之該二極體結構，其 中，該第一型是P型，該第二型是N型。 1 4.如申請專利範圍第1 0項所述之該二極體結構，其 中，該第一型是N型，該第二型是P型。 1 5.如申請專利範圍第1 0項所述之該二極體結構，尚 包括設置於該第二型擴散區上之一金屬矽化層。 1 6 . —種二極體結構，包括： 一第一型半導體層； 一第二型擴散區，設置於該半導體層内；以及 一第二型井區，設置於該半導體層内環繞該第二型擴 散區邊緣，該第二型井區具有較該第二型擴散區低的摻雜 濃度，以提供一鎮流阻值。 1 7.如申請專利範圍第1 6項所述之該二極體結構，其 中，該井區具有較該擴散區深的接面深度。
    C:\ProgramFiles\Patent\0492-3935-E.ptd 第 11 頁 4 5 4 六、申請專利範圍 1 8 .如申請專利範圍第1 6項所述之該二極體結構，其 中，該第一型是Ρ型，該第二型是Ν型。 1 9 .如申請專利範圍第1 6項所述之該二極體結構，其 中，該第一型是Ν型，該第二型是Ρ型。 2 0 .如申請專利範圍第1 6項所述之該二極體結構，尚 包括設置於該第二型擴散區上之一金屬矽化層。
    C:\ProgramFiles\Patent\0492-3935-E.ptd第 12 頁
TW087119832A 1998-11-30 1998-11-30 Diode structure used in silicide process TW454251B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW087119832A TW454251B (en) 1998-11-30 1998-11-30 Diode structure used in silicide process
US09/270,830 US6297536B2 (en) 1998-11-30 1999-03-18 Diode structure compatible with silicide processes for ESD protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087119832A TW454251B (en) 1998-11-30 1998-11-30 Diode structure used in silicide process

Publications (1)

Publication Number Publication Date
TW454251B true TW454251B (en) 2001-09-11

Family

ID=21632123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087119832A TW454251B (en) 1998-11-30 1998-11-30 Diode structure used in silicide process

Country Status (2)

Country Link
US (1) US6297536B2 (zh)
TW (1) TW454251B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489616B (zh) * 2011-08-26 2015-06-21 Himax Tech Ltd 靜電放電保護元件及其電路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5179692B2 (ja) * 2002-08-30 2013-04-10 富士通セミコンダクター株式会社 半導体記憶装置及びその製造方法
US7605431B2 (en) * 2006-09-20 2009-10-20 Himax Technologies Limited Electrostatic discharge protection apparatus for semiconductor devices
JP2018037611A (ja) * 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
US10276581B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit chip and manufacturing method thereof
US11349017B2 (en) * 2020-06-23 2022-05-31 Amazing Microelectronic Corp. Bidirectional electrostatic discharge (ESD) protection device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3246177A (en) * 1963-06-19 1966-04-12 Rca Corp Electronic switching circuit employing an insulated gate field-effect transistor having rectifier means connected between its gate and source or drain electrodes
US3339086A (en) * 1964-06-11 1967-08-29 Itt Surface controlled avalanche transistor
DE2159592C3 (de) * 1971-12-01 1981-12-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Integrierte Halbleiteranordnung
DE3818533C2 (de) * 1987-06-01 1994-05-26 Mitsubishi Electric Corp Feldeffekttransistor
JP2785772B2 (ja) * 1995-11-20 1998-08-13 日本電気株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489616B (zh) * 2011-08-26 2015-06-21 Himax Tech Ltd 靜電放電保護元件及其電路

Also Published As

Publication number Publication date
US20010013625A1 (en) 2001-08-16
US6297536B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
US6639284B1 (en) Compensated-well electrostatic discharge protection structure
TWI358811B (en) Semiconductor devices and methods for forming an e
TWI259573B (en) High efficiency substrate-triggered ESD protection component
TWI291245B (en) ESD protection for high voltage applications
JP2004520707A (ja) ショットキーダイオード
KR20080037725A (ko) 종단 구조체
TW200847393A (en) Electrostatic discharge protected structure
JP3244065B2 (ja) 半導体静電保護素子及びその製造方法
TW556319B (en) Semiconductor device
TW454251B (en) Diode structure used in silicide process
TW445627B (en) Electrostatic discharge buffer apparatus
JP3590207B2 (ja) Ｍｏｓキャパシタ
JP3404036B2 (ja) Ｐｉｓｏ静電的放電保護デバイス
JP2005235844A (ja) 半導体装置
JP4479041B2 (ja) 半導体装置及びその製造方法
JP2002026314A (ja) 半導体装置
JP5851717B2 (ja) 半導体装置及びその製造方法
JPH0393265A (ja) 半導体集積回路
TW200305270A (en) Polysilicon bounded snapback device
JP5641383B2 (ja) 縦型バイポーラトランジスタ及びその製造方法
JP2001028424A (ja) 半導体装置とその製造方法
TWI255495B (en) High voltage device structure
JP2003249663A (ja) 半導体装置およびその製造方法
JP2002110811A (ja) 半導体保護装置
TW449788B (en) P-type modified lateral silicon controlled rectifier structure for electrostatic discharge protection

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees