TW454204B - Repair circuit of semiconductor memory device using anti-fuse - Google Patents

Description

4142Ωά _ ___：_— ------— —— 五、發明說明（1) 本發明係有關於一種卒導體記憶裝置之修補電路’例 如DRAM裝置，特別是有關於/種利用編程一抗熔絲來將多 餘單位代替缺陷單位之半導體記憶裝置之修補電路。 若在半導體記憶裝置操作中，在其大量之定義單元中t 具有缺陷單元，整個半導體記憶裝置將會因為此裝置無法 正常操作而被歸類為缺陷產品，例如dram。當實際上只有 非常少數之定義單元有缺陷卻必須因此而丟掉整個半導體 記憶裝置是非常不5實際的，特別‘DRAM裝置集積度不斷 的增加情況下。 因此，當缺陷單位不吁避免地出現時，將該缺陷單位 以多餘之記憶單元代替。多餘單位係嵌進（預先放置）製造、 DrAM裝置，以多餘電路之方式快速置換所有確認之缺陷單 位而改善最後產品的品質。 此眾所周知之預備多餘記憶單元之方式會造成晶片面 積增加之反效果。不過，當晶片之面積沒有過度增加時， 此利用設置多餘電路之技術為64〜2 56Kb DRAM的一般標準 =術。典型的’記憶單元之多餘電路係預先設置於建立多 ，行及列之底陣列區塊，當指定一缺陷單位之行/列時， 將多餘之單元代替缺陷之單元。 為了要指定缺陷之記憶單元，必須在整個晶圓之記憶 單元執行電性測試。然後，利用修補電路重, 編，己憶冑置以有效改變缺陷單位之位… 選 二ϊϊ號Γ，以替代單元設置於其位址ΐ 當缺陷位址在貫際操作時輸入 ^

454204 五、發明說明⑵ - 置之選擇性的位址線係選擇性的取代原始對應之缺陷位址 線。 ，編程法可經由許多方法完成：利用過量之電流切斷 預先设置之熔絲，例如傳統之熱熔絲；利用雷射切斷走線 (複晶矽或，屬線）以設計電性開路或短路；或編程一 i EPROM圯It單元。以上的方法，因為雷射切斷法‘既簡單又 精確故廣泛的被利用。 第1圖係說明使用傳統熔絲以修補電路缺陷單位之電 路圖。修補電路包括一操作開關110以對應充電/放電信號 執行充電功能；-位址輸入單元120包括複數_3電晶 體’電1·生連接至操作開關及接地點之間之複數並聯複晶矽 熔絲，以反應由複數位址線所產生之位址信號而偵測出複 晶矽之切斷狀;輸出單元J30包括一電感’電性連接至 操作開關及料之共同節點’用以根據該電路之充電狀態 及複晶石夕熔絲之狀態而輸出修補值電壓。 β上述構k之修補電路的操作在充電信號為低準位時， 插作開關110為開啟狀態，閲+ ,> ，，Μ 因此提供電壓Vcc至複晶矽熔絲 I 4 0。在此狀態下，當所古认 田厅有輪入位址信號線被驅動於高準 位而開啟對應之NM0S電晶髒，&槐& ea ω π丄0日，^ 日日體，由刼作開關提供之輸入電壓 經由開啟之電晶體及對應之、片 > <溶絲流至接地點，因此節點a 之電壓保持低於各測試位址錄 ^ & 、往t ^ ^ m 祉線。而低準位之電壓經由輸出 早兀130反相為修補值。也铖a 片、士祕决 > ,住 , 仏洗疋說，修補值為高準位。 換句話說，當利用雷料+τι艇匕，α II D Ufr ·Μ· Α Λ胃-射切斷複晶矽熔絲時，操作開關 、 ] 兀 之間所對應之電流路徑將被中斷，

第6頁 454204 五、發明說明（3) 因此如上所述之測試位址線’節點a之電壓保持在高準位. (充電）。因此’由輸出單元ί 3 0輸出之反相低準位修補值 信號可指出可辨識之切斷熔絲。 因此，若修補值為低準位以指示編程之熔絲，標明為 缺陷之單元輸入至記憶裝置，缺陷單位將由多餘單位代* 替。如此一來，此記憶裴置之操作完成了 一般之動作。 然而採取上述之操作具有許多缺點。例如.，雖然雷 射法相當精嫁，然複晶石夕製成之炼絲相對較大。使用雷射 光切斷熔絲，提供雷射光束至目標熔絲會導致不完整以及 非預期之切斷熔絲錯誤。除了此不可靠之情形外，雷射切 斷法為耗時之操作，並因為缺陷單位無法在封裝中復原而 增加製造之成本。再者，卜成夕古、土 ^ ^ 打苓上迷之方法，由於半導體製程改 善了集積度以及記憶容晉，女暑益B你p & 里 大置複晶梦溶絲所佔用之空問 3力…故：須增加所有晶片之尺寸 憶容量需要更多修補之次數，更增加製造之成本己 :用雷射切斷熔絲之修補程序通常在晶片封裝之前摔作， 因此封裝後即無法修補内部損害之電路。…操作 為了解決上述之問題，在此介切 電性編程抗熔衅枯& ^隹此；丨、、、口無須使用一般熔絲之 电r塒枉ί几烙、、、糸技術。抗二 間之絕緣声所氺中^ 征篮仏絲）為一對電極之 二七緣盾所决疋，其絕緣層能夠被低電 電壓低於一.般破瓌绍祕a — 斤破壤’此低 取峽m絕緣層之電壓，並由 話說，抗熔絲端子之n & # 電極所k供。換句 路。 間所柃供之既定電壓會造成低電阻短 第2圖係說明利用业布j括校絲攸、壬& 州/、型抗熔絲修補缺陷單位之修補電

第7頁 45420 4 五、發明說明（4) 路之電路圖。雖然第2圖只顯示單一之抗熔絲240，利用# 同的原理可以提供任何數目的抗熔絲，且可以描述複數目 熔絲。 之 修補電路包括操作開關210，利用施加電壓Vcc執行 電操作；位址輸入單元220，經由抗熔絲240電性連接^ 作開關及接地點之間’抗熔絲對應缺陷位址之輪入而^ 程；輸出單元230，用來輸出抗熔絲對應缺陷位址之輪入 所編程狀態之修補值；一栓鎖2 5 〇，用來穩定節點a，對應 由輸出單元輸出之反相修補值信號之準位；及一高壓^ 應器260，用來提供高壓至抗熔絲，以製造低電阻之短 電路。 给 上述之修補電路，抗熔絲在只有輸入電壓級時維持阻 隔之狀態，但在接收高壓時變成實質短路之狀態。因此， 在普通狀態時，當沒有編程之信號輸入時，提供電壓係經 由操作開關210輸入至編程電路（由抗熔絲和M〇s結合之電 ，）’用以充電編程電路。當充電電壓提供至抗炼絲州， 即點a <的電壓變的不穩定，因此對應信號操作之栓鎖 =0’穩足輸入至輪出單元23Q之信號。直到輸入之編程信 $處於下列狀態：高壓經由高壓供應器26〇提供至抗熔絲 240 ’而利用破壞其隔絕障礙以編程抗熔絲。 ^ &因t >田，入缺陷位址時，位址輸入單元220根據抗 溶、、，糸之編程狀癌（短路）而雕私 ρ、峪；而驅動。同時，形成經由高壓供應 斋2 6 0所產生之南壓的雷、y_ 山抑-9 <3 η认， 的電Λ丨L路徑’但此電流路徑根據由輸 出早兀230輸出之作跋而士― 減•而中斷’以避免不必要之電流消

454204

五、發明說明（5) 耗。 利用此抗熔絲可以執行電性修補。因此 的雷射修補系統並可以在封裝完成後修補。為：需要昂貴 抗熔絲之隔絕層240，需要提供高壓。因此，‘、、、電/生破壞 之輸入M〇s電晶體之閘極用來提供高μ，通常單元23' 體無法承受此高壓，此關係到電路之可靠声般咖電晶< 編程2000〜5000 (此應用之一般數量）之抗“外，古為了 之附加電路，會大幅增加記憶裝置之修補面積。Is 有鑑於此，本發明的主要目的，在於提供— ί ί =置之修補電路’可以利用抗溶絲編程將修補單元替 換為修補單元，以解決傳統技藝之問題。 _早疋替 明的另—目的，在於提供一種半導體記憶裝置之 I補電路，可以改善電路之可靠度。 修β i發明的再一目的，在於提供一種半導體記憶裝置之 ^補電路’可以減少佔用單元區域，以增加單元之製造 率〇 根據上述之目的以及本發明之其他優點，本發明提出 種半導體§己憶裂置之修補電路，根據輸入至該記憶裝置 _ 4址彳5號而產生一修補值’包括：一操作開關，具有一 輸出節點’用來輸出對應於充電/放電信號之充電電壓； 至少一可編程電路串聯一抗熔絲及一電晶體’耦接於該操 作開關之輪出端及接地之間，用來根據位址信號設定該抗 炫絲之編程狀態；一高壓供應裝置，用來提供外部高壓至 S玄至少—可編程電路之抗熔絲；一第一緩衝器，耦接於該

第9頁 五、發明說明（6) 至少一可編程電路及該操作開關之間， ，少-可編程電路之充電電壓及阻止外部高壓c該 ^ -可編程電路卜第：缓衝器，轉接於該至少^該至 電路及该尚壓供應裝置之間，用來傳輪外 可編程 充電電«輸出至該至少一可編程電路；及J阻丘該 來輸出該修補值，該修補值用來指示由該别—皁兀，扩 路所設定之編程狀態。 〉、可編程電 觸排選擇 用來對應 並聯電 根據本發明其他之外觀，修補電路更包括 器，耦接於該至少一可編程電路於接地點之 阻塞位址號選擇一抗溶絲之觸排。 根據本發明其他之外觀，修補電路 複數至少-可編程電路，接收該位址選擇 /號，該 一緩$器；及該複數第二緩衝器，接複數第 當缺陷位址輸入位址輸入單元時，外 ^ ^第一緩衝器將兩壓傳輸至對應之抗熔絲，第一综俺 預防由輸出單元及操作開關傳輸出 缺陷單位位址之抗熔絲。因此，當缺陷=;編程對應至 :裝置之揉作而產±時並輸入至輸入單元位& :熔絲之充電壓值改變狀態，且經由 電壓值為修補值。 平兀*钳出之改變 圖式之簡單說明： 為使本發明之上述目的、特徵和優點能更明顯易懂， 第10頁 454204 五、發明說明（7) 作詳細說明如 特舉-較佳實施例，並配合所附圖式， 圖示說明 傳統抗溶絲之修補電之電路圖; 第3圖為本發明第一實施例中之=之電路圖； 〒4严為本發明其他實施例中之修“】路之‘電路圖； 。路之電路圖， ^圖為使用傳統複晶石夕炫絲之 第2圖為使用僂絲拎、咕# > μ一補電路 包含抗溶絲之觸排選擇區塊 電路之電路 第5圖為採用本發明本發明原理 圖。 U補 付就說明： 110、210、310、311、312〜操作開關. 120、220、320〜位址輸入單元； ’ 130、230、330〜輸出單元； 1 4 0〜複晶矽熔絲； 240、340、341、342、340a〜抗熔絲. 2 5 0 ~检鎖； 2 6 0〜高壓供應器； 3 7 0、3 71、3 7 2〜第一緩衝器； 380、381、382〜第二緩衝器； 390~觸排選擇器； a，’，、a’ ’ 、a’、節點； 320’ 、32Γ 、322’〜操作開關位址電路；

454204 五、發明說明（8) 複數接口輸入單元〜33〇 實施例·’ 根據本發明之半導體記憶裝置之 古 壓電源供應裝置（沒有顯千），A南電路包括一问 m ^ m s-p ^ n w ηη Λ.....)根據外$條件而提供，以供1 應间[至5己憶裝置内部節點或端+ 補電路具有-編程電路，由 fc %為接觸整。修 聯而成，其操作獨立於二：愿=及聰電晶體串 單位置換為多餘單位應之^ ’以利用抗料將缺陷 對應；電閱第放3:信，用來執行 入單元32。，t性連接於上衝上對間之共同節點，·位址輸 址輸入時開啟，使得抗熔〜、：·地點之間，於缺陷位 連』抗Λ此及 =:關程之狀門態；：第 '緩 :’傳輸操作信號至抗溶絲：=入至= 糸 接於抗溶絲及高麗輪人端 :^器380，電性連 内部電路及產生高懕 a ’也就疋接觸墊，當隔絕 輪出單元330之於。 卜。卩電路時，傳輸高壓至抗熔絲； ，間’可防護輪'入入之端高電壓欧，連:於操作開關及第-緩衝器 號之編程狀態（修菇、 輪出抗溶絲對應於位址信 體，其源極'“ —緩衝器370包括P鹏電晶 電性連接至節點&，，、· /底&電性連接至節點a，，，，其汲極 ’第一緩衝器3 80包括PMOS電晶體，其

第12頁 454204 (9)

至連接墊以接收高壓 其汲極及閘極 五、發明說明 源極及基底電性連接 電性連接至節點a，，， 節點a，，之,電電麼路之知作中’若輸入至節點a’ ’，之電壓高於 M^3.〇V ° } 370之PMOS f曰體之/之電壓為8. 〇V，第一緩衝器1 輪至摔作Η體準差為5V，接觸墊之高壓.並沒有傳 不受V於是，輸出單元330及輪入廳電晶體 執行；！接觸塾沒有接受到高壓時，也就是沒有 ;電2: 當節點3…提供2.3V之電壓而節點广提 据你Π關J，為⑽⑽電晶體之臨界電壓。抗熔絲34〇， 至抗之及變輸;:。單元330彼岭 。h Ϊ經由接觸墊提供高壓及執行修補操作之同時，第二 緩衝器380之PM0S電晶體為開啟狀態。因此，高壓供應至 :於低電壓之節點a，，’，此低電壓即為ρ_電晶體之臨界 電壓。當經由接觸墊提供8.7V，而PM〇s電晶體之臨界電壓 為〇. 7V ’節點a’，’之電壓為8V。 、若接觸墊沒有提供高壓，第二緩衝器38〇之pM〇s電晶 體為關閉狀態，因此接觸墊以及節點&，，，彼此分離。在此 凊况下，若提供南壓時，高壓同時提供至抗熔絲所在之電 路。若沒有提供高壓時’抗，熔絲係獨立之操作。 —因此，為了執行修補操作，輸入充電信號至操作開關 而節點a’ ’，及a，，充電為3V。且電性連接至對應抗熔絲之 電aa體保持開啟狀癌以對應缺陷單位之位址值，該位址值 454204

五、發明說明（ίο) 二經由輸入位址單元320所輸入。此時 壓經由接觸墊編程抗熔絲，該抗熔絲所形之同 單元320之開啟之籠⑽電晶體相同 ，、位址輸入 隔離層。對比之下，對應於腳^電^之會破壞其 位址信號開啟而達到電性開路之狀沒有被 位之位址值（S)編程抗熔絲34G。^此_作根據缺陷單‘ 當上述之修補操作完成時，可於缺陷 修補值。而此時，充電信號輸入至操了適 '之 點a，，以及a，，、然後，若節點3，，電壓為3v，10以二即 衝器之PMOS電晶體臨界電塵之關係，節點&，，，2d = =3址啟Γ立址輸入單元32°之麵巧晶體被輸人 ί:Γ:ίΓ Γ供應至節點a，，，之電屋降至適合編程 抗熔絲之電&。也就疋說，若沒有執行此 a，’，將不會被充電。 顸動作即點 ，換句=說’假設抗，熔絲34〇a已編程且其隔離層變成高 阻抗，所有位址值如"1 0 〇 . . . 〇，" ，，〇 〇 i 0 "及 '000 ... Γ之節點a，，’之電壓將不會變化，也就是 說，保持在高準位。當值"010 . . . 0"輪入時，節點 a’ ’ ’之電壓變低，因為抗熔絲34〇a已編程且節點a，，之電 壓為低準位。因此，輸出單元33〇反相且輸出該修補值。 參閱第4圖，第4圖係說明根據本發明實施例之電路 圖，包括具有選擇性功能之複數抗熔絲34〇，多餘單位之 行（X )及列（Y)位址根據抗熔絲之編程而選擇。同樣的，一 區塊或記憶觸排之位址也得以選擇。因此，當抗熔絲34〇

第14頁 454204 五、發明說明（11) 選擇1 在佔據晶片區域方面不同之多餘單位之列 位址时而一作為觸排選擇器390之電路以選擇抗熔 絲0 β，者：二雷射修補系統機械性的選擇抗熔絲以修補缺 畤：：擇Ϊ修補時’如ΕΡ_的情況下’需要抗熔、 、、-糸之k擇性之功此。、總而言之，此實施例錢邊輸入此區 塊或觸排之選擇信號以選擇抗熔絲34〇，以執行修補以及 ，抗溶絲340上許多觸排之間錢出何者為經過修補之觸 第5實施例’本發明之修補電路包括複數之 並如電路，匕括：操作開關310、311、312等，各自電性 ，接至充/放電信號輸入端；位址電路320，、321，、322， f ’·用來各自接收位址選擇信號；抗熔絲340、341、342 f ;第-緩衝器370、371、372等；第二緩衝器38〇 ' 中鈐各5電性連接至高壓輸入裝置。在此實施例 ’、w入單元330’，其輸入端各自電性連接至操作 開關及—第’緩衝器之連接點’對應於第3圖及第4圖之節點 & 。稷數接口輸入單元33〇，包括一NAND閘或N〇R 轾 :路’及至少一反相器，用來接收電壓以確定輸出之= 抗熔絲.之數目根據位址線之數目而變化。因此， 址線之數目為2時’抗溶絲之數目為4(22)，若位址線之數 目為3時’抗^絲之數目為9 (33) ’以此類推。因此 抗熔絲係電性連接且結合為一陣列以指示出對應位址數：

第15頁 454204 五、發明說明（12) 之修補值。此處，位址電路320’尚包括第4圖之觸排選擇 器390 。 ' 如上所述，根據本發明，修補電路允許抗熔絲經由外 部供應之高壓編程，因此將記憶裝置内部之缺陷單位置換 為多餘單位。提供一對缓衝器保護内部電路以防止被輸/ 之外不高壓損壞，藉以提高可靠度。再者，此硌補電路減 少佔據之面積，可增加晶片製造率。 本發明雖以一較佳實施例揭露如上，然其並非用以限 定本發明，任何熟習此項技藝者’在不脫離本發明 和範圍内，當可做些許的更動與潤飾，因此本發明之 範圍當視後附之申請專利範圍所界定者為準。 邊

Claims (1)

1. 4 54 2 Ο 4 六、申請專利範圍 憶裝置之：ίίϊί:裝置之修補電路，根據輸入至該記 -操作開關:υ罝有m值’包括： /放電信號之充電電壓.μ出即點，用來輸出對應於充電 至J —串聯一t仝幺η 於該操作開關之輸^踹電晶體之可編程電路，耦接( 定該抗熔絲之編程及接地之間，用來根據位址信號設 一 1¾ ^ >fit Bfe ^ m 之抗熔絲；、‘⑴ 用來提供外部高壓至該可編程電路 間，用來傳：：：s $接於該可編程電路及該操作開關之 高壓提供至该可編程電路之充電電壓及阻止外部 促伢至5亥可編程電路； 置之Η，田ί衝。。，輕接於该可編程電路及該高壓供應裝 編程；路；及傳輪外部高壓及阻止該充電電壓輸出至該可 程雷：元’用來輸出該修補值，該修補值由該可編 %電路所設定之編程狀態所表示。 2:如申請專利範圍第i項所述之修補電路，其中該輸 有一輸入端子，用來接收代表該修補值之電壓， 二m單元之輪入端係耦接於該操作開關之共同節點及該 第一緩衝器之間。 · 3. 如申§青專利範圍第1項所述之修補電路，其中該輸 出單元包括一邏輯反相器。 /、 4. 如申請專利範圍第1項所述之修補電路，其中該第

   第17貰 454204 六、申請專利範圍 一緩衝器包括一PM0S電晶體，該PM0S電晶體之源極、間極 及基底係耗接至該可編程電路。 5.如申請專利範圍第1項所述之修補電路，其中該第 二緩衝器包括一PM0S電晶體，該PM0S電晶體之源極及基底 係耦接至該高壓供應裝置及該PM〇S電晶體之汲極與閘極搽 耗接至該可編程電路。 · 6. 如申睛專利範圍第1項所述之修補電路，其中該可 編程電路之電晶體為一NM0S電晶體。

   7. 如申睛專利範圍第1項所述之修補電路，其中該操 作開關包括一PM〇S電晶體及一NM0S電晶體串聯於、一施加電 壓及接地點之間，該操作開關之輸出節點係耦接至電 曰日體與NM0S電晶體之共同節點之間。 8. 如申明專利範圍第1項所述之修補電路，更包括一 觸排選擇„„耗接於該可編程電路於接地點之間，用來對 應阻塞位址信號以選擇一抗熔絲之觸排。 9. 如申清專利範圍第1項所述之修補電路，更包括： 一並聯電路，包括： 複數該操作開關’接收該充電/放電信號； 複數該可編程電路，接收該位址選擇信號 複數該第一緩衝器；及 複數該第二緩衝器，接收該外部高壓。 其中該輸 山„乂〇.:申睛專利範圍第9項所述之修補電路六T X二=:&^0接口輪出單元，該複合接σ輸出單元之輸 係各自麵接至該複數操作開關及複數第-緩衝器之共同

   45420 4 ^、申請專利範圍' ---- -------__ 二广用ί Ϊ 一反及閘、反或閘椏及至少—反相器之邏輯電 妾收複數充電電麗以碟定該修補值。 11.如申請專利範圍第8項所述之修補電路，更包括： —並聯電路，包括： 不复數該操作開關，接收該充電/放電信號； · ，數該可編程電路，接收該位址選擇信號.； 複數該第一缓衝器；及 複數該第二緩衝器，接收該外部高壓。 輪出1^ ·如申請專利範圍第11項所述之修補電路，其中該 ^ 單元為一複合接口輸出電路，該複合接口輸出電路之 ^ μ係各自耦接至該複數操作開關及複數第一缓衝器之共 電即點’包括一反及閘、反或閘極及至少—反相器之邏輯 路’用來接收複數充電電壓以確定該修補值。

   第19頁