TW449905B - Semiconductor-memory arrangement with Dummy-components on some continuous diffusion-regions - Google Patents

Semiconductor-memory arrangement with Dummy-components on some continuous diffusion-regions Download PDF

Info

Publication number
TW449905B
TW449905B TW089102935A TW89102935A TW449905B TW 449905 B TW449905 B TW 449905B TW 089102935 A TW089102935 A TW 089102935A TW 89102935 A TW89102935 A TW 89102935A TW 449905 B TW449905 B TW 449905B
Authority
TW
Taiwan
Prior art keywords
transistor
components
transistors
area
virtual
Prior art date
Application number
TW089102935A
Other languages
English (en)
Inventor
Athanasia Chrysostomides
Robert Feurle
Dominique Savignac
Helmut Schneider
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW449905B publication Critical patent/TW449905B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/50Peripheral circuit region structures

Description

經濟部智慧財產局員工消費合作社印製 44990 5 A7 _____B7 五、發明說明(/ ) 本發明係關於一種半導體記憶體配置,其具有至少二 個記憶胞陣列,其設有多個由讀出放大器-電晶體或感測_ 放大器-電晶體和驅動器所構成之條形區,其中在至少二 個記憶胞陣列之間設置一些不需要之空著的面積以供半 導體記憶體配置使用。 積體半導體配置(其分別具有虛擬組件)例如在 ΟΕ197 03 6ΠΑ1 或 US5796148A 已爲人所知。 在半導體記憶體配置中設置許多記憶胞陣列,其分別 具有多個由感測-放大-電晶體和其所屬之驅動器所構成 之條形區。在相鄰之記憶胞陣列之間因此會產生一部份 未使用之區域或面積*其是與半導體記憶體配置之設計 有關。但此種空著的面積表示:這些與其相鄰之感測-放 大-電晶體就其狀態而言是與所有其它之感測-放大-電晶 體(其在條形區中在二側是鄰接於其它感測-放大-電晶 體)不同的。換言之,一個鄰接於空著的面積之此種感 測-放大-電晶體所具有之#相鄰區^是與傳統之感測-放 大-電晶體不同的。 現在已顯示:與空著的面積相鄰接之感測-放大-電晶體 之其它周邊在製造半導體記憶體配置時會有不利之作 用:形成閛極電極且特別是微影術等等所用之多晶砂2 擴散過程,沈積過程在至空著的面積之界面上之特性大 約是與條形區中之中央不同的。此種所謂"鄰近效應* 是很小的,但完全可測量且在操作半導體記億體配置時 是有干擾性的。 本纸張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) I] ---— — — — —--- V - — If — — — — illi — — — — (請先閱讀背面之注意事項再填寫本頁) 4 49 90 5 a? ___B7_ 五、發明說明(> ) (請先閱讀背面之注意事項再填寫本頁) 此外,在現在之半導體記憶體配置中擴散區是由空著 的面積下方之感測-放大-電晶體所中斷,這樣在製造此種 半導體記憶體配置時是不利的’這是因爲擴散區應儘可 能以相連接之方式來構成’以便簡化此製程。 本發明之目的是提供一種半導體記憶體配置,其組件 在製造時須儘可能不受上述之鄰近效應所影響且其特徵 是交織式之擴散區。 經濟部智慧財產局員工消費合作社印製 依據本發明,上述目的在本文開頭所述技藝之半導體 記憶體配置中是以下述方式達成:在空著的面積中設置 一些虛擬(Dummy)組件,其和記億體陣列之各相鄰之組件 相同或儘可能與其相類似,虛擬組件和相鄰之組件配置 在共同之連續之擴散區中。這裡所謂〃儘可能相似〃之 意義是:虛擬組件在製程技術上應儘可能適應於各個組 件。此種虛擬組件較佳是一種虛擬電晶體。在虛擬組件 或虛擬電晶體下方延伸著相鄰組件之擴散區,使得例如 在感測-放大-電晶體中在二個相鄰之記憶胞陣列之條形 區下方產生一致性之連續式擴散區。這樣可在製造半導 體記憶體配置時使效益明顯提高。已有令人驚異之結果 顯示:共同之連續式擴散區特別是可提高此種相對於α-射線之射線穩定性。 可配置一些虛擬電晶體,使得當相鄰接之記憶胞陣列 在被驅動(active)而接通時這些虛擬電晶體可被接通。 本發明因此描述一種與目前技藝完全不同之方式:本 發明並不是力求一種設計(其中可儘可能廣泛地防止空 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作杜印製 4 49 90 5 A7 B7 五、發明說明o ) 著的面積),本發明是可容忍這些空著的面積存在的,但 這些空著的面積須設匱一些虛擬組件,特別是電晶體, 這樣可在多晶砂…等等擴散,沈積時廣泛地使不同平面 中之鄰近效應獲得得補償。這些在空著的面積之邊緣上 之組件所具有之相鄰區是和其餘組件中者相同的,因此 藉由這些虛擬組件之加入而會形成這些組件所需之統一 之環境。在例如由感測-放大-電晶體所形成之條形區中在 此種條形區下方設置一種連續之擴散區。 本發明以下將依據圖式作描述。圖式簡單說明如下: 第1圖本發明第一實施例之二個相鄰記億胞陣列之感 測-放大-電晶體之條形區之俯視圖,其具有配置於二個相 鄰記憶胞陣列之間的虛擬電晶體。 第2圖本發明第二實施例之二個相鄰記憶胞陣列之條 形區之俯視圖,其具有配置於二個相鄰記憶胞陣列之間 的虛擬電晶體。 在這些圖式中相同之組件設有相同之參考符號。 第1圖顯示一些感測·放大-電晶體1 ’其是以U形方式 構成且鄰接於相鄰之條形區中。.在相鄰之記憶胞陣列之 條形區之間設置一種空著的空間4,二個不同條形區之感 測-放大-電晶體是藉由此空間4而互相隔開。這表示:特 別是在與此種空著的空間4相鄰接之感測-放大·電晶體1 之邊緣2處在此電晶體I製造時會產生一種鄰近 (proximity)效應,就像上述者一樣。 現在爲了排除此種鄰近效應,在本發明中在空著的面 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) -------------'--------:訂----------線 (請先閱請背面之注意事項再填寫本頁) A7 B7 44990 5 五、發明說明(4 ) 積4上存在著一些虛擬-電晶體3,其廣泛地塡滿此空著 的面積4。這樣可達成各種不同之優點: 首先,這些與該空著的面積4相鄰之感測-放大-電晶體 1所〃看到'之環境是與其它全部之感測-放大·電晶體1 所看到者相同,因此可廣泛地排除上述之鄰近效應。此 外,擴散區5交織在上述二個條形區下方或以連續方式 構成,即,設置一種相同之擴散區5以例如供N -型-感測 -放大-電晶體或P-型-感測-放大-電晶體使用。 由感測-放大-電晶體1所構成之條形區亦設有一些驅 動器 > 其可由一個或多個電晶體所構成。 須構成一些虛擬電晶體3,使得當各別相鄰之記憶胞陣 列受驅動而被接通時這些虛擬電晶體3可接通。若這些 記憶胞陣列未受驅動(inactive),則虛擬電晶體3亦被截 止(〇ff)。於是在操作時這些與空著的面積4相鄰之感測-放大-電晶體之邊緣2所〃看到^之環境是和其它所有之 感測-放大-電晶體1所看到者相同。 第2圖是本發明之另一實施例之俯視圓,其中虛擬電 晶體3類似於感測-放大-電晶體1而以U形方式構成且設 有一種大面積之接觸區7。在本實施例中亦可達成的是: 這些與空著的面積4相鄰之感測-放大-電晶體之邊緣2實 際上所^看到"之相鄰區就像其它所有之感測-放大-電晶 體1 一樣,因此可排除上述之鄰近效應。擴散區5交織 於此種形成條形區所用之感測-放大-電晶體1下方或以 連續方式構成,這樣可大大地簡化製程。在第2圖 本纸張尺度適用中國國家標準(CNS)A4規烙(210 X 297公釐) -I I I I I 1 I I I I --------· .1 I--—--' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制取 經濟部智慧財產局員工消費合作社印製 '4 49 90 5 at _ Β7 五、發明說明(r ) 之右半部中可省略此擴散區5之此種連續式之構成方 式,否則會產生其它結構,這些結構在所使用之製程中 不能輕易地被製成。這在其它製程中可以是不同的。 在本發明之半導體記憶體配置中,在二個記憶胞陣列 之間的區域中在由感測t放大-電晶體所構成之條形區之 間在一部份未使用之面積中加入一些虛擬電晶體,這些 虛擬電晶體在未受驅動之記憶胞陣列中是截止(off)的。 藉由這些虛擬電晶體,則在閘極產生等等所需之多晶矽 擴散,沈積時可使不同之臨界平面中之鄰近效應廣泛地 被排除。此外,在這些條形區下方製成一種連續之擴散 區,這樣在製造時可明顯地提高效益且可改良此種相對 於α-射線之穩定度或抵抗力。 在上述之實施例中這些虛擬組件較佳是電晶體,但亦 可不必是電晶體。反之,若空著的面積之周圍例如是由 二極體所構成時,則情況需要時亦可使用二極體作爲虛 擬組件。重要的只是··各別組件之與空著的面積4相鄰 接之各邊緣所看到之環境是與所有其它之組件所看到者 相同。 感測-放大-電晶體1和虛擬電晶體3在以上各實施例中 分別是一種MOS場效電晶體’其中各別擴散區5中之通 道型式是相同的。在以上二個實施例中所分別顯示之二 個擴散區5中,就其中一個擴散區而言因此可設置Ν-通 道-MOS -電晶體,而Ρ -通道-M〇S-電晶體則位於另一擴散 區5中。擴散區5之導電型式亦可不同。 本紙張足度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------.-*!-'-------1 訂-------I — (請先閲讀背面之注意事項再填寫本頁) A7 449905 B7 五、發明說明(占) 符號說明 1…感測-放大·電晶體 2…感測-放大-電晶體 3…虛擬電晶體 4…空著的面積 5…擴散區 6…驅動器 7…接觸區 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用乍國國家標準(CNS)A4規格(210^ 297公釐)

Claims (1)

  1. [^ 449905 A8B8C8D8 六、申請專利範圍 1. 一種具有至少二個記憶胞陣列之半導體記憶體配置, 其設有多個由感測-放大-電晶體(1)和驅動器(6)所構成 之條形區 '在至少二個記憶胞陣列之間就此種半導體記 憶體配置而言設置一些未必是需要之空著的面積(4), 其特徵爲:在此種空著的面積(4)中加入一些虛擬組件 (3),其是與記憶胞陣列之相鄰組件相同或儘可能類 似;這些虛擬組件和相鄰組件是配置在一種共同之連_ 式擴散區(5)中。 2. 如申請專利範圍第1項之半導體記憶體配置,其中虛 擬組件(3)是由虛擬電晶體所構成》 --—----------. ------— —訂 ---I----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐)
TW089102935A 1999-02-24 2000-02-21 Semiconductor-memory arrangement with Dummy-components on some continuous diffusion-regions TW449905B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19907921A DE19907921C1 (de) 1999-02-24 1999-02-24 Halbleiterspeicheranordnung mit Dummy-Bauelementen auf durchgehenden Diffusionsgebieten

Publications (1)

Publication Number Publication Date
TW449905B true TW449905B (en) 2001-08-11

Family

ID=7898672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102935A TW449905B (en) 1999-02-24 2000-02-21 Semiconductor-memory arrangement with Dummy-components on some continuous diffusion-regions

Country Status (6)

Country Link
US (1) US6441469B1 (zh)
EP (1) EP1033753A3 (zh)
JP (1) JP2000252438A (zh)
KR (1) KR100359520B1 (zh)
DE (1) DE19907921C1 (zh)
TW (1) TW449905B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750139B2 (en) * 2001-12-12 2004-06-15 Aurora Systems, Inc. Dummy metal pattern method and apparatus
US6696359B1 (en) * 2002-08-30 2004-02-24 Micron Technology, Inc. Design layout method for metal lines of an integrated circuit
US20050009312A1 (en) * 2003-06-26 2005-01-13 International Business Machines Corporation Gate length proximity corrected device
JP5083309B2 (ja) * 2007-03-19 2012-11-28 富士通セミコンダクター株式会社 半導体メモリ
EP2251901A4 (en) * 2007-12-14 2012-08-29 Fujitsu Ltd SEMICONDUCTOR DEVICE
JP5112187B2 (ja) * 2008-06-25 2013-01-09 株式会社東芝 半導体装置の製造方法
US9070551B2 (en) 2013-06-18 2015-06-30 Qualcomm Incorporated Method and apparatus for a diffusion bridged cell library
US10692808B2 (en) 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
US11925027B2 (en) 2021-12-27 2024-03-05 Sandisk Technologies Llc Three-dimensional memory device including sense amplifiers having a common width and separation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658947B2 (ja) * 1984-02-24 1994-08-03 株式会社日立製作所 半導体メモリ装置の製法
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
US5396100A (en) * 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
KR0121992B1 (ko) * 1993-03-03 1997-11-12 모리시다 요이치 반도체장치 및 그 제조방법
US5770874A (en) * 1994-11-14 1998-06-23 Nippon Steel Corporation High density semiconductor memory device
US5981384A (en) * 1995-08-14 1999-11-09 Micron Technology, Inc. Method of intermetal dielectric planarization by metal features layout modification
US5796148A (en) * 1996-05-31 1998-08-18 Analog Devices, Inc. Integrated circuits
US5763955A (en) * 1996-07-01 1998-06-09 Vlsi Technology, Inc. Patterned filled layers for integrated circuit manufacturing
KR100213249B1 (ko) * 1996-10-10 1999-08-02 윤종용 반도체 메모리셀의 레이아웃
JP3110328B2 (ja) * 1996-11-19 2000-11-20 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
DE19703611A1 (de) * 1997-01-31 1998-08-06 Siemens Ag Anwendungsspezifisches integriertes Halbleiterprodukt mit Dummy-Elementen
JP3110348B2 (ja) * 1997-06-18 2000-11-20 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
US6081272A (en) * 1997-09-30 2000-06-27 Intel Corporation Merging dummy structure representations for improved distribution of artifacts in a semiconductor layer
JP3584181B2 (ja) * 1999-05-27 2004-11-04 シャープ株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US6441469B1 (en) 2002-08-27
KR20000062569A (ko) 2000-10-25
KR100359520B1 (ko) 2002-10-31
EP1033753A3 (de) 2001-12-05
JP2000252438A (ja) 2000-09-14
EP1033753A2 (de) 2000-09-06
DE19907921C1 (de) 2000-09-28

Similar Documents

Publication Publication Date Title
TW469632B (en) Semiconductor integrated circuit device
JP5281069B2 (ja) 集積回路
TW449905B (en) Semiconductor-memory arrangement with Dummy-components on some continuous diffusion-regions
US20090321791A1 (en) Integrated Circuits, Standard Cells, and Methods for Generating a Layout of an Integrated Circuit
JP2005142289A (ja) 半導体記憶装置
TWI351754B (en) Layout methods of integrated circuits having unit
US6480059B2 (en) Method to reduce timing skews in I/O circuits and clock drivers caused by fabrication process tolerances
US6236258B1 (en) Wordline driver circuit using ring-shaped devices
US20020089870A1 (en) Ferroelectric memory
JP2009123993A (ja) 半導体集積回路装置
US6369412B1 (en) Semiconductor integrated device comprising a plurality of basic cells
US20080211568A1 (en) MuGFET POWER SWITCH
JPH10200063A (ja) 半導体記憶装置
JP3181000B2 (ja) 半導体集積回路装置
JP3259763B2 (ja) 半導体lsi
JPH0758301A (ja) 半導体集積回路装置
JP2693920B2 (ja) 半導体集積回路装置
JPH04307969A (ja) 半導体集積回路装置
JP2007134383A (ja) バルクマスタ基板
KR20070036214A (ko) 반도체소자의 센스앰프
TW424320B (en) Semiconductor integrated circuit device and method of producing the same
JP3519973B2 (ja) 半導体装置
JPH1168037A (ja) 半導体集積回路装置
JPH02106966A (ja) 半導体記憶装置
JPH09148443A (ja) 多電源ゲートアレイ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees