TW448303B

TW448303B - Semiconductor IC testing device and the controlling method thereof

Info

Publication number: TW448303B
Application number: TW088113756A
Authority: TW
Inventors: Satoshi Kobayashi
Original assignee: Advantest Corp
Priority date: 1998-08-11
Filing date: 1999-08-11
Publication date: 2001-08-01
Also published as: JP4026945B2; DE19937820C2; DE19937820A1; KR20000017238A; JP2000055987A; KR100339857B1; US6446228B1

Description

經濟部智慧財產局員工消费合作社印製 4483 03 A7 ____B7 五、發明說明（1) 【發明背景】本發明係關於測試半導體積體電路的半導體積體電路測試裝置’詳細的說，是關於：適合測試在一個晶片內有邏輯部份和記憶體部份混合存在的積體電路的半導體積體電路測試裝置（一般稱爲1C測試），及規定此半導體積體電路測試裝置的動作順序的半導體積體電路測試裝置的控制方法。【關聯技術之說明】從來的半導體積體電路（以下稱爲I c )的技術範圍中，以記憶體部份爲主的稱爲記憶體I C，以邏輯電路部份爲主的稱爲邏輯I C。而邏輯部份和記億體部份混合存在一個晶片中的則稱爲系統性LSI ( Systematic Large Scale Integrated circuit )等，今後還有繼續增加的傾向。系統性L S I的特徵爲：邏輯部份所需要的接腳數，比較記憶體部份所需要的接腳數多出數倍，因此，用I C測試裝置測試此等系統性L S I的邏輯部份時，被測試I C的接腳數比較多，所以可以同時測試的I C數（一般稱爲同時測試個數或同測數）受到限制。圖7中，顯示被測試I C爲邏輯部份和記憶體部份混合存在的IC時的IC測試裝置和被測試IC(以下稱爲 DUT)之間的連接關係。IC測試裝置10準備有許多用來給予D U T驅動信號（測試圖形信號、位址信號、控制信號等）的頻道（信號經過路徑），依照其總頻道數決本紙張尺度適用尹國國家標準（CNS)A4規格（210 X 297公芨） -4 - <請先閱讀背面之注ί項再填寫本頁) i J ! — I —訂 - - - -- ---- 448303 Α7 _____ Β7 五、發明說明（2) 定可同時測試的DUT數。圖7中藉由具有由頻道1 ( CH1)到頻道512 (CH512)的總共512個頻道CH1〜CH5 1 2的I C測試裝置1 0，測試兩個接腳數爲256的DUT (DUT1和DUT2)時的連接狀況=圖示的DUT 1和DUT2都準備有由P 1到 P 6 4的6 4個接腳作爲記憶體部份測試用接腳，也有由 P 6 5到P 2 5 6的1 9 2個接腳作爲邏輯部份測試用接腳，是一種兩者混合存在的邏輯/記憶混在型I C。此時，1C測試裝置1〇的CH1〜64的64個頻道1 1連接於DUT1的P1〜P64，CH65〜 CH256的192個頻道則連接於P65〜P256。但是，因爲測試D U T 1的邏輯部份時也必須使得 D U T 1的記億體部份動作，所以I C測試裝置1 〇的 CH1〜CH256的256個頻道12，分別對應連接於DUT1的P 1--P 2 5 6以進行測試。而對 DUT 2的連接也完全和DUT 1 —樣，故於此省略其說明。如此，在上述條件下I C測試裝置1 0只能連接兩個 DUT，如圖7所示將兩個DUT1和DUT2連接在 I C測試裝置1 〇上，分別測試D U T 1和D U T 2的記億體部份和邏輯部份，判斷其好壞。但是，雖然記憶體部份所需要的接腳數較少，其測試所需要的時間M t ，比起測試邏輯部份所需的時間L t ’ 具有所需時間比較長的特性。例如’圖7所示的D ϋ T 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5 - (靖先閲讀背面之注意事項再填寫本頁) 袭·!-----訂---------線經濟部智慧財產局員工消f合作社印製 4483 0 3 A7 B7 五、發明說明（3) 和DUT2的情形，Mt=60時，相對的L t=5秒左 (請先閱讀背面之注意事項再填寫本頁) 右。因此，此時如果測試邏輯部份和記憶體部份兩者所需時間爲6 5秒，若測試1 0 0 0個此種D U T時’ I C測試裝置1 0因爲一次僅能連接兩個DUT，故所需時間爲 (60 + 5)Xl000X256/5 12 = 65X 1 000X1/2 = 3 25000 秒与 9 小時於此所謂約9小時僅爲測試所需時間，實際上所測試的I C，將良品和不良品分類，另外需要分類處理，此分類處理所需時間也應該加入計算。因此實際上所需的時間還要增加。另外，D U T的邏輯部份測試所用頻道數若爲 Lch，而1C測試裝置1〇的總頻道數爲Tch時，上述計算式的「256/512」相當於Lch/Tch，此數字和可測試的D U T數成反比" 經濟部智慧財產局貝工消费合作社印製如上所述，以一台I C測試裝置測試邏輯/記億混在型I C，會發生測試時間太長的困擾。因此，常採用兩台 I C測試裝置，一台測試邏輯/記憶混在型I C的邏輯部份，一台測試其記憶體部份。圖7所示的I C測試裝置1 〇，僅測試邏輯/記憶混在型I C的記憶體部份時的I c測試裝置1 0和DUT的連接狀態，以圖8顯示。測試DUT的記憶體部份時， I C測試裝置1 〇僅需將驅動信號供應給各個D U T的記憶體部份用的接腳。如圖7所說明，I C測試裝置1 0的本紙張尺度適用中國圉家標準（CNS)A4規格（210 X 297公釐） -6 · £+ Ο Ο υ ο £+ Ο Ο υ ο 經濟部智慧財產局員工消费合作杜印製 Α7 _______Β7____ 五、發明說明（4 ) 總頻道數Tc h爲5 1 2，而各個DUT的記億體部份所需的接腳數爲P 1〜P 6 4總共6 4個接腳’可使5 1 2 /64 = 8 個 DUT (DUT1 'DUT2 ...... DUT8 )可連接I C測試裝置1 〇。因此，一台I C測試裝置所能連接的D U T大幅增加。因爲以此測試記憶體部份時，可一次測試8個D U T ，例如測試1 0 0 0個DUT時所需時間爲：6 0X 1000X64/ 5. 12 = 7500秒。而此處的測試 DUT記憶體部份的總頻道數爲Me h時，上述計算式的「64/512」相當於Lch/Tch，此數字和可測試的DUT數成反比。圖8顯示和I C測試裝置1 0相同構成的另一 I C測試裝置（沒有圖示）測試1 0 0 0個DUT的邏輯部份時 (和圖7所示的連接關係相同），其測試時間爲5 X 1000X256/512=2500秒。其結果，使得使用兩台I C測試裝置分別測試D U T的記憶體部份和邏輯部份時，測試所需時間合計T t i m爲7 5 0 0秒+ 2 5 0 0秒=1 0 0 0 0秒，和前述以一台.1 C測試裝置測試時所花費時間3 2 5 0 0 0秒相比較，測試所需時間大幅減少。但是，此時測試記憶體部份和邏輯部份兩者都需要進行分類處理。分類處理所需的時間，例如測試記憶體部份時和測試邏輯部份時，都同樣每次需要一秒的話，測試記憶體部份時需要1 0 0 0 X 6 4 / 5 1 2 = 1 2 5秒，測試記憶體本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注*項再填寫本頁)

Β— 1 I 線-_ ;448303 A7 ____ B7 經濟部智慧財產局負工消t合作社印製五、發明說明（5 ) 部份時需要1 00 0X2 56/5 1 2 = 5 00秒，故兩者總共需要的分類處理時間爲6 2 5秒。因此，測試開始到結束爲止的時間總共爲7 5 0 0 + 2 5 0 0 + 1 2 5 + 500 = 10625 秒。如上所述，測試邏輯/記憶混在型I C時，若使用兩台I C測試裝置，可大幅縮減測試所需時間。但是，如此需要準備兩台非常昂貴的I c測試裝置，對於使用者而言形成的經濟負擔非常大，稱爲重大的問題。其結果，造成測試邏輯/記憶混在型I C所需成本大幅提高的缺點。【本發明之槪要】本發明的目的之一，在於提供例如被測試I C爲邏輯 /記憶混在型I C時，也可以縮短測試所需時間的I C測試裝置。本發明的另一個目的，在於提供有效的測試邏輯/記憶混在型I C的邏輯部份和記憶體部份，且可以比使用兩台I C測試裝置測試更短的時間測試邏輯/記億混在型 I C的I C測試裝置。爲達到上述目的，本發明在其一側面，提供具備：具有藉以供應驅動信號的所定數目的頻道的半導體積體電路測試裝置；依照測試此半導體積體電路測試裝置的上述頻道數目、和被測試的半導體積體電路的記憶體部份所需要的頻道數而決定，設定爲和可同時測試的記憶體部份同樣數目的I C插座；以及一種切換用電路，藉以切換以下兩 (請先閲讀背面之注意事項再填寫本頁) 裝I!訂ii

ti I 哚本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） · 8 - 443303 A7 B7 五、發明說明（6) (靖先閲讀背面之注意事項再填寫本頁) 種狀態：連接於此等I C插座和上述半導體積體電路測試裝置之間，供應藉以測試被測試半導體積體電路的記憶體部份的驅動信號給全部上述I C插座的狀態、和供應藉以測試被測試半導體積體電路的邏輯部份的驅動信號給一部分上述I C'插座的狀態。在較佳實施例中，上述切換用電路，包含和上述半導體積體電路測試裝置的上述頻道數目相同數目的開關，此等開關分別由等於用被測試半導體積體電路的總接腳數，除以測試被測試的半導體積體電路的記憶體部份所需的頻道數之後所得的商數（但爲整數部份）的數値的ON/ OF F開關所構成，此等ON/OF F開關的一端共同連接於相關的一個頻道。而且，上述ΟΝ/OFF開關的另一端，選擇性的連接於相對應的個別輸出線。上述I C插座的個數，等於用測試被測試的半導體積體電路的記憶體部份所需的頻道數，除以半導體積體電路測試裝置的上述頻道數目後所得的商數（但爲整數部份）

經濟部智慧財產局貝工消费合作社印W :接受邏輯部份測試的被測試的半導體積體電路的個數，等於用測試被測試半導體積體電路的邏輯部份所需的頻道數目，除以半導體積體電路測試裝置的頻道數目所得的商數（但爲整數部份）。本發明的其他側面，爲控制上述半導體積體電路測試裝置的方法，其特徵爲具備：（a)於著裝在上述1C插座的被測試半導體積體電路內的被測試半導體積體電路的一半的邏輯部份測試完畢時’將上述被測試半導體積體電本紙張尺度適用中國國家標準（CNS)A4规格<210 x 297公釐）-9^- 483 0 3 A7 B7 經濟部智慧財產局—工消費合作社印製五、發明說明（7 ) 路的全部記憶體部份一次測試之步驟；（b )於上述記億體部份的測試完畢時，開始上述被測試半導體積體電路內剩餘一半的被測試半導體積體電路的邏輯部份的測試之步驟；（c )在測試此剩餘一半的被測試半導體積體電路的邏輯部份時1將上述邏輯部份和記憶體部份皆已測試完畢的一半的被測試半導體積體電路，和下一次應測試的半導體積體電路交換的第一交換步驟：（d)於上述剩餘一半的被測試半導體積體電路的邏輯部份測試完畢時，開始測試上述已交換的被測試半導體積體電路的邏輯部份的測試，在進行此已交換的被測試半導體積體電路的邏輯部份的測試時，將上述邏輯部份和記憶體部份皆已測試完畢的上述剩餘一半的被測試半導體積體電路，和下一次應測試的半導體積體電路交換的第二交換步驟；以及（e )此第二交換步驟後，於上述第一交換步驟所交換的被測試半導體積體電路的邏輯部份的測試完畢時1將上述第一和第二交換步驟所交換的全部的被測試半導體積體電路的記憶體部份一起測試的步驟，藉由重複操作前述（b )步驟到（e )步驟，提供一種事實上完全不中斷的半導體積體電路測試裝置的控制方法。如以此控制方法，測試記憶體部份時，測試記憶體部份所需的數目的頻道，連接全部的I C插座，藉由供應驅動信號，一次測試著裝於I C插座的全部被測試I C的記憶體部份。而在測試邏輯部份時，測試邏輯部份所需的數目的頻 n ϋ n n —1 ^ n t I- I I I# cl I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 4483 03 A7 B7_____ 五、發明說明（8 ) 道，僅僅連接I C插座中一部分的I C插座，藉由供應驅動信號，測試著裝於I C插座的一部分被測試I C的邏輯 (請先間讀背面之注意事項再填寫本頁> 部份。測試終了後，供應驅動信號給另一部分的I C插座’ 測試被裝在此等I C插座上的被測試I C的邏輯部份，反覆操作測試全部裝在I C插座上的被測試I C的邏輯部份〇因此，如依本發明，將和可一次測試的記億體部份的數目相同數目的I C插座，全部裝上被測試I C的話，此被測試I C的記憶體部份即可全部一次測試。而且，邏輯部份的可測試部分也實施測試。其結果，幾乎等於使用兩台半導體積體電路測試裝置作測試，且可以比此時間更短的時間測試被測試I C的記億體部份和邏輯部份。【本發明之較佳實施例】以下參照圖面1〜6說明本發明之實施形態。其中和圖7、圖8中對應部份使用同樣符號，故若無必要並不另行加以說明。經濟部智慧財產局員工消费合作社印製圖1爲本發明的I C測試裝置的實施例之一的方塊圖。本發明中1在具有藉以供應驅動信號的所定數目的頻道 CH1〜CH5 1 2的I C測試裝置1 0上，將此I C測試裝置的頻道數和被測試I C的記憶體部份，決定爲測試所需的頻道數，同時設置和可測試記億體部份數量相同的 I C插座SK1〜SK8，在此等I C插座和I c測試裝本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐> -Tl - " 4483 0 A7 B7 經濟部智慧財產局負工湞費合作社印製五、發明說明（9) 置的頻道之間，再設置切換電路2 1，此爲本i明之特色。而且，I C插座SK1〜SK8上分別裝有DUT。爲便於和從來技術例相比較，本實施例中，I C測試裝置1 0的總頻道數Tc h也設爲5 1 2，各DUT的總接腳數爲2 5 6接腳，測試各DUT的記憶體部份所需的頻道數Me h爲6 4頻道，測試邏輯部份所需的頻道數 Lch爲256頻道，雖然如此說明，但是IC測試裝置 1 0的總頻道數，或各D UT的總頻道數、記憶體部份測試所需的頻道數（或接腳數）和邏輯部份測試所需的頻道數（或接腳數），當然並不限定於此。切換電路21具備和IC測試裝置10頻道數相同數目的開關（本實施例中爲5 1 2個SW1〜SW5 1 2) 各個開關由四個ΟΝ/OFF開關M、L 1 ' L2 、L3 所構成。此四個ΟΝ/OFF開關M、LI、L2、L3 的一端共同連接於一個頻道的輸出端，其他另一端則選擇性的連接於輸出線23A、23B、23C、23D。另外，圖1中的I C測試裝置10的頻道CH1〜64、 CH65 〜CH128、CH129 〜CH192 ' CH193 〜CH256、CH256 〜CH320、 CH321 〜CH384 ' CH385 〜CH448， CH449〜CH5 1 2個別經由一條頻道線2 2 — 1、 22-65'22-129'22-193'22-257 '22-321、22 - 385、22-449’ 連接於 swi、SW65、SW129、SW193、 (請先閱讀背面之注意事項再填寫本頁)

I 線？本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- 4483 0 Α7 Β7 五、發明說明（10) (請先閱讀背面之注意事項再填寫本頁) SW25 7、SW321 ' SW385、以及 SW449 的狀態，此圖無法圖示全部頻道線2 2 - 1〜2 2 -5 1 2和開關SW1〜SW5 1 2。實際上全部的頻道 CH1〜CH5 1 2的輸出端分別連接於相關的SW1〜 3界512，輸出線23八、236、23(：、23〇也 —樣。上述結構的切換電路21，於八個IC插座SK1〜 s K 8上分別可切換裝有測試D U T的記憶體部份的連接狀態，和測試裝在一部分插座（本實施例中爲兩個插座）上的D U T的邏輯部份的連接狀態的動作。此切換動作，和四條輸出線23A、23B、23C、23D的選擇以及連接型態敘述如後。崦經濟部智慧財產局員工消f合作社印製 IC插座數目’由IC測試裝置1〇的總頻道數 T c h和測試DUT的記憶體部份所需的頻道數Me h所決定。圖1所示之實施例’ 1C測試裝置1〇的總頻道數 T c h爲5 1 2頻道’測試DU T的記憶體部份所需的頻道數Me h則爲6 4頻道，故I C插座數目爲5 1 2/ 64 = 8 (SK1〜SK8) °DUT的總接腳數爲 2 5 6接腳，故此等I C插座SK1〜SK8備有接腳號碼P 1〜P 2 5 6的2 5 6個連接起，裝在各I C插座的 D U T端子腳和相對應的連接器作電器性接觸。切換電路2 1的各開關，用四個ON/OF F開關Μ 、LI ' L2、L3選擇四條輸出線23Α、23Β， 23C、23D的其中之一，而與I C測試裝置1〇的相本紙張尺度適用中國國家標準（CNS)A4規格（210 κ 297公釐） -13- 4483 03 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說叼（11) 關頻道接續。依照I C測試裝置1 0的頻道所連接的輸出線，可切換測試DUT的記億體部份的連接狀態、和測試邏輯部份的連接狀態。圖1爲說明測試D U T的記憶體部份的連接狀態’僅顯示將輸出線23A分別連接於IC插座SK1〜SK8 的接腳號碼P 1〜P 6 4的連接器的狀態。具體說明的話，圖1中，使得構成切換電路2 1的5 1 2個開關SW1 〜SW5 1 2的ΟΝ/OFF開關Μ成爲ON狀態’

5 1 2條頻道線就全部連接於相對應的輸出線2 3 A。連接於開關SW1〜SW64的6 4條輸出線2 3A ’分別連接於I C插座SK1的接腳號碼P 1〜P64 ;連接於開關SW6 5〜1 2 8的6 4條輸出線2 3A ’分別連接於1C插座SK3的接腳號碼P1〜P64 ;連接於開關 SW6 5〜1 2 8的6 4條輸出線2 3A ’分別連接於 I C插座SK5的接腳號碼P 1〜P64 :連接於開關 SW1 93〜SW256的64條輸出線2 3A ’分別連接於I C插座SK7的接腳號碼P 1〜P64 ;連接於開關SW257〜SW320的64條輸出線23A ’分別連接於I C插座SK2的接腳號碼P1〜P64 ;連接於開關SW32 1〜SW 384的64條輸出線2 3A ’分別連接於IC插座SK4的接腳號碼p1〜P64;連接於開關SW3 8 5〜SW448的6 4條輸出線2 3A ’ 分別連接於I c插座SK6的接腳號碼P 1〜p 6 4 ;連接於開關SW4 4 9〜SW5 1 2的6 4條輸出線2 3A 本紙張尺度適用中@國家標準（CN$)A4規格（210x297公釐）-14- I I I I I----- -- illlli — ^»11 — — — — — — ^ > (請先閱讀背面之注意事項再填寫本頁) 4483 03 A7 B7 五、發明說明（12) (請先閱讀背面之注意事項再填寫本頁) ，分別連接於I C插座SK8的接腳號碼P 1〜P64。如此，5 1 2條輸出線2 3A，一每6 4條爲單位（以測試DUT的記憶體部份所需的頻道數Tch爲單位），分別連接相對應的IC插座SK1〜SK8的接腳號碼P1 〜〜P64的連接器*故藉由使512個開關SW1〜 SW5 1 2的ΟΝ/OFF開關Μ成爲ON，可以由I C 測試裝置10供應驅動信號給裝在各IC插座的DUT的記憶體部份。本例所示的實施例中，一次可以測試八個 D U T的記憶體部份，如此此事即可容易瞭解。接著參照圖2至圖5說明測試著裝在各I C插座 SK 1〜SK8上的DUT的邏輯部份的連接狀態。圖2爲著裝於IC插座SK1和SK2上的DUT的邏輯部份進行測試時的第一連接狀態的方塊圖。此時， (1 )連接於頻道CH1〜CH6 4的開關SW1〜 SW64的ΟΝ/OFF開關Μ成爲ON: (2) 連接於頻道CH6 5〜CH1 2 8的開關 SW6 5 〜SW1 2 8 的 ΟΝ/OFF 開關 L 1 成爲ON » 經濟部智慧財產局負工消费合作社印製 (3) 連接於頻道CH1 29〜CH1 9 2的開關 SW1 2 9〜SW1 9 2的ΟΝ/OFF開關L2成爲 ON: (4) 連接於頻道CH 1 9 3〜2 5 6的開關 SW1 9 3〜SW2 5 6的ΟΝ/OFF開關L 3成爲 ON: -15- 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） 4483 03 A7 _B7__ 五、發明說明（1 2 3 4 5 6 7 8) 藉由此等ΟΝ/OFF開關M、LI、L2、以及 1^3的〇1^動作，分別選擇輸出線23A、23B、 23C、以及23D，將1C測試裝置1〇的CH1〜 64、CH65 〜CH128、CH129 〜CH192 、以及CH1 9 3〜CH256分別連接於I c插座 SK1的接腳號碼P1〜P64、P65〜P128、 P129〜P192、以及P193〜P256上；同時 >

(5 )連接於頻道CH2 5 7〜CH3 2 0的開關 SW2 5 7 〜SW3 2 0 的 ΟΝ/OFF 開關Μ成爲 ON (請先閲讀背面之注意事項再填寫本頁) 裝！|訂-—--線J. 經濟部智慧財產局員工消费合作杜印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公« ) -16 - 1 連接於頻道CH321〜CH384的開關 SW3 2 1〜SW3 8 4的ΟΝ/OFF開關L 1成爲 Ο N ； 2 連接於頻道CH385〜CH448的開關 SW3 8 5〜SW448的ΟΝ/OFF開關L 2成爲〇N ; 3 連接於頻道CH449〜CH512的開關 4 SW449〜SW512的ΟΝ/OFF開關L3成爲 5 ON; 6 藉由此等ΟΝ/OFF開關M、LI、L2、以及 7 L3的ON動作，分別選擇輸出線23Α、23Β、 8 23C、以及23D，將I C測試裝置1〇的CH257 〜320 、CH321 〜CH384、CH385 〜 448303 A7 ___B7_ 五、發明說明（Μ) <請先閱讀背面之注意事項再填寫本頁) CH448、以及CH449〜CH5 12分別連接於 I C插座SK2的接腳號碼Ρ1〜Ρ64、Ρ65〜 Ρ128，Ρ129〜Ρ192、以及Ρ193〜 Ρ 2 5 6 上。其結果，可由對應於I C測試裝置1 〇的頻道供應邏輯部份測試用的驅動信號給I C插座S Κ 1和S Κ 2兩者的接腳號碼Ρ1〜Ρ256全部的連接器，故可以分別測試裝於此等IC插座SK1和SK2上的兩個DUT的邏輯部份。圖3爲分別著裝於SK3和SK4的DUT的邏輯部份進行測試時的第二連接狀態。此時， (1 )連接於頻道CH1〜CH64的開關SW1〜 SW64的ΟΝ/OFF開關L3成爲ON: (2)連接於頻道CH6 5〜CH1 28的開關 SW6 5 〜SW1 28 的 ΟΝ/OFF 開關 Μ成爲 ON ; (3 )連接於頻道CH 1 2 9〜CH 1 9 2的開關 SW1 29〜SW192的ΟΝ/OFF開關L 1成爲 ON; 經濟部智慧財產局員工消費合作社印製 (4)連接於頻道CH1 9 3〜2 5 6的開關 SW1 9 3〜SW2 5 6的ΟΝ/OFF開關L2成爲 ON; 藉由此等ΟΝ/OFF開關L3、M、L1 、以及 L2的ON動作，分別選擇輸出線23D、23A、 23B，以及23C，將1C測試裝置10的CH1〜本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17 - 4483 03 A7 B7

五、發明說明（15) 64、CH65 〜CH128、CH129 〜C.H192 、以及CH1 9 3〜CH256分別連接於I C插座 SK3的接腳號碼P193〜P256'P1〜P64、 P65〜P128、以及P129〜P192上；同時， (5)連接於頻道CH257〜CH320的開關 SW257〜SW320的ΟΝ/OFF開關L3成爲 ON; (6 )連接於頻道CH3 2 1〜CH3 84的開關 SW3 2 1 〜SW38 4 的 ΟΝ/OFF 開關Μ成爲 ON 請先閱讀背面之注意事項再 A JI裝頁經濟部智慧財產局員工消費合作社印製 S W 3 ON: ( S W 4 0 N ；藉 L 2的 2 3 B 〜3 2 C Η 4 1 C插 P 6 4 7) 連接於頻道CH385〜CH448的開關 85〜SW448的ΟΝ/OFF開關L1成爲 8) 連接於頻道CH449〜CH512的開關 49〜SW512的ΟΝ/OFF開關L2成爲由此等ΟΝ/OFF開關L3、M、L1 、以及 ON動作，分別選擇輸出線23D、23A、、以及23C，將I C測試裝置10的CH257 0、CH321 〜CH384、CH385 〜 48、以及CH449〜CH5 1 2分別連接於座SK4的接腳號碼P193〜P256、P1〜、P65 〜P128、以及 P129 〜P192 上訂線本紙張尺度適用中國國家標準（CNS)A4規格（210 x297公«) - 18- 4483 03 A7 B7 五、發明說明（16) 其結果，可由對應於I C測試裝置1 〇的頻道供應邏輯部份測試用的驅動信號給IC插座SK3和SK4兩者的接腳號碼P 1〜P 2 5 6全部的連接器，故可以分別測試裝於此等IC插座SK3和SK4上的兩個DUT的邏輯部份。圖5爲分別著裝於SK7和SK8的DUT的邏輯部份進行測試時的第4連接狀態。此時， (1 )連接於頻道CH1〜CH6 4的開關SW1〜 SW6 4的ΟΝ/OFF開關L 1成爲ON :

(2)連接於頻道CH6 5〜CH1 28的開關 SW6 5〜SW1 28的ΟΝ/OFF開關L2成爲〇N (3 )連接於頻道CH 1 2 9〜CH 1 9 2的開關 SW1 29〜SW1 9 2的ΟΝ/OFF開關L3成爲 ON;

(4 )連接於頻道CH 1 9·3〜2 5 6的開關 SW1 93 〜SW256 的 ΟΝ/OFF 開關Μ成爲 ON 藉由此等ΟΝ/OFF開關LI、L2、L3、以及 Μ的ON動作，分別選擇輸出線23B、23C、23D 、以及23A，將I C測試裝置10的CH1〜64、 CH65 〜CH128、CH129 〜CH192、以及 CH1 9 3〜CH2 56分別連接於I C插座SK7的接腳號碼P65〜P128、P129〜P192、本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐）-19- ί請先閱讀背面之注意事項再填寫本頁)

’ I — I I--—訂 I I I I

B— n I 經濟部智慧財產局貝工消费合作社印製 448303 A7 B7 五、發明說明（17) P193〜P256'以及P1〜P64上：同時， (5 )連接於頻道CH2 5 7〜CH3 2 0的開關 SW257〜SW320的ΟΝ/OFF開關L1成爲 ON: (6 )連接於頻道CH3 2 1〜CH3 8 4的開關 SW3 2 1〜SW38 4的ΟΝ/OFF開關L2成爲 ON: (7) 連接於頻道CH385〜CH448的開關 SW385〜SW448的ΟΝ/OFF開關13成爲 ON: (8) 連接於頻道CH449〜CH512的開關 SW449〜SW512的ΟΝ/OFF開關Μ成爲on r 藉由此等ΟΝ/OFF開關LI、L2、L3、以及 Μ的ON動作，分別選擇輸出線23B、23C、23D 、以及23A，將I C測試裝置1〇的CH2 57〜 320、CH321 〜CH384、CH385 〜 CH448，以及CH449〜CH5 1 2分別連接於 I C插座SK8的接腳號碼P65〜P128、P129 〜P192、P193 〜P256、以及 P1 〜P64 上 0 其結果，可由對應於I C測試裝置1 0的頻道供應邏輯部份測試用的驅動信號給I c插座S K 7和s K 8兩者的接腳號碼p 1〜P 2 5 6全部的連接器，故可以分別測 (請先Μ讀背面之注意事項再填寫本頁) 裝----— If — 訂---------線經濟部智慧財產局員工消f合作社印製本紙張尺度適用中國國家標準<CNS>A4規格（210 X 297公釐） -20- 4483 03 經濟部智慧財產局員工消费合作社印製 Α7 Β7 五、發明說明（18) 試裝於此等I C插座SK7和SK8上的兩個DUT^jg 輯部份。至此，即可結束分別裝在八個I C插座S κ 1 \ S K 8上的D U T的記憶體部份和邏輯部份的測試。如同上述，本發明中，藉由和I C測試裝置1 〇的0 頻道數Tch(CH1〜CH512)相同數目的開關 SW1〜SW5 12，構成切換電路2 1 ，用測試dut 的記憶體部份所需的頻道數Mch(接腳數P1〜p64 )，除以DUT總接腳數（P1〜P256)得到商數（但爲整數部份），以與此商數相同數目（於本實施例ψ胃 4)的ΟΝ/OFF開關M、LI、L2、L3構成各開關，而且，將此等開關S W 1〜S W 5 1 2，以測試 DUT的記憶體部份所需的頻道數Me h爲單位，分爲數組構成使得每組動作選擇同樣ON/0 F F開關，故只需切換切換電路21的各開關SW1〜SW512的四個 ΟΝ/OFF開關M、L 1、L2、L3，即可不需要使用從來技術的兩台I C測試裝置，而可以依序測試著裝於各I C插座SK1〜SK8上的DUT的記憶體部份和邏輯部份。其結果，分類處理僅需一次即可解決，整體測試所需的時間可以縮短’甚至比使用兩台Ic測試裝置的時間更短。而且，如圖2至5所示的第一至第四連接狀態可知，各開關SW1〜SW5 1 2的四個ΟΝ/OFF開關Μ、 L 1、L 2和L 3，於其一端共同連接相對應的頻道線’ — II — — — — — — > - 111! 11 訂·！ I I I < <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 448303 A7 B7 五、發明說明（19) 其另一端選擇性的連接相對應的四條輸出線2 3 A、 2 3B、23C、23D。而且，其中任何一個ON/ <請先閱讀背面之注意事項再填寫本頁) 〇F F開關動作成QN，僅僅所選擇的一條輸出線經過 ON動作的開關，連接上對應於〗c插座SK1〜SK8 的頻道線之間，而其餘三條則爲非連接狀態。換句話說，其他三條是在不使用狀態。因此，I C測試裝置1 0的頻道和I C插座SK1〜SK8之間的切換，可以維持高信賴度而正確確實的實行= 如此，如依本發明，可以一台I C測試裝置1 0 —次測試所定個數（本實施例中爲8個）的DUT的記億體部份，此所定個數的DUT中的一部分（本實施例中爲2個 )的邏輯部份部份也可以分別測試。接著，參照圖6詳細說明本發明的I C測試裝置的控制方法。圖6中縱軸表示時間，橫軸表示IC插座SK1 〜SK8的接腳號碼。首先，在時間T。將DUT1和DUT2分別著裝於八個I C插座SK1〜SK8上。經濟部智慧財產局員工消費合作社印製接著，在時間T ,開始測試著裝於I C插座S K 1和 SK2的DUT 1和DUT2的邏輯部份（接腳號碼1〜 2 5 6 )° 此測試完畢後，在時間T 2開始測試著裝於I C插座 SK3和SK4的DUT3和DUT4的邏輯部份（接腳號碼1〜2 5 6 )。從T:到測試完畢時爲止，著裝於IC插座SK1〜本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22 - 4483 ο 3 Α7 Β7 五、發明說明（2〇) SK8的DUT1〜DUT8中的一半，DUT1〜 D UT 4的邏輯部份的測試完畢。接著，在時間T 5開始測試全部著裝於I C插座s K 1 〜SK8的記憶體部份（接腳號碼1〜64)。此記億體部份測試完畢的T 4時，D U τ I〜D u T 4 的記憶體部份和邏輯部份的測試都完畢= 然後，在T 5時將DUT 1〜DUT4和新的DUT9 〜DUT1 2交換，同時，依照測試完畢的DUTi^ DUT4的良劣判定結果加以分類。此DUT的交換和分類處理，由業界通稱爲handler的1C搬運處理裝置進行。在進行此DUT的交換和分類處理時，同時測試著裝於 I C插座SK5〜SK6的DUT5、DUT6的邏輯部份接腳號碼1〜256 ，在此邏輯部份測試完畢時，測試著裝於I C插座SK7〜SK8的DUT7、 DUT8的邏輯部份（接腳號碼1〜256)。在DUT7、DUT8的邏輯部份測試完畢時， DUT 5〜DUT8的記憶體部份和邏輯部份都測試完畢。因此，和在T5時相同，在時丁6將01)丁5〜DUT8 和新的和新的DUT 1 3〜DUT1 6交換，同時，依照測試完畢的D U Τ 5〜D U Τ 8的良劣判定結果加以分類。在進行此DUT的交換和分類處理時，同時測試著裝於 I C插座SK1〜SK2的DUT9、DUT10的邏輯部份，在此邏輯部份測試完畢時’測試著裝於1 C插座 SKI、SK2的新的DUT9、DUT10的邏輯部份 (請先閲讀背面之注意事項再填寫本頁) --I ----—訂·---- ---- 經濟部智慧財產局員工消t合作杜印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23 - “83 03 A7 _ B7 五、發明說明（21) 。此邏輯部份的測試完畢後，測試著裝於I C插座S K 3 、SK4的新的DUT1 1、DUT12的邏輯部份。 (請先閱讀背面之注意事項再填寫本頁) 由丁6到測試完畢的丁7時，新著裝於I C插座SK1 〜SK8的DUT9〜DUT16的一半DUT9〜 D U T 1 2的邏輯部份的測試完畢》接下來，在分類處理完畢的T 3時，開始全部的I C插座SK1〜SK8新著裝的DUT9〜DUT1 6的記憶體部份的測試。此部份的測試完畢的T9時，DUT9〜DUT 1 2的記憶體部份和邏輯部份都測試完畢。以下，以和上述Τ 5開始的動作相同的程序，反覆進行邏輯部分和記憶體部分測試，和D U Τ的交換以及分類處理。依照圖6所示的程序使得I C測試裝置1 〇動作，以使I C測試裝置1 0幾乎完全不停止的持續動作，故用一台I C測試裝置1 0，測試全部的D U Τ所需的時間 T t 1 m，可由下列公式表示：經濟部智慧財產局具工消费合作社印製

Ttim = { (Mt xMch/Tch) + (Lt xLch/Tch) } xN M t爲測試一個D U T的記憶體部分所需時間， L t爲測試一個DUT的邏輯部分所需時間， N爲所測試D U T的個數。 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 4483 0 3 A7 B7 五、發明說明（22) 例如'和上述從來技術例相同的，使M t = 6 〇，

Lt=5，Mch = 64，Lch = 256，Tch = 512，而N=1000的情形下，

Ttim = { (60x64/512) + (5 x 256/512) } xlOOO = (7.5 + 2.5) xl000 = 10，000秒而因此1 0 0 0 0秒的時間已包含分類處理的時間，和上述用兩台I C測試裝置測試1 〇〇 0個D u T時所需的時間 10625 秒（7500 + 2500 + 125 + 5 0 0 )相較之下’縮短了分類處理所需的時間（6 2 5 秒）。.換言之，僅需用兩台I C測試裝置測試所定個數的 D U T的記憶體部分和邏輯部分所需的時間，本發明可以用同樣的時間，以一台I C測試裝置測試同樣數量的 D U T的記億體部分和邏輯部分，並且可依據其測試結果 ’連將測試完畢的D U T分類的工作都實行完畢。因此，如依照本發明’只需一台I C測試裝置，卻能以比用兩台 I C測試裝置更短的時間，做完全部測試工作，可以獲得大幅縮減整體測試時間的顯著效益。另外，因爲在上述實施例中，I C測試裝置1 〇的總頻道數爲5 1 2，而測試DUT的記憶體部分所需頻道數爲64，故I C插座個數爲8個，而因測試DUT的邏輯部分所需的頻道數爲2 5 6個，有關邏輯部分的測試，一次僅限於2個D U T，但此數値僅爲一例，與發明的本質本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25 - (請先閱讀背面之注意事項再填寫本頁) 裝— II訂----- 經濟部智慧財產局具工消f合作社印製 4 48 3 0 3 經濟部智慧財產局具工消费合作社印裂 A7 B7 五、發明說明（23) 並無任何影響。這是很明顯的事實，I C插座的個數，爲以供應驅動信號給I C測試裝置1 〇的總頻道數，除以測試D U T的記憶體部分所需的頻道數目，所得的商數（但爲整數部分 );而測試邏輯部分時的DUT的個數，爲以1C測試裝置1 0的總頻道數目，除以測試DUT的邏輯部分所需的頻道數目所得的商數（但爲整數部分）之値。而且，構成切換電路21各開關SW1〜SW512的ON/OFF 開關的個數，爲D U T的總接腳數，除以測試D U T的記億體部分所需的頻道數目Me h所得的商數（但爲整數部分）的値。由以上說明可明白得知，如依照本發明，因爲可以非常有效率的使用一台I c測試裝置，所以可以比用兩台 I C測試裝置測試邏輯/記憶體混合存在的I C所需的時間更短的時間，完成邏輯/記憶體混合存在I C的全部測試。其結果，因爲不必準備兩台非常昂貴的I C測試裝置 *使得使用者的經濟負擔減半，測試邏輯/記憶體混合存在I C所需的成本可以大幅縮減，得到顯著的利益。以上，以圖示說明本發明的較佳實施例，但是，只要不脫離本發明的精神以及範圍，當然可以有各種與上述實施例相關的變形，變更或改良，這是熟悉該項技術者接明白的。因此，本發明，並不限於以上敘述或圖面所示的實施例，包含所附專利申請範圍所定的本發明範圍內全部在內，以及其變形，變更或改良都包含在內。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -26 - ----------I— * 裝 ----—訂 ------線 {請先閱讀背面之注意事項再填寫本頁) A7 4483 0 3 Β7 五、發明說明（24) /【圖面之簡單說明】 / 圖1爲本發明的I C測試裝置的實施例之一的方塊圖〇圖2爲圖1所示的I C測試裝置的DUT的邏輯部份進行測試時的第一連接狀態的方塊圖。圖3爲圖1所示的IC測試裝置的DUT的邏輯部份進行測試時的第二連接狀態的方塊圖。圖4爲圖1所示的IC測試裝置的DUT的邏輯部份進行測試時的第三連接狀態的方塊圖。圖5爲圖1所示的IC測試裝置的DUT的邏輯部份進行測試時的第四連接狀態的方塊圖。圖6本發明的I C測試裝置的控制方法之說明圖。圖7從來I C測試裝置的DUT的記億體部份和邏輯部份兩者皆進行測試時的連接狀態的方塊圖。圖8從來I C測試裝置的D U T的記憶體部份進行測試時的連接狀態的方塊圖。主要元件對照表 --------------裳-----—訂---------線 (靖先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 1 0 1C 測試裝置 2 1 切換電路 S Κ 1 〜S K 8 I C插座 2 3 A 輸出線 2 3 B 輸出線本纸張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐）-27 - A7 4 4 8 3 ϋ :) _Β7 五、發明說明（25) 2 3 C 輸出線 2 3 D 輸出線

關開 W S (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28 -

Claims

經濟部智慧財產局員工消費合作社印製 4 483 0 3 AS BS C8 _____ D8 六'申請專利範圍 1· 一種半導體積體電路測試裝置，其特徵爲具備：半導體積體電路測試裝置，具有藉以供應驅動信號的所定數目的頻道； I c插座，依照測試此半導體積體電路測試裝置的上述頻道數目、和被測試的半導體積體電路的記憶體部份所需要的頻道數而決定，設定爲和可同時測試的記億體部份同樣數目：以及切換用電路，藉以切換以下兩種狀態：連接於此等 I c插座和上述半導體積體電路測試裝置之間，供應藉以測試被測試半導體積體電路的記億體部份的驅動信號給全部上述I C插座的狀態、和供應藉以測試被測試半導體積體電路的邏輯部份的驅動信號給一部分上述IC插座的狀態。 2. 如申請專利範圍第1項之半導體積體電路測試裝置，其中上述切換用電路，包含和上述半導體積體電路測試裝置的上述頻道數目相同數目的開關，此等開關分別由等於用被測試半導體積體電路的總接腳數，除以測試被測試的半導體積體電路的記憶體部份所需的頻道數之後所得的商數（但爲整數部份）的數値的ON/OF F開關所構成，此等ON /OF F開關的一端共同連接於相關的一個頻道。 3. 如申請專利範圍第2項之半導體積體電路測試裝置，其中上述ON/O F F開關的另一端，選擇性的連接於相對應的個別輸出線。本紙張尺度逍用中國國家梯準（CNS ) A4規格（210X297公釐） ---^------^------訂------J. (請先閲讀背面之注意事項再填寫本頁) -29- 經濟部智葸財產局員工消費合作社印製 448303 A8 B8 C8 __ D8 六、申請專利範圍 4.如申請專利範圍第1項之半導體積體電路測試裝置’其中上述I C插座的個數，等於用測試被測試的半導體積體電路的記憶體部份所需的頻道數，除以半導體積體電路測試裝置的上述頻道數目後所得的商數（但爲整數部份）；接受邏輯部份測試的被測試的半導體積體電路的個數’等於用測試被測試半導體積體電路的邏輯部份所需的頻道數目，除以半導體積體電路測試裝置的頻道數目所得的商數（但爲整數部份）的値。 5 . —種半導體積體電路測試裝置的控制方法，係針對申請專利範圍第1項中之半導體積體電路測試裝置的控制方法，其特徵爲：具備 (a )於著裝在上述I C插座的被測試半導體積體電路內的被測試半導體積體電路的一半的邏輯部份測試完畢時，將上述被測試半導體積體電路的全部記憶體部份一次測試之步驟； (b )於上述記億體部份的測試完畢時，開始上述被測試半導體積體電路內剩餘一半的被測試半導體積體電路的邏輯部份的測試之步驟： (c )在測試此剩餘一半的被測試半導體積體電路的邏輯部份時，將上述邏輯部份和記憶體部份皆已測試完畢的一半的被測試半導體積體電路，和下一次應測試的半導體積體電路交換的第一交換步驟； (d )於上述剩餘一半的被測試半導體積體電路的邏輯部份測試完畢時，開始測試上述已交換的被測試半導體 --------^------訂------\ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國®家揉準（CNS ) ΑΊ規格（2〗0X297公釐） -30- 4483 03 8888 ABCD 六、申請專利範圍積體電路的邏輯部份的測試’在進行此已交換的被測試半導體積體電路的邏輯部份的測試時，將上述邏輯部份和記憶體部份皆已測試完畢的上述剩餘一半的被測試半導體積體電路，和下一次應測試的半導體積體電路交換的第二交換步驟；以及 (e )此第二交換歩驟後，於上述第一交換步驟所交換的被測試半導體積體電路的邏輯部份的測試完畢時’將上述第一和第二交換步驟所交換的全部的被測試半導體積體電路的記憶體部份一起測試的步驟’ 藉由重複操作前述（b )步驟到（e )步驟’可以在實質上使得半導體積體電路裝置的測試完全不中斷。 ---------装------訂------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財4局員工消費合作社印製本紙張尺度適用中國困家揉率（CNS )六4洗格（210X297公釐） -31 -