TW441183B - Decoder-element to generate an output-signal with three different potentials and operation method for said decoder-element - Google Patents
Decoder-element to generate an output-signal with three different potentials and operation method for said decoder-element Download PDFInfo
- Publication number
- TW441183B TW441183B TW088112284A TW88112284A TW441183B TW 441183 B TW441183 B TW 441183B TW 088112284 A TW088112284 A TW 088112284A TW 88112284 A TW88112284 A TW 88112284A TW 441183 B TW441183 B TW 441183B
- Authority
- TW
- Taiwan
- Prior art keywords
- potential
- transistor
- contact
- decoding
- output terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/16—Conversion to or from representation by pulses the pulses having three levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Description
經濟部智慧財產局員工消費合作社印製 A7 __B7_________ 五、發明説明() 本發明係關於一種具有三種不同電位之輸出信號產生時 所用之解碼元件及此種解碼元件之操作方法。 本發明之目的是提供一種解碼元件,其在輸出端產生一 種輸出信號,此種輸出信號可依據解碼元件之輸入信號而 具有三種不同之電位。 此目的是以申請專利範圍第1項之解碼元件來達成。利 用二個此種解碼元件(其第三接點互相連接)可有利地達成 一種解碼電路。 利用申請專利範困第5項之操作方法’可有利地產生上 述輸出信號之電位之一。 本發明以下將依據圖式作詳述。圖式簡單說明如下: 第1圖 解碼元件之實施例* 第2圖 具有第1圖中所示之二個解碼元件之解碼電路 之實施例。 第3圖 在解碼元件之一之輸出端之電位相對於其輸入 信號之電位之關係圖》 第1圖顯示本發明之解碼元件DE。在第一接點1和輸出 端WLO之間配fi—種由p通道型式之電晶體T1和η通道型 式之第二《晶體Τ2所構成之串聯電路。第二電晶體Τ2之 閘極是與接地(0伏特)相連接。此外,在第二接點2和接地 之間配置一種由ρ通道型式之第三電晶體Τ3和η通道型式 之第四電晶體(Τ4)所構成之串聯電路。第三(Τ3)和第四電 晶體(Τ4)之汲極是與輸出端WLO相連接。第三接點3是與 本紙張尺度適用中國國家揉準(CNS ) Α4规格(210Χ297公羡) _.1 I I— i I I I —訂— n I n 線 (請先閲讀背面之注意事項再填寫本頁) “441183 A7 _B7__ 五、發明説明() 第三電晶體T3以及第四電晶體T4之閘極相連接。此外, 第三接點3經由P通道型式之第五電晶體T5而與第一電晶 體T1之閘極相連接。第一電晶體T1之閛極經由η通道型式 之第六電晶體Τ6而與接地相連接。第五電晶體Τ5和第六 電晶體Τ6之閘極是與第二接點2相連接。第1圖中解碼元 件DE之功能以下將依據第3圖來說明。 由第3圖可知:在第1圖之解碼元件DE之輸出端WLO可 依據各接點1,2, 3上之電位而產生三種不同之電位,即,〇 伏特,-2伏特及4伏特。爲了在輸出端WLO產生0伏特之 電位,則須在第二接點和第三接點施加4伏特且在第一接 點1施加-2伏特或0伏特。於是第三電晶體Τ3關閉(off) 而第四電晶雔T4導通,使輸出端WLO經由第四電晶體T4 而與接地相連接》由於接地電位是施加於第二電晶體T2之 閘極,則此電晶體T2關閉(off)。第二接點2上之4伏特亦 使第五電晶體T5關閉而使第六電晶體T6接通,此時接地 電位經由電晶體T6而施加於第一電晶體T1之閘極。由於 第一接點1之電位小於或等於第一電晶體T1之閘極電位, 則電晶體T1亦關閉》 爲了在輸出端WL0產生-2伏特之電位,則第1圖之解碼 元件DE首先轉換成輸出狀態,其中在第一接點丨施加〇伏 特,第二接點2施加-2伏特,第三接點3施加4伏特。若 先前在第一接點1已存在0V’第二接點2已存在4V且第三 接點3已存在4V ’則此情況是有利的,因此首先在輸出端 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) -------:---- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 經濟部智急財產局員工消費合作社印製 A7 ___ B7 五、發明説明() WLO上產生〇V之電位(請參閱第3圖之表之第一列)。若第 二接點2之電位由4V轉換至· 2V,則〇V之電位仍保持在輸 出端WLO上’這是因爲第三電晶體T3仍然關閉且第四電晶 體T4仍然接通。第二接點上之_2V可使第六電晶體T6關閉 且使第五電晶體T5將第三接點上之4V與第一電晶體τΐ之 閘極相連接。第一電晶體T1因此仍保持關閉狀態。
在第一時間點T1時第三接點3上之電位具有一種由4V
至-2V之負邊緣,於是第四電晶體T4關閉,使輸出端WLO 與接地點相隔離。此外,第三電晶體T3仍保持關閉,因爲 其閘極-源極電壓是0V。由於第五電晶體在第三接點3之 電位之下降邊緣時仍保持接通狀態,則第一電晶體T1之閘 極電位隨著第三接點3之電位而下降。只有當第五電晶體 之閘極-源極電壓小於其導通電壓時,第五電晶體T5才會
關閉。在目前情況中,第五電晶體T5之導通電壓是0.7V 。第一電晶體T1之閘極電位因此隨著第三接點3之電位之 負邊緣而在第五電晶體T5關閉前下降至- 2V + 0.7V = -1.3V 〇
在第一時間點T1之後的第二時間點T2時,第一接點1 之電位具有一種由0V至-2V之負邊緣。由於此時第五電晶 體T5和第六電晶體T6都關閉,則第一電晶體T1之閘極電 位由於現在與第一接點1之電位之間所達成之靴帶 (Bootstrap)效應而更進一步下降。以此種方式,則第一電 晶體T1之閘極電位可達到一種大約是-1.3V — 2V = -3.3V 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------------,訂------^ (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 之値直至第一接點1之電位之負邊緣結束爲止(在第3圖 中這些下降之邊緣是以無窮大之斜度來表示,事實上它們 的斜度是有限的,電位因此是逐漸地轉換)。只要第一電 晶體T1之閘極上施加一種電位(其較第一接點之電位低了 約至少是此電晶體之導通電壓),則第一電晶體T1導通, 使其汲極和源極上之電位相一致。輸出端WLO之電位在時 間上等於第一接點1上之電位之下降邊緣時具有一種同樣 是由0V至-2V之下降邊緣。第二電晶體T2使第一電晶體T1 之汲極上之負電位導電性地與輸出端WLO相連接,因爲接 地電位施加於其閘極上。輸出端WLO上之下降邊緣亦幾乎 在第二時間點T2開始。 經濟部智慧財產局員工消費合作社印製 最後,爲了在輸出端WLO上產生4V之第三電位,則須在 第一接點1施加-2V或0V,在第二接點施加4V且在第三接 點3施加-2V (請參閱第3圖中之表之最後一列)。第二接點 2上之4V可使第五電晶體T5關閉且可使第六電晶體T6將 第一電晶體T1之閘極與接地澠位相連接。第一電晶體T1 因此能可靠地關閉。第三接點3上之-2V可使第四電晶體 T4關閉以及第三電晶體T3導通。第二接點2之4V因此可 施加於輸出端WLO。 第2圖是用來推知一種解碼配置,其具有二個解碼電路 DS,其中每一個都具有第1圖中所示形式之二個解碼元件 DE。第一接點1共同之第一信號R0以及第二接點2之共同 之第二信號DRVO傳送至第2圖中解碼電路DS之上方處之解 本紙張尺度適用中國國家梯準(CNS ) A4规格(210X297公釐.) 五 -^-- W-,、^- \ 經濟部智慧財產局員工消費合作社印製 A7 B7___ 發明説明() 碼元件DE。第一接點1之共同之第一信號R1以及第二接點 2之共同之第二信號DRV 1傳送至解碼電路DS之下方處之解 碼元件DE。每一解碼電路DS之第三接點3互相連接。每一 解碼電路DS中有一種各別之第三信號DECO、DEC1傳送至 第三接點。解碼電路DS之第一信號R〇、R1’第二信號DRV0 、DRV1和第三信號DECO、DEC 1具有第3圖所示之電位或 電位波形以便在輸出端WLi產生所期望之輸出電位。 重要的是:第2圖中之解碼配置可毫無問題地擴充而加 入其它解碼電路DS,其中每一解碼電路中只需一個各別之 第三信號DECi。以此種方式可獲得一種具有任意數目之輸 出端WLi之解碼配置。若這些解碼電路DS之一之第三接點 永久性地施加4 V,則此解碼電路被去(d e -)驅動,使其輸 出端WLi持續地保持0V。反之,若解碼電路DS之第三接點 3上之髦位具有一種由4V至-2V之負邊緣,則藉由第一接 點1和第二接點2之電位波形之選取即可決定:-2V應產生 於哪一個輸出端WLi以及4V應產生於哪一個輸出端》 第2圖中所示之解碼配置例如適合用作積體記憶體之字 線解碼器之組件,其中此解碼元件DE之輸出端WLi是與每 -字線相連接且第一信號R0、R1,第二信號DRV0、DKV1 及第三信號DECO、DEC1依據此種施加至記憶體之字線位 址來改變其電位。 主要元件之對照表 1,2,3 接點 -7- 本紙張尺度適用中國國家揉準(CNS)A4规格(210X297公釐) ———————— 裝 I I 訂— I I I I 線 (請先閲讀背面之注意事項再填寫本頁) 卜 44Π 8 3 五、發明説明() T1 〜T6 電晶體 WLO 〜WL3 輸出端 DE 解碼元件 DS 解碼電路 RO , R1 第一信號 DRVO,DRV1 第二信號 DECO ,DEC1 第三信號 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐.)
Claims (1)
- Α8 Β8 C8 D8 六、申請專利範圍 1. 一種在輸出端(WLi)具有三種不同電位(-2V,OV,4V) 之輸出信號產生時所用之解碼元件(DE),第二電位(0V) 介於第一(-2V)和第三電位(4V)之間,此種解碼元件(DE) 之特徴爲: -第一接點(1),其經由第一導電型式之第一電晶體(T1) 和第二導電型式之第二電晶體(T2)而與輸出端(WLi) 相連接,其電晶體(T2)之控制端是與第二電位 (〇丫)相^^^. 第二接),其經由第一導電型式之第三電晶體(T3) (請先閲讀背面之注意事項再填寫本頁) -裝. 經濟部中央標隼局wt:工消費合作社印製 而與輸出端(WLi)相連接 -其輸出端(WLi)經由第二導電型式之第四電晶體(T4) 而與第二電位(0V)相連接, -第三接點(3),其是與第三(T3)和第四電晶體(T4)之控 制端相連接且經由第一導電型式之第五電晶體(T5) 而與第一電晶體(T1)之控制端相連接, -第二導電型式之第六電晶體(Τ6),第一電晶體(Τ1)之 控制端經由第六電晶體(Τ6)而與第二電位(0V)相連 接, -第二接點(2)是與第五(Τ5)和第六電晶體(Τ6)之控制 端相連接。 2.如申請專利範圍第1項之解碼元件,其中爲了產生此種 具有第二電位(0V)之输出信號須在第一接點(1)施加第 一電位(-2V)或第二電位(〇V)以及在第二接點(2)和第三 訂- 線 本紙張尺度適用中國國家梂準(CNS ) A4规格(210X297公釐) 441183 Α8 Β8 C8 D8 六、申請專利範圍 接點(3)施加第三電位(4V) » 3. 如申請專利範圍第1項之解碼元件,其中爲了產生此種 具有第三電位(4V)之輸出信號須在第一接點(1)施加第 一(-2V)或第二電位(〇V),在第二接點(2)施加第三電位 (4V)且在第三接點(3)施加第一電位(.2V) » 4. 一種解碼電路(DC),其具有二個如申請專利範圍第1或 第2項之解碼元件(DE),其特徵爲:這些解碼元件(DE) 之第三接點(3)互相連接。 5. —種如申請專利範圍第1項之解碼元件所用之操作方法 ’其特徵爲:爲了產生此種具有第一電位(-2V)之輸出信 號首先須在第二接點(2)施加第一電位(.2V),然後在第 三接點(3)使第三電位(4V)轉換至第一電位(-2V),隨後 在第一接點(1)使第二電位(0V)轉換至第一電位(-2V)。 (請先閲讀背面之注意事項再填寫本頁) 訂 --1 T 經濟部中央梂隼局負工消费合作社印袋 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19844666A DE19844666C1 (de) | 1998-09-29 | 1998-09-29 | Decoderelement zur Erzeugung eines Ausgangssignals mit drei unterschiedlichen Potentialen und Betriebsverfahren für das Decoderelement |
Publications (1)
Publication Number | Publication Date |
---|---|
TW441183B true TW441183B (en) | 2001-06-16 |
Family
ID=7882665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088112284A TW441183B (en) | 1998-09-29 | 1999-07-20 | Decoder-element to generate an output-signal with three different potentials and operation method for said decoder-element |
Country Status (7)
Country | Link |
---|---|
US (1) | US6480055B2 (zh) |
EP (1) | EP1119858B1 (zh) |
JP (1) | JP3423693B2 (zh) |
KR (1) | KR100389208B1 (zh) |
DE (2) | DE19844666C1 (zh) |
TW (1) | TW441183B (zh) |
WO (1) | WO2000019436A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10047717A1 (de) | 2000-09-27 | 2002-04-18 | Basf Ag | Hydrophile, offenzellige, elastische Schaumstoffe auf Basis von Melamin/Formaldehyd-Harzen, ihre Herstellung und ihre Verwendung in Hygieneartikeln |
US20050163194A1 (en) * | 2004-01-28 | 2005-07-28 | Qualcomm Incorporated | Interference estimation in a wireless communication system |
US8085831B2 (en) * | 2004-05-17 | 2011-12-27 | Qualcomm Incorporated | Interference control via selective blanking/attenuation of interfering transmissions |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4961192A (en) * | 1988-07-29 | 1990-10-02 | International Business Machines Corporation | Data error detection and correction |
US5274278A (en) * | 1991-12-31 | 1993-12-28 | Intel Corporation | High-speed tri-level decoder with dual-voltage isolation |
US6172531B1 (en) * | 1999-02-16 | 2001-01-09 | International Business Machines Corporation | Low power wordline decoder circuit with minimized hold time |
-
1998
- 1998-09-29 DE DE19844666A patent/DE19844666C1/de not_active Expired - Fee Related
-
1999
- 1999-07-20 TW TW088112284A patent/TW441183B/zh not_active IP Right Cessation
- 1999-07-28 DE DE59904238T patent/DE59904238D1/de not_active Expired - Lifetime
- 1999-07-28 WO PCT/DE1999/002321 patent/WO2000019436A1/de active IP Right Grant
- 1999-07-28 EP EP99950445A patent/EP1119858B1/de not_active Expired - Lifetime
- 1999-07-28 JP JP2000572851A patent/JP3423693B2/ja not_active Expired - Fee Related
- 1999-07-28 KR KR10-2001-7003951A patent/KR100389208B1/ko not_active IP Right Cessation
-
2001
- 2001-03-29 US US09/822,028 patent/US6480055B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6480055B2 (en) | 2002-11-12 |
EP1119858B1 (de) | 2003-02-05 |
WO2000019436A1 (de) | 2000-04-06 |
US20020008564A1 (en) | 2002-01-24 |
DE19844666C1 (de) | 2000-03-30 |
EP1119858A1 (de) | 2001-08-01 |
JP2002526953A (ja) | 2002-08-20 |
JP3423693B2 (ja) | 2003-07-07 |
DE59904238D1 (de) | 2003-03-13 |
KR100389208B1 (ko) | 2003-06-27 |
KR20010075422A (ko) | 2001-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08162915A (ja) | 半導体集積回路 | |
US6084459A (en) | Voltage level shifting circuit | |
JP5468642B2 (ja) | 電圧スイッチ回路 | |
JP3093655B2 (ja) | 多値マスクromのワード線駆動方法及びその駆動回路 | |
TW441183B (en) | Decoder-element to generate an output-signal with three different potentials and operation method for said decoder-element | |
JP2005318513A (ja) | レベルシフタ及びこれを利用した平板表示装置 | |
TWI252625B (en) | Data driving circuit and semiconductor memory device having the same | |
JP3698550B2 (ja) | ブースト回路及びこれを用いた半導体装置 | |
CN105405466B (zh) | 数据读出电路 | |
US10923173B2 (en) | Voltage generating circuit, semiconductor memory device, and voltage generating method | |
KR100495854B1 (ko) | 부스팅 회로 | |
JP7097749B2 (ja) | レベルシフト回路 | |
JP3967248B2 (ja) | レベルシフト回路 | |
TW444433B (en) | Circuit-arrangement to generate digital signals | |
CN110176926B (zh) | 一种或门电路、栅极驱动电路及显示面板 | |
KR20070076112A (ko) | 레벨 쉬프터 | |
JP4281358B2 (ja) | パルス昇圧回路 | |
KR100295677B1 (ko) | 전압 승압 회로 | |
JP2004007831A (ja) | レベルシフト回路 | |
JP3809651B2 (ja) | 遅延回路、強誘電体メモリ装置、及び電子機器 | |
KR100186345B1 (ko) | 레벨시프트 회로 | |
US20070103200A1 (en) | Buffer circuit and use thereof | |
TW395046B (en) | Decoding method of the region word line decoder having two MOS transistors in the memory and the structure thereof | |
CN114743581A (zh) | 字线驱动电路及字线译码电路 | |
US20050162889A1 (en) | Storage circuit, semiconductor device, electronic apparatus, and driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |