JP3093655B2 - 多値マスクromのワード線駆動方法及びその駆動回路 - Google Patents
多値マスクromのワード線駆動方法及びその駆動回路Info
- Publication number
- JP3093655B2 JP3093655B2 JP25643696A JP25643696A JP3093655B2 JP 3093655 B2 JP3093655 B2 JP 3093655B2 JP 25643696 A JP25643696 A JP 25643696A JP 25643696 A JP25643696 A JP 25643696A JP 3093655 B2 JP3093655 B2 JP 3093655B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- word line
- mask rom
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Description
【0001】
【発明の属する技術分野】本発明は、多値マスクROM
の多値データの読み出しにつき、特にワード線の駆動方
法及びその駆動回路に関する。
の多値データの読み出しにつき、特にワード線の駆動方
法及びその駆動回路に関する。
【0002】
【従来の技術】従来の多値マスクROMについてのメモ
リセル読み出し動作の説明を図3の回路図及びタイミン
グ波形図4−(a)、ワード線波形図4−(b)を用い
行う。図3は従来の多値マスクROMのワード線駆動回
路の回路図である。本回路は、ワード線電位発生回路1
と、タイミング発生回路6と、ワード線デコーダ3とか
ら構成されている。又、ワード線デコーダ3の出力には
ワード線4が接続されておりメモリセルのゲートを形成
している為、数百KΩの抵抗及び数pFの容量が付加し
ている。
リセル読み出し動作の説明を図3の回路図及びタイミン
グ波形図4−(a)、ワード線波形図4−(b)を用い
行う。図3は従来の多値マスクROMのワード線駆動回
路の回路図である。本回路は、ワード線電位発生回路1
と、タイミング発生回路6と、ワード線デコーダ3とか
ら構成されている。又、ワード線デコーダ3の出力には
ワード線4が接続されておりメモリセルのゲートを形成
している為、数百KΩの抵抗及び数pFの容量が付加し
ている。
【0003】多値マスクROMにおいては、記憶データ
に応じた複数のしきい値電圧を設定し、メモリセルに対
応する電圧値で書き込む事で一セルに多値データを記憶
させておき、読み出し時にそのセルに書き込まれた電圧
値を特定する事により記憶データを読み出している。こ
こで、二値のデータを一つのセルに書き込んだ場合の読
み出し方法について説明する。書き込むデータとしては
(0,0)、(0,1)、(1,0)、(1,1)の4
通りの組み合わせがあり、各々に対しメモリセルの書き
込み電圧値0、1、2、3が対応している。ワード線電
位発生回路より生成される第一電位と第二電位の関係
は、(電源電位)>(第二電位)>(第一電位)の電位
の関係にあり、書き込み電圧値0は第一電位よりも低
く、書き込み電圧値1は第一電位と第二電位の間、書き
込み電圧値2は第二電位と電源電位の間、書き込み電圧
値3は電源電位よりも高く設定している。
に応じた複数のしきい値電圧を設定し、メモリセルに対
応する電圧値で書き込む事で一セルに多値データを記憶
させておき、読み出し時にそのセルに書き込まれた電圧
値を特定する事により記憶データを読み出している。こ
こで、二値のデータを一つのセルに書き込んだ場合の読
み出し方法について説明する。書き込むデータとしては
(0,0)、(0,1)、(1,0)、(1,1)の4
通りの組み合わせがあり、各々に対しメモリセルの書き
込み電圧値0、1、2、3が対応している。ワード線電
位発生回路より生成される第一電位と第二電位の関係
は、(電源電位)>(第二電位)>(第一電位)の電位
の関係にあり、書き込み電圧値0は第一電位よりも低
く、書き込み電圧値1は第一電位と第二電位の間、書き
込み電圧値2は第二電位と電源電位の間、書き込み電圧
値3は電源電位よりも高く設定している。
【0004】まず、外部入力アドレスの変化に伴って変
化するアドレス信号100を入力とし、タイミング発生
回路6の出力パルス101にワンショットパルスが発生
する。そのワンショットパルスを受けて、ディレイ回路
5から一定期間遅延したワンショットパルス102が発
生し、ワード線電位発生回路1より第一電位をワード線
デコーダ3のインバータ11のPch側ソースに供給す
る。それに伴いワード線の電位はグランド電位から上昇
し、第一電位となる。この際ワード線電位はワード線デ
コーダ側106と遠端側107で、所望の電位に達する
までの遅延差が生じる。この時点で選択されたメモリセ
ルの書き込み電圧値は、0かそれ以外かに判別される。
化するアドレス信号100を入力とし、タイミング発生
回路6の出力パルス101にワンショットパルスが発生
する。そのワンショットパルスを受けて、ディレイ回路
5から一定期間遅延したワンショットパルス102が発
生し、ワード線電位発生回路1より第一電位をワード線
デコーダ3のインバータ11のPch側ソースに供給す
る。それに伴いワード線の電位はグランド電位から上昇
し、第一電位となる。この際ワード線電位はワード線デ
コーダ側106と遠端側107で、所望の電位に達する
までの遅延差が生じる。この時点で選択されたメモリセ
ルの書き込み電圧値は、0かそれ以外かに判別される。
【0005】次に、ディレイ回路5から一定期間遅延し
たワンショットパルス信号103が発生し、ワード線電
位発生回路1より第二電位を、ワード線デコーダ3のイ
ンバータ11のPch側ソースに供給する。それに伴
い、ワード線の電位は第一電位から上昇し、第二電位と
なる。この時点で、選択されたメモリセルの書き込み電
圧値は、前記第一電位にて0以外に判別された場合に、
1かそれ以外かに判別される。
たワンショットパルス信号103が発生し、ワード線電
位発生回路1より第二電位を、ワード線デコーダ3のイ
ンバータ11のPch側ソースに供給する。それに伴
い、ワード線の電位は第一電位から上昇し、第二電位と
なる。この時点で、選択されたメモリセルの書き込み電
圧値は、前記第一電位にて0以外に判別された場合に、
1かそれ以外かに判別される。
【0006】その後、ディレイ回路5から一定期間遅延
したワンショットパルス信号105が発生し、ワード線
電位発生回路1より、電源電位をワード線デコーダ3の
インバータ11のPch側ソースに供給する。それに伴
い、ワード線の電位は第二電位から上昇し、電源電位と
なる。この時点で、選択されたメモリセルの書き込み電
圧値は、前記第一電位にて0以外に判別され、前記第二
電位にて1以外に判別された場合に、2か3かが判別さ
れる。以上の動作により、ワード線デコーダ3でデコー
ドされたメモリセルの書き込み電圧値を特定する事がで
き、多値データの読み出しができる。又、ディレイ回路
5の出力信号105から一定期間遅延したワンショット
パルス信号が発生し、ワード線デコーダ3のNchトラ
ンジスタ10がONしワード線の電位をグランド電位と
し、次のアドレス変化に伴う読み出しに備える。
したワンショットパルス信号105が発生し、ワード線
電位発生回路1より、電源電位をワード線デコーダ3の
インバータ11のPch側ソースに供給する。それに伴
い、ワード線の電位は第二電位から上昇し、電源電位と
なる。この時点で、選択されたメモリセルの書き込み電
圧値は、前記第一電位にて0以外に判別され、前記第二
電位にて1以外に判別された場合に、2か3かが判別さ
れる。以上の動作により、ワード線デコーダ3でデコー
ドされたメモリセルの書き込み電圧値を特定する事がで
き、多値データの読み出しができる。又、ディレイ回路
5の出力信号105から一定期間遅延したワンショット
パルス信号が発生し、ワード線デコーダ3のNchトラ
ンジスタ10がONしワード線の電位をグランド電位と
し、次のアドレス変化に伴う読み出しに備える。
【0007】
【発明が解決しようとする課題】この従来の駆動方法及
び駆動回路では、ワード線遠端を高速に設定電位にする
為に、ワード線デコーダのディメンジョンを大きくする
か、一つのワード線デコード回路当たりのワード線長を
短くする等を行って来たが、ワード線に抵抗と容量が付
加される為、ワード線のデコーダ側と反対側にて伝達時
間が違う為に、マスク面積の拡大は避けられなかった。
び駆動回路では、ワード線遠端を高速に設定電位にする
為に、ワード線デコーダのディメンジョンを大きくする
か、一つのワード線デコード回路当たりのワード線長を
短くする等を行って来たが、ワード線に抵抗と容量が付
加される為、ワード線のデコーダ側と反対側にて伝達時
間が違う為に、マスク面積の拡大は避けられなかった。
【0008】本発明の多値マスクROMのワード線駆動
方法は、多値マスクROMの多値ワードを読み出す際
に、前記多値マスクROMのワード線の電位を、各々所
定のワード線読み出し電位に設定する選択信号と、前記
所定の読み出し電位より大きな、前記所定の読み出し電
位以外の電位に、所定の期間、前記ワード線の電位を設
定する選択信号とを、前記多値マスクROMのアドレス
・バス信号線データの変化を検出してワンショットパル
ス信号を発生し、前記ワンショットパルス信号を遅延回
路により順次遅延させた信号に基づき、交互に生成する
ようにして、前記ワード線を駆動するようにしたことを
特徴とする多値マスクROMのワード線駆動方法であ
る。 また、本発明の多値マスクROMのワード線駆動回
路は、前記多値マスクROMのアドレス・バス信号線デ
ータの変化を検出してワンショットパルス信号を発生
し、前記ワンショットパルス信号を遅延回路により順次
遅延させた信号に基づき、前記ワード線を多段階の電位
の内の各々所定の読み出し電位に設定する選択信号と、
前記所定の読み出し電位以外の電位に、所定の期間、ワ
ード線を設定する選択信号とを、交互に生成するように
してワード線を駆動することを特徴とする多値マスクR
OMのワード線駆動回路である。
方法は、多値マスクROMの多値ワードを読み出す際
に、前記多値マスクROMのワード線の電位を、各々所
定のワード線読み出し電位に設定する選択信号と、前記
所定の読み出し電位より大きな、前記所定の読み出し電
位以外の電位に、所定の期間、前記ワード線の電位を設
定する選択信号とを、前記多値マスクROMのアドレス
・バス信号線データの変化を検出してワンショットパル
ス信号を発生し、前記ワンショットパルス信号を遅延回
路により順次遅延させた信号に基づき、交互に生成する
ようにして、前記ワード線を駆動するようにしたことを
特徴とする多値マスクROMのワード線駆動方法であ
る。 また、本発明の多値マスクROMのワード線駆動回
路は、前記多値マスクROMのアドレス・バス信号線デ
ータの変化を検出してワンショットパルス信号を発生
し、前記ワンショットパルス信号を遅延回路により順次
遅延させた信号に基づき、前記ワード線を多段階の電位
の内の各々所定の読み出し電位に設定する選択信号と、
前記所定の読み出し電位以外の電位に、所定の期間、ワ
ード線を設定する選択信号とを、交互に生成するように
してワード線を駆動することを特徴とする多値マスクR
OMのワード線駆動回路である。
【0009】
【発明の実施の形態】本発明の実施の形態を図1の回路
図及びタイミング波形図2−(a)、ワード線波形図2
−(b)を用いて説明する。
図及びタイミング波形図2−(a)、ワード線波形図2
−(b)を用いて説明する。
【0010】図1は本発明の多値マスクROMのワード
線駆動回路の図である。本回路は、ワード線電位発生回
路1と、タイミング発生回路2と、ワード線デコーダ3
とから構成されている。又、ワード線デコーダ3の出力
にはワード線4が接続されておりメモリセルのゲートを
形成している為、数百KΩの抵抗及び数pFの容量が付
加している。従来回路との変更点は、タイミング発生回
路2の構成と遅延回路5の構成である。
線駆動回路の図である。本回路は、ワード線電位発生回
路1と、タイミング発生回路2と、ワード線デコーダ3
とから構成されている。又、ワード線デコーダ3の出力
にはワード線4が接続されておりメモリセルのゲートを
形成している為、数百KΩの抵抗及び数pFの容量が付
加している。従来回路との変更点は、タイミング発生回
路2の構成と遅延回路5の構成である。
【0011】まず遅延回路5は従来回路の場合、ワンシ
ョットパルス信号101を入力とし順次3つのパルスを
パルス出力信号102,103,104から出力してい
たが、本発明ではパルス出力信号102,103各々が
出力する前にもパルスを出力するように変更している。
この追加パルス出力は論理和用NOR回路13に入力し
出力パルス信号108を発生し、ワード線電位発生回路
1から、第一電位、第二電位発生の前に、電源電位をワ
ード線デコーダ3のインバータ11のPch側ソースに
供給する。
ョットパルス信号101を入力とし順次3つのパルスを
パルス出力信号102,103,104から出力してい
たが、本発明ではパルス出力信号102,103各々が
出力する前にもパルスを出力するように変更している。
この追加パルス出力は論理和用NOR回路13に入力し
出力パルス信号108を発生し、ワード線電位発生回路
1から、第一電位、第二電位発生の前に、電源電位をワ
ード線デコーダ3のインバータ11のPch側ソースに
供給する。
【0012】多値マスクROMに於いては、記憶情報に
応じた複数のしきい値電圧に対応した電圧値をメモリセ
ルに書き込む事で、一セルに多値の情報を記憶させてお
き、読み出し時に、そのセルの書き込み電圧値を特定す
る事により記憶情報を読み出している。
応じた複数のしきい値電圧に対応した電圧値をメモリセ
ルに書き込む事で、一セルに多値の情報を記憶させてお
き、読み出し時に、そのセルの書き込み電圧値を特定す
る事により記憶情報を読み出している。
【0013】ここで、二値の情報を一つのセルに書き込
んだ場合の読み出し方法について説明する。書き込む情
報としては(0,0),(0,1),(1,0),
(1,1)の4通りの組合せがあり、各々に対しメモリ
セルの書き込み電圧値0、1、2、3が対応している。
ワード線電位発生回路1より生成される第一電位と第二
電位の関係は、(電源電位)>(第二電位)>(第一電
位)の関係にあり、書き込み電圧値0は第一電位よりも
低く、書き込み電圧値1は第一電位と第二電位の関、書
き込み電圧値2は第二電位と電源電位の間、書き込み電
圧値3は電源電位よりも高い。
んだ場合の読み出し方法について説明する。書き込む情
報としては(0,0),(0,1),(1,0),
(1,1)の4通りの組合せがあり、各々に対しメモリ
セルの書き込み電圧値0、1、2、3が対応している。
ワード線電位発生回路1より生成される第一電位と第二
電位の関係は、(電源電位)>(第二電位)>(第一電
位)の関係にあり、書き込み電圧値0は第一電位よりも
低く、書き込み電圧値1は第一電位と第二電位の関、書
き込み電圧値2は第二電位と電源電位の間、書き込み電
圧値3は電源電位よりも高い。
【0014】図1の回路に於いて、外部入力アドレスが
変化するタイミングに伴い変化するアドレス信号100
を入力としタイミング発生回路5の出力パルス信号10
1にワンショットパルスが発生する。そのワンショット
パルスを受けて、ディレイ回路5の出力パルス信号10
8から一定期間遅延したワンショットパルスが発生し、
本パルスによりワード線電位発生回路1より電源電位
を、ワード線デコーダ3のインバータ11のPch側ソ
ースに供給する。それに伴いワード線デコーダ側のワー
ド線信号106は電源電位に向けて上昇し、遠端側のワ
ード線の信号107も電源に向け上昇する。
変化するタイミングに伴い変化するアドレス信号100
を入力としタイミング発生回路5の出力パルス信号10
1にワンショットパルスが発生する。そのワンショット
パルスを受けて、ディレイ回路5の出力パルス信号10
8から一定期間遅延したワンショットパルスが発生し、
本パルスによりワード線電位発生回路1より電源電位
を、ワード線デコーダ3のインバータ11のPch側ソ
ースに供給する。それに伴いワード線デコーダ側のワー
ド線信号106は電源電位に向けて上昇し、遠端側のワ
ード線の信号107も電源に向け上昇する。
【0015】次にディレイ回路5の出力パルス信号10
2から一定期間遅延したワンショットパルスが発生し、
ワード線電位発生回路5より、第一電位がワード線デコ
ーダ3のインバータ11のPch側ソースに供給され
る。それに伴いワード線デコーダ側のワード線信号10
6及び遠端側のワード線信号107は第一電位に設定さ
れる。この時点で選択されたメモリセルの書き込み電圧
値は、0かそれ以外かに判別される。
2から一定期間遅延したワンショットパルスが発生し、
ワード線電位発生回路5より、第一電位がワード線デコ
ーダ3のインバータ11のPch側ソースに供給され
る。それに伴いワード線デコーダ側のワード線信号10
6及び遠端側のワード線信号107は第一電位に設定さ
れる。この時点で選択されたメモリセルの書き込み電圧
値は、0かそれ以外かに判別される。
【0016】次にディレイ回路5の出力パルス信号10
8から一定期間遅延したワンショットパルスが発生し、
ワード線電位発生回路1より、電源電位をワード線デコ
ーダ3のインバータ11のPch側ソースに供給する。
それに伴いワードデコーダ側のワード線信号106は電
源に向けて上昇し、遠端側のワード線の信号107も電
源電位に向け上昇する。
8から一定期間遅延したワンショットパルスが発生し、
ワード線電位発生回路1より、電源電位をワード線デコ
ーダ3のインバータ11のPch側ソースに供給する。
それに伴いワードデコーダ側のワード線信号106は電
源に向けて上昇し、遠端側のワード線の信号107も電
源電位に向け上昇する。
【0017】次にディレイ回路5の出力パルス信号10
3から一定期間遅延したワンショットパルスが発生しワ
ード線電位発生回路1より、第二電位をワード線デコー
ダ3のインバータ11のPch側ソースに出力する。そ
れに伴いワード線デコーダ側のワード線信号106及び
遠端側のワード線の信号107は第二電位に設定され
る。この時点で、選択されたメモリセルの書き込み電圧
値は、前記第一電位にて0以外に判別された場合に、1
かそれ以外かに判別される。
3から一定期間遅延したワンショットパルスが発生しワ
ード線電位発生回路1より、第二電位をワード線デコー
ダ3のインバータ11のPch側ソースに出力する。そ
れに伴いワード線デコーダ側のワード線信号106及び
遠端側のワード線の信号107は第二電位に設定され
る。この時点で、選択されたメモリセルの書き込み電圧
値は、前記第一電位にて0以外に判別された場合に、1
かそれ以外かに判別される。
【0018】その後ディレイ回路5の出力パルス信号1
08から一定期間の遅延したワンショットパルスが発生
し、ワード線電位発生回路1より、電源電位をワード線
デコーダ3のインバータ11のPch側ソースに供給す
る。それに伴いワード線の電位は第二電位から上昇し、
電源電位となる。この時点で、選択されたメモリセルの
書き込み電圧値は、前記第一電位にて0以外に判別さ
れ、前記第二電位にて1以外に判別された場合に、2か
3かが判別される。
08から一定期間の遅延したワンショットパルスが発生
し、ワード線電位発生回路1より、電源電位をワード線
デコーダ3のインバータ11のPch側ソースに供給す
る。それに伴いワード線の電位は第二電位から上昇し、
電源電位となる。この時点で、選択されたメモリセルの
書き込み電圧値は、前記第一電位にて0以外に判別さ
れ、前記第二電位にて1以外に判別された場合に、2か
3かが判別される。
【0019】その後ディレイ回路5の出力パルス信号1
05から一定時間遅延したワンショットパルスが発生し
ワード線デコーダ3のNchトランジスタがONしワー
ド線の電位をグランド電位とし次のアドレス変化に伴う
読み出しに備える。
05から一定時間遅延したワンショットパルスが発生し
ワード線デコーダ3のNchトランジスタがONしワー
ド線の電位をグランド電位とし次のアドレス変化に伴う
読み出しに備える。
【0020】第二の実施の形態としては、第一電位に設
定する際に第二電位を使用してオーバープリチャージさ
せる事も可能である。
定する際に第二電位を使用してオーバープリチャージさ
せる事も可能である。
【0021】その他に電源電位を設定する際に電源電圧
より高い電圧を発生する回路を具備する事によりオーバ
ープリチャージ時の電源供給源として使用する事もでき
る。
より高い電圧を発生する回路を具備する事によりオーバ
ープリチャージ時の電源供給源として使用する事もでき
る。
【0022】
【発明の効果】以上説明した様に本発明によれば、設定
電位より高電位に一度オーバープリチャージする事によ
り、高速にワード線の遠端電位を設定する事が出来る。
又、従来回路のタイミング発生回路において、ディレイ
回路を変更するだけで本発明を実現可能であり、マスク
面積の拡大を最小に抑えることができる。
電位より高電位に一度オーバープリチャージする事によ
り、高速にワード線の遠端電位を設定する事が出来る。
又、従来回路のタイミング発生回路において、ディレイ
回路を変更するだけで本発明を実現可能であり、マスク
面積の拡大を最小に抑えることができる。
【図1】本発明の第一の実施の形態のワード線駆動回路
の回路図。
の回路図。
【図2】本発明の第一の実施の形態のタイミング波形図
及びそのワード線波形図。
及びそのワード線波形図。
【図3】従来のワード線駆動回路の回路図。
【図4】従来のタイミング波形図及びそのワード線波形
図。
図。
1 ワード線電位発生回路 2,6 タイミング発生回路 3 ワード線デコーダ 4 ワード線 5 遅延回路 7,8,9,10 Nチャネル型MOSトランジスタ 11 インバータ回路 12 NAND回路 13 NOR回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G11C 16/04
Claims (2)
- 【請求項1】 多値マスクROMの多値ワードを読み出
す際に、前記多値マスクROMのワード線の電位を、各
々所定のワード線読み出し電位に設定する選択信号と、
前記所定の読み出し電位より大きな、前記所定の読み出
し電位以外の電位に、所定の期間、前記ワード線の電位
を設定する選択信号とを、前記多値マスクROMのアド
レス・バス信号線データの変化を検出してワンショット
パルス信号を発生し、前記ワンショットパルス信号を遅
延回路により順次遅延させた信号に基づき、交互に生成
するようにして、前記ワード線を駆動するようにしたこ
とを特徴とする多値マスクROMのワード線駆動方法。 - 【請求項2】 多値マスクROMの多値ワードを読み出
す際の各々所定のワード線読み出し電位に設定する選択
信号と、前記読み出し電位以外の電位に、所定の期間、
ワード線電位を設定する選択信号とを、前記多値マスク
ROMのアドレス・バス信号線データの変化を検出して
ワンショットパルス信号を発生し、前記ワンショットパ
ルス信号を遅延回路により順次遅延させた信号に基づ
き、交互に生成するようにしたことを特徴とする多値マ
スクROMのワード線駆動回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25643696A JP3093655B2 (ja) | 1996-09-27 | 1996-09-27 | 多値マスクromのワード線駆動方法及びその駆動回路 |
US08/936,732 US5892727A (en) | 1996-09-27 | 1997-09-25 | Word line driver in a multi-value mask ROM |
TW086114011A TW329523B (en) | 1996-09-27 | 1997-09-25 | The method and driving circuit for driving a word line an a multi-value mask ROM |
KR1019970049411A KR100259785B1 (ko) | 1996-09-27 | 1997-09-27 | 다치 마스크 rom의 워드선 구동기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25643696A JP3093655B2 (ja) | 1996-09-27 | 1996-09-27 | 多値マスクromのワード線駆動方法及びその駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10106280A JPH10106280A (ja) | 1998-04-24 |
JP3093655B2 true JP3093655B2 (ja) | 2000-10-03 |
Family
ID=17292644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25643696A Expired - Fee Related JP3093655B2 (ja) | 1996-09-27 | 1996-09-27 | 多値マスクromのワード線駆動方法及びその駆動回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5892727A (ja) |
JP (1) | JP3093655B2 (ja) |
KR (1) | KR100259785B1 (ja) |
TW (1) | TW329523B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100314732B1 (ko) * | 1998-09-28 | 2002-01-17 | 박종섭 | 논리합회로를이용한상태머신 |
US6545923B2 (en) * | 2001-05-04 | 2003-04-08 | Samsung Electronics Co., Ltd. | Negatively biased word line scheme for a semiconductor memory device |
KR100769801B1 (ko) * | 2001-12-26 | 2007-10-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
KR100510484B1 (ko) * | 2002-01-24 | 2005-08-26 | 삼성전자주식회사 | 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치 |
KR20030081996A (ko) * | 2002-04-15 | 2003-10-22 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 구동방법 |
US7149383B2 (en) * | 2003-06-30 | 2006-12-12 | Finisar Corporation | Optical system with reduced back reflection |
US7313019B2 (en) * | 2004-12-21 | 2007-12-25 | Intel Corporation | Step voltage generation |
US7551489B2 (en) * | 2005-12-28 | 2009-06-23 | Intel Corporation | Multi-level memory cell sensing |
US7532515B2 (en) * | 2007-05-14 | 2009-05-12 | Intel Corporation | Voltage reference generator using big flash cell |
KR100913330B1 (ko) * | 2007-12-27 | 2009-08-20 | 주식회사 동부하이텍 | 메모리 소자의 테스트 장치 |
JP2010140554A (ja) * | 2008-12-11 | 2010-06-24 | Samsung Electronics Co Ltd | 不揮発性半導体記憶装置の読出し方法 |
JP2017216025A (ja) * | 2016-05-31 | 2017-12-07 | 東芝メモリ株式会社 | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6342100A (ja) * | 1986-08-08 | 1988-02-23 | Fujitsu Ltd | 3値レベルrom |
US4985865A (en) * | 1988-12-21 | 1991-01-15 | Texas Instruments Incorporated | Asymmetrical delay for controlling word line selection |
JP3179943B2 (ja) * | 1993-07-12 | 2001-06-25 | 株式会社東芝 | 半導体記憶装置 |
JP3080829B2 (ja) * | 1994-02-17 | 2000-08-28 | 株式会社東芝 | カスケード型メモリセル構造を有した多バンクシンクロナスメモリシステム |
JP2768321B2 (ja) * | 1995-02-28 | 1998-06-25 | 日本電気株式会社 | 半導体記憶装置 |
-
1996
- 1996-09-27 JP JP25643696A patent/JP3093655B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-25 US US08/936,732 patent/US5892727A/en not_active Expired - Fee Related
- 1997-09-25 TW TW086114011A patent/TW329523B/zh active
- 1997-09-27 KR KR1019970049411A patent/KR100259785B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980025080A (ko) | 1998-07-06 |
KR100259785B1 (ko) | 2000-06-15 |
TW329523B (en) | 1998-04-11 |
US5892727A (en) | 1999-04-06 |
JPH10106280A (ja) | 1998-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5638326A (en) | Parallel page buffer verify or read of cells on a word line using a signal from a reference cell in a flash memory device | |
US5982666A (en) | Sense amplifier circuit for semiconductor memory devices | |
JP5544442B2 (ja) | ページ消去機能におけるアドレス変化検出によるデコーディング制御 | |
US20020181279A1 (en) | Nonvolatile semiconductor memory device including correction of erratic memory cell data | |
JP3093655B2 (ja) | 多値マスクromのワード線駆動方法及びその駆動回路 | |
KR20020020266A (ko) | 강유전체 메모리 | |
EP0096421B1 (en) | Static memory device with signal transition detector | |
US6320785B1 (en) | Nonvolatile semiconductor memory device and data writing method therefor | |
KR100506458B1 (ko) | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 | |
US20020145906A1 (en) | Nonvolatile semiconductor memory with improved sense amplifier operating margin | |
JP4178205B2 (ja) | メモリ装置のワード線信号をブーストするブーストシステムおよびブースト方法 | |
JPH01119982A (ja) | スタティック型ランダムアクセスメモリ | |
KR20000076844A (ko) | 반도체 기억 장치 | |
US4091360A (en) | Dynamic precharge circuitry | |
EP0313748B1 (en) | Sense amplifier control circuit | |
US6430090B1 (en) | Read device and read method for semiconductor memory | |
JPS6052997A (ja) | 半導体記憶装置 | |
US5796674A (en) | Signal transition detection circuit | |
JPS6215957B2 (ja) | ||
KR100474733B1 (ko) | 반도체메모리장치용데이터출력회로 | |
JPH06243691A (ja) | 半導体記憶装置 | |
JPH1145581A (ja) | 半導体記憶装置 | |
JP3708012B2 (ja) | 半導体記憶装置 | |
JPH0440800B2 (ja) | ||
KR20050087719A (ko) | 반도체 기억장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
LAPS | Cancellation because of no payment of annual fees |