TW439380B - Terminal apparatus - Google Patents

Description

i4 3 93 H G A7 _______B7_ 五、發明説明（1 ) 技術領域 本發明爲一終端裝置，用於具一數位細胞攜帶電話之 行動通訊系統，尤係一種完成行動通訊基帶系統之方法， 使用資料處理單元，如一可程式微處理器（之後稱c P U )及一數位信號處理器（之後稱DSP) · 背景技術 參考圖1簡述有關本發明之行動通訊系統過程。圖1 顯示一用者1 0 2，一通訊終端1 0 1及一基地台1 0 〇 。用1 0 2以通訊終端1 〇 1與基地台1 〇 〇溝通，並接 受各式服務。與其他通訊終端之通訊亦經由基地台1 0 0 進行。因此，通訊終端與基地台間通訊過程構成通訊之基 本部分* 通訊終端101包含一具用者界面功能及系統控制功 能之用者界面/系統控制器1 0 9，一具通訊協定處理功 能之通訊協定處理單元1 1 0，一具音頻編碼/解碼處理 功能，通訊路徑編碼/解碼處理功能及調變/解調處理功 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 能等之編碼/解碼處理單元1 1 1 ，及一具類比前端（ ATE)及一 RF電路之AFE/RE電路區105。通 訊終端1 0 1連接一麥克風（MI C) 1 0 3及一揚聲器 (SPK)104。基地台100包含一具系統控制功能 之系統控制器11 2，一具_通_定處理功黽，通訊路徑 編解碼處理功能及調變/解調功能等之通Jj.協定處理 單元113，及一具類比前端（AFE)及RF電路之 本紙張^度適用中國國家標ί ( CNS ) A4規格（2丨0X297公釐） " -4 - 五、發明説明（2 ) AFE/RF 電路區 106。 通訊終端1 0 1 —般以二模式之一與基地台1 〇 〇交 換資訊：交換音頻等用者資料'或交換系統管理之控制資 料· 音頻資料以下列方式交換。以編碼/解碼處理單元 111中音頻編碼器程序轉換自麥克風（MIC) 103 之兔頻資料输入成數位資料_&^^之°以編碼/解碼處理 單元1 1 1中通訊編碼程序加上錯誤修正資訊至壓値之音 叛再以編碼/解碼處理單元1 1 1中敎里_擇序調變 之。此程序進行於一數位區中》調變之數位語芳轉成 AfE/RF電路區1 6 0 5之類比前端（AFE )之類 也資料，再以AFE/RF電路區105之RF電路由一 天線以射頻電波傳送。射頻電波由基地台1 0 0之天線 1 0 8接收並暫時解調。射頻電波再―靈變農轉于通m多一 g之頻率（頻率多工），再於賦予另一方之_時槽一時點由 基地台再轉送至另一方（分時多工）。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 現在說明系統管理控制資料之交換。通訊終端1 0 1 中通訊協定處理單元1 1 0之功能與基地台1 0 0中通訊 協定處理單元1 1 3之功能取此交換。二功能間建立虛邏 輯連接。以下述之實連線完成虛邏輯連線。當基地台 lj 0發出指令至通訊終端，乃如下進行程序。根據預定 撞_定之指令資料對1訊編碼並調變卷編碼/解碼處理 單-¾ JL丄4—. Φ。所得資料轉成類比„資料上A F E / R F電 賂區1 0 6之類比前端（AFE)中，並經天線108由 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 酿4 3 93 8 0 j a7 _B7____五、發明説明（3 ) RF電路傳送於射頻電波上。射頻電波由通訊終端1 0 1 之天線1 0 7接收，再/經由RF電路區1 0 5及RF電路 及類比前端（AFE)轉成基帶數位L廣料。數位意料以編 碼/解碼處理單元1 1 1洱解調並對通訊路徑解-碼’而-送 至通訊協定處理單元1 1 〇。 通訊終端1 0 1與基地台1 0 0交換資料之二方式及 相關程序如上述。有關此操作之程序一般分成二類。耷頻 編碼/解碼程序，通5路徑編碼/解碼程序及輕_寧/解_5 程序分爲數位信號程j，適合以獨一硬g或可程式D S P (數位信號處理器）完成。另一方面，通訊協定程序極複 雜，適合以如C語言之高階、語言之軟體完滅.。 鑒於上述，行動通訊終端之基帶程序中，最近已提議 一方法，其中以D S P執行音頻編碼/解碼程序，通訊路 徑編碼/解碼程序及調變/解調程序，而以C P U (泛用 微處理器）執行通訊協定程序。（GSM/系統，終端及 服務最新資訊，日本工業技術中心研討資料，1 9 6 5年 5月18至19日，及GSM電路終端裝置之發展趨勢， 頁 118 - 130，J a p a II P h i 11 i p s )。 以上述習知例說明本發明人研究之D S P及C P U涉 及之行動通訊終端實例。以下說明之例非完全仿自習知例 。行動通訊終端爲構成歐洲數位細胞電話規格之G SM ( 行動通訊全球系統）。圖2所示行動通訊終端具一DSP 晶片223，一 DSP RAM (隨機存取記億體） 2 0 0 > - D S P ROM (唯讀記億體）201 ，一 本紙張尺度適用中國國家標準（CMS } A4規格（210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -6 - B7 經濟部中央標準局員工消費合作社印裂 五 、發明説明 ( 4 ) 1 I C P U 晶片 2 2 7 » *— 基 帶 類 比 前 端 ( A F E ) 2 0 2 9 1 1 一 高 頻數據 機 2 1 0 » —- 功 率 放 大 器 ( P A ) 2 1 2 » 一 1 1 天 線 2 13 » —^ jfcj* 雙 工 機 2 1 4 一 低 噪 音 放 大 器 ( L N A 1 I 請 1 I ) 2 1 5 - 一 麥 克 風 2 0 8 —' 放 大 器 A m P » ~· 揚 聲 器 先 聞 | I 2 0 9 » - 团 動 電 路 D r i t — 頻率合成 器 2 1 6 1 —k 系 背 面 1. 之 1 統 計 時 電路 2 1 9 > _~~· 電 壓 控 制 系 統 時 鐘 2 2 1 —* 1 / / 注 意 1 聲 轉 換 事 1 4 頻 率 分割 電 路 2 2 2 ， — 發 D A 器 2 3 1 發 項 再 1 j£zn· 聲 器 2 3 0 一 驅 動 電 路 驅 動 器 一 電 池 監 控 A D 轉 換 器 4 寫 本 装 2 3 2 ，電 池 監 控 電 路 2 3 3 » 一 電 池 .~- C P U 頁 •w· 1 1 R A Μ 2 3 9 一 C P U R 0 Μ 2 3 8 一 L C D ( 液 1 1 晶 裝 置 及液 晶 板 ) 2 3 7 一 S I Μ ( 用 戶 身 分 模 組 ) 1 I 2 3 6 及一 鍵 盤 2 3 5 0 基 帶類 比 Wl 刖 端 ( A F E ) 2 0 2 訂 I 具 一 Ρ A ( 功 率 a m P ) D / A 轉換 器 2 0 3 一 I / Q 1 1 I A D / D A 轉 換 器 2 0 4 ~· A G C ( 白 動 增 益 控 制 ) 1 1 1 D / A 轉換 器 2 0 5 「食τ 首 頻 A D / D A 轉 換 器 2 0 6 1 1 及 一 A F C ( 白 動 頻 率 控 制 ) D / A 轉 換 器 2 0 7 0 f_ D S Ρ R A Μ 2 0 0 及 D S P R 0 Μ 2 0 1 經 * 外部 1 1 D S Ρ 匯流 排 2 4 0 連 續 至 D S P 晶 片 2 2 3 〇 1 | 現 在簡 述 終 端 之 功 能 及 操 作 0 1 I 音頻傳 送 時 來 白 麥 克 風 2 0 8 之 語 音輸 入 以 放 大 器 1 F I A m Ρ 放大 並 於 音 頻 A / D 轉換 器 2 0 6 取 樣 而 轉 成 數 1 i 位 資 料 。取 樣 率 爲 8 K Η Ζ 位 元 正 Tjr. 碓 性 爲 1 3 位 元 〇 數 1 1 位 化 後 之資 料 送 至 D S Ρ 晶 片 2 2 3 爲 通 訊 路 徑 壓 縮 及 1 1 編 碼 後 ，送 至 類 比 > r- 刖 端 ( A F E ) 2 0 2 之 I / Q D / 1 1 本紙張尺度適用中國國家標準（CNS > A4規格（2[OX 297公釐） n -7 經濟部中央標準局員工消費合作社印繁 - A 7 _ B7 五、發明説明（5 ) A轉換器2 0 4。此信號調變轉換成類比資料並輸入至高 頻數據機2 1 0 *所成信號由天線2 1 3經RF頻率（ 8 Ο OMH z )送出。使用雙工器2 1 4將輸出射頻電波 與输入射頻電波分開。以一頻率合成器2 1 6合成供高頻 調變/解調之高頻正弦電波2 1 7。頻率合成器2 1 6經 信號線21 8連接至CPU晶片227。ROM 201 內部建有一由DSP晶片2 2 3執行之程式。RAM 200用以操作DSP晶片223。 音頻接收時*天線2 1 3所接收之資料經低噪音放大 器（LNA) 2 1 5輸入至髙頻數據機2 1 0 »此信號轉 成低頻基帶類比信號，並送至類比前端（AFE) 202 之I/Q A/D轉換器204。取樣轉換成數位資料之 資料送至爲通訊路徑解碼並解壓縮之D S P晶片。之後， 資料於音頻D/A轉換器2 0 6轉成類比資料並由揚聲器 2 0 9輸出。 當用者進行一電話呼叫，乃使用鍵盤2 3 5及L CD 237 » S IM 236爲一可更換用者ID模組，裝 於通訊終端上供用者獨一使用終端· ROM 2 3 9其內 建有一程式可由CPU晶片227執行·RAM 239 可用以操作CPU晶片227 »電池234供應整個終端 之主電池，經由電池監控電路2 3 3及電池監控A/D轉 換器2 3 2監控電池2 3 4餘量。有一電話呼叫時， CPU晶片2 2 7經發聲D/A轉換器2 3 1打開發聲器 2 3 0° 本紙張尺度適用中國國家標隼（CNS ) A4規格（2〗0X297公釐） ' -8 - ..... - -1-1 i —^1 - --- -- 1· - 1^1 -- I - i I I 为 *T (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 i43 93 8 〇 A7 _______B7_ 五、發明説明（6 ) 終端之基本時鐘1 3MH z由電壓控制系統時鐘 2 21供應’根據基本時鐘，系統計時電路2 i 9產生所 需系統計時信號241 ，220並分配至終端。基本時鐘 亦供應至DSP晶片2 2 3及CPU晶片2 2 7。GSM 中DSP處理單元需2 0至5 0MIPS (每秒百萬指令 )。圖2中，DSP晶片操作於52MHz ，即頻率四倍 於使用PLL (相鎖迴路）電路225裝於DSP晶片中 之基本時鐘1 3MHz。另一方面· GSM之CPU處理 需1至2MI PS。圖2中，以1/4頻率分割電路 2 2 2產生頻率1/4基本時鐘1 3MH z，並以此率操 作 C P U。 終端之基本時鐘13MHz須嚴格與基地台之主時鐘 頻率13MHz—致。此以下法達成。首先，由基地台接 收嚴格頻率資訊。DSP經AFC (自動頻率控制）D/ A轉換器2 0 7根據此資訊控制電壓控制系統時鐘2 2 1 以調節頻率。此外，由可基地台施加一指令至終端以輸出 一射頻電波》此時，DSP晶片2 2 3驅動PA (功率放 大器）D/A轉換器2 0 3並調節功率放大器（PA) 212輸出β此外，DSP晶片233經AGC (自動增 益控制）D/A轉換器2 0 5根據所接收信號之振幅資訊 調節高頻數據機之增益。 DS Ρ晶片2 2 3與CPU晶片2 2 7間以下法進行 通訊》DSP晶片223經一 DSP主機界面（Η I F) 224連線至CPU晶片之CPU外部匯流排229。 (請先聞讀背面之注意事項再填寫本頁) 裝· ,ιτ 本;^汝尺度適用中國國家標準（CNS ) A4規格{ 210X297公釐) ~ A7 ____ B7 五、發明説明（7 ) CPU晶片227可由DSP主機界面（HI F) 224 經CPU外部匯流排界面2 28及CPU外部匯流排 2 2 9自由讀寫DSP晶片22 3之內部資源》當DSP 晶片223欲告知CPU晶片227，則使用一 I NT ( 中斷）信號2 2 6。 然而，上述習知方法使用二獨立單元之D S P及 CPU，需要對DSP及CPU二不同記憶體系統。上述 習知系統中，所有D S P記憶體形成於一晶片上。此乃因 G SM系統剛導入，D S P記億體所需容量仍小》當以全 幅導入半率音頻編碼技術時，而未來增加用戶數目，終端 則須包含全率及半率技術。此時，二音頻編碼程式必須結 合於D S P中。此外，因目G SM系統之全率聲音不令人 滿意，正有研究強化全率音頻編碼系統。一旦系統完成， 必須結合三編碼程式。此外•用於如音頻撥接語音辨識程 式之附加值之D S P程式可能結合成區別通訊終端之技術 。因此，僅就成本言，包裝所有D S P程式於一晶片不太 實用，DSP程式未來勢必增加。 經濟部中央標準局員工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 未來，故不可避免D S P外之一記憶體。鑒於一行動 通訊終端必須降低成本，能耗及大小，使用二外部記億體 成一大問題》 另一方面，D S P及C P U至今需要二系統之資料輸 入/輸出周邊單元。如此使D S P與C P U間通訊間接成 本極高。 本紙張尺度適用中國國家標準（CNS ) A4規格（2】0X297公釐）,n -10 經濟部中央標準局貝工消費合作社印聚 A7 B7 五、發明説明（8 ) 發明概述 鑒於以上問題點，本發明之目的提供之方法藉整合 D S P及C P U之記憶體系統及周邊電路而完成低成本· 低耗能及小尺寸之行動通訊終端系統β 本發明上述及其他目的乃其新穎特性可由以下說明書 及附圖說明而了解。 本發明申請專利之代表特性簡述如下8 具體地，完成一行動通訊終端系統乃爲一D S Ρ/ C P U整合晶片，具一 D S P/C PU芯整合爲一主匯流 排，一整合外部匯流排界面及一整合周邊電路界面。 此外，爲增加以D S Ρ對外部記憶體之存取速度，根 據行動通訊終端之處理安排外部記憶體及外部記憶體之程 式及資料。 再者，爲提高以D S Ρ對周邊電路之存取速度，同時 傳送一組取樣。 對行動通訊終端所用之微處理器產生一程式時，實現 D S Ρ功能之數位信號處理器所用位址寄送器布局於中央 處理單元之寄存器次組以完成C P U功能· 一引數傳送至 中央處理單元之寄存器次組。 此外，藉與基地台交換資料進行射頻通訊之行動通訊 終端包含一資料處理單元以執行一記憶體所存之程式，及 一記憶體具可貯存音頻編碼程式之區，一可貯存音頻解碼 程式之區，一可貯存通訊路徑編碼程式之區，一可貯存通 訊路徑解碼程式之區，一可貯存控制與基地台通訊協定之 本紙張尺度適用中國國家標準（CNS > Α4規格（2!0Χ297公釐） ~ ' -11 - ............... --- - I ^^1 m l^i 1 ^^1 ^^1 ^^1 ^^1 U3 ，τ (請先閱讀背面之注^項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（9 ) 程式之區，及一可貯存用者界面控制程式之區。記億體各 區安排於資料處理單元之位址空間中。 資料處理單元具一數位信號處理器以執行音頻編碼程 序，音頻解碼程序，通訊路徑編碼程序及通訊路徑解碼程 序，及一中央處理單元可控制與基地台通訊之協定及控制 與用者之界面。此功能較佳安排於單一半導體基底上· 爲提髙數位信號處理器之處理速度，較佳於資料處理 單元內建之記憶體貯存可貯存音頻編碼程式之區，可貯存 音頻解碼程式之區，可貯存通訊路徑編碼程式之區及可能 貯存通訊路徑解碼程式之區^ 對於不需高速處理之程式之區包含可貯存控制與基地 台通訊協定之程式區及控制與用者界面之程式區，另一方 面，較佳貯存於資料處理單元外部一記憶體中* 資料處理單元另包含一串行输入輸出電路以界面於一 類比數位轉換電路及一數位類比轉換電路於中央處理單元 之位址空間 。 圖式簡要說明 圖1爲一行動通訊系統基本結構。 圖2爲使用D S P及C PU之習知G SM行動通訊終 端結構。 圖3爲一 D S P/C P U整合晶片彼此緊密耦合之結 構。 圖4爲一 D S P及一C P U簡單整合於單一晶片之結 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0X297公釐）ιη 1 I. ^rtt (請先閱讀背面之注意事項再填寫本頁) Α7 H43 93 8 〇 __Β7 五、發明説明（) 構。 圖5爲本發明第一實施例一G SM行動通訊終端結構 e (請先閲讀背面之注意事項再填寫本頁) 圓6爲本發明第一實施例所連接一內部記億體及一外 部記憶體之結構。 圖7爲本發明第二實施例一 D S P/C PU整合晶片 具一高速緩衝器存儲器之結構* 圖8爲本發明第三實施例應用行動通訊終端之記憶體 分配基本形式。 圖9爲本發明第三實施例應用行動通訊終端之記憶體 分配放大形式* 圖1 OA及1 〇B分別爲本發明第四實施例一DSP /C P U整合晶片具一直接連線之猝發R OM之連線圖及 時間表。 經濟部中央標準局員工消費合作社印製 圖1 1爲一 DSP/CPU整合晶片之記憶體排列° 圓1 2A，1 2B，1 2C分別爲本發明第五實施例 一 D S P/C P U整合晶片具一直接連線D RAM之連線 圖及時間表。 圖1 3A及1 3B分別爲本發明第六實施例一 DSP /C P U整合晶片及一I /Q信號AD/DA轉換器之連 線圖及時間表。 圖1 4爲本發明第六實施例一串行輸入輸出電路結構 〇

圖15A及15B分別爲本發明第七實施例一DSP 本紙張尺度適用中國國家標準·（ CNS > A4規格（210X297公釐）_ _ 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（η ) /C P U整合晶片及一I /Q信號AD/D A轉換器連線 圖及時間表。 圖16爲本發明第七實施例一串行輸入输出電路結構 〇 圖17A及17B分別爲本發明第八實施例一DSP /'C P U整合晶片及一功率放大器控制D/ A轉換器連線 圖及時間表》 圖18爲使用DSP及CPU之習知GSM行動通訊 終端之架空圓· 圖1 9顯示控制G SM行動通訊系統中功率放大器之 時點及输出波形。 圖2 Ο Α及2 Ο Β顯示本發明第八實施例功率放大器 架空。 圖2 1顯示本發明第九實施例具整合AS I C匯流排 界面之D S P/C PU整合晶片結構。 圖2 2顯示一 CPU於D SP/CPU整合晶片中之 結構。 圖2 3顯示C程式一例以說明本發明第+實施例。 第2 4顯示與組合程式相關硬體•以說明本發明第+ 實施例。 本發明較佳實施例 〔DSP/CPU整合晶片〕 現在說明本發明基礎之緊密耦合之D S P/C P U整 本^張尺度適用中國國家標準（CNS) A4規格（210X297公釐） : 111 n ^^1 in ^^1 m - -si -! I. ^^1 (請先閱讀背面之注意事項再填寫本頁) -14 - 第85112078號專利申請案 中文說明書修正頁

民國89年11月修正 五、發明說明（I2 ) 合晶片。詳細內容掲示於本發明人所申請之j p — A- 7 一 1 32906。圖3所示爲緊密耦合DSP/CPU整 合晶片一例》圚3中以虛線界定之D S P/C P U整合晶 片3 0 0形成於以半導體積體電路電路製造技術由單晶矽 材料製成之單一半導體基底上。圖3顯示D S P/C P U 整合晶片3 0 0，一外部RAM (隨機存取記憶體） 3 2 6，一外部ROM (唯讀記憶體），一外部位址匯流 排（EA) 325，及一由虛線界定之外部資料匯流排（ E D )。 D SP/CPU整合晶片3 0 0包含一 DSP/ CPU緊密耦合整合芯305，一外部記憶體X304， 一內部記憶體Y303 ，一整合匯流排界面418，一 DMAC (直接記億體存取控制器）3 1 7，一整合周邊 匯流排界审4 19，一 DSP周邊電路322及一 CPU 周邊電路3 2 3 ·組成元件彼此連線，經由三種內部記憶 體位址匯流排，含X位址匯流排（XA) 302，Y位址 閲 讀 背 面 之 注 意 事 項 再 填 寫 本 頁 經濟部智慧財產局員工消费合作社印製 , 合 芯元 3 4 } } 整 ；3成 } 1 D D 一 Ρ 組元 3 X X 及 C 要單 )((ο 一主輯 Α 排排 2 具之邏 I 流流 3 5 芯術 C 匯匯 } ou算 排料料 A 3 P ( 流資資 P 芯 c U 匯XI彳。合。 L 址含及排 1 整 6A 位，6 流 2 合 ο | I 排 1 匯 3 耦 3 ， 及流 3 址} 密器 8 1 匯排位D緊動 ο ο 料流邊 PU 發 3 3 資匯周 CPP 器 }體料合排 CS 碼 A 億資整流 /D 解 Y 記 Y 1 匯 P 一 令 { 部，-料 S 及指 排內 5 3 資 D 7 一 流種 1 1 邊 ο 爲 匯三 3 3 周 3 件 本纸張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 15 3 9 3 4 把 η日 Ώ: V0'名 經濟部智慧財產局員工消費合作杜印製 五、發明說明（〗3 ) 09及一寄存器310 *DPS發動器306之主要組成 元件爲具一乘積總和單元311及一寄存器312之算術 單元，而非指定解碼器。 CPU芯由內部記億體Χ3〇4，內部記憶體Y 303 ·外部RAM326或外部ROM327讀取指令 ，並以指令解碼器3 0 8解碼指令而執行。D S Ρ發動器 3 0 6根據CPU芯3 0 7之指令操作。換言之，當執行 DSP指令時，CPU芯307及DSP發動器306同 時以交鎖關係操作< 此處D S P係定義爲以每抽頭—周期之速率執行 F I R (有限反應濾器）而構成基本數位信號處理動作# 一般’須同時符合以下四條件· （ 1 )可一周期內執行乘 積總和動作，（2) —周期內可同時由記億體存取二資料 ’ （3)未架空支持重覆指令，及（4)支持橫數位址模 式《此D S Ρ功能詳細指示於習知資訊，如M〇t〇rU Inc. 1990發行之數位信號處理器D S Ρ 5 6 1 1 6使用者手 冊》鑒於此四條件，此處不可稱簡單乘積總和單元或 FPU (浮點單元）爲DSP發動器。 另一方面，此處C P U係指一檩準微處理器，具一架 構可有效編輯執行以如C語言高階語言寫之程式。如揭示 於^日立單晶片RI SC微電腦SH703 2， SH7034硬體手冊〃日立公司發行1964年3月第 三版。 如上述，圖3所示D S Ρ/C Ρ υ緊密耦合整合芯 -^1 ^1 ^1 1 n n 1 n —r - _ · I (請先閲讀背面之注意事項再填寫本頁) -sj· -丨綉 本紙張&度適用中國國家標準（CNS>A4規格（210x297公釐） -16 - 經濟部中央標準局員工消費合作社印黎 五、發明説明（14) 4 0 5之特性在於其具標準C P U功能可有效編輯執行以 如C語言高階語言寫之程式及D S P功能可以每抽頭一周 期之速率執行F IR濾器動作。此外’ DSP/CPU緊 密耦合整合芯3 0 5僅具一指示解碼器及一控制系統，故 視爲一主匯流排時整合爲單一單元》換言之，與匯流排相 關之周邊電路及記憶體由D S P功能及C P U功能一體分 享。執行D S P功能程式及執行C P U功能程式均安排於 CPU芯307位址空間內•圖3顯示DSP周邊電路 3 2 2及C PU周邊電路3 2 3經由整合周邊匯流排界面 31 9整合之方式。D S P周邊電路3 2 2 —例爲串行輸 入輸出電路。C P U周邊電路3 2 3例爲一平行輸入輸出 電路，一串行輸入輸出電路，一計時器及一A/D轉換器 電路。DSP周邊電路322及CPU周邊電路323彼 此整合，即安排於共同位址空間。D S P周邊電路3 2 2 及C PU周邊電路3 2 3可由DSP功能及CPU功能一 起使用•圖3亦顯示外部RAM3 2 6及外部ROM 3 2 7經整合外部匯流排界面由D S P功能及C P U功能 分享之方式。 〔獨立DSP及CPU晶片〕 經由比較，參考圖4說明習知例中，DSP及CPU 使用爲彼此獨立之元件。圖4由本發明人根據習知例準備 ，非完全仿自習知例《圖4系統包含一虛線界定之D S P 晶片400，一虛線界定之CPU晶片413，一 CPU 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-Π - (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（15 ) 外部RAM430及一CPU外部ROM431。當 D S P晶片及C P U晶片簡單地結合於單一晶片上，以虛 線界定之二區構成一整合電路。 CPU晶片4 1 3包含一 CPU芯4 1 4，一內部記 憶體4 18，一 CPU周邊匯流排界面421，一 CPU 外部匯流排界面4 2 2，一 DMAC4 2 3，及一CPU 周邊電路426 ，4 27。 組成元件彼此連接，經由一內部匯流排位址（I A ) 419，一內部資料匯流排（ID) 420，一 CPU周 邊位址匯流排（PA) 4 2 4，及一 CPU周邊資料匯流 排（PD) 425 » CPU芯之主要組成元件爲一指令解 碼器 415，一 ALU416 及一寄存器 417。CPU 芯由內部記憶體418 ，CPU外部RAM430或 CPU外部ROM431讀取指令，指令由指令解碼器解 碼而執行。CPU外部匯流排界面4 2 2，CPU外部 RAM430及CPU外部ROM43 1經由一外部位址 匯流排（EA) 428及一外部資料匯流排（ED) 4 2 9彼此連線。DSP晶片400包含一 DSP芯 403，一 DSP內部記憶體C404 ，一 DSP內部記 憶體Y405，一 DSP周邊電路406 ，一 CPU/ DSP界面410，一 Y位址匯流排（YA) 401 ，一 X位址匯流排（XA) 402，一 X資料匯流排（XD) 41 1及一 Y資料匯流排（YD) 412。另一方面， D S P芯4 0 3包含一指示解碼器4 0 7，具乘積總和單 本紙張尺度適用中國國家標準{ CNS ) Α4規格（2丨0X297公釐）~~~ ' _ 1〇 - H. - - . I I ί^ϋ n ^^1 I! -， I ^^1 1^1 -¾. 、ve (請先聞讀背面之注意事項再填寫本頁)

赔4 3 9 3 8 Q Μ Β7 經濟部中央標準局員工消費合作社印製 五 、發明説明 ( 16 ) 1 元 4 0 8 之 算 術 單 元 及 一 寄存 器 4 0 9 » D S P 心 4 0 3 1 1 由 D S P 外 部 記 憶 體 X 4 0 4 或 D S P 內 部 記 憶 體 Y 1 1 4 0 5 讀 取 '— D S P 獨 *— 指 令 i 指 令 由 指 令解 碼 器 解 碼 而 請 先 閲 I | 執行 0 當 D S P 具 一 獨 一 外部 記 憶 體 雖 1 wJ 圖 4 未 示 此 I D S P 獨 1~ 指 令 可 由 此 外 部 記 憶 體 獨 取 > 由 指 令解 碼 器 背 ώ 1 1 I 4 0 7 解碼而執 行 0 圖 4 中 * 內 部 位 址 匯 流 排 ( I A ) 之 注 1 i 意 I 4 1 9 及 內 部 資 料 匯 流排 ( I D ) 4 2 0 連 線 至 C P U / 爭 項 1 1 再 1 1 D S P 界 面 4 1 0 0 否 則 * 外 部位 址 匯 流 排 ( E A ) 填 寫 本 装 I 4 2 8 及 外部 資 料 匯 流 排 ( Ε D ) 4 2 9 可 予 以 連 線 〇 頁 1 1 當 D S P 晶 片 及 C Ρ U 晶 片 如 上 述 簡 單 地結合於 單 一 1 | 晶 片 中 y 個 別 記 憶 體 空 間 及 周 邊 電 路 乃 兀 全 彼此 獨 立 且 1 I 不 可 彼 此 存 取 〇 訂 1 本 發 明 所 根 據 之 緊 密 耦 合 D S P / C P U 整 合 晶 片 之 1 1 I 特性 已 如 上 述 〇 現 在 參 考 實 施 例 說 明 使 用 緊 密 耦 合 1 1 | D S P / C P U 整 合 晶 片 完 成 行 動 通 訊 終 端 之 特 性 1 1 ( 第 —* 實 施 例 ： G S Μ 終 端 1 1 1 參 考 ΓΒ1 圖 2 9 5 及 6 說 明 本 發 明 第 一 實 施例 9 [ΞΙ 圖 5 顯 示 1 1 使 用 緊 密 耦 合 D S P / C Ρ U 整 合 晶 片 完 成 之 G S Μ 終 端 1 | 例 〇 圖 5 所 示 結 構 基 本 上 與 上 述 圖 2 所 示 者 同 〇 圖 5 中 1 t I 二 獨 立 晶 片 包含 D S Ρ 晶 片 2 2 3 及 C P U 晶 片 2 2 7 用 1 I 於 ΠΒΓΤ 圖 2 G S Μ 終 端 由 — 單 一 緊 密 耦合 D S P / C P U 整 合 1 I 晶 片 取 代 9 tel 圖 5 G S Μ 終 端 包含 — D S P / C P U 整 合 晶 1 1 片 5 0 0 1 整 合 A F Ε ( 類比 * *-刖 端 ) 5 0 1 » 一 電 池 1 1 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210Χ297公釐）ιη -iy - 經濟部中央標準局貝工消費合作社印装 ^ 4 J '; 3 ΐ G Α7 ____ Β7五、發明説明（17 ) 5 Ο 1 ，一電池監控電路5 1 3，一 PA (功率放大器） 514 ’ 一天線 515，一雙工器 516，一 LNA (低 噪音放大器）517，一麥克風518，一揚聲器519 ，一頻率合成器53 3，一系統計時電路5 2 0，一電壓 控制系統時鐘5 2 3及整合模組5 2 7至5 3 1連線至整 合外部匯流排5 2 6 ^ 整合模組包含一外部RAM5 2 7由D S P/C P U 分享，一外部ROM5 2 8由DSP/CPU分享，一 LCD529，一 SIM530 及一鍵盤 531 «DSP /CPU整合晶片5 0 〇與圖3所示D SP/CPU整合 晶片300相同"整石入卩£(類比前端）501包含一 電池監控A/D轉換器5 0 2，一發聲D/A轉換器 503’ 一 PA D/A 轉換器 504，一 IQ A D / DA轉換器5 0 5，一音頻AD/DA轉換器及一AF C D/A轉換器5 0 7 »電池5 1 0，電池監控電路 509 ’發聲器51 1，驅動電路驅動器，髙頻數據機電 路513 ’ PA (功率放大器）514，天線515，雙 工器516，LNA (低噪音放大器）514，麥克風 518 ’放大器Amp，驅動電路Dr i ，揚聲器519 ，高頻正弦電池532，頻率合成器533，系統計時電 路20 ’系統計時信號521 ，541 ，信號線522， 電壓控制系統時鐘5 2 3，電池監控A/D轉換器5 0 2 ’發聲D/A轉換器503，PA D/A轉換器504 ’IQ A/D轉換器505，AGC D/A轉換器 -20 - 本紙張尺度適用中國國家楼準（CNS ) A4規格（210X297公釐） ml - - .^ϋ -m I - 1^1 - I ^^^1 1^1 0¾.-9 i請先閎讀背面之注意事項再填寫本I ) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（18 ) 506，音頻AD/DA轉換器，AFC D/A轉換器 508，LCD529，SIM530 及鍵盤 531 分別 對應圓2組件具相同功能並以相同方式操作，圓2包含電 池234，電池監控電路233，發聲器230，驅動電 路驅動器，高頻數據機電路2 1 0，PA (功率放大器） 212，天線213，雙工器214，LNA (低噪音放 大器）215，麥克風208，放大器Amp，驅動電路 Dr i ，揚聲器209，頻率合成器216，系統計時電 路219，系統計時信號220，241 ，信號線218 ，電壓控制系統時鐘2 2 1 ，電池監控器A/D轉換器 232，發聲器D/A轉換器231，PA D/A轉換 器 203，IQ AD/DA 轉換器 206，AFC D /A 轉換器 207，LCD237，SIM236 及鍵盤 2 3 5。圖5GSM終端之功能與操作與圖2者同，不再 說明。整合外部匯流排5 2 6與外部RAM5 2 7及外部 ROM 5 2 8連線允許以C P U功能及D S P功能允許存 取。 圖6顯示D S P/C P U整合晶片與內部記億體及外 部記億體之詳細關係。圖6中，DSP/CPU整合晶片 600，外部ROM611及外部RAM612經由外部 位址匯流排6 0 9及外部資料匯流排6 1 0連線。此外， 圖6顯示DSP/CPU緊密耦合芯601 ，內部ROM 602·內部RAM603及整合外部匯流排界面606 經由D S P/C Ρ ϋ整合晶片6 0 0中內部資料匯流排 本紙張尺度適用中國國家標準（CNS) Α4規格（210 X 297公釐） m ^^^1 Bl^i HI ^^^1 t ^—s n^i ^^^1 一 > (請先閲讀背面之注意事項再填寫本買) -21 - A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 19 ) ----^ | 6 0 4 及 內 部 位 址 匯 流 排彼 此 連 線 之 方 式 〇 D S Ρ / 1 I C P U 緊 密 耦 合 芯 6 0 1 整 合 綺 單 — 主 匯 流 排 〇 因 此 本結 1 1 I 構 之 一 大 特 性 即 D S Ρ 功能 及 C P U 功 能 二 者 可 隨 意 存取 /—V 1 ! | 內 部 R 0 Μ 6 0 2 內 部 R A Μ 6 0 3 外 部 請 先 閲 1 1 I R 0 Μ 6 1 1 及外 部 R A Μ 6 1 2 任 — 〇 如 此 結 構尤 可 有 讀 背 1 1 1 效利 用 內 部 記 憶 體 無浪 費 〇 之 注 音 \ 1 合 事 1 D S Ρ / C Ρ U 整 晶 片 6 0 0 與 圖 3 D S P 項 再 ! / C Ρ U 整 合 晶 片 3 0 0 及 圄 5 D. S Ρ / C Ρ U 整 合 晶 填 寫 本 裝 片 5 0 0 相 同 0 然 而 D S P / C Ρ U 整 合 晶 片 6 0 0 其 頁 Sw-· 1 1 他 組成 元 件 未 顯 示 因 不 需 解 釋 0 因 此 i D S Ρ / C Ρ U 1 1 緊 密 耦 合 芯 6 0 1 對 應 D S P / C Ρ U 緊 密 耦 合 -Μ- 心 3 0 5 1 1 * 內 部 匯 流排 6 0 4 對 □te 應 內 部 記 憶 體 資 料 匯 流排 I D 訂 | 3 1 3 內 部 匯 流 排 6 0 5 對應 內 部 記 憶 體 位 址 匯 流 排 1 I 6 0 5 及 整 合 外 部 匯 流排界 面 6 0 6 對 應 整 合 外 部 匯 流 1 1 I 排界 面 3 1 8 〇 然 而 內 部 R 0 Μ 6 0 2 及 內 部 R A Μ 1 1 6 0 3 分 別 對 應 內 部 記 憶 體 X 3 0 4 及 內 部 記 憶 體 Y 1 3 0 3 之 R 0 Μ 及 R A Μ 0 1 1 外 部 位 址 匯 流 排 6 0 9 對 應 外 部 位 址 匯 流排 ( E A ) I 1 3 1 2 5 外 部 R 0 Μ 6 1 1 對 應 外 部 R 0 Μ 3 2 7 及 外 1 I 部 R 0 Μ 5 2 8 « 外 部 R A Μ 6 1 2 對 ate 應 外 部 R A Μ 1" I 3 2 6 及 外 部 R A Μ 5 2 7 〇 此 外 外 部 匯 流排 5 2 6 包 1 |·. I 含 外 部 位 址 匯 流 排 6 0 9 及 外 部 資 料 匯 流 排 6 1 0 二 者 1 1 如 回 圖 5 及 6 所 示 根據本 發 明 第 ^~~- 實 施 例 外 部 1 1 R A Μ 及 R 0 Μ 兀 全 由 D S Ρ 及 C Ρ U 分 享 » 因 此 不 需 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (20 ) 1 I D S P 獨 一 之 外 部 匯 流 排 2 4 0 外 部 R A Μ 2 0 0 及 外 部 1 I R 0 Μ 2 0 1 » 如 圖 2 習 知 技 術 所 示 〇 此 外 » 可 免 除 1 ! D S Ρ 晶 片 2 2 3 Cist 與 C Ρ U 晶 片 2 2 7 間 信 號 Η I F 1 1 2 1 4 及 I Ν Τ 2 2 6 〇 如 此 整 合 可 減 少 匯 流 排 數 巨 9 請 先 閱 I 信 號 線 及 記 憶體 晶 片 因 此 實 現 成 本低 « 低耗 能 及 小 尺 寸 讀 背 面 1 I 之行動 逋 訊終 端 0 音 1 1 事 項 1 I 再 1* 1 C 第 二 實 施例 內 建 髙速 儲 存 記 憶 體 填 寫 本 裝 參 考 圖 5 6 及 7 說 明 本 發 明 第 二 實 施 例 〇 第 二 實 施 頁 1 1 例 中 以 高 速儲存記 憶 體 取 代 第 一 實 施例 之 D S Ρ / 1 1 C P U 整 合 晶 片 之 內 部 R A Μ 以 提 高 外 部 記 憶體存 取 速度 1 I 〇 訂 I 可 直 接 耦 合 於 習 知 獨 立 D S Ρ 之 外 部 記 憶 髖 限 於 1 1 I S R A Μ ( 靜 態 R A Μ ) 或 R 0 Μ 〇 具 高 速 存 取 模 式 之 1 1 I D R A Μ 或 R A Μ / R 0 Μ 不 可 直 接 連 接 習 知 獨 立 1 i D S Ρ ο 此 外 可 存 取 資 料大 小 限 於 1 6 位 元 不 可 以 位 1 元 組 ( 8 位 元 ) 或 長 字 ( 3 2 位 元 ) 存取 〇 此 乃 因 行 動 通 1 1 訊 終 端 所 用 D S Ρ 晶 片 中 指令 及 資 料 長 度 固 定 於 1 6 位 元 1 I 乃 衍 生 自 音 頻 編 碼 通 訊 路徑 迫 麵 碼 及 D S Ρ 應 用 之 調 變 1 I / 解 調 程 度 以 1 6 位 元 之 指 令 及 資 料 長 度 足 夠 地 執 行 ο 可 1 |. ] 存 取 資 料 大 小 限 於 1 6 位 元 有 利 控 制 外 部 記 憶體 存 取 9 若 1 -· 使 用 足 夠 高 速 記 憶 瞪 時 可 於 — 周 期 內 執 行 外 部 存 取 0 1 1 另 一 方 面 一 些 習 知 獨 立 C Ρ U 晶 片 直 接 連 線 至 各 式 1 1 含 D R A Μ 或 具 髙 速 存取模式 之 R A Μ / R 0 Μ 之外 部記 1 1 本紙張尺度適用中國國家標準（CNS>A4規格（210X297公釐）_ 23 A7 B7 經濟部中央梯準局員工消費合作杜印製 五、 發明説明 (; 21 ) 1 I 憶 體 〇 一 例 說 明 於 曰 立 單 晶 片 R I S C 微 電 腦 1 1 S Η 7 0 3 2 S Η 7 0 3 4 硬 體 手 冊 • 第 二 版 1 ! 1 9 9 4 年 3 月 臼 立 公 司 發 行 0 一 般 了 解 此 C Ρ U 晶 片 支 1 I 請 1 持 所 有 位 元 組 ( 8 位 元 ) 存 取 短 字 ( 1 6 位 元 ) 存 取 及 先 閲 1 1 長 字 ( 3 2 位 元 ) 存 取 » 因 必 須 以 其 有 效執行 如 高 階 語 Η 讀 背 1 1 如 C 語 言 寫 成 之 程 式 σ 然 而 儘 管 如 此 控 制 外 部 記 憶 體 存 冬 1 1 I 取 極 複 雜 至 少 需 3 周 期 0 事 項 再 1 1 1 如 上 述 習 知 D S Ρ 晶 片 及 C Ρ U 晶 片 支 持 適 合 其 分 寫 本 策 別 應 用 之 不 同 外 部 記 憶 體界 面 « 當 D S Ρ 功 能 及 C Ρ U 功 頁 1 1 能 如 本 發 明 彼 此 整 合 較佳 使 用 習 知 C Ρ U 形 式 之 外部 記 1 1 憶 體 界 面 〇 然 而 D S Ρ 功 能 有 外部 存 取 慢 之 問 題 〇 1 I 鑒 此 根 據 第 二 實 施 例 第 一 實 施例 之 D S Ρ / 訂 I C Ρ U 整 合 晶 片 之 內 部 R A Μ 取以 高速存 取 記 憶 體 以 提高 1 1 I 外 部 記 憶 體 存 取 速 度 9 ΓΒ1 圖 7 詳 示 當 圖 6 內 部 R A Μ 代 以 高 1 1 I 速 存 取 記 億 體 時 D S Ρ / C Ρ U 整合 晶 片 高 速 記 億 儲 存 1 1 器 ( 內 部 記 憶 體 ) 及 外 部 記 憶 體 間 關 係 〇 1 圖 7 中 D S Ρ / C P U 整 合 晶 片 7 0 0 ♦ 外部 1 1 R 0 Μ 7 1 3 及 外 部 R A Μ 7 1 4 經 由 外 部 位 址 匯 流 排 1 | 7 1 1 及 外 部 資 料 匯 流 排 7 1 2 彼 此 連 線 〇 圖 7 亦 顯 JIV*. 示 1 I D S Ρ / C Ρ U 緊 密 耦 合 芯 7 0 1 內 部 R 〇 Μ 7 0 2 1 l·. f 高 速 記 憶 儲 存 器 ( 內 部 R A Μ ) 7 0 4 D Μ A C 7 0 5 I r. I 及 整 合 外 部 匯 流 排 界 面 7 0 8 經 由 D S Ρ / C Ρ U 整 合 晶 1 1 片 7 0 0 中 內 部 資 料 匯 流 排 7 0 6 及 內 部 位 址 匯 流 排 1 1 7 0 7 彼 此 連 線 0 圖 7 結 tM*· 構 與 回 圖 6 不 同 僅 爲 圖 7 中 高 速 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）0jj -Z4 - "3 93 8 0 Α7 Β7 經濟部中央標準局貝工消費合作社印製 五' 發明説明 (22 ) 1 I 記 憶儲 存 器 (內 部 R A Μ ) 7 0 4 及 取代 圖 6 內 部 R A Μ 1 1 7 0 4 之 髙速存 取 控 制器 7 0 3 內 建 於 D S Ρ / C P U 整 1 1 合 晶片 〇 D Μ A C 7 0 5 示 於 圖 7 » 但 未 視 於 圖 6 因 圓 1 I 請 1 I 6 中D Μ A C不 需 解 釋 如 圖 3 所 示 * D Μ A C 內 建 於 先 1 I 讀 1 D S Ρ / C P U 整合 晶 片 〇 然 而 高 速 存取 控 制 器 7 0 3 背 ί f 及 DM A C 7 0 5 間 連 線 僅 應 用 於 圖 7 〇 之 注 意 1 1 ί D S P / C P U 緊 密 耦 合 心 7 0 1 存 取 以 髙 速 存 取功 事 項 再 1 1 能 支承 之 位 址緊 接 下 述 動 作 〇 首 先 高 速 記憶 儲 存 器 填 寫 本 裝 7 0 4 檢 視 特定 位 址 資 料 是 否 納 入 高 速 記 憶 儲存 器 7 0 4 頁 1 I » 若納 入 則取 得 資 料 0 另 一 方 面 若 /rrt. m 此 資 料 髙 速 記 I 1 儲 ^ 3S, 仔益 7 0 4通 知 高 速 存取 控 制 器 7 0 3 啓 動 D Μ A C 1 1 7 0 5 讀 取 一組 合 來 白 外 部 記 憶 體 7 1 3 7 1 4 特 定 資 訂 I 料 之相 鄰 資 料（ 通 常 5 0 0 B 至 1 K B ) 入 髙速 記 億儲存 1 1 I 器 7 0 4 〇 資料 再 供 應 至 D S P / C P U 緊 密 耦 合 -f+- 心 1 1 1 7 0 1 1 1 程 式 及 資料 之 參 考 有 局 部 性 〇 換 言 之 當 參 考 一 特 定 1 位 址， 下 一 定址 相 鄰 位址 之機率極 高 〇 因 此 使 用 如 上述 1 I 之 高速存取機構 可以 內 部 記 億 體 相 同 平均 速率 存取 外 部 記 1 I 憶 體7 1 3 ，7 1 4 〇 此 類高速記憶 儲 存 器 如 揭 示 於 嗥 超 1 1 I 級 R I S C 發動 器 S Η 7 6 0 4 硬 體 手 冊 第 ~~* 版 曰 1 1 立 公司 1 9 9 4 年 9 月 發 行 〇 然 而 手 冊 所 述 微處 理 器 所 1 1 用 之高 速存 取記 憶 體 中 f 由 外 部 記憶 Hite 體 讀 取 資 料 量 而 無 高 1 1 束存取 記 億 體中 對 應 資 料 ( 誤 失 ) 極 小 每 — 行 高 速 存 取 1 1 記 億體 爲 1 6 B ( 位 元 組 ) 0 1 1 本紙張尺度適用中國國家標準（CNS)A4規格（210Χ297公嫠〉—& i4 3 d 0 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (: 23 ) 1 I 如 上 述 可 用 高 速 存 取 記 憶 體 取 代 D S P / C Ρ U 整 1 1 合晶 片 之 內 部 R A Μ 而 解 決 D S P 功 能 緩 慢存取 外 部 記憶 1 1 體之 問 題 〇 1 I 請 1 I 先 閱 I 〔第 讀 1 三 實 施 例 : 程 式 設 計 ] 背 面 1 I 參 考 圖 5 ί 6 8 及 9 說 明 書 本 發明 第 三 實 施 例 根 意 1 1 I 據第 二 實 施 例 ί 考 慮 記 !»>«#! 憶 體 分 配 避 免 以 D S P 功 能 存 取 外 事 項 再 1 ! 部記 憶 體 過 慢 之 問 題 0 填 寫 本 裝 圖 6 顯 示 圖 5 行 動 通 訊 終 細 聯 中 之 D S Ρ / C Ρ U 整 合 頁 w1 1 1 晶片 內 部 記 憶 Odn 體 及 外 部 記 億 體 間 關 係 0 如 參 照 圖 6 已 說 1 1 明， D S P / C P U 緊 密 耦 合 芯 6 0 1 整 合 爲 一 單 一 主 匯 1 | 流排 e 因 此 D S Ρ 功能 及 C Ρ U 功 能 均 可 隨 意存 取 外部 訂 I R 0 Μ 6 0 2 > 外部 R A Μ 9 0 3 外 部 R 0 Μ 6 1 1 及 1 1 | 外部 R A Μ 6 1 2 換 言 之 內 部 記 億 體 及 外部 記 憶 體 Ant, m 1 1 1 法區 別 與 D S Ρ 或 C Ρ U 使 用 並 構 成 完 全 共 同 資 源 〇 1 1 然 而 當 考 慮 應 用 於 行 動 通 訊 終 端 必 須 有意 區 別 內 部 1 記憶 體 fin 興 外部 記 憶 體 之使 用 〇 不 同 使 用 內 部 及 外部 記 億 體 1 1 —•例 顯 示 於 圖 8 其 包 含 一 D S P / C Ρ U 整 合 晶 片 1 1 8 0 0 * 一 內 部 R 0 Μ 8 6 1 一 內 部 R A Μ 6 0 2 > —^ 1 I 外部 R 0 Μ 8 6 3 及 外 部 R A Μ 8 6 4 « 此 組 成部 分 分 1 1； I 別對 膝 應 圖 6 中 D S Ρ / C Ρ U 整 合 晶 片 6 0 0 1 內 部 1 |·. R 0 Μ 6 0 2 內 部 R A Μ 6 0 3 外 部 R 0 Μ 6 1 1 及 1 1 外部 R A Μ 6 1 2 圖 8 記憶 體 設 計 中 使 用 D S Ρ 功 能 1 1 之程 式 如 音 頻 編 碼 / 解 碼 通 訊 路 編 碼 / 解 碼 及 調 變 / 解 1 1 本紙張尺度適用中國國家標準（CNS)A4規格（2!〇X297公釐> —26 ^4^93 8 〇 A7 B7 經濟部中央標準局員工消費合作社印製 五 、發明説明 ( 24 ) 1 | 調 及 程 式 固 定 資 料 安 排 於 內 部 R 0 Μ 8 0 1 1 使用 C Ρ U 1 1 功 能 之 程 式 如 系 統 控 制 » 通 訊 協 定 及 用 者 界 面 及程 式 固 定 1 ! 資 料 安 排 於 外 部 R 0 Μ 8 0 3 中 e 1 | <frn*, m 須 安 排 程 式 使 D S P 功 能 存 取 一 外 部 記 億體 > 避 免 請 先 閱 I 此 問 題 0 讀 背 面 1 1 | 然 而 9 有 可 能使 用 D S Ρ 功 能 及 之程 式 及 程式 固 定 資 i 1 1 I 料 m 大 不 能 存 於 內 部 R 0 Μ 8 0 1 此 時 * 圖9 所 示 記 事 項 再 1 1 憶 體 設 計 有 效 〇 圖 9 顯 示 一 D S P / C Ρ U 整 合晶 片 填 寫 本 裝 I 9 0 0 > — 內 部 R 0 Μ 9 0 1 > —► 內 部 R A Μ 9 0 2 — 頁 'w^ 1 1 外 部 R 0 Μ 9 0 3 及 一 外部 R A Μ 9 0 4 〇 此 組成 部 分 分 1 I 別 對 應 圖 6 中 D S Ρ / C P U 整 合 晶 片 6 0 0 ，內 部 1 I R 0 Μ 6 0 2 內 部 R A Μ 6 0 3 外 部 R 0 Μ 6 1 1 及 訂 I 外 部 R A Μ 6 1 2 0 圖 9 記 憶 體 設 計 基 本 上 與 圓8 所 示 設 1 1 | 計 相 同 不 同 之 處 在 於 程 式 部 分 使 用 D S P 功 能如 音 頻 編 1 1 碼 / 解 碼 通 訊 路 徑 編 碼 / 解 碼 及 調 變 / 解 調 及程 式 固 定 1 1 資 料 /m·- 撕 須 高 速 存 取 者 安 排 於 外 部 R 0 Μ 9 0 3 中。 1 音 頻 編 碼 中 例 如 搜 尋 大 至 1 0 Κ 位 元 組 之碼 表 0 此 1 1 過 程 中 » 由 碼 表 讀 碼 並 逐 ~* 處 理 處 理 時 每 碼 可費 時 數 百 1 I 周 期 若 約 1 0 Κ 位 元 組 之 大 碼 表 置 於外部 記憶體 * 雖然 1 1 I 存取 需 數 周 期 架 空 小 至 數 % 〇 此 外 使 用 D S Ρ 功 能如 1 卜 I 音頻 編 碼 / 解 碼 9 通 訊 路 徑 編 碼 / 解 碼 及 調 變 /解 细 調 之 所 1 用 程 式 未 經 常 涉 及 乘 積 總 和 動 作 而 包 含 些 程式 使 用 類 [ ! 似 所 謂 家 管 程 序 之 功 能 0 此 程 式 一 般 僅 使 用 小 量處 理 » 但 1 1 大 小 很 大 〇 此 程 式 部 較佳 安 排於 外 部 R 0 Μ 9 0 3 0 1 1 本紙張又度適用中國國家標準（CNS)A4規格（2丨0X297公釐〉_ 27 五、發明説明（25 ) 解決以D S P功能慢速存取外部記憶體之問題，可安 排使用D S P功能及程式固定資料無須髙速存取者於外部 R 〇 Μ，如圓9所示》 〔第四實施例，高速存取橫式記憶體界面〕 現在，參考圖5，10Α，10Β及1 1說明本發明 第四實施例。第四實施例中，未用於習知D S Ρ之支持高 速存取模式之記憶體直接連接爲第一及第二實施例D S Ρ /C P U整合晶片之外部記憶體。 有一些記憶體支持高速存取模式。尤其，說明直接連 線一猝發ROM之例》然而本發明不限於猝發ROM，而 包含所有支持高速存取模式之記憶體（同步DRAM，同 步SRAM，etc.) *此外，圖10A中說明爲20 位元之外部位址及8位元外部資料以利說明，本發明可等 效應用於所有外部位址位元寬度及所有外部資料位元寬度 〇 經濟部中央榡隼局員工消費合作社印製 圖10A顯示一詳例，其中行動通訊終端中DSP/ CPU整合晶片及一外部猝發ROM彼此連線•圖1 〇A 中，DSP/CPU整合晶片1000及外部猝發ROM 1 0 0 9經由一整合外部位址匯流排1 0 0 7及一資料匯 流排1 0 0 8彼此直接連線。此組成部分分別對應圖1 1 中DSP/CPU整合晶片1 1 00，外部ROM 1 1 1 1，外部位址匯流排1 109及資料匯流排 1 1 1 0。圊1 0A亦顯示DSP/CPU緊密耦合芯 本紙張尺度適用中國國家標率{ CNS ) A4規格（210X297公釐）_ 28 __ ~ 暇 43938 〇 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 26 ) 1 I 1 0 0 1 ) 內 部 R 0 Μ 1 0 0 2 * 內 部 R A Μ 1 0 0 3 及 1 1 I 整 合 外 部 匯 流 排 界 面 1 0 0 6 經 由 D S Ρ / C Ρ U 整 合 晶 1 1 片 1 0 0 0 中 內 部 資 料 匯 流 排 1 0 0 4 及 內 部 位 址 匯 流 排 r-> 1 | 請 f I 1 0 0 5 彼 此 連 線 之 方 式 此 組 成 部 分 分 別 對 應 圖 6 中 先 閱 1 I 讀 1 I D S P / C Ρ U 緊 密 耦 合 芯 6 0 1 > 內 部 R 0 Μ 6 0 2 t 背 1 I 內 部 R A Μ 6 0 3 f 整 合 外 部 匯 流 排 界 面 6 0 6 V 內 部 資 之 1 1 I 料 匯 流 排 6 0 4 及 內 部 位 址 匯 流排 〇 白 D S Ρ / C P U 整 事 項 1 ! 合 晶 片 1 0 0 0 控 制 猝 發 R 〇 Μ 1 0 0 9 之 信 號 包 含 一 晶 填 寫 本 装 1 片 選 取 信 號 ( / C S 2 ) 1 0 1 0 及 讀 取 信 號 ( / R D 頁 •w 1 1 ) 1 0 1 1 α 此 信 Ofl» Μ 作 用 於 猝 發 R 0 Μ 1 0 0 9 之 晶 片 啓 1 1 動 終 JUXI 端 ( / C Ε ) 及 輸 出 啓 rfrl. 動 終 端 ( / 0 E ) Q 此 外 圊 1 | 1 0 B 顯 示 D S Ρ / C Ρ U 整 合 晶 片 1 0 0 0 與外部 猝 發 訂 1 R 0 Μ 1 0 0 9 間 信 號 時 間 圖 〇 1 1 I ham 圖 1 1 顯 示 用 於 D S Ρ / C Ρ U 整 合 晶 片 之 記 億 體排 1 1 I 列 圖 1 1 0 0 例 〇 此 記 憶 體 排 列 1W-I 圖 1 1 0 0 中 猝 發 1 1 R 0 Μ 可 直 接 連 線 至 晶 片 選 取 信 號 ( / C S 2 ) 1 0 1 0 ( 之 空 間 β 尤 其 » 當 以 圖 1 0 A D S Ρ / C Ρ U 緊 密 親合 1 I 芯 1 0 0 1 存 取 晶 片 選 取 信 號 ( / C S 2 ) 空 間 晶 片 選 1 I 取 信 號 ( / C S 2 ) 1 0 1 0 成 低 主 動 讀 取 信 號 ( / 1 1 I R D ) 1 0 1 1 如 時 間 表 所 示 執 行 動 作 〇 1 當 四 連 績 資 料 存取 於 猝 發 R 0 Μ 中 對 第 一 資 料 存 取 1 具 一 些 架 空 而 剩餘 三 資 料 可 高 速 存 取 0 參 考 圖 1 0 B 說 1 1 明 此 情 況 〇 假 設 晶 本 選 取 信 號 ( / C S 2 ) 1 0 1 0 低 1 I 而 猝 發 R 0 Μ 1 0 0 9 成 主 ffii. 動 0 使 用 位 址 之 髙 次 位 元 A 2 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（27 ) 至A 1 9 (除二低次位元）於猝發ROM中一次存取四連 續資料。之後*依序使用位址二低次位元A〇，A1由猝 發ROM讀出存取之四資料，如此讀出資料讀入D S P/ CPU整合晶片1000於讀取信號（/RD) 1011 引導端。 圖1 0B例中，需6周期讀取第一資料。此乃因其包 含存取四連績資料一次於猝發ROM所需資料《然而，後 續三資料於一周期內讀取。因此有效存取周期爲（6 + 1 X 3 ) / 4 = 2 . 25周期。此指出當一般外部ROM需 3周期時存取速度高出2 5%。 解決D S P功能外部記憶體慢速存取之問題，可直 接耦合支持高速存取模式之記憶體》此外，可結合第二實 施例使用高速存取記憶體於第四實施例而降低當高速存取 記憶體未命中所生之架空》 〔第五實施例：DRAM界面〕 現在，參考圓5，11 ，12A，12B及12C說 明本發明第五實施例。第五寅施例中，習知D S P未使用 之D R A Μ直接連線爲第一及第二實施例之D S P / C P U整合晶片外部記憶體。 圖1 2Α顯示DRAM (動態RAM)直接連線成一 外部RAM以提供附加服務至行動通訊終端。圖1 2A亦 示一詳例，其中D S P/C PU整合晶片及外部DRAM 彼此連接於圖5行動通訊終端中》圖1 2A中，DSP/ ----------裝— (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家椟孳（CNS ) A4規格（2!〇Χ 297公嫠） -30 - A7 B7 經濟部中央標準局員工消費合作社印裝 五’ 發明説明 (! ^8 ) ! I C Ρ U 整 合 晶 片 1 2 0 0 及 外 部 D R A Μ 1 2 0 9 經 由 整 1 1 合 外 部 位 址 匯 流 排 1 2 0 7 及 資 料 匯 流 排 1 2 0 8 直 接 彼 1 1 此 連 線 0 此 組 成 部 分 分 別 對 應 圖 6 中 D S Ρ / C Ρ U 整 合 I I 請 1 | 晶 片 6 0 0 外 部 R A Μ 6 1 2 外 部 位 址 匯 流 排 6 0 9 先 I 讀 1 及 資 料 匯 流 排 6 1 0 0 圖 1 2 A 亦 顯 示 D S Ρ / C Ρ U 緊 背 面 1 | 密 耦 合 心 1 2 0 1 內 部 R 0 Μ 1 2 0 2 內 部 R A Μ 意 \ [ r 1 2 0 3 及 整 合 外 部 匯 流 排 界 面 1 2 0 6 經 由 D S P / 事 項 再 1 1 C Ρ U 整 合 晶 片 1 2 0 0 之 內 部 資 料 匯 流 排 1 2 0 4 及 內 填 寫 本 裝 部 位 址 匯 流 排 1 2 0 5 彼 此 連 接 之 方 式 0 此 組 成 部 分 分 別 頁 1 1 對 應 圖 6 中 D S Ρ 緊 密 耦 合 芯 6 0 1 內 部 R 0 Μ 6 0 2 1 1 內 部 R A Μ 6 0 3 整 合 外 部 匯 流 排 界 面 6 0 6 內 部 1 I 資 料 匯 流 排 6 0 4 及 內 部 位 址 匯 流排 6 0 5 〇 白 D S Ρ / 訂 1 C Ρ U 整 合 晶 片 1 2 0 0 控制外部 D R A Μ 1 2 0 9 信號 1 1 | 包含 一 列 位 址 選 取 信號 ( / R A S ) 1 2 1 0 令 行 位 址 1 1 選 取信 號 ( / C A S ) 1 2 1 1 及 — 寫 入 信 號 ( / W R ) 1 1 1 2 1 2 0 此 信 號 分 別 加 至 外 部 D R A Μ 1 2 0 9 之 對 應 1 終 端 9 圖 1 2 Β 及 1 2 C 顯 示 D S P / C Ρ U 整 合 晶 片 1 I 1 2 0 0 興 外部 D R A Μ 1 2 0 9 間 信號 時 間 表 0 1 I 圖 1 1 顯 示 用 於 D S Ρ / C P U 整 晶 片 之 記 憶 體 排 1 1 I 列 圖 1 1 0 0 例 0 此 記 億 體 排 列 圖 1 1 0 0 中 ~· 1 1 D R A Μ 可 直 接耦合 至 晶 片 選 取 信 Wt ( / C S 3 ) 空 間 〇 1 · _ 尤 其 當 以 圇 1 2 A 之 D S P / C Ρ U 緊 密 耦 合 芯 1 I 1 2 0 1 存 取 晶 片 選 取 信 號 ( / C s 3 ) 空 間 該 列 位 址 J 1 選 取 信 號 ( / R A S ) 1 2 1 0 該 行位 址 選 取 信 號 ( / 1 1 本紙張尺度適用中國國家橾率（CNS) A4規格（2丨OX 297公釐）_ μ

經濟部中央標準局員工消費合作社印製 五、發明説明（29) CAS) 1211及寫入信號（/WR) 1212執行圖 1 2B，1 2C時間表所示動作。 根據本發明，如此直接耦合之大容量DRAM可由 D S P功能直接存取。圖5所示行動通訊終端可輕易配備 附加價值服務，如自動答錄電路功能。行動通訊終端中通 訊之音頻資料壓縮至4Kb i t s/s e c至 1 3Kb i t s/s e c。當如圓1 2A所示使用 4Mb i t s之一DRAM晶片，可存5至17分鐘之語 音信號。 〔第六實施例：周邊電路較高資料傳送率〕 現在參考圖5，1 3A，1 3B及1 4說明本發明第 六實施例，本例欲提高第一實施例整合周邊電路之資料傳 送速度。 習知獨立D S P晶片中周邊電路數目及種類小，直接 連線於內部資料匯流排，可高速傅送資料。另一方面，習 知獨立C P U晶片有各種周邊電路。因此周邊電路界面產 生之需求導致低資料傳送率。 根據本發明之DS P/CPU整合晶片，用於DSP 功能之周邊電路經由整合周邊電路界面連接至C P U功能 之周邊電路*因此，D S P功能之周邊電路有時引起低資 料傅送率。 鑒此，根據本發明，同時傳送一組取樣以提高第一實 施例整合周邊電路之資料傳送速度。 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家樣準（CNS ) A4規格（2丨0X297公釐） -32 - 經濟部中央標準局員工消費合作社印掣 A7 _______B7 五、發明説明（30 ) 圖1 3詳示圖5行動通訊終端中整合基帶A F E 1313與DSP/CPU整合晶片1300間連線。此 組成部分分別對應圖5中D S P/C PU整合晶片5 0 0 及整合AFE 501。尤其圖13僅顯示可用高頻數據 機交換資料之資料傳送部分。 一串行輪入输出電路（S I 〇 1 )1 3 0 1 ，一串行 输入輸出電路（S I 〇 2) 1 3 0 2及一整合周邊匯流排 1 303包含於DSP/CPU整合晶片1 300中。此 組成部分分別對應圖3中DSP周邊電路3 2 2，整合周 邊位址匯流排（PA) 3 2 0及整合周邊資料匯流排（ PD) 321。雖然串行輸入輸出電路（s 101) 1 3 0 1用於圖1 3A中輸入及輸出功能二者，串行输入 輸出電路（S 1 02) 1 302僅用於輸入功能。換言之 ，DSP/CPU結構相對整合基帶AFE 1313具 一輸出及二輸入。 此例整合整合基帶AF E 1 3 1 3之組成元件包含 一串列界面1 3 1 9 ’ 一 GMSK (高斯最低偏移鍵控） 調變器1 3 1 6，一工信號D/A轉換器1 3 1 5及一 I /Q信號AD轉換器1 3 1 4 »高頻數據機及整合基帶 A F E 1313以I及Q類比信號交換資料。 DSP/CPU整合晶片1300及整合基帶AFE 1313 經由信號線（TXD1) 1304，（ STS1)1305，（STCK1)1311，（ RXD1) 1306，（SRS1) 1310，( 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X 297公釐）qo (請先聞讀背面之注意事項再填寫本頁) 袈· *11_

H243938Q 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（31 ) SRCK1) 1311 - (RDX2) 13〇9 -( SRS2) 1 308 及（SRCK2) 1311 彼此連接 。此信號線之時間表示於圖1 3 B。圖1 3 A中信號線 1311及1312之信號由圖5系統計時電路2〇供應 。此信號線1 3 1 2用於控制串行界面1 3 1 9。信號線 1 3 1 1可攜帶用於資料傳送之基本時鐘，其供應至 D S P/ C P U整合晶片1 3 0 0及整合基帶AF E 1 3 1 3 二者。 現在，詳述傳送。首先，考慮資料由DSP/CPU 整合晶片1300傳送至整合基帶AFE 1313。過 程中*使用三信號線（TXD1) 1304，（STS1 )1305 及（STCK1) 1311·信號線（ S 丁 C K 1 )代表由上述圖5系統計時電路5 2 〇供應之 資料傳送用之基本時鐘。此例中，與基本時鏟逐位元傳送 16位元數位資料。自可同法傳送任意位元寬度之資料。 信號線CTXD 1 ) 1 3 0 4代表傳輸之一位元資料匯流 排。信號線（STS1) 1 305代表一幅同步信號線。 16時鐘開始於緊接信號脈衝輸出時資料依序逐位元輸出 於信號線（TXD1)上。涉及計時如圖13B所示。開 始於緊接脈衝輸出於信號線（STS 1 ) 1 3 0 5，1 6 位元資料D 1 5至D0輸出於信號線（TXD 1 ) 1 3 0 4上，逐位元對於各時鐘依序由最大位元d 1 5 ^ 現在，考慮DSP/CPU整合晶片1300由整合 基帶AFE 1 3 1 3接收資料。接收具I及Q信號之二 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I- I ^^1 ^^1 t·^ Hi m - 士欠 ^^1 ί ι J^i ^1« 、-0 (請先閱讀背面之注意事項再填寫本頁) -34 - ^43 93 8 Ο Α7 Β7 經濟部中央標準局負工消費合作社印繁 五1 >發明説明 (32 ) 1 | 信 號 資 料 〇 首先 ♦ 考 慮 I 信 號 0 使 用 二 信 號 線 具 信 號 線 1 1 ( R X D 1 )1 3 0 6 ♦ ( S R S 1 ) 1 3 1 0 及 ( 1 1 [ S P C K ) 13 1 1 0 如 上 述 » 信 號 線 ( S R C K 1 ) 1 I 3 代 請 1 ] 1 1 1 表用 於 由 圖 5 系 統 計 時 電 路 5 2 0 供 ifte 應 之 資 料 先 閲 1 I 傳 送 之 基 本 nrb 時鐘 〇 1 6 位 元 數 位 資 料 逐 位 元 d-t 與 基 本 時 鐘 同 讀 背 Λ 1 I 時 傳 送 〇 特 定位 元 寬度 之 資 料 當 然 可 類 似 地傳 送 D 信 號 線 之 注 意 1 i I ( R X D 1 )1 3 0 6 代 表 用 於 接收 之 一 位 元 資 料 匯 流 排 事 項 再 1 1 〇 信 號 線 ( S R S 1 ) 1 3 1 0 代 表 幅 同 步 信 號 線 〇 信 寫 本 裝 號 線 ( R X D 1 ) 1 3 0 4 上 資 料於 1 6 時 通 開 始 緊接 脈 頁 1 1 衝 信 號 輸 入 至信 號 線 ( S R S 1 ) 上 依 序 逐 位 元 输 入 至 1 1 D S P / C P U 整 合 晶 片 1 3 0 0 〇 涉 及 計 時亦 示 於 圓 1 1 1 3 B 0 白 時鐘 接 脈 衝輸 入 至 信 號線 ( S R S 1 ) 訂 I 1 3 0 6 之 計時 由 信 號線 ( R X D 1 ) 1 3 0 4 對 各 時 鐘 1 1 1 依 序 開 始 於 高階 位 元 D 1 5 而 逐 位 元 輸 入 0 Q 信 號 亦 如 I 1 1 信 g=ti 號 同 法 接 收。 差 異 在 於 I 信 號 由 串 行 輸 入 輸 出 電 路 ( 1 1 S I 0 1 ) 13 0 1 接 收 1 Q 信 □ r^ m 爲 串 行 輸 入 輸 出 電 路 ( 1 S I 0 2 ) 13 0 2 0 1 | 現 在 參 考圖 1 4 詳 述 串 行輸 入 輸 出 電 路 ( S I 0 1 ) 1 | 1 3 0 1 及 串行 輸 入 輸 出 電 路 ( S I 0 2 ) 1 3 0 2 Q 圖 1 1 I 1 4 顯 示 本 例相 關 之 D S P / C P U 整 合 晶 片部 0 串 行輸 1 入 輸 出 電 路 (S I 0 1 ) 1 3 0 1 對 應 串 行 輸 入 输 出 電 路 1 ( S I 0 1 )1 4 2 4 ♦ 串 行 输 入 輸 出 電 路 ( S I 0 2 ) 1 1 1 3 0 2 對 應串 行 輸 入 輸 山 出 電 路 ( S I 0 2 ) 1 4 2 0 0 1 | 圖 1 4 結構 包 含 一 D S P / C P U 緊 密 耦 合 芯 ί 1 張 紙 本 準 家 國 國 中 用 適

s N 釐 公 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（33 ) 14〇〇，一內部記億體X1401，一內部記憶體Y 14〇2，一整合周邊匯流排界面1406，一 DMAC 1405，一串行輸入輸出電路（SI01) 1424, —串行输入輸出電路（SI02) 1420及一AND電 路1429 eDSP/CPU緊密耦合芯1400 ，內部 記憶體X1401 ，內部記億體Y1402，整合周邊匯 流排界面1 4 0 6及DMAC 1 40 5經由內部位址匯流 排（IA) 1403及內部資料匯流排（ID) (32位 元寬）1404彼此連線。串行输入輸出電路（SI01 )1424及串行輸入輸出電路（SI02) 1420經 由整合周邊匯流排1407，1408，1409連接至 整合周邊匯被排界面1 406。 整合周邊匯流排界面包含一位址匯流排（P A ) 1407及一 32位元寬資料匯流排（PD) "PD匯流 排則包含一 16高次位元PD (31至16) 1408及 一 16低次位元PD (15至0 ) 1409。圖14中， 串行輸入输出電路（SI01) 1424連接至整合周邊 資料匯流排之1 6高次位元PD (3 1至1 6)，串行輸 入输出電路（S 102) 1420至整合周邊資料匯流排 之16低次位元PD (15至0) 1409。雖未顯示’ 位址匯流排（PA) 1407連接至串行输入輸出電路（ SI01) 1424及串行输入输出電路（SI02) 1 4 2 0» 串行輸入輸出電路（SI01) 1424包含一16 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）_ 36 - A7 B7

Us^38〇 ___— 五、發明説明（34 ) (請先聞讀背面之注項再填寫本頁} 位元寬資料傳送資料寄存器（RDR 1 ) 1 4 2 8，一并 行/串行轉換器1 4 2 5 * —并行/串行轉換器1 4 2 6 及一控制電路1 4 2 3 »亦顯示六信號線（傳送及接收各 —)(RXD1) 1430，（SRCK1) 1432, (SRS1) 1433，(TXD1) 1434 » ( STS1 ) 1435 及（STCK1) 1436 以交換資 料於晶片外之電路。此信號線分別對應圖1 3 A中信號線 (RXD1) 1306，（SRCK1) 1311，( s R X 1 ) 1310，（TXD1) 1 3 0 4-( STS1) 1305 及（STCK1) 1311* 此信號 線參照圖1 3A於上詳述。 經濟部中央標準局貝工消費合作社印製 串行輸入输出電路（S 1 02) 1420包含一16 位元寬資料傳送資料寄存器（TDR2) 141 5, 一 1 6位元寬資料接收資料寄存器（RDR2) 1 4 1 6， 一幷行/串行轉換器1 4 1 7，一并行/串行轉換器 1 4 1 8及一控制電路1 4 1 9。六（傳送及接收各三） 信號線（TXD2) 1431 ，(SRCK2) 1437 * (SRS2) 1438 - (RXD2) 1439 可交換 資料於晶片外電路。此信號線中，信號線（SRCK2) 1437，（SRS2) 1438 及（RXD2) 1439 分別對應圓 13A 中（SRCK2) 1307, (SRS2) 1308 及（RXD2) 1309 » 此信號 線參照圖13A於上詳述。然而，圓13A中串行输入輸 出電路（SI02) 1420僅用於接收*因此’圖 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐）—μ _ B7 經濟部中央標準局員工消費合作社印製 五 發明説明 ( 35 ) 1 I 1 3 A 中 未 顯 示 三 傳 送 信 號 線 ( T X D 2 ) 1 4 3 1 t ( 1 1 S T S 2 ) 1 4 4 0 及 ( S T C K 2 ) 1 4 4 1 0 1 1 首 先 9 說 明 使 用 串 行輸 入 输 出 電 路 ( S I 0 1 ) S. 1 1 請 1 | 1 4 2 4 傳 送 資 料 〇 1 6 位 元 寬 資 料 傳 送 資 料 經 由 整 合 周 先 聞 1 I 加 ή 1 邊 資 料 匯 流 排 之 1 6 髙 次 位 元 P D ( 3 1 至 1 6 ) 至 資 背 面 1 I 料 經 之 1 料 傳 送 資 料 寄 存 器 ( T D R 1 ) 1 4 2 7 〇 此 資 并 行 ί 1 I / 串 行 轉 換 器 1 4 2 5 於 一 位 元 資 料 匯 流 排 ( T D X 1 ) 事 項 再 1 1 1 4 3 4 上 逐 位 元 輸 出 〇 输 出 周 期 及 時機控 制 於 使 用 信 號 填 寫 本 裝 線 ( S T S 1 ) 1 4 3 5 及 ( S T C K 1 ) 1 4 3 6 之 控 頁 i 1 制 電 路 1 4 2 3 0 1 1 現 在 說 明 — 例 其 中 串 行 輸 入 输出 電 路 ( S I 0 1 1 | ) 1 4 2 4 及 串 行輸 入 輸 出 電 路 ( S I 0 2 ) 1 4 2 0 接 訂 I 收 之 二 1 6 位 元 資 料 經 3 2 位 元 匯 流 排 傳 送 0 串 行輸 入 m 1 1 I 出 電 路 ( S I 0 1 ) 1 4 2 4 逐 位 元 由 信 號 線 ( R D X 1 1 1 I ) 1 4 3 0 供 應 接 收 資 料 0 輸 入 周 期 及 時 機 控 制 於 使 用 信 1 1 號 線 ( S R S 1 ) 1 4 3 3 及 ( S R C K 1 ) 1 4 3 2 之 1 控 制 電 路 9 如 此 輸 入 之 位 元 串 經 串 行 / 并 行轉換 器 1 1 1 4 2 6 轉 換 成 1 6 位 元 寬 平 行 資 料 ♦ 並 輸 入 至 接收 資 料 1 | 寄 存 器 1 4 2 8 〇 當 接 收 資 料 寄 存 器 1 4 2 8 受 供 接 收 資 1 1 料 並 準 備 傳 送 控 制 電 路 1 4 2 3 啓 動 中 斷 信 號 ( I N T t !· 1 ) 1 4 2 2 至 D Μ A C 1 1 另 一 方 面 串 行輸 入 输 出 電 路 ( S I 0 2 ) 1 4 2 0 1 1 由 信 wL 線 ( R D X 2 ) 1 4 3 9 逐 位 元 受 供 接 收 資 料 « 输 1 1 入 周 期 及 時機受控時使 用 信 號 線 ( S R S 2 ) 1 4 3 8 及 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）_ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（36 ) (SRCK2) 1437之控制電路1419«如此輸入 之位元串經串行/并行轉換器1418轉換成16位元寬 平行資料並加至接收資料寄存器（RDR2) 1 4 1 6。 當接收資料寄存器（RDR2) 141 6受供接收資料並 準備傳送，控制電路1 4 1 9啓動中斷信號（I NT) 1 42 1至DMAC。AND電路1429產生中斷信號 (INT) 1422及中斷信號（INT) 1421之邏 輯乘積以中斷DMAC1405。換言之，待傳送資料於 中斷DMAC 1 4 0 5前備炙於二1 6位元接收資料寄存 器（RDR1) 1428 及（RDR2) 1416。 DMAC可處理二1 6位元接收資料成單一3 2位元資料 ，再經由3 2位元寬整合周邊資料匯流排1 4 0 8， 1 4 0 9及3 2位元寬內部資料匯流排1 4 0 4傳送至內 部記憶體X1401或內部記憶體Y1402。 如此，根據第六實施例，與1 6位元資料逐位元傳送 相比，可加倍串行输入输出電路之傳送率，解決以D S Ρ 功能周邊電路傳送資料慢之問題。 〔第七實施例〕 現在參考圖5，1 5Α，1 5Β及1 6說明本發明第 七實施例。第七實施例爲第六實施例之變化。第六實施例 二接收信號使用二串行輸入輸出電路。相對地，第七實施 例將二接收信號分時而僅使用一串行輸出電路。 圖1 5 Α詳示圖5行動通訊終端中一整合基帶a F Ε 本紙張尺度適用中國國家橾準（CNS )A_4規格（Y1OX297公釐）_ % _ n· nn m ^^^1 . 士之 ^^^1 «3 ，vs (請先閱讀背面之注意事項再填寫本頁) 辟43938 Ο Α7 __Β7 五、發明説明（37 ) 1 5 1 1與DSP/CPU整合晶片1 500間連接》 此組成部分分別對應圖5中D S P/C P U整合晶片 100及整合AFE 501»圖15A顯示以髙頻數據 機交換資料相關之傅送資料部分 串行輸入輸出電路（SI01) 1502及整合周邊 匯流排1 50 1包含於DSP/ CPU整合晶片1 500 中》此組成部分分別對應圖3DSP周邊電路422，整 合位址匯流排（PA) 3 20及整合資料匯流排（PD) 321。圖15A中，串行输入输出電路（SI01) 1 5 0 2用於輸入及输出功能二者，DSP/CPU整合 晶片1500相對整合基帶AFE 1511具有一输出 及二输入。 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 根據本例之整合基帶AF E 1 51 1組成元件包含 一串行界面1505，GMSK (高斯最低偏移鍵控）調 變器1514，一 I處理單元D/A轉換器15 16，一 Q信號D/A轉換器1 5 1 5，一 I信號A/D轉換器 1 5 1 3，及一 Q信號A/G轉換器1 5 1 2。高頻數據 機及整合基帶AFE 1511交換使用構成類比信號之 I及Q信號之資料。 DSP/CPU整合晶片1500及整合基帶AFE 1511 經由信號線（TXD1) 1503，( STS1) 1504 - (STCK1) 1509-( RXD1) 1508 (SRS1) 1507 -( SRCK1) 1509 及（IQFLAG) 1506« 圖 本紙張尺度逋用中國國家標準（〇奶）八4規格（210><297公釐）_川_ ^43 9^8 0 A7 B7 五、發明説明（38 ) 1 5 B顯示此信號線之時間表。圖1 5A中信號線 1 5 0 9及信號線1 5 1 0上信號由系統計時電路5 2 0 供應。信號線15 1 0用於控制串行界面1 505。信號 線1 5 0 9代表資料傳送之基本時鐘，並供應至D S P/ CPU整合晶片1 500及整合基帶AFE 1511二 者。 現在詳述傳送動作。自DSP/CPU整合晶片 1 5 00至整合基帶AFE 1 5 1 1之資料傳送完全與 圖1 3A所示者相同，不再說明》 經濟部中央梯準局員工消費合作社印製 ^^^1 ^^^1 m .^ϋ n ^^^1 Jn 一 J 0¾ -V9 (請先閱讀背面之注意事項再填寫本頁) 考慮當DSP/CPU整合晶片1500由整合基帶 AFE 1511接收資料。圖15A顯示將二信號分時 多工。此時，使用四信號線（RXD1)1508，( SRS1) 1507，（SRCK1) 1509 及（ IQFLAG) 1506» 如上述，信號線（SRCK1 )1 5 0 9代表供自圖5系統計時電路5 2 0之資料傅送 至基本時鐘。此例中，與基本時鐘同步逐位元傳送1 6位 元數位資料。當然可同法傳送任意位元寬度之資料。信號 線（RXD1)1508爲用於接收之一位元資料匯流排 。信號線（SRS1) 1507爲幅同步信號線。信號線 (RXD1)1508上資料依序逐位元輸入’於16時 鐘期間由此信號輸入至DSP/CPU整合晶片1 500 成一脈衝時緊接之時鐘開始。 圓1 5 B所示爲涉及之時機。此時間表中’首先输入 I信號，接著爲Q信號。首先，16位元資料1 15至 本紙張尺度逋用中國國家橾準（CNS)A4規格（2〖0Χ297公釐）_

G G 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（39 ) I 0依序輸入，最大位元I 1 5首先自信號線（RXD 1 )1 508以每時鐘一位元之速率由信號線（SRS1) 1507第一脈衝之後時鐘開始。然後，16位元資料 Q15至Q0首先由信號線（RXD1) 1508输入最 大位元Q 1 5，依序以每時鐘一位元速率自信號線（ SRS1)1507第二輸入脈衝之後時鐘開始-使用信 號線（IQFLAG) 1506以確認由信號線（ RXD1) 1508傳送之資料*圖15A中，信號線（ IQFLAG) 1 506於傳送I信號時保持高位。 現在參考圖16詳述圖15A中串行输入輸出電路（ S 1 01) 1 502 »圖16顯示本例有關之DSP/ CPU整合晶片部。串行輸入輪出電路（S I 〇 1 ) 1502對應串行輸入輸出電路（SI 〇1) 1631» 圖1 6結構包含一 DSP/CPU緊密耦合芯 1600，內部記憶體X1601 ，內部記憶體 Y1 602，整合周邊匯流排界面1 60 6， DMAC1605及串行輸入輸出電路（SI01) 1631 «DSP/CPU緊密耦合芯1600，內部記 憶體XI 60 1 ，內部記憶體Y1 602，整合周邊匯流 排界面1 6 0 6及DMAC 1 6 0 5經由內部位址匯流排 (ΪΑ) 1603及內部資料匯流排（ID) (32位元 寬）1604彼此連線。串行輸入輸出電路（S 101) 1631經由整合周邊匯流排1607，1608， 1 6 0 9連接至整合周邊匯流排界面1 6 0 6。整合周邊 本紙張尺度適用中國國家樣隼（CNS ) Α4規格（210X297公釐） ^^1- *^^1 —^1 —^1 1^1 ^^1 m (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（40 ) 匯流排包含一位址匯流排（PA) 160 7及3 2位元寬 資料匯流排（PD) 。PD匯流排具1 6高次位元PD ( 3 1至1 6) 1 608及1 6低次位元PD ( 1 5至0) 1 6 0 9 » 串行输入輸出電路（SI01) 1631包含二16 位元寬資料傳送資料寄存器（TDRU) 1629 ’ （ TDRL) 1 6 3 0，二16位元寬資料接收資料寄存器 (RDRU) 1614，（RDRL) 1615’ 二多工 器（MUL) 1 628 ’ 1616 ’ 一并行/串行轉換器 1 6 27，一串行/并行轉換器1 6 1 7及一控制電路 1 6 1 9。資料傳送資料寄存器（TDRL) 1629及 資料接收資料寄存器（RDRU) 1 6 1 4連接至整合周 邊資料匯流排之1 6高次位元P D ( 3 1至1 6 ) 1608。資料傳送資料寄存器（TDRL) 1630及 資料接收資料寄存器（RDRL) 16 1 5連接至整合周 邊資料匯流排之低次位元PD ( 1 5至0 ) 1 609 *亦 顯示與晶片外部電路交換資料用七信號線。其包含三信號 線（STS1) 1625 · (STCK1) 1624 及（ TDX1) 1626供傳送，及四信號線（S R S 1 ) 1520，(SRCK1) 1621 * (RXD1) 1623及（IQFLAG) 1622供接收。參照圖 15詳述此信號線。 首先，說明使月串行輸入输出電路（S I 〇 1 ) 1 6 3 1傳送資料之例β二1 6位元寬資料傳送資料經 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） ...........I —^ ^ - - . —II ^^1 ^^1 (請先閱讀背面之注意事項再填寫本頁) -43 - Α7 Β7 梢43 93 8 Ο 五、發明説明（41 ) (請先閱讀背面之注意事項再填寫本頁) 3 2位元整合周邊資料匯流排PD ( 3 1至0 )輸入至二 16位元寬資料傳送資料寄存器（TDRU) 1 6 2 9及 (TDRL) 1 630。資料寄存器（TDRU) 1629經16高次位元PD (31至16) 1608供 應*及資料寄送器（TDRL) 1630經由低次位元（ 15至〇) 1609。然後，分工器1628選取二傳送 資料寄送器中待傳送之資料。選定1 6位元寬資料經并行 /串行轉換器1 6 2 7逐位元輸出於1位元資料匯流排（ TDxi) 1 626。輸出周期及時機控制於使用信號線 (STS1) 1625 及（STCK1) 1624 之控制 電路1 6 1 9。 經濟部中央標準局員工消費合作社印聚 現在說明串行輸入輸出電路（SI01) 1631接 收之二1 6位元寬資料（I信號資料及Q信號資料）經一 3 2位元匯流排同時傳送。串行輸入輸出電路（S I 〇 1 )1631由信號線（RDX1) 1623逐位元受供接 收資料。输入周期及時機控制時使用信號線（SRS 1 ) 1620 及（SRCK1) 1621 之控制電路 1619 。如此輸入之位元串經由串行/并行轉換器1617轉成 16位元寬平行資料，再加至二接收資料寄存器之一。輸 入信號之接收資料寄存器由多工器（MUL) 1 6 1 6決 定。多工器（MUL) 1616由根據信號線（ IQFLAG)1622產生之控制信號切換。例如，I 信號資料加至寄存器（RDRU)1614及Q信號資料 至寄存器（RDRL) » 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐> ~ ' 經濟部中央橾準局員工消費合作社印裝 A7 _B7__五、發明説明（42 ) 當接收資料加至二接收資料寄存器（RURU) 1 6 1 4及（RDRL) 1 6 1 5並準備傳送’然後控制 電路1619啓動一中斷信號（INT) 1618至 DMAC 以中斷 DMAC1605 *DMAC 處理二 16 位元接收資料爲一單一 3 2位元資料，並可經3 2位元寬 整合周邊資料匯流排1 608，1 609及32位元寬內 部資料匯流排1 6 0 4傳送至內部X記憶體1 6 0 1或內 部記億體Y1602。 如此，與逐一傳送1 6位元資料相比，使用第七實施 例可加倍串行輸入輸出電路之傅送率·因此可解決D S P 功能之周邊電路之慢速資料傳送問題1故可解決D S P功 能慢速資料傳送之問題。 〔第八實施例：功率放大率控制〕 現在參考圖 2，5，17A，17B，18，19， 2 0 A及2 0 B說明本發明第八實施例。圖2所示習知 GSM行動通訊終端，系統結構因DSP與CPU間架空 而效率低。根據本例，當D S P功能及C P U功能如第一 實施例中彼此整合而消除架空。因此，行動通訊終端可有 效建構。 尤其，考慮功率放大器控制RF段》圖2及5所示行 動通訊終端負責根據基地台指示控制R F段之功率放大率 之輸出。習知電源放大器控制之習知結構中，D S P與 C P U間常發生通訊架空〇 本紙張尺度適用中國國家標準（CNsTa4規格（2丨0Χ297公釐） ~ " -45 - I - I 1^1 1^1 II ^^1 an .IJJ/ ^^1 ^^1 ^^1 ^^1 «3 、νβ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袋 A7 B7五、發明説明（43 ) 首先，參考圖1至1 8簡述架空。已參照圖1說明於 行動通訊系統之通訊終端處理。 圖1 8顯示如何以本發明及習知技術完成此過程*習 知技術使用二獨立DSP及CPU中，以一 CPU晶片完 成用者界面程序，系統控制及通訊協定程序，而以一 D S P晶片完成通訊路徑編碼/’解碼程序及調變/解調程 序。與基地台交換資料需通訊路徑編碼/解碼程序及調變 /解調程序以D S P晶片完成。如此必須於通訊協定程序 與基地台交換資料。因此，CPU晶片需與DSP晶片通 訊。參考圖1 8習知技術說明此通訊架空。 當控制RF區之功率放大器輸出，另一方面須存取D /A轉換器2 0 3以控制圓2功率放大器。因控制PA之 D/A轉換器203實連線203至DSP晶片，CPU 晶片必要時須與D S P晶片溝通。 相對地，根據本發明，以D S P / C P U整合晶片完 成含用者界面程序，系統控制，通訊協定程序，音頻編碼 /解碼程序，通訊路徑編碼/解碼程序及調變/解調程序 之所有數位程序。如圖18所示，CPU晶片與DSP晶 片無架空，系統可有效結構。 參考圖20A * 20B詳述架空。圓5及2所示行動 通訊終端首先受供指令資料以由基地台控制功率放大器輸 出。 圖2 0 A所示習知技術中，此接收資料送至D S P晶 片。圖2 0A顯示後續程序於流程中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐> _ 46 _ -I — I 1 >^^1 —^1 ^^1 - . In----—^1 (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局貝工消費合作社印製 五、 發明説明 ^ 44 ) 1 1 首 先 > D S P 晶 片 對 接 收 資 料 執 行 解 變程 序 及 逋 訊路 1 1 徑 解 碼 程 序 0 然 後 » 以 D S P 晶 片 中 斷 C P U 晶 片 而 傳出 1 1 送 至 之 資 料 至 協 定 程 序 〇 如 此 中 斷 之 C P U晶 片 中 止 程式 1 1 執 行 » 節 省 內 部 條 件 並 由 D S P 晶 片 接收接 收 資 料 。之 請 鬩 I 後 » C P U 晶 片 執 行 協 定 處 理 程 式 而 解 碼 接收 資 料 並了 ή 背 面 1 I 解 其 爲 供 功 率 放 大 器 輸 出 控 制 之 指 令 y 取 出控制 資 料 〇 意 \ 1 1 C P U 晶 片 中 斷 D S P 晶 片 以 存 取 連 接 至 D S P 晶 片 之功 事 項 1 1 率 放 大 器 P A 控 制 D / A 轉 換 器 f 如 此 中 斷之 D S P 晶片 填 寫 本 裝 中 止 執 行 中 程 式 ， 節 省 內 部 條 件 ’ 並 由 C P U 晶 片 接 受一 頁 S_^ 1 1 指 令 而 控 制 0 如 此 D S P 晶 片 驅動 D S P 周邊 電 路 以 適合 1 1 具 P A 控 制 D / A 轉 換 器 內 建 其 中 之類 比 前端 A F E 驅動 1 I D S P 周 邊 電 路 藉 以 控 制 功 率放 大 器 輸 出。 習 知 技術之 訂 I 處 理 流 程 如 上 述 架 空 部 7T 被 遮 住 〇 1 1 | 根 據 本 發 明 使 用 圖 2 0 B 所 示 流 程 中 D S P / C P U 1 1 I 整 合 晶 片 可 兀 全 消 除 架 空 需 求 0 此 乃 因 D S P 功 能 與 1 1 C P U 功 能 整 合 消 除 D S P 程 序 與 C P U 程序 間 通 訊 ，且 ’丨 D S P 及 C P U 整 合 周 邊 電 路 允 許 以 C P U功 能 直 接存取 1 1 D S P 周 邊 電 路 e 1 I 現 在 參 照 圖 1 7 A 1 9 詳 述 以 C P U功能 直 接 存取 1 1 | D S P 周 邊 電 路 〇 換 言 之 » 本 說 明 例 中 » 以C P U 執 行之 1 I 協 定 處 理 程式 直 接 存 取 D / A 轉 換 器 以 控 制功 率 放 大 器 1 P A 0 1 1 圖 1 7 A 放 大 僅 顯 示 一 通 訊 終 端 之 功 率放 大 器 P A控 1 1 制 D / A 轉 換 器 與 D S P / C P U 整 合 晶 片5 0 0 間 接合 1 1 本紙張尺度適用中國國家標準（CNS>A4規格（210X297公釐）_ π ^ 33 8 Ο 經濟部中夬標準局員工消費合作社印敢 Α7 Β7五、發明説明（45 ) 相關部分。一串行輸入輸出電路SIO 1713，一 BIT I/O電路1714及一整合周邊匯流排包含於 DSP/CPU整合晶片1 7 1 2。關於此例之整合基帶 AFE 1700之組成元件包含一串行界面1701， —功率斜坡RAM1 7 0 3及一 PA控制信號D/A轉換 器1 702。功率斜坡RAM1 703有一输出波形內建 爲一取樣資料。圓17A顯示六取樣例。然而當然可使用 任何數目之取樣。由六內建資料形成之波形1 7 0 4例亦 示於圖1 5A。整合基帶AFE 1 700以一類比信號 之P A控制信號控制功率放大器。內建於功率斜坡RAM 1 7 0 3之輸出波形轉成一類比信號，並於以傳送開始信 號1 706代表之時點輸出爲PA控制信號1705。 圖1 9顯示以傳送開始信號1 7 0 6代表之時機及功 率放大器所需波形》G SM通訊系統爲一分時系統，各幅 (4. 615ms)包含 8 時槽（577；is) · —幅（ 8時槽）中一時槽內啓動傳送。因此以TX代表之時機代 表圖1 7Α中以傳送開始信號表示之時機。圖1 9文字 R X顯示接收時機。功率放大器之所需輸出波形示於圖 19下部。如圊19所示·GSM通訊系統嚴格限制升降 斜坡及輸出波形之振幅。圖1 7Α之功率斜坡RAM 1703可滿足此需求。 參考圖1 7A，繼續說明。DSP/CPU整合晶片 1712及整合基帶AFE 1700經由信號線（ T X D ) 17 10 ， （STS) 1709 ， （STCK) (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準{ CNS ) A4規格（2丨0 X 297公釐） -48 - 經濟部中央梯準局員工消費合作杜印製 ^ p Ο ( Α7 Β7 Jg --五、發明説明（） 1708及（/CTRL) 1711彼此連線》此信號線 之時間表示於圖1 7B。圖7A中信號1 708， 1707及1706自圖5系統計時電路520供應。信 號線1 7 0 7用於控制串行界面1 70 1 *信號線 1 7 0 8代表資料傳送之基本時鐘，並供應至D S P/ CPU整合晶片1712及整合基帶AFE 1700二 者。 現在詳述功率斜坡RAM1 7 0 3中寫入資料操作。 由DSP/CPU整合晶片1 7 1 2至整合基帶AFE 1 700傳送資料基本操作與圖13A，13B，15A ’15B參照說明實質相同。然而差異在於需一位址指定 六輸入之一寫入功率斜坡RAM 1 7 0 3。爲此，圖 1 7A系統所用格式中，傳送資料中1 6位元之首1 0位 元代表資料•後六位元爲位址。路徑特定位元長度預定設 定以利了解，並可實際使用任何位元數。四信號線（ T X D ) 1710，( S T S ) 1 7 0 9 * (STCK) 1708及（/CTRL) 1711用於傳送。如上述， 信號線代表供自圖5系統計時電路5 2 0之資料傳送之基 本時鐘》所考慮例中，1 6位元數位資料與基本時鐘同步 逐位元傳送*替換地，可相同地傳送任意位元寬度。信號 線（TXD) 17 10爲1位元資料匯流排供傳送。信號 線（STS) 1 709爲幅同步信號線。由緊接此信號之 脈衝輸出之時鐘起1 6時鐘期間中*資料依序逐位元输出 至信號線（TXD) 1710。 I--------裝------訂------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）-49 - 經濟部中央標準局貝工消費合作社印黎 A7 B7 --—-- 五、發明説明（） 圖17B下部顯示此操作之時機。10位元資料D9 至D 〇及6位元位址A 5至A 0依序輸出，由最大位元 D 9開始，以每時鐘1位元速率連續於信號線（TXD) 1710上》爲區別於參考圖13A，13B，15A， 1 5 B所述正常傳送模式，使用信號（/CTRL) 1711。當信號（/CTRL) 1711 立動時，1〇 位元資料寫入整合基帶AFE 1 70 0內部資源。當資 料寫入功率斜坡RAM 1703六输入內，六16位元 資料具六對應位址及資料乃如所需傳送。 如上述，功率放大器控制未涉及如乘積總和計算之 DSP功能。僅管如此習知技術，DSP晶片簡單中斷以 存取D S P周邊電路。根據本發明，不會發生如此浪費之 架空，因CPU功能可直接存取DSP周邊電路。 〔第九實施例：AS 1C電路〕 現在參考圖5及2 1說明本發明第九實施例》第九實 施例中，一高速獨一電路添加至第一實施例所根據之 DSP/CPU整合晶片》 上述例假設於一泛用D S P/C P U積體電路上。若 配合各特定應用有效完成一系統，須結合一高速獨一電路 AS I C (特定應用積體電路）*說明如何規畫如此電路 於本發明架構中。A S I C電路可能之一例包含一 A/D 轉換器，一 D/A轉換器及圖5整合AFE 5 0 1中一 串行界面電路。 本紙張尺度適用中國國家標準（CNS ) A4規格（2i〇X 297公釐）-50 - (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 i43 93 8 〇 A7 _____ B7 五、發明説明（48 ) 圖2 1顯示本例有關之D SP/CPU整合晶片》圖 2 1結構包含一DSP/CPU緊密耦合芯2 1 00，一 內部記憶體X2101 ，一內部記憶體Y2103，一整 合周邊匯流排界面2 1 1 6，一 DMAC 2 1 0 1 ，一整 合外部匯流排界面2 1 1 8，一整合AS I C匯流排界面 2 1 1 7，一檩準DSP周邊電路2 1 04，一標準 CPU周邊電路2105及一 AS I C電路2106。緊 密耦合芯2100 .DMAC2101 ，內部記憶體 X2 1 0 1 ，內部記億體Y2 1 0 3，整合周邊匯流排界 面2 1 1 6，整合AS I C匯流排界面2 1 1 7及整合外 部匯流排界面2 1 1 8經由內部位址匯流排2 1 0 9及內 部資料匯流排2 1 〇 8連接至彼此。標準D S P周邊電路 2104及標準CPU周邊電路2105經由位址匯流排 PA2 11 0及資料匯流排PD2 1 1 1連接至整合周邊 匯流排界面2116» AS I C電路2 1 0 6經由一位址匯流排（AA) 經濟部中央榡隼局員工消費合作社印製 (請先鬩讀背面之注意事項再填寫本頁) 2 1 1 2及一資料匯流排（AD) 2 1 1 3連接至整合 AS I C匯流排界面2 1 1 7。外部記憶體經由位址匯流 排（EA) 2114及資料匯流排（ED) 2115連接 至整合外部匯流排界面2 1 1 6。圖2 1結構中，整合 AS I C匯流排界面2 1 1 7連接至與整合周邊匯流排界 面2 1 1 6平行之內部匯流排。整合AS I C匯流排界面 2 1 1 7不須容納各式周邊電路，可用一簡單高速結構完 成。某些例中，AS I C電路2106可直接耦合於內部 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐> _ ^ _ 14 3 3 8 Ο Α7 Β7 經濟部中央標準局員工消費合作社印製 五 發明説明 ( 49 ) 1 匯 流 排 0 1 I 如 上 述 可 準 備 高 速 簡 單 整 合 A S I C 匯 流 排 界 面 與 1 1 I 標 準 整 合 周 邊 匯 流 排 界 面 獨 立 而 結 合 高 速 獨 -- 電 路 9 故 可 ! 1 I 有 效 完 成 適 合特 定 應 用 之 系 統 0 請 先 1 1 閲 讀 1 背 1 面 I C 第 十 實 施 例 J 之 注 1 1 最 後 參 考 圖 3 2 2 1 2 3 及 2 4 說 明 本 發 明 第 十 $ 項 1 I 再 1 實 施 例 0 本 例 係 種 準 備 編 輯 器 方 法 ♦ 於 D S P / C P U f 本 裝 整 合 晶 片 中 > 有 效 傳 送 以 C P U 功 能執 行 如 C 語 言 之 高 階 頁 ^ 1 I 語 Η 至 以 D S P 功 能 執 行 之 組合 程 式 中 〇 1 I 固 圖 3 顯 示 本 發 明 所 根 據 之 D S P / C P U 緊 密耦 合 芯 I 1 I 之 內 部 結 構 0 如 上 述 C P U 芯 3 0 7 及 D S P 發 動 器 1 訂 I 3 0 6 於 執 行 D S P 功 能 時 同 時 操 作 0 尤 其 C P U -W- 心 1 1 1 3 0 7 作 爲 D S P 發 動 器 3 0 6 之 位 址 操 作 子 〇 1 1 I 圖 2 2 放 大 顯 JnSW 示 本 例 有 關 之 1 圖 3 C P U 芯 部 分 圖 1 1 2 2 顯 示 1 6 寄 送 器 2 2 0 9 ( R 0 至 R 1 5 ) 一 偏移 ;、 1 器 ( S F T ) 2 2 1 0 — A L U 2 2 1 1 一 附 加 1 1 A L U ( 輔 助 A L U ) 2 1 1 2 及 C P U n · 心 2 2 0 2 中 一 1 I 程 式 計 數 器 2 2 0 4 執 行 D S P 功 能 時 使 用 1 6 寄 存 1 | 器 2 2 0 9 中 四 寄 存 器 R 4 9 R 5 R 6 R 7 經 由 內 1 f I 部 位 址 匯 流 排 ( X A ) 2 2 0 1 及 ( Y A ) 2 2 0 0 以 存 1 ί I 取 資 料 〇 寄 存 器 R 4 及 R 5 連 接 至 位 址 匯 流 排 ( X A ) 1 1 2 2 0 1 而 R 6 及 R 7 連 接位址 匯 流排 ( Y A ) 1 1 2 0 0 0 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_ 52 經濟部中央標準局員工消費合作社印聚 A7 B7 — —五、發明説明（） 參考圖2 4說明C P U芯作爲D S P發動器之位址操 作子之方式。爲便利說明D S P功能，以簡單乘積總和計 算爲例•以D S P功能完成之乘積總和計算之組合表達 2 4 0 0顯示於圖2 4上部。此時使用之DSP/C PU 整合晶片中硬體顯示於圖2 4中央部。硬體包含一 XMEM (內部記億體X) 24 1 3，一 YMEM (內部 記億體Y) 2412，四CPU芯寄存器（R4) 2415，（R5)2414，（R6)2411 及（ R7) 2410，四寄存器（X0) 2416 * (Y0) 2409，（MO) 2407 及（AO) 2405 用於 DSP發動器，一多工器2408用於DSP發動器及一 ALU2406用於DSP發動器。 四箭頭 2401 ，2402 ，2403，2404 指 示硬體有關乘積總和計算之組合表達2 4 0 0 *組合表達 2 4 0 0分成四部分以分別指示同步操作對應四箭頭 2401 ，2402，2403 ，2404。第一部分代 表加入寄存器（Y0) 2405內容及寄存器（M0) 2407之內容，而總和存於寄存器（M0) 2405 » 第二部分代表寄存器（Χ0) 2416及寄存器（Υ0) 2409內容複雜•乘堆存於寄存器（Μ0) 2407中 •第三部分代表由內部記憶體X讀取資料，其中ΧΜΕΜ (內部記憶體X)存取爲一位址之R 5內容，如此讀取資 料存於寄存器（Χ0)中。第四部分代表由內部記憶體Υ 讀取資料，其中以寄存器（R 6 )內容爲一高速記憶儲存 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐）-53 - --------—裝---I--訂------沐 (請先閲讀背面之注意事項再填寫本頁) ^43938 Ο Α7 經濟部中央標準局員工消費合作社印製 _Β7______五、發明説明（51 ) 器存取YMEM (內部記憶體Y) 241 2 ’如出讀出之 資料存於寄存器（丫〇)中。 如上述，根據本例’四C PU芯寄存器（R4) 2 4 15- ( R 5 ) 2 4 1 4 - (R6)241l 及（ R7)2410作爲DSP發動器之位址指針《尤其，寄 存器（R4) 2415及（R5) 2414作爲指針用於 內部記憶體X，寄存器（R6) 2411及（R7) 2 4 0爲指針用於內部記憶體Y，以同時存取。 現在，考慮圖2 4中組合程式參考圓2 3中（語言呼 叫之方式）。圖2 3中，以ma c — s s s名呼叫組合程 式。圖2 3程式極簡單，採取乘稹總和用於四元件二安排 。含此例之D S P程式中，欲執行乘積總和安排之引導位 址自然傳出爲一自變數。如同傳出編輯器一自變數，一函 數之首四變數可有效分配至作爲D S P發動器位址指針之 四C P U芯寄存器》因此，由圖2 3例可知，採取乘積總 和之二安排之引導位址傳至寄存器R 5及R 6。由圖2 4 可見.，可立即使用寄送器R 5及R 6分別同時存取記憶體 爲X及Y指針，導致高效率。 已接受自變數之組合程式因此可用上述方法對高階語 言編輯器寄送器分配而有效執行D S P功能，其中一函數 首四變數分配至作爲D S P發動器位址指針之四C P U芯 寄存器。 本發明人發展之本發明已根據以上實施例詳述。然而 本發明不限於以上實施例，可進行各式修改而不脫本發明 本紙張尺度適用中國國家梯準{€奶）八4規格（210父297公釐>_54_ -- - ^^1 I ^^1 - - I m n —^1 I (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作杜印製 J b Ο A7 B7五、發明説明（52 ) 範圍。此外，實施例可結合或彼此取代β 產業應用性 本案揭示發明之代表特性之功效詳述以下。 具體地，優點爲D S Ρ功能及C P U功能之記億體系 統及周邊電路整合而完成一行勖記憶體終端系統，成本低 ，耗能少及尺寸小β 此外，於D S Ρ與C P U功能間隨意分配共同內部及 外部記憶體之多樣性可有效使用系統中記憶體。 此外，由D S Ρ功能與C P U功能間通訊減除多餘架 空，可有效構成一行動通訊終端系統。 nn ^nflf nfl^i ftflu ^ϋ— (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2! Ο X 297公釐） -55 -

Claims (1)

1. 丨

   第85112078號專利申請案 中文申請專利範圍修正本 A8 B8 C8 D8 9年11月修正 經濟部智忍Sr4:?:只工消费合作往印" mt — y s 、申請專利範 圍 1 1 一 種 終 端 裝 置 包 含 — 微 處 理 器 ♦ 其 具 彼 此 整 合 1 1 之 D S P 功 能 及 C P U 功 能 而 爲 單 一 主 腫 流 排 » 及 — 外 部 1 I 記 億 體 空 間 及 — 外 部 記 憶 體 空 間 整 合 爲 單 ~- 記 憶 體 空 間 1 1 請 1 I » 其 中 先 閱 1 I 含 1 D S P 功 能 包 多 數 內 部 記 憶 體 及 多 數 匯 流 排 以 連 接 背 面 1 1 內 部 記 憶 體 供 執 行 以 每 抽 頭 — 周 期 之 速 率 提 稱 成 數 位 信 號 處 之 注 意 1 1 理 之 基 本 操 作 之 非 循 環 過 濾 動 作 項 再 1 及 C P U 功 能 可 對 任 何 動 作 之 計 算 執 行 基 本 指 令 9 以 % 寫 本 i 每 周 期 一 指 令 之 速 率 進 行 內 部 記 憶 體 存 取 及 資 料 傳 送 1 故 1 1 可 編 輯 以 1¾ 階 語 言 寫 入 之 程 式 成 基 本 指 令 並 有 效 執 行 基 本 1 1 指 令 e 1 1 2 如 串 請 專 利 範 圍 第 1 項 之 終 端 裝 置 另 包 含 一 可 訂 I 由 D S P 功 能 及 C P U 功 能 二 者 存 取 之 整 合 周 邊 電 路 〇 1 1 1 3 如 串 請 專 利 範 圍 第 1 項 之 終 端 裝 置 其 中 微 處 理 I 1 器 包 含 一 直 接 耦 合 界 面 用 於 具 尚 速 存 取 模 式 之 外 部 記 億 體 1 f 0 線 I 4 . 如 丰 請 專 利 範 圍 第 1 項 之 終 端 裝 置 其 中 內 部 記 1 1 [ 憶 體 內 建 有 — 音 頻 編 碼 / 解 碼 程 式 及 — 通 訊 路 徑 編 碼 / 解 1 1 碼 式 及 外 部 記 憶 體 其 內 存 有 一 通 訊 協 定 程 式 及 — 用 者 界 \ | 面 程 式 I 5 如 串 請 專 利 範 圍 第 1 項 之 終 端 裝 置 1 其 中 微 處 理 1 1 器 包 含 *~- 高 速 存 取 記 憶 體 luz. 及 控 制 高 速 存 取 記 憶 體 之 機 構 0 1 1 6 如 串 請 專 利 範 圍 第 2 項 之 終 端 裝 置 其 中 微 處 理 1 | 器 可 集 體 傳 送 一 組輸 入 输 出 取 樣 中 串 行 輸 入 输 出 電 路 至 內 1 1 木岐張尺度遢用中國國家標?MCNS > A4現格（210X297公釐） 梢4 3 9 3 8 Ο Μ ’心::/丨月抑 _gs8 嫌 — 六、申請專利範圍 部記憶體及外部記憶體。 (請先W讀背面之注意事項再填寫本頁) 7. 如申請專利範圍第1項之終端裝置，其中微處理 器包含一界面直接連接至一外部DRAM，直接存取界面 之功能可執行非循環過濾計算提供每抽頭一循環之速率數 位信號處理之基本動作。 8. —種建構高階語言編輯器之方法’以產生用於如 申請專利範圍第1項之終端裝置之微處理器程式*其中至 少一位址寄存器用於數位信號處理器完成D S P功能乃排 列至一子集寄存器用於完成C Ρ ϋ功能之中央處理單元， 藉以傳送至少一自變數至中央處理單元之寄存器子集》 9. 一種終端裝置，用於與基地台交換資料而進行無 線電通訊，包含： 一資料處理單元*可執行貯於記憶體之程式；及 一記憶體，包含一貯存執行音頻編碼/解碼程序之程 式區，一貯存執行音頻解碼程序之程式區，一貯存執行通 訊路徑解碼程序之程式區，一貯存控制與基地台通訊協定 之程式區，及一貯存控制與用者界面之程式區： 經濟部智ftsri AM工消費合作社印发 其中各記憶體區安排於資料處理單元之位址空間內。 1 0 .如申請專利範圍第9項之終端裝置，其中資料 處理單元包含一數位信號處理器以執行音頻編碼程序，音 頻解碼程序，通訊路徑編碼程序及通訊路徑解碼程序，及 ~中央處理單元可控制與基地台通訊協定並控制與用者界 面，其中數位信號處理器及中央處理單元形成於單一半導 體基底* 表蚨法尺度適用中國國家標嗥（CNS)A4规格（ 210X297公釐） -2 -

   t、申請專利範圍 1 1 .如申請專利範圍第9或1 0項之終端裝ss 經.^部皙葸时4!5-9:工;^費合作社印絜 中內建於資料處理單元之記憶體具有貯存執行& 〜曰頻編碼程 序之程式區，貯存執行音頻解碼程序之程式區， 通訊路徑編碼之程式區，及貯存執行通訊路徑解胃 區β 12. 如申請專利範圍第9或10項之終端裝置，其 中資料處理單元外部之記憶體有一貯存控制與基地台通訊 協定之程式區及一貯存控制與用者界面之程式區》 13. 如申請專利範圍第9或10項之終端裝置，其 中資料處理單元於中央處理單元之位址空間包含一串行輸 入輸出電路以界面於類比/數位轉換器電路及數位/類比 轉換器電路。 14. 一種資料處理系統，包含： 一數位信號處理器•可以每抽頭一周期速率執行非循 環過濾動作； 一中央處理單兀：及 一記憶體，安排於中央處理單元之位址空間內以貯存 數位信號處理單元及中央處理單元之處理程式° 戈紙朵尺度適用中國固家橾準（CNS ) 格（210X297公釐） n - ii n ϋ < n ' n 1^1 n n i - I - I j I HI (請先閲讀背面之注意事項再填寫本頁) -3 一