TW439062B - Memory-cells arrangement, in which the resistance of a memory-element represents an information and can be affected by a magnetic field, and its production method - Google Patents

Memory-cells arrangement, in which the resistance of a memory-element represents an information and can be affected by a magnetic field, and its production method Download PDF

Info

Publication number
TW439062B
TW439062B TW088111773A TW88111773A TW439062B TW 439062 B TW439062 B TW 439062B TW 088111773 A TW088111773 A TW 088111773A TW 88111773 A TW88111773 A TW 88111773A TW 439062 B TW439062 B TW 439062B
Authority
TW
Taiwan
Prior art keywords
memory
line
generated
memory element
layer
Prior art date
Application number
TW088111773A
Other languages
English (en)
Inventor
Emmerich Bertagnolli
Bernd Gobel
Siegfried Schwarzl
Hermann Jacobs
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW439062B publication Critical patent/TW439062B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（' ) 本發明係關於一種記憶體單胞配置，其中記憶元件之電 阻表示一種資訊且可受到磁場所影響，本發明亦涉及其製 造方法 有一些元件之電阻可受到磁場所影響。所謂GMR元件即 屬此類，此種元件顯示至少二個強磁層及一個介於其間之 非磁性層且顯示一種所謂G MR (giant magnetoresistive) 效應，即，很大之磁阻效應。在GMR效應下須了解以下事 實：GMK元件之電阻是與上述二個強磁層中之磁化是否互 相平行或反平行而對齊有關。藉由磁場來改變這些層中之 磁化方向，因此可改變GMR元件之電阻。GMR元件在垂直 於記憶元件之層平面之電流方向中（CPP-配置，current perpendicular to plane)所具有之電阻和磁阻效應是和平 行於記憶元件之層平面之電流（CIP -配置，current in plane)方向中者不同的（諝比較F.W. Patten at al， Overview o f t. he DARPA Non-Volatile Magnetic Memory Program, iEEE 1996, Page 1-2) c 若上述之非磁性層導通，則會有一種SV - (Spin Va lve) 效應。若此非磁性層被隔離，則會有一種ST - ( s p i η tunneling)效應或 TMR-( tunneling magnetoresistance) 效應（請比較 Patten et al a.a.o.)。 爲了使此二個具有磁場之強磁層之磁化方向（此磁場穿 過此二個強磁層）能夠平行或反（a η t ί )平行地互相對齊，則 各層之門限（t h r e s h ο 1 d )磁場（即，改變磁化方向所需之最 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 --------------------訂 --------- (請先閱讀背面之注意事項再填寫本頁} A7 1 43906 2 B7 _ 五、發明說明（>) 小磁場）是不同的。門限磁場之大小會受以下各項因素所影 響：材料之選擇，層之厚度，各層在沈積時磁場之大小和 方向以及各層在沈積時之溫度（請參閱J.S.Moodera et a 1 , J . Appl. Phys . 79( 8 ) 1 996 Page 4724 to 4729 ) ° 其 它可影響強磁層之門限磁場的是：隣接於強磁層而配置一 種反（anti)強磁層，其準（quasi)保持著強磁層之磁化方向 且因此可有效地提高強磁層之門限磁場。 在 D.D. Tang et al, IEDM 95，Page 997 至 999 以及在 D.D Tang e t al, IEEE Trans . On Magnetics, Vo 1 , 31，
No.6, 1 995, Page 3206 to 3208中建議在記憶體單胞配置 中使用上述之GMR元件作爲記憶元件。記憶元件之第一強 磁層之磁化方向是藉由相隣之反強磁層而保持者。第二強 磁層之磁化方向可藉由磁場（其大於第二層之門限磁場）來 改變而不會改變第一層之磁化方向。因此，每一記憶元件 可分別被程式化，且設有一些在記憶元件之區域中相交之 寫入線。爲了使記憶單胞程式化，須產生磁場，使電流流 經所屬之二條寫入線。須測定此種電流強度，使此二條寫 入線之磁場強度之叠加足以超越第二強磁層之磁化方向改 變時所需之班小強度。這些記憶元件是串聯相接。一列可 形成一條位元線。上述之寫入線相對於位元線和記憶元件 而言在電性上是相隔離的。爲了讀出記憶體單胞（即，爲了 獲得其第二層之磁化方向），首先經由相對應之位元線來傳 送一種讀出電流且測得位元線上之總電壓降》於是可藉由 -4- 本紙張尺度適闬中國國家標準（CNS)A4規格（2】0<297公釐） I------------裂--------訂 il_—i•線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟耶智慧財產局員工消費合作社印製 A7 ___B7 五、發明說明（5 ) 上述二條寫入線而產生一種磁場1其較第二層之門限磁場 還大。若磁場之方向是與第二層之原始（即，表示資訊）之 磁化方向一致，則位元線上之總電壓不會改變。否則此磁 場會改變第二層之磁化方向，其結果是總電壓亦會改變。 在 S. Tehrani et al， IEDM 96, Page 193 及以下幾頁 中建議使用一種GMR元件作爲記憶元件，其具有不同厚度 之強磁層。須測定資訊寫入用之磁場，使其超過此二個強 磁層之較厚者之磁化方向改變時所需之最小強度。爲了讀 出資訊（即，爲了決定較厚之層之磁化方向），須調整一種 磁場（其可在所示之方向中使此二層之較薄者（即，非較厚 者）磁化）且測定一條位元線上所屬之電壓。然後調整一種 磁場，其可使相反方向中之薄層磁化且測定此位元線上所 屬之電壓。由電壓之差（difference)之符號即可得知較厚 之層之磁化方向。此二層強磁層之較厚者中之磁化不受讀 出時所影響。 經由二個前後依序測得之電壓互相比較所達成之讀出過 程需要一種較高之電路費用且所需時間較長。 在US 5 64 0343中描述一種MR AM單胞配置，其中記憶元件 配置在X-Y -網目中。第一線垂直於第二線而延伸。各記憶 元件分別連接於第一線之一與第二線之一之間。每一記憶 元件存在許多平行之電流路徑，由於這些電流路徑而會使 可靠地測定電流此種過程困難化。 在US 5173873中描述一種MR AM單胞配置，其中記憶元件 本紙張尺度綱中関家鮮（CNS)A4規格⑵〇 X ^公餐） ------------裳--------訂-------- 線 (請先閱讀背面之注意事項再填寫本頁) 43 906 2 A7 __B7____ 五、發明說明（+ ) (請先閲讀背面之注意事項再填寫本頁) 具有一種磁阻層，其是配置在二個強磁層之間。強磁層之 一之磁化方向是由外部之磁場所改變。另一強磁層具有較 高之矯磁力且其磁化方向不會被磁場所改變*磁場是由一 條導線（其由旁經過記憶元件）所產生。流經此導線之電流 所具有之方向決定了資訊0或1是否寫入記憶元件中。此 導線是經由電晶體（其在寫入時可在其它記憶元件中選取 記憶元件）而與寫入線相連接。爲了寫入及讀出資訊，則每 一記憶元件須設置多個電晶體及多條導線，這些電晶體可 在其它記憶元件中選取一個記憶元件。此種MRAM單胞配置 之缺點是：由於每一記憶體單胞具有許多電晶體及導線， 其封裝密度因此是較低的》 本發明之目的是提供一種記憶體單胞配置，其中記憶元 件之電阻表示一種資訊且可受磁場所影響且資訊可以較少 之電路上之費用而被讀出或較快速地讀出。此外，本發明 亦涉及此種記憶體單胞配置之製造方法。 上述目的是由申請專利範圍第1項之記憶體單胞配置以 及第11項之方法來達成。本發明之其它構成方式敘述在申 請專利範圍其餘各項中》 經濟部智慧財產局員工消費合作社印製 本發明之記憶體單胞配置含有一些記憶體單胞，這些單 胞分別含有一個記憶元件（其電阻可表示一種資訊且可受 到磁場所影響）及一個唯一之電晶體，其中此電晶體在讀出 資訊時可選取記憶體單胞中相關之記憶體單胞a 由於電晶體可選取一個記憶體單胞，則測得此種待續取 本紙張尺度適闬中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印利农 A7 ____B7 五、發明說明（$ ) 之記憶體單胞之電阻時所需之二個電壓是不須進行測定的 。其它記憶體單胞不會對電壓有所影響。這樣可減少讀取 時之時間以及電路上之費用。電阻測定之可靠性亦不會受 較大之單胞陣列所影響。 這些記憶體單胞是與位元線相連接’這些沿著位元線而 相隣之記憶體單胞並不互相串聯。爲了讀出記憶體單胞中 之一，則須經由閘極線（其垂直於位元線而延伸）來控制所 屬之電晶體且記憶元件之電阻是由所屬位元線之電流或電 壓所決定。由於記憶體單胞並不串聯成位元線之一部分’ 則此種待讀取之記憶體單胞只會影響所屬位元線之電流或 電壓。其餘之記憶體單胞不會對電流或電壓有影響。 在先前技藝中，記憶體單胞通常是串聯。待測定之電流 不只流經一些待讀取之記憶體單胞’因此該電流會被其它 記憶體單胞所減小。由於電流被減小’則須設置一種讀出 放大器以用於少數之依順序串聯之記憶體單胞中’這樣所 具有之結果是較大之面積需求。 本發明之範圍中所建議之連接方式之優點是：電流不流 經其它記憶體單胞，因此不會不必要地被減小。此外，此 種記憶體單胞配置可達成一種特別高之封裝密度，因爲只 需很少之讀出放大器。 本發明之電路配置中須設置寫入線，其垂直於位元線而 延伸且在記憶元件之區域中與位元線相交。記憶元件可配 置在相交之寫入線和位元線之間|其上方或其下方。爲了 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------------裝---—— — — —訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 43Β〇62 Α7 _ Β7 五、發明說明（t·) 使記憶體單胞程式化，則須使電流流經所屬之寫入線以及 流經所屬之位元線β這些電流於是產生一種磁場，其在此 記憶體單胞中較其在其餘記憶體單胞中者還大*若位元線 和寫入線盡可能靠近地配置於記憶元件中時，則有利的是 記憶體單胞中之磁場可盡可能地大。 藉由相交之寫入線和位元線t則可在其它記憶體單胞中 選取可程式化之記憶體單胞，與US5 1 73873相比較時，在 寫入時本莱之記憶體單胞不需選擇用之電晶體，因此可達 成較大之封裝密度。 爲了簡化製捏及使封裝密度提高，則電晶體之閘極電極 是閘極線之一部份時是有利的。 電晶體例如可以平面方式構成，這樣所具有之優點是： 可使用此種製造電晶體時所用之棵準技術。此外，爲了使 封裝密度提高，則沿著位元線而相隣之記憶體單胞之電晶 體是以成對之方式而具有一個共同之源極/汲極區》 爲了使記憶體單胞配置之封裝密度提高，則電晶體可以 垂直式構成 記憶體單胞可和一個共同之電壓端相連接。在讀出記憶 體單胞時，電流在電壓端和位元線之間流經記憶體單胞。 另一方式是記憶體單胞可和寫入線相連接|使得在讀出 時電流可在所屬之寫入線和所屬之位元線之間流經此待讀 取之記憶體單胞。 爲了減少導線數目而使封裝密度提高，則寫入線和閘極 -8- 本紙張尺度適中國國家標準（CNS)A4規格（21CU297公釐) ----!11!!襄 ill----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工湞費合作社印制农 A7 __B7 五、發明說明（，） 線互相#合時是有利的。當記憶體單胞是與共同之電壓端 相連接時，則此種方式特別是可能的。由於在標準技術中 閘極電極是在閘極介電質產生之後立刻產生，則當鬧極電 極是閘極線之一部份時，下述情況是有利的：首先產生閘 極線，在稍後之步驟中產生一些寫入線而與閘極線相隣接 »在此種情況中，寫入線和鬧極線使用不同之材料。另一 方式是寫入線和閘極線在一個步驟中產生以作爲一條共同 之導線》 爲了濾除一些背景雜訊（其對相隣之位元線而言是類似 的），則此記憶體單胞配置中設置一些叠式位元線是有利的 。在折疊式位元線中，在讀出記憶體單胞時相對應之位元 線和相隣之位元線之電流或電壓之間會形成一種差値 (difference)。相隣位元線之電流或電壓只表示一種背景 雜訊|則屬於記憶體單胞之閘極線在電性上不需與此種記 憶體單胞（其在電性上是與相隣之位元線相連接）相連接。 爲了使製程簡化，則不設置折曼式位元線是有利的。此 即所謂敞開式（open)位元線。 若電晶體以垂直式電晶體構成，則可產生一種半導體結 構，其中此電晶體之第一源極/汲極區配置於通道區上方 。此電晶體之第二源極/汲極區可配置於通道區下方或在 對角線中往下相對於通道區而偏移地配置著。閘極線至少 配置在半導體結構之第一邊緣上。 爲了使封裝密度提高，則一條與閘極線相隣之閘極線配 -9- 本纸張尺度適用令國國家標準（CNS)A4規格（210x297公釐） II 丨丨丨！ III!· ' I 丨 I I 1 丨—訂 — 111 (請先閱讀背面之注意事項再填寫本頁) 439062 A7 ___B7___ 五、發明說明（《> ) 置在與第一邊緣相對之第二邊緣上是有利的。在此情況下 在通道區中有一個元件（其可防止通道之形成）隣接於第二 (請先閱讀背面之注意事項再填寫本頁) 邊緣。以此種方式可防止：相隣之閘極線控制著此電晶體 〇 另一方式是閛極線可隣接於第一邊緣及第二邊緣而配置 著6 此種元件（其可防止通道之形成）例如可以是一種通道停 止區以便使封裝密度提高。通道停止區是以和通道區相同 之導電型式來摻雜，但具有較高之摻雜物質澳度。通道停 止區例如可藉由傾斜式植入或藉由摻雜物質由一種材料往 外擴散而產生- 此種元件（其可防止通道之形成）例如可以一種間隔層 (spacer)形式之隔離結構此種形式來產生以便使封裝蜜度 提高。 經濟部智慧財產局員工消費合作社印製 爲了產生半導體結構，則構渠可產生於基髏中或產生於 一些配置於基體上方之層之中，這樣半導體結構即能以條 形之形式產生。閘極線產生於溝渠中>此種半導體結構是 記憶體單胞之一部份，記憶體單胞是沿著閘極線而相隣。 於是此閘極線在半導髖結構之第一源極/汲極區之間不會 產生通道，相隣之第一源極/汲極區之間可配置其它元件（ 其可防止通道之形成）。 另一方式是就每一記憶體單胞而言可產生一種半導體結 構，其中在基體中或在這些配置於基體上方之層中產生一 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作杜印製 A7 ____B7 _ 五、發明說明（9 ) 種柵格形式之凹口’此種凹口之形式是第一溝渠以及垂直 於第一溝渠而延伸之第二溝渠。閘極線產生於柵格形式之 凹口中，例如，產生於凹口中或沿著第一溝渠》在這呰沿 著閘極線而相隣之半導體結構之間可在柵格形式之凹口（ 例如，在第二溝渠）中產生一些隔離結構’其可防止通道之 形成4 同樣，亦可在這些沿著閘極線而相隣之半導體結構之間 於柵格形式之凹口中設置閘極線。在此種情況下閘極線以 環形方式圍繞此半導體結構a此種配置對通道宽度之擴大 以及對此種流經電晶體之電流強度之提高是有利的。於是 這些垂直於閘極線而相_之半導體結構可由不同之閘極線 所控制，這些相隣之閘極線可將第一溝渠之一予以劃分。 .爲了使封裝密度提高，則有利的是：閘極線之配置在第一 溝渠中之部份是間隔磨（spacer)形式時。 若閘極線只配置在半導體結構之第一邊緣且設有折叠式 位元線時，則當相隣之閘極線一起配置在溝渠中之一時’ 使封裝密度提高是有利的。在此情況中這些元件（其可防止 通道之形成）交替地隣接於溝渠之第一邊緣和第二邊緣’溝 渠中則配置著閘極線。爲了使封裝密度提高，則閛極線是 間隔層形式時是特別有利的。若不設置上述之折叠式位元 線，則閘極線塡入溝渠時對此製程之簡化而言是有利的。 元件之電阻可受磁場所影響之此種元件都適合用作記憶 元件。 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------II I I I --------訂·-------- (請先閱讀背面之注意事項再填寫本頁) A7 43 9062 B7 五、發明說明（θ ) (請先閱讀背面之注意事項再填寫本頁) 所謂Lorentz力是垂直於移動方向而作用在移動之電子 (其穿過磁場）上》使用一種材料所構成之層以作爲記憶元 件*在此種材料中Loren tz力可使電子擠壓至此層之一個I 。和此層不具備磁場時所具有之電阻相比時，此磁場可使 此層之與電流方向相垂直之橫切面有效地變小，因此可使 電阻增大。 可設置一種由此種材料（其顯示此種所謂非等向性磁阻 效應）所構成之層以作爲記憶元件。此種磁阻效應是此種 材料的一種特性且可使電阻之大小和下述情況有關，即， 磁場是否垂直於或平行於電流方向。 若記憶元件是GMR元件時，則此情況亦包括在本發明之 範圍中。亦可使用TMR元件。 經濟部智慧財產局員工消費合作社印製 記憶元件例如包括第一磁性層（其需要第一門限 (threshold)磁場以改變其磁化方向）以及第二磁性層（其 需要第二門限磁場以改變其磁化方向），其中此二個磁性 層是藉由一種非磁性而互相隔離》非磁性層例如可以是一 種介電質或導電性的。另一種可形成記憶元件之方式，例 如，配置一種反（anti)強磁層以便保持磁性層之一之磁化 方向，則例如敘述在先前技藝（其描述在本說明書之導言部 份）中。這些磁性層例如是強磁性的。 流經記憶元件之電流可以垂直於（CPP配置）或平行於 (CIP配匱）記憶元件之層平面。 此種爲了程式化所產生之磁場不必均勻地穿過整個記憶 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210^297公釐） 經濟部智慧財產局員工消費合作杜印製 Λ7 B7 五、發明說明⑴ ） 元件，若磁性層之大小可使每一層只含有一個磁性區 (doraa i η )，則此種情況是有利的。在磁性區內部中此磁化 方向基本上是均勻的6若磁場穿過此層之大部份’則整個 磁性區（因此，整個餍）之磁化方向會改變。更有利的是： 此種記憶元件之電阻具有完全確定之値時。反之，若此層 具有多個磁性區，則由於磁性區之各種不同之磁化方向而 可使電阻改變。此種記憶元件（其磁性餍只具有一個磁性區 )之切換速率較大，這是因爲磁化方向之改變是藉由磁性之 旋轉來達成a在此種記憶元件（其磁性層分別具有多個磁性 區）中，磁化方向之改變須藉由磁性之旋轉以及磁性區壁之 移動來達成。 例如，Ni, Fe，Cr, Mn, Gd, Dy及其合金（例如，NiFe ，NiFe Co, Cofe， CoCrFe，以及 MuBi， BiFe， CoSra， CoPt, CoMnB，CoFeB)適合作爲磁性層之材料。例如，Al 203,Mg0, NiO，Hf02，Τί02, NbO，Si02以及DLC(類似鑽石之碳）適合 作爲非磁性層用之隔離材料。例如· Cu或Ag適合作爲非 磁性層用之導電性材料。 爲了達到一種足夠大之門限磁場，則就相關之磁性層而 言須使用一種具有高矯磁（coercive)力之材料《在磁場中 沈積上述材料或使已沈積之材料在磁場中退火同樣可造成 一種特別大之門限磁場。 磁化之優先方向可藉由磁場中之沈積過程或磁性層中之 退火過程而產生。這些方法是以實際之效果（例如，晶體非 -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂i n n ^^1 ^^1 i^i I <請先閲讀背面之注恚事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一 A7 _B7__ 五、發明說明（Q ) 等向性及單軸之非等向性）爲主。 記憶元件可具有多於二個互相配置而成之磁性層，它們 是由非磁性層而互相隔離。 記憶元件可配置於電晶體旁邊。爲了使封裝密度提高， 則記憶元件配置於電晶體上方或下方時是有利的。 若記憶元件配置於電晶體上方，則在第一源極/汲極區 上可配置一個接觸區。在接觸區旁可配置一條寫入線，隔 離區則配置於寫入線上。在隔離區上方以及接觸區上方且 隣接於接觸區處產生此記憶元件。在此記憶元件上可產生 位元線。 若隔離區在寫入線上盡可能薄，則此種情況是有利的， 此時寫入線在記憶元件上之影響（即，在記憶元件之位置處 由寫入線所產生之磁場）是盡可能大的。爲了產生此種隔離 區，則此種接觸區可由硬導電材料（這和寫入線者是不同的 )所產生》在產生此種接觸區和寫入線（它們之上（upper) 表面例如須位於相同之高度）之後*寫入線須藉由化學機械 抛光法而約略地整平直至接觸區由於此材料之硬度而有些 突出爲止*寫入線及接觸區之上表面現在是在不同之高度 處。爲了產生上述之隔離區，須沈積一種隔離材料且藉由 化學機械抛光法而整平直至接觸區之上表面裸露爲止。隔 離區之厚度是與寫入線之上表面及接觸區之上表面之高度 間之差有關，即，其是與接觸區所突出之寬度大小有關。 由於接觸區隣接於記憶元件且寫入線是盡可能接近地配 -14- 本紙張尺度適用中囤國家標準（CNS)A4規格（210 X 297公釐） I H 一^1 ^1 4— n l§ I C請先閱讀背面之注意事項再填寫本頁) 經濟郤智慧財產局員Η消費合作社印製 Λ7 Β7 五、發明說明（h ) 置於記憶元件，則當接觸區和寫入線盡可能緊密地配置時 對封裝密度之提高是有利的。在產生電晶體之後可產生一 層隔離層’其中可產生上述之接觸區。藉助於條形之遮罩 (其一部份重叠於接觸上方）而選擇性地對接觸區來對上 述之隔離層進行蝕刻。然後沈積導電性材料且進行回（back) 蝕刻或整平，這樣即可產上述之寫入線。 爲了使寫入線在電性上與接觸區相隔離，則可在寫入線 產生之前至少在接觸區之裸露的面上產生一種分隔層。另 一方式是首先產生一個接觸孔以便產生上述之接觸區，接 觸孔之側面設有分隔層且接觸孔中隨後以導電性秫料塡入 。分隔層在產生上述之寫入線時須選擇性地對上述之隔離 層進行蝕刻。若位元線配置於記憶元件下方，則上述情況 亦可類似地用於位元線中。 若閘極線是與寫入線相叠合，則在產生此寫入線時須切 割上述之隔離層直至閘極線裸露爲止。 接觸區可由側面（而不是由下方）接觸上述之記憶元件。 這在下述情況中特別有利：流經記憶元件之電流是平行於 各層之平面而流動時。若電流垂直於記憶元件中各層之平 面而流動時，則若接觸區在記憶元件之後產生時可首先產 生一種與記憶元件相_接之接觸孔。藉由沈積和回蝕刻而 在接觸孔之側壁上產生上述之分隔層，此分隔層可到達記 憶元件之第一磁性層下方。接觸孔中藉由導電性材料之沈 積而塡滿。然後對此導電性材料進行回蝕刻直至接觸區產 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--------訂---------線 (锖先閲讀背面之注t事項再填寫本頁) 43 906 2 a7 _ B7____ 五、發明說明（4 ) 生爲止，接觸區之上表是位於第一磁性層之高度處β第二 磁性層是與位元線相接觸。 (請先閱讀背面之注意事項再填寫本頁) 此種記憶體單胞配置可特別用於MRAM記憶體單胞配匿。 以下詳述可能之操作方式》 爲了對記憶體單胞進行程式化，則電流須流經所屣之寫 入線及所屬之位元線。依據幫流之方向來調整此二個強磁 層中軟磁性層之磁化方向是否平行於或反向平行於硬磁性 層（其磁化方向不可改變）之磁化方向。 須經由所屬之閘極線來控制電晶體以便進行讀出過程且 須使電流流經記憶體單胞，電流在位元線上被讀取。造成 記憶體單胞上之電屋降之此種轚流是與記憶元件之電阻有 關，而電阻又與此二慨/強磁性層中之軟磁性層之磁化方向 有關。 本發明之顯示在圖式中之實施例將詳述於下。圖式簡單 說明： 第la圖 在第一層*第二層，條形之摻雜區及第一遮軍 產生之後第一基體之横切面。 第lb圖 在第la圖之步驟之後第一基髖之與第la圖之橫 經濟部智慧財產局員工消費合作社印製 切面相垂直之橫切面。 第2圖 在溝渠，半導體結構，第一源極/汲極區，通 道區，第二源極/汲極區及通道停止區產生之後第la圖之 橫切面》 第3a圖 在產生閘極介電質，閘極線，第一隔離層，分 -1 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 ___B7_ 五、發明說明（K ) 隔層，接觸區及寫入線之後第2圖之横切面。 第3b圖 在第3a圖之步驟之後第lb騸之橫切面。 第3c圖 第一基體之俯視圖，其中顯示溝渠，接觸區和 第二遮罩。 第4 a圖 在隔離區，第一磁性層，非磁性層，第二磁性 層，第二隔離層，位元線以及第四遮軍產生之後第3a圖之 橫切面。 . 第4b圖 在第4a圖之步驟之後第3b圖之橫切面。 第4c圖 第一 MRAM單胞配置之電路圖》 第5a圖 在第一層，第二層，第三層以及第一遮罩產生 之後第二基體之橫切面。 第5b圖 在第5a圖之步驟之後第二基體之與第5a圇之橫 切面相垂直之橫切面 第6a圖 在產生柵格形式之凹口，半導體結構，閘極介 電質，第一源極/汲極區，通道區》第二源極/汲極區及 閘極線之後第5a圖之横切面。 第6b圖 在第6a圖之步驟之後第5b圖之橫切面。 第7a圖 在第一隔離層，分隔層，接觸區，寫入線及第 二隔離層產生之後第6a圖之橫切面。 第7b圖 在第7a圖之步驟之後第6b圖之橫切面》 第8a圖 在隔離區，記憶元件，第三隔離層及位元線產 生之後第7a圖之橫切面。 第8b圖 在第8a圖之步驟之後第7b圚之橫切面。 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) Α7 43 ^ϋ6 2 _____Β7__ 五、發明說明（A ) 第9圓 在隔離結構產生之後第三基體之俯視圖> (請先閱讀背面之沒意事項再填寫本頁) 第10圖 在第一隔離結構*第一源極/汲極區，第二源 極/汲極區，通道區，閘極線以及蝕刻停止-結構產生之 後第三基體之橫切面。 第11a圖 在第一隔離屠，分隔層，接觸區及寫入線產生 之後第10圖之横切面《 第lib圖 在第11a圖之步驟之後第三基體與第11a圖之 横切面相垂直之横切面" 第12a圖 在隔離區，記憶元件，第二隔離層及位元線產 生之後第11a圖之橫切面。 第12b圖 在第12a圖之步驟之後第lib圖之橫切面。 第13圖 在第一遮罩，溝渠，半導體結構，第一源極/ 汲極區，通道區，第二源極/汲極區，通道-停止區，閘 極介電質，閘極線，第一隔離層，寫入線，隔離區，第二 金饜層，第一磁性層，介電質，第二磁性層，第三金屬層 ，第二隔離層以及第四金羼層產生之後第四基體之橫切面 〇 經濟部智慧財產局員工消費合作社印製 第14圄 在第三隔離層，第四隔離層，第二遮罩，接觸 孔和分隔層產生之後第13圖之橫切面。 第15圖 在接觸區產生之後第14圖之橫切面* 第16a圖 在第五隔離層及位元線產生之後第15圖之橫 切面。 第16b圖 在第16a圖之步驟之後第四基體之與第16a圖 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） B7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（β) 之橫切面相垂直之橫切面。 第17a圖 在第五MRAM單胞配置產生之後第五基體之横 切面，其中記憶體單胞包括一個垂直式電晶體及一個記憶 元件，在溝渠中分別產生二條閘極線。 第17b圓 第五MRAM單胞配置之電路圚· .第18a圓 在第六MRAM單胞配置產生之後第六基體之橫 切面圓，其中記憶體單胞包含一個垂直式電晶體，而閘極 線在電性上是與寫入線相連接。 第18b圖 第六MRAM單胞配置之電路圇。 第19&圖 在第七MRAM單胞配置產生之後第七基體之橫 切面，其中記憶體單胞包含一種平面式電晶體•而記憶體 單胞連接在寫入線和位元線之間。 第19b圖 第七MRAM單胞配置之電路圖 第20a圖 在產生第八MRAM單胞配置之後第八基體之橫 切面圖，其中記憶體單胞包含一個平面式電晶體，而記憶 體單胞是連接在寫入線和位元線之間，寫入線在電性上是 與閘極線相連接。 第20b圖 第八MRAM單胞配置之電路圖°、 在第一實施例中，第一基體a是矽晶圖，其是p -摻雜的 且摻雜物質濃度大約是l〇15cm3。藉由原處（in situ)摻雜 之磊晶層而產生一種厚度大約是500nra之η-摻雜之第一層 SU，其摻雜物質濃度大約是5*l〇20cnr3。在第一層上方 藉由原處摻雜之磊晶層而產生一種大約45 Oum厚之P-摻雜 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂.------- (請先閱讀背面之注意事項再填寫本頁) 43 9062 A7 B7 五、發明說明（Μ ) 之第二層S2a，其摻雜物質濃度大約是3 *1017cnr3 (請參 閱第la和第lb圖）。 藉助於第一光阻遮罩（未顯示）（其條形區大約500nra寬 ，相互間之距離大約是500nra且卒.行於X ·軸X而延伸），則 可藉由植入而產生厚度大約是lOOnrn之n-摻雜之條形區 GE(請參閱第la和第lb圖），條形摻雜區GE之摻雜物質濃 度大約是5 X 102〇Cnr3。其摻雜物質是藉由退火步驟而被 活化》X -軸X平行於第一基體a之表面〇a而延伸^ 爲了產生第一遮罩Mia，須以TE0S方法沈積厚度大約是 lOOnra之Si〇2且藉由微影術而以條形方式來使Si〇2結構化 。第一遮罩Mia之條形平行於y·軸γ而延伸，γ軸垂直於 X-軸X且平行於表面Oa而延伸。第一遮罩MU之條形大約 750nra寬且相互間之距離大約是500nm(第U和第lb圖）。 藉助於第一遮罩MU例如以HBr + MF2 + He + 〇3來對矽進行 蝕刻至大約600nra深，這樣就可產生溝渠Ga，溝渠Ga切割 條形之摻雜區GE *第二層S2a且到達第一層Sla中。在溝 渠Ga之間產生條形之半導體結構STa。由條形區GE產生垂 直式電晶體之第一源極/汲極區lS/Da以作爲半導體結構 STa之一部份。第二層S2a之一部份（其配置於第一源極/ 汲極區lS/Da下方）適合用作通道ISKAa。第一層SU之一 部份（其配匿於通道區KAa下方）適合用作第二源極/汲極 區2S/Da。電晶體之第二源極/汲極區2S/Da因此在電性 上互相連接。它們是與電壓端相連接。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) k.-------訂---------線- 經濟部智慧財產局員工消費合作杜印f 經濟部智慧財產局員工消費合作杜印製 Λ7 B7__ 五、發明說明（η ) 藉由D-摻雜之離子之傾斜式植入而在通道區KAa中及隣 接於溝渠Ga之第一邊緣處產生通道-停止區Ca(第2圖）。 此通道-停止區Ca之平行於X-軸X之大小大約是lOOnra。 通道·停止區Ca之摻雜物質濃度大約是1019cnr3 » 藉由熱氧化作用而產生厚度大約是lOnro之閛極介電質 GDa(第3a圖爲了產生閘極線GLa，須沈積厚度大約是 150nra之原處（in situ)n -梭雜之多晶较且例如以（：2F6 + 〇2 進行回蝕刻大約200ηηι »於是可產生閘極線GLa(其塡入溝 渠Ga中）。閘極線GLa之一部份（其配置在通道區KAa中） 適合用作電晶體之閘極電極。 藉由沈積一層厚度大約是1 500ηπι之Si〇2且藉由化學機 械拋光法直至大約lOOOnra之厚度處而產生第一隔離層la< 第3a和第3b圖）。 爲了產生一些接觸區Ka，須在第一隔離層la中藉由微 影術而對接觸孔進行蝕刻直至第一源極/汲極區lS/Da裸 露爲止°例如CHF3 + 〇3，CHF3 + CF4，C4Fe + C0適合作爲蝕 刻劑。爲了在接觸孔之側面上產生上述之分隔層Ta，須沈 積一層厚度大約是50ηπ!之氮化矽且進行回蝕刻，這樣就可 產生間隔層形式之分隔層Ta °例如CHF3 + O3適合用作触刻 劑。 藉由沈積一層厚度大約是500nra之鎢且進行回蝕刻，則 可在接觸孔中產生一些接觸區Ka。例如SF6 + H2 + 〇3適合作 爲蝕刻劑（第3 a和3 b圖）。 -21 - 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 439062 B7______ 五、發明說明（> ) (請先閱讀背面之注意事項再填寫本頁) 由光阻而產生一種條形之第二遮軍M2 a(第3c圖）。第二 遮軍M2a之條形大約500ηπι寬，相互間之距離大約是7 50nm ，平行於y-軸Y而延伸且一部份重叠於接觸區Ka上方。藉 助於第二遮罩M2 a選擇性地對鎢和氮化矽而對Si 〇3蝕刻大 約500ηπι深。例如，C2F6 + 02適合用作蝕刻劑。 於是分隔層Ta會有一部份裸露出來。在去除第二遮罩M2 a 之後須沈積一層厚度大約是l#m之銅。藉由化學機械式拋 光法而使銅和第一隔離層la之一部分被整平直至揆觸區 Ka由於鎢之較大之硬度而突出大約50nra爲止（第3a和第3b 圖）6由銅而產生一些寫入線SLa。 爲了產生一種隔離區la，須沈積一層厚度大約是lOOnro 之Si 03且藉由化學機械式拋光法而整平直至接觸區Ka之 上表面裸露爲止。這樣可在寫入線SLa上方產生厚度大約 是50nra之隔離區la。 爲了產生第一磁性層Fla，須沈積一層厚度大約是l〇〇nra 之〗丨〇2且藉由化學機械式拋光法而整平直至接觸區Ka之 上表面裸露爲止。這樣可在寫入線SLa上方產生厚度大約 是50ηπι之隔離區U » 經濟部智慧財產局員工消費合作社印製 爲了產生第一磁性層Fla，須沈積一層厚度大約是lOnrn 之Co,其上須產生AU03U便產生介電質Ea，這樣即可施 加一層厚度大約是3nra之鋁且在電漿中進行氧化《爲了産 生第二磁性層F2a，須沈積厚度大約是10nm之NiFe。 藉助於類似於第二遮罩M2a之第三遮罩（由光阻所構成） -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 ___W____ 五、發明說明（u ) 來對第二磁性層F2a，介電質Ea以及第一磁性層？13進行 蝕刻。這可利用Ar而例如以濺鍍法來進行（第4a圖）。爲 了產生第二隔離層2a ，須沈積一種厚度大約是ΙΟΟηπι之 Si 02且藉由化學機械式拋光法而整平直至第二磁性層F2a 裸露爲止。 爲了產生位元線Ba，須沈積厚度大約是500nro之銅。爲 了產生第四遮罩M4a，須沈積一種厚度大約是50nro之Si02 且藉由微影術而以條件方式來進行結構化》第四遮罩M4a 之條形大約500nra寬，相互間之距離大約是500nm，覆蓋 著接觸區Ka且平行於X -軸X而延伸。藉助於第四遮軍M4a ，例如以BCM3 + CU + CH4*對銅進行蝕刻，這樣即可產生位 元線Ba。然後切割第二磁性層F2a，介電質Ea以及第一磁 性層Fla(第4a和第4b圖）。於是在寫入線SL a上方產生記 憶元件，這些記憶元件分別包含第一磁性層Fla，介電質 Ea及第二磁性層F2 a之一部份。 藉由上述之方法而產生第一 MRAM單胞配置"一個記憶體 單胞包含記憶元件之一及垂直式電晶髖之一（第4C圖）。記 憶元件和電晶體是串聯。記憶體單胞是連接在位元線Ba( 其是與第二磁性層F2a相連接）和電壓端（接地）之間（第4C 圖）。爲了對記憶體單胞進行程式化，須使電流分別流經寫 入線SLa(其橫越記憶體單胞）以及流經位元線Ba。因此可產 生一種磁場，此種磁場在記憶元件中超遇第二磁性層F2 a 之所屬部份的門限磁場，這樣其磁化方向即可依靠此磁場 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — II-----i—ί* ------ - ·11111--- (諳先閱讀背面之注咅？事項再填寫本頁) 43 9062 A7 __B7__ 五、發明說明（u ) <請先閲讀背面之注意事項再填寫本頁) 而對齊β此磁場小於第一磁性層Fla之所屬部份之門限磁場 ，第一磁性層Fla較第二磁性層F2a還硬（hard)，因此其磁 化方向保持不變》由於磁場是寫入線SLa之磁場和位元線Ba 之磁場叠加而得且其餘之位元線Ba和寫入線SLa中並無電 流流過，則此記憶元件中之磁場和其餘記憶元件比較時是 最大的。在其餘記憶元件中此磁場是小於第二磁性層F2 a 之門限磁場，因此其餘之記憶元件不會被程式化》 爲了讀取記憶體單胞，須經由此種與電晶體相連接之閘 極線GLa來控制電晶體。須測定此種在位元線Ba和電壓端 之間流動之電流。另一方式是測定此種介於位元線Ba和電 壓之間的電壓降。電流或電壓是與記憶元件之電阻有關。 由電流或電壓即可決定第二磁性層F2 a之所屬部份之磁化 方向，因此即可決定記憶體單胞之資訊。 經濟部智慧財產局員工消費合作社印製 在第二實施例中是一種第二基體b，一種p -摻雜之矽晶 圓，其摻雜物質濃度是大約1017cm_3。藉由原處摻雜之磊 晶過程而產生一種厚度大約是500nm之η-摻雜之第一層 Sib，其摻雜物質濃度大約是5 *103°c nr3。第一餍Sib止 方藉由原處摻雜之磊晶而產生大約35 Onm厚之p-摻雜之第 二層S2b，其摻雜物質濃度大約是3 *1017cnr3。第二層S2b 上方藉由原處摻雜之磊晶而產生大約100η厚之η-摻雜之 第三層S3b，其摻雜物質濃度大約是5* 102Ocra·3 (第5a和 第5 b圖）。 爲了產生第一遮罩Mlb，須以TE0S方法沈積一種厚度大約 -24- 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐）
經濟部智慧財產局員工消費合作社印K Λ7 B7 五、發明說明（W ) 是lOOnra之Si02且藉由微影術以第一光阻遮罩（未顯示）而 結構化成條形狀。此種條形區之寬度大約是500nra，相互 間之距離大約是500ηπι且平行於y-軸Y而延伸。藉由沈積一 層厚度大約是150nrn之且進行回蝕刻而在此條形區之 邊緣上產生間隔層（spacer)，這樣可使條形區加寬。此種 已加寬之條形區之寬度大約是750·。例如CHF3 + 02適合用 作蝕刻劑》藉助於條形之第二光阻遮罩（未顯示）而對Si〇2 進行蝕刻，第二光阻遮罩之條形區平行於X -軸X(其垂直於 y-軸Y且平行於第二基體b之表面Ob而延伸）而延伸，寬度 大約是500nra且相互間之距離大約是500ιιγπ，這樣就可由已 加寬之條形區而產生第一遮罩Mlb(第5a和第5b圖）。 藉助於第一遮罩Mlb例如以HBr + NF3 + He + 02來對矽進行蝕 刻至大約600 nra深，這樣就可產生柵格形式之凹口 V»然後 對第三層S3b和第二層S2b進行切割，產生長方六面體形式 之半導體結構STb"由第三層S3b產生垂直式電晶體之第一 源極/汲極區lS/Dd且由第二層S2b產生電晶體之通道區 KAb以作爲半導體結構STb之一部份。第一層Sib之配置於通 道區KAb下方之部份適合用作電晶體之第二源極/汲極區 2S/Db。這些第二源極/汲極區2S/Db在電性上互相連接（ 第6a和第6b圖）。它們在電性上是與電壓端相連接。 例如以CHF2 + 〇2來對Si〇2進行蝕刻而去除第一遮罩Mlb 藉由熱氧化作用而產生厚度大約是5nra之閘極介電質 -25 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 439062 A7 B7 五、發明說明（h) GDb β C請先閱讀背面之注意事項再填寫本頁) 藉由沈積厚度大約是150nra之原處摻雜之多晶矽且進行 回蝕刻而在柵格形式之凹口 V中以自我對準（不需使用一 些可對準之遮軍）之方式產生一些平行於X-軸X而延伸之閘 極線GLb(其以環形方式圍繞著半導體結構STb)(第6a和第 6b圄）。由於沿著x-軸X而相隣之這些半導體結構STb之間的 距離小於沿著y-軸Y而相_之半導體結構STb之間的距離* 因此沿著X-軸X而相隣之半導體結構STb之間的閘極介電質 GDb不會裸露出來。閘極線GLb用作電晶體之閘極電極。在 半導體結構STb之平行於X-軸X之邊緣上這些閘極線GLd是 間隔層形式的。 經濟部智慧財產局員工消費合作社印製 爲了產生第一隔離層lb，須沈積一種厚度大約是1 500ηηι 之Si02且藉由化學機械式拋光法而減少至大約lOOOnra之 厚度。爲了產生一些寫入線SLb·須沈積一種厚度大約是 luro之銅且藉由微影術例如以BCI3 + CU + CH4使結構化成條 形。這些寫入線SLb之條形區平行於X·軸X而延伸，大約 5 00nra寬，且相互間之距離大約是500nra (第了卜圖）。但這些 寫入線不是偏移（offset)成與第二光阻遮軍形成互補而配 匱著。 爲了產生第二隔離層2b，須沈積一種厚度大約是1 之 Si 〇2且藉由化荸機械式拋光法而整平直至寫入線SLb之上 表面裸露爲止。 藉助於此種未覆蓋此長方形區域（其一部份重叠於寫入 -26- 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作杜印製
At _ B7___ 五、發明說明（β ) 線sLb上）之第三光阻遮罩（未顯示）而擇性地對寫入線SLb 來對Si 進行蝕刻直至第一源極/汲極區IS/Db裸館爲止 。第一隔離層lb和第二隔離層2b於是被切‘割。須選取上述 之長方形區域，使產生一些終止於第一源極/汲極區lS/Db 之接觸孔（第7a和第7b圖）。爲了產生一種分隔層Tb，須沈 積一種厚度大約是50nra之氮化矽且進行回蝕刻，這樣即可 在接觸孔之側面上產生一種間隔層形式之分隔層Tb > 然後沈積一種厚度大約是500ηπι之鎢且進行回蝕刻，使 鎢填入這些接觴孔中而產生一些接觸區。分隔層Tb使接觸 區Kb與寫入線SLb相隔開。 藉由化學機械式拋光法使寫入線SLb和第二隔離層2b被 去除大約50ιπη。接觸區Kb由於鎢之較大之硬度而突出大 約50ηπι(第7a和7b圖）。 爲了產生一種隔離區lb，須沈積一種厚度大約是lOOnra 之Si 02且藉由化學機械拋光法而整平直至接觸區Kb之上 表面裸露爲止。這樣可在寫入線SLb上方產生大約50nra厚 之隔離區lb。 類似於第一實施例而產生第一磁性餍F 1 6及第二磁性層 F2b ，這些層藉由微影術而結構化成條形，其中這些條形 區平行於X -軸X而延伸，大約500nm寬，相互間之距離大 約是500 nra且有一部份覆蓋著接觸區Kb以及寫入線SLM 其藉甶隔離區lb而與接觸區Kb相隔離）。 就像第一實施例一樣，須產生一些位元線Bb及一種類似 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 439062 Λ7 Λ7 Β7 玉、發明說明（A ) 於第二隔離層2a之第三隔離層3b以及記憶元件SPb，其中 位元線Bb平行於y -軸Y而延仲（第8a和第8b圖）。 藉由上述之方法而產生第二MRAM單胞配置°在第三實施 例中，原始材料是一種由矽所構成之第三基ifC，其是p-摻雜的且摻雜物質濃度大約是10lscrir3 > 藉由微影術而對第三基體C中之凹口進行蝕刻且以Si 〇2 塡入。於是產生一種隔離結構lie。此種隔雞結構lie包 括：一些平行於；t -軸X而延伸之條形區及一些平行於y -軸 Y而延伸之條形區。x•軸X垂直於y.軸γ而延仲。平行於 y-軸Y而延伸之條形區大約5 0 0ηηι寬且相互間之距離大約 2.5 //τη ·平行於X-軸X而延伸之條形區大約500nrn宽且相 互間之距離大約500 nra。平行於X-軸X而延伸之條形區不 是一般性連貫式的，而是劃分成規則配置之區段。這些區 段分別是2.5 長。平行於y -軸Y而延伸之條形區是與此 種區段之中點相交（第9H)。隔離結構lie大約500 深 〇 藉由以P -摻雜之離子來進行之植入過程而在第三基體C 中產生大約500nm深之盆形區W，其摻雜物質漉度大約是3 *l〇i7cni_3，其摻雜物質是藉由退火步驟而被活化。 藉由熱氧化作用而在第三基體C之表面OC上產生一種厚 度大約是l〇nm之鬧極氧化物GDc。 然後在表面0C上產生一種厚度大約是2 00im之矽化鎢且 於其上沈積一種厚度大約是100nrn之氮化矽，此種氮化矽 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) k*-------訂---------線 J- 經濟部智慧財產局貝工消費合作社印製 經濟部智慧財產局員工消費合作杜印t Λ7 __B7__ 五、發明說明（Μ ) 與矽化鎢一起藉由微影術且藉助於第一光阻遮罩（未顯示） 而被結構化成條形狀β由砂化鶴而產生一些平行於y -軸Y 之閘極線GLc，其大約是500nm寬。每二條閘極線GLc是配 置於隔離結構lie之平行於y -軸Y而延伸之條形區之間且 相互間之距離大約是50ηπι(第10圖）。然後沈積一種厚度大 約是lOOnro之氮化矽且進行回蝕刻*這樣在閘極GLe之邊 緣上即可產生間隔層（spacer)，此間隔層可與氮化矽一起 在閘極線GLe上形成一種蝕刻停止結構Ac (第10圖）。 然後以η -摻雜之離子來進行一種植入過程，其中閘極線 GLe是用作遮罩。於是可產生此平面電晶體之第一源極/ 汲極區lS/Dlc及第二源極/汲極區2S/Dc(第10圚）《>分別 在二個相_之閘極線〇1^<其配置在第一隔離結構Jlc之沿 著y -軸Y而延伸之條形區之間）之間產生第二源極/汲極 區2S/0c。第一源極/汲極區lS/Dc和第二源極/汲極區 2S/DC大約lOOnrn深。盆形區W之位於閘極線GLe下方且介 於第一源極/汲極區lS/Dc和第二源極/汲極區2S/DC之 間的此一部份是用作電晶體之通道區KAc。閘極線GLe之 配置於通道區KAc上方之此一部份是用作電晶體之閘極電 極。沿著y-軸Y而相隣之電晶體之第二源極/汲極區2S/Dc 形成一種共同之條形之撥雜區且因此在電性上是互相連接 的。每二個電晶體（其沿著X -軸X而相隣且配置在第一隔離 結構lie之沿著y -軸Y而延伸之相隣之條形區之間）之第二 源極/汲極區2S/Dc互相叠合。 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------I-----------I — — 訂· I I I — I I I (請先閱讀背面之注意事項再填寫本頁) 43 906 2 a? __B7 五、發明說明（β ) (請先閱讀背面之注意事項再填寫本頁) 爲了產生第一隔離層lc，須沈積一種厚度大約是1.5 jtm 之Si02且藉由化學機械拋光法而減少至厚度大約是ljum爲 止*藉由微影術而在第一源極/汲極區lS/Dc上產生一些 接觸孔。例如CHF3 + 02適合作爲蝕刻劑。 爲了產生一種分隔層TC，須沈積厚度大約是50nra之氮 化矽且進行回蝕刻，這樣即可在接觸孔之側面上以間隔層 形式產生此種分隔層Tc (第11a和第lib園）》然後沈稹一 種厚度大約是500ιιπι之鎢且進行回蝕刻，這樣可塡滿此種 接觸孔而產生一些接觸區Kc ，其與第一源極/汲極區 lS/Dc相接觸。例如SFe + H2 + 02適合用作蝕刻劑（第lla和第 1 1 b 圖）。 藉助於條形之第二光阻遮罩（未顯示），例如以C2S2 + 02 選擇性地對鎢和氮化矽而對5丨02蝕刻大約5 0 0nra深*第二 光阻遮罩之條形區對此種產生閘極線GLc所褥之第一光阻 遮罩之條形區而言基本上是互補的，其不同點是：其條形 區較薄，因此該接觸區Kc有一部份會裸霣出來》 經濟部智慧財產局員工消費合作社印製 然後沈積一種厚度大約是l；«rn之銅，於是可隣接於接觸 區Kc而產生一些寫入線SLc(它們是由分隔層TC隔開）* 藉由化學機械式拋光法而去除銅和Si 02直至接觸區Kc 由於其較大之硬度而突出大約50nra爲止（第11a和第lib 圖）。 然後類似於先前之二個寅施例而產生一種隔離區1C，記 憶元件SPC，第二隔離層2C及平行於X -軸X而延伸之位元 -30- 本紙張又度適用甲國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製
At _B7__ 五、發明說明（叫） 線BC(第12a及第12b圖）。 藉由上述之方法而產生第三MRAM單胞配置》在第四寅施 例中第四基體d是一種ρ -摻雜之矽晶圓，其摻雜物質濃度 大約是1015cnr3»就像第一實施例一樣，須產生第一層Sid *第二層S2d，條形之摻雜區，第一遮罩Mid，垂直於X-軸X而延伸之溝渠Gd，條形之半導體結構STd，第一源極 /汲極區lS/Dd，通道區KAd，第二源極/汲極區2S/Dd ，通道停止區Cd，閘極介電質GDd及閘極線GLd。 爲了產生第一隔離層Id，須沈稹一種厚度大約是liifD之 由Si 〇2且藉由化學機械式抛光法而整平直至厚度大約是 500nra爲止（第13圖）。然後產生一種厚度大約是1卵之由 AlSiCu所構成之第一金屬層，其上產生厚度大約是2 0nrn 之由Si 02所構成之隔離區Id，其上產生厚度大約是20 nra 之由鎢構成之第二金屬層Me2，其上產生厚度大約是lOnra 之由Co構成之第一磁性層FID，其上產生厚度大約是3nm 之由AU〇3所構成之介電質，其上產生厚度大約是lOnra之 第二磁性層F2d(由NiFe構成），其上産生厚度大約是20nm 之第三金屬層Me3(由鎢構成），其上產生厚度大約是20nm 之由Si 〇2構成之第二隔離層2d以及其上產生厚度大約是 20nro之由鎢所構成之第四金屬層Me4 »藉助於條形之光阻 遮軍 < 未顯示）（其條形區稍微偏離溝渠Gd而延仲）而切割 所有上述所列舉之各層（包括第一金屬層）|這樣就可由第 一金屬層產生一些平行於y -軸Y而延伸之寫入線SLd(第13 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43 9062 ; A7 __；_B7__ 五、發明說明（如） 圖）。 爲了產生第三隔離層3d ，須沈積厚度大約是500nm之 Si02且藉由化學機械拋光法而整平直至作爲蝕刻停止層 用之第三金靥層Me3裸露爲止。 爲了產生第四隔離層4d，須沈積厚度大約是20nm之Si02 然後產生一種由鎢所構成之遮罩M2d »其中須沈積厚度 大約是20nra之鎢且以微影術來進行結構化。此種由鎢所構 成之遮罩M2d不覆蓋上述之長方形區域。須配置此長方型 區域，使得在隨後之Si 〇2之蝕刻過程中第四金屬層Me4之 一部份以及第一源極/汲極區lS/Dd裸露出來（第14圖）。 爲了產生一種分隔層Td，須沈積厚度大約是50nra之Si02 直至第二金屬層Me2《其用作蝕刻停止層）裸露爲止，但寫 入線SLd不裸霣（第14圖）。 爲了產生一些接觸區Kd，然後沈積厚度大約是5 0〇nra之 鎢且藉由化學機械式拋光法而整平直至第四隔離層4d裸 露爲止。於是去除此種由鎢所樽成之遮軍M2d，然後選擇 性地對Si 02而對鎢進行回蝕刻直至所產生之接觸區Kd之 上表面位於第二金屬層Me2之區或中爲止，其中第四隔離 層4d用作遮罩。然後去除第四金屬層Me4之一部份*接觸 區1^使第一源極/汲極區15/04能與第二金屬層1116 2之一 部份相連接（第1 5圖）。 爲了產生第五隔離層5d *須沈積一種厚度大約是500nm -32- 本紙張尺度適用中@國家標準（CNS)A4規格（210 X M7公釐） II— I —----- - -- ---—--I 訂·1!1111 *5^ ' (請先閱讀背面之注意事項再填寫本頁> 經濟部智慧財產笱員工消費合作社印製 Λ7 137 五、發明說明（V ) 之Si 〇2且藉由化學機械式拋光法來整平直至第四金屬層 Me4之表面裸露爲止。藉肋於SF6 + H2 + 02來去除第四金屬層 Me 4 〇 然後藉由化學機械拋光法來整平Si 02直至第三金屬層 Me3之上表面裸露爲止。於是使第二隔離層2d去除。 爲了產生位元線Bd，須沈積厚度大約是1 /ίπι之A〖SiCu 且與第三金羼層Me3，第二磁性層F2d，介電質Ed，第一 磁性層Fid及第二金屬層Me2 —起被蝕刻》於是產生一些 記憶元件，其包含：第二金屬層Me2 —部份，配置於其上 之第一磁性層之一部份Fid，介電質Ed之配置於F1D上之 此部份，第二磁性層F2d之配匱於Ed上之此部份以及第三 金屬層Me3之配置於F2d上之此部份》寫入線SLd是藉由隔 離區Id而與記憶元件相隔離（第16a和第16b圖） 藉由上述方法而產生第四MRAM單胞配置。爲了與電晶體 栢連接，這些記憶元件是由側面而被接觸。 在第五實施例中，第五基體是一種矽晶圓，其是p -摻雜 的且摻雜物質濃度大約是1015cnr3。就像第四實施例一樣 ，須產生第一層Sle，第二層，條形之摻雜區，第一遮罩 Mle，溝渠Ge，半導體結構Ste，第一源極/汲極區iS/De ，通道區Kae及第二源極/汲極區2S/De。 藉助於條形之第一光阻遮葷（其條形區覆蓋每一第二個 條形區）且藉由傾斜式植入而對溝渠Ge之第一邊緣進行摻 雜。於是產生P-摻雜之通道停止區Ce。藉助於條形之第二 -33- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------- ---裝--------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) A7 43 9®62 B7 五、發明說明（p) 光阻遮罩（其覆蓋先前未被覆蓋之條形區）且藉由傾斜式植 入而對溝渠Ge之第二邊緣進行植入。於是產生另一個通道 停止區Ce 。此通道停止區Ce之摻雜物質漉度大約是 1019Cra·3。沿著溝渠Ge之一而相隣之通道停止區Ce交替地 配置在溝渠Ge之第一邊緣和第二邊緣上。 藉由熱氧化作用而產生一種厚度大約是lOnrn之閘極介 電質Gde。 爲了產生閘極線Gle，須沈積一種厚度大約是150nra之 原處（U situ)n -摻雜之多晶矽直至閘極線（He以間隔層 (spacer)形式產生於溝渠Ge之第一邊緣及第二邊緣爲止 。.閘極線Gie之配置在通道區KAe中之此部份是用作電晶 體之閘極電極。 然後就像第四實施例一樣須產生一些隔離層le，3e， 5e，寫入線SLe，隔離區Ie，記憶元件SPe，接觸區Ke ，分隔層Te以及位元線Be (第17a圖）。 藉由上述方法而產生第五MRAM單胞配置，其具有折叠式 位元線Be，因爲通道停止區Ce之交替式配匿可確保：這 些沿著溝渠Ge而相隣之記憶體單胞（即，與相隣之位元線 Be相連接之記憶體單胞）不會受到相同之閘'極線G 1 e所控 制（第1 7 b圖）。 在第六實施例中，就像第一實施例一樣由第六基體f開 始而產生第一遮罩Mlf，溝渠Gf，垂直式電晶體T，通道 停止區Cf，閘極線GLf，寫入線SLf，分隔層Tf，接觸區 -34- 本紙張尺度適用中國國家標準（CNSDA4規格（210 X 297公釐） (請先閱讀背面之注§項再填寫本頁) ;>4-------1 訂--------* 線·" 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 Λ7 _B7 五、發明說明（β )
Kf及第一隔離層If，其不同點是：第一遮罩Mlf是由氮化 矽所產生。在產生此種寫入線SLf時與第一實施例不同的 是第一隔離層If須被蝕刻直至閘極線GU裸露爲止。藉由銅之植 入而隣接於閘極線GLf處產生此種寫入線SLf。就像第一 賁施例一樣，須產生一種隔離區If，記憶元件SPf，第二 隔離2f以及位元線Bf(第18a圖）。 藉由上述方法而產生第六MRAM單胞配置。在此種記憶體 單胞進行程式化時，須控制所靥之電晶體，這是因爲所屬 之寫入線SLf在電性上是與電晶體T之閘極線GU相連接（ 第m圖）。 在第七實施例中，第七基體g是一種P -摻雜之矽晶圖， 其摻雜物質濃度大約是1015cm_3。爲了產生一種隔離結構 llg，須藉由微影術產生一些凹口 *這些凹口中以Si 02塡 入。此種隔離結構Ilg具有一些平行於y -軸而延伸之條形 區以及一些平行於X -軸而延伸之條形區》y -軸垂直於X-軸X而延伸，此二軸平行於第七基體g之表面〇g而延仲。 隔離結構Ilg之此種平行於y -軸而延伸之條形區之寬度大 約是500nm，相互間之距離大約是1500ηπι。結構llg之平 行於X -軸X而延伸之條形區之寬度大約是5 OOnra且相互間 之距離大約是500ηηιβ 就像第三賁施例一樣，須產生平面式晶體，平行於y -軸 而延伸之閘極線GLg以及蝕刻停止結構Ag，其中電晶體是 配置在隔離結構Ilg之二個相_之平行於y -軸Y而延伸之 -35 - 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） -------------裝--------訂·--------線 <請先閱讀背面之注意事項再填寫本頁) 43 9062 - Λ7 __B7____ 五、發明說明（铒） 條形區之間》 (請先閱讀背面之注意事項再填寫本頁) 在產生上述之蝕刻停止結構Ag之後，爲了產生第一隔離 層lg須沈積厚度大約是1 //Π1之Si 02且藉由化學機械式抛 光而整平。藉由微影術而產生一些接觸孔直至電晶髖之第 一源極/汲極區lS/Dg爲止。這些接觸孔中然後塡入鎢以 便產生一些深的接觸區KTg。爲了產生第二隔離層2g，須 沈積厚度大約是1"πι之Si02且將之整平。 就像第三實施例一樣，在電晶體之第二源極/汲極區 2S/Dg上方產生一些接觸區Kg，這些接觸區Kg在側面上設 有分隔層Tg。 就像第三實施例一樣，須產生一些寫入線SLg，其不同 點是：這些寫入線SLg之寬度須使其重叠於深的接觸區KTg 上。第一源極/汲極區IS/Dg因此與寫入線SLg相連接· 就像先前之實施例一樣，須產生一種隔離區Ig，記憶元 件SPg，第三隔離層Sg以及位元線Bg (第19a圖）。 經濟部智慧財產局員工消費合作社印製 藉由上述方法而產生第七MRAM單胞配置，這些記憶體單 胞分別含有：一個電晶體及一個記憶元件（其與電晶體串聯 )。記憶體單胞分別連接在所靥之位元線Bg及所靥之寫入 線SLg之間（第19b圖）。 在第八寅施例中，由第八基體h開始就像第七寅施例一 樣須產生一種隔離結構Ilh，平面式電晶體Th，閘極線GLh ，蝕刻停止結構Ah及第一隔離層lh 就像第七寅施例一樣*須產生深（deep)接觸區KTh用之 -36- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 _____B7 五、發明說明) 接觸孔’其不同點是：由氮化矽所構成之蝕刻停止結構Ah 同樣需被蝕刻。例如chf3 + o2適合用作蝕刻劑。於是下 (lower)接觸區KTh即可另外與閘極線GLh相接觸。 就像第七實施例一樣，須產生第二隔離層2h ，接觸Kh ，寫入線SLh ’記憶元件SPh，第三隔離層3h及位元線Bh (第20a圖）- 藉由上述方法而產生第八MRAM單胞配置。記憶體單胞分 別包含一個電晶體Th及與其與Th串聯之記憶元件SPh »記 憶體單朐連接在所屬之位元線Bh及所屬之寫入線SLh之間 。在記憶體單胞被程式化時*須控制所屬之電晶體Th，因 爲所屬之寫入線SLh在電性上是與電晶體Th之閘極線GLh 相連接（第20b圖）。 這些實施例可以有很多變型，其同樣都在本發明之範圍 中。特別是上述之各層，溝渠，遮軍，間隔層，區域，導 線和結構可依據各別之需求而調整。同樣情況亦適用於上 述之摻雜物質濃度。各層，各區域，各盆形區以及基體之 導電型式亦可互換》這些實施例例如可標示尺寸，於是其 大小可依據所標示之因數來修正。 第八實施例之特徴可互相組合。第四和第五實施例之間 的不同點是：在第五實施例中設有折叠式位元線•其是藉 由交替地配置之通道停止區以及藉由每溝渠配置二條閘極 線來製成。這些特徵可輕易地整合在第一和第六實施例中 ，以便獲得各種具有折叠式位元線之變型。第四和第五實 -37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） I I I I-------- I I I I I 訂111111 <請先閱讀背面之注意事項再填寫本頁) d3 9t}62 A7 B7
丨&iZU修^ 等月日I 五、發明說明（4)施例之特徴（其可達成記憶元件之側面接觴）可改變成由下 方達到此種接觸作用。主要元件之對照表
If—:—— 經濟部智慧財產局員工消費合作社印製 B a ^ 、Bg 位元線 SLa 〜SLg 寫入線 G L a 〜G L g 閘極線 Ka 〜Kg 接觸區 I a ~ -I g 隔離區 KAa 〜KAg 通道區 STa 〜STg 半導賭結構 lS/Da 〜lS/Dg 第一源極/汲極區 2S/Da 〜2S/Dg 第二塬極/汲極區 Fla 〜F 1 g 第一磁性層 F 2 a 〜F2g 第二磁性層 Ca〜 'Cg __通道停止區 G a〜 • Gg 溝渠 1 a〜 'lg 隔離層 M2a M2g 遮軍 Ea〜 Eg 介電質 SPa 〜SPh 記憶元件 Aa〜 Ag 蝕刻停止結構 T 電晶體 -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) (請先閲讀背面之注意ί項再填寫本頁)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 六、申請專利粑圍 （88年12月修正) 1. 一種記憶體單胞配置，其記憶元件之電阻表示一種資訊 且可受到磁場所影響，其特撤爲： -記憶體單胞包含記憶元件及電晶髖，它們係串聯相接 * -設有寫入線（SLa)及與寫入線相垂直而延伸之電性上 與《晶體相連接之位元線（Ba)，道些線在記憶元件之 區中相交且此二種線用來產生磁場， -爲了控制電晶雠須設翯一植閘極艨（GLa)，其係垂直於 位元線（Ba)而延伸，資訊則可綞由位元線<Ba)而讀出 6 2. 如申請專利範園第1項之記憶體單胞配® •其中記憶體 單胞連接在位元線（Ba>和記憶體單胞所共用之電壓端酤 之間 3. 如申請専利範園第2項之記憶體單胞配置，其中寫入線 (51^)及閘極線（01^)相叠合。 4. 如申請専利範画第1項之記憶體單胞配置，其中記憶體 單胞連接在位元線（Bg)和寫入線<SLg)之間》 5·如申請専利範圍第1至第4項中任一項之記憶體單胞配 置，其中幫晶體和記憶元件重叠地配置者。 6.如申請専利範園第5項之記憶«單胞配翬，其中 -電晶《之第一源極/汲極區（IS/Da)經由接觸區（Ka) 而與配置於電晶體上方之記憶元件在電性上相連接 » -39- 本紙張尺度速用t國國家揉準（CNS > A4规格（210X297公釐） — ———— I ^ n n 線 (請先聞讀背面之注$項再本頁) ¢3 9062 A8 B8 C8 D8 __ 、申請專利範圍 •'寫入線<SLa)配置在記憶元件下方及接觸區（ICa)旁側 且藉由隔難匾（la)而與記憶元件相隔離， -記慷元件是與配鬵於記憶元件上方之位元線（Ba)在電 性上相連接。 7·如申請專利範困第1至第4項中任一項之記憶體單胞配 置，其中 晶體是以平面式M0S電晶體構成* 沿著位元嫌<BC)而相睥之記憶髓單胞之電晶體是以成 對（pair)方式而具有一種共同之第二源極/汲極區 (2S/Dc)。 &如申請専利範園第6項之記憶體單胞配置，其中 -電晶髓是以平面式uosm晶《構成* -沿著位元線（BC)而相睥之記憶體單胞之電晶體是以成 對（pair)方式而具有一種共同之第二源極/汲極區 (2S/DC) » 9.如申請專利範國第6項之記憶艟早胞配匿，其中 -電晶體是以垂直式M0S電晶《構成， -在半導體結構（STa)中第一源極/汲極E(1S/Da)配匿 於通道區<KAa )上方， -閘棰線<GLa)配®於半導《結構（STa)之第一邊緣處， -此種元件（其可防止通道之形成）隣接於半導髖結構 (STa)之與第一邊緣相面對之第二邊緣， -閘極線（GLa)(其可控制此種沿著位元線（Ba)而相路之 -40- 本紙張尺度逋用中國國家揉準（CNS) A4規格（210X297公釐） ---------------訂------線 — (請先W讀背面之注W'項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 記憶艟單胞之電晶體）是配蠹在半導體結構（STO之 第二邊緣。 ία如申請專利範園第9項之記憶體單胞配匿，其中電晶體 之第二源極/汲極區（2S/Da)是以一般性之餍來構成且 與電壓_相連接· 11.如申腈専利範匾第1至第4項之記憶鼸旱胞配匿，其中 -記憶元件包含至少一個磁性層（Fla，F2 a)，其需要不 同之門限磁場以便改蠻其磁化方向，另有一個配置於 此二個磁性屠之間的非磁性層（Ea)， -須接觸此記憶元件，使電流垂直於其各層（Fla，F2a • Ea )而流動β 1Ζ如申請專利範園第6項之記憶體單胞配置，其中 -記憶元件包含至少一個磁性餍（Fla，F2 a)·其誓要不 同之門限磁場以便改變其磁化方向，另有一個配置於 此二個磁性層之間的非磁性靥* -須接熥此記憶元件，使電流垂直於其各層（Fla，F2a ，Ea )而流動β m如申請専利範園第7項之記憶體單胞配置，其中 -記憶元件包含至少一個磁性層（Fla，F2a)，其需要不 同之門限磁場以便改變其磁化方向•另有一個配置於 此二個磁性餍之間的非磁性層（Ea)， -須接觭此記憶元件，使電流垂直於其各層（Fla · F2a * Ea )而流動β -41 - (請先閱讀背面之注^'項再填寫本頁) -裝. 、1T 線 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） 8888 ABCD 439062 六、申請專利範圍 14如申請専利範豳第9項之記憶體單胞配置.其中 -記悚元件包含至少一個磁性層（Fla，F2a)，其需要不 同之門限磁場以便改樊其磁化方向，另有一個配篚於 此二個磁性層之間的非磁性厝（Ea)· -須接觸此記憶元件，使電流垂直於其各層（Fla，F2a ，Ea )而流動。 15· 一種記憶體單胞配置之製造方法，其特撤爲： -記憶元件之電阻表示一種資訊且可受磁場所影響， -產生一些基本上互相平行延伸之溝渠（Ga)，於是產生 一些條形之半導體結樽（STa)， -產生垂直式電晶《之第一源極/汲極區（IS/Da)及其 下方之通道區<KAa)以作爲半導體結構（STa)之一部 分， -至少在半導體結構<STa)之邊緣之一部份上藉由傾斜 式植入而產生通遒停止區（Ca)， -在溝渠（Ga)中產生閘極線（GLa)以便控制電晶體， -在溝渠（Ga)中產生閜極線（GLa)以便控制電晶體， -此種記憶元件是與一個電晶體相連接，於是可形成記 憶體單胞， -位元線（Ba)是垂直於閘極線（GL a)而產生且與記憶艚 單胞相連接， -寫入線<SLa>垂直於位元線（Ba)而產生且在記憶元件 之區域中與位元線（Ba)相交· -42- 本紙張尺度適用中國國家梯率（CNS ) A4规格（210X297公釐) ~~~ {請先閲讀背面之注項再填寫本頁) '訂 經濟部智慧財產局員工消費合作社印製 經濟部智楚財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 Η如申請專利範圏第15項之方法，其中 -須藉由二個遮罩式傾斜式植入來產生通道停止區（Ce) ，使其沿著半導體結構（Ste)而交替地配置在半導體 結構（Ste>之第一邊緣和第二邊緣上， -在每一溝渠（Ge)中產生二條閘極線（Gle)*其中須沈積 導電性材料且進行回蝕刻直至閘極線（Gle)以間隔餍 形式產生爲止。 17.如申請専利範園第15或第16項之方法，其中 -在電晶體之第一源極/汲極區（IS/Da)上產生一種接 觸區（K〇， -在接觸區（Ka)旁產生此種由軟性材料（其用作接觸區 (尺3)之材料）所構成之寫入線<51^)*其中此寫入線 (SLa)之上表面是與接《區（Ka)之上表面處於同一高 度或較高， -藉由化學檐械式拋光法使寫入線< SLa)整平直至接觸 區（JU)稍爲凸出爲止， -在寫入線（SLa)上產生一種隔離區（la)，其中須沈積一 種隔離材料且將之整平直至接觸® (Ka)之上表面爲 止， -在隔難區（la)上方以及接鳙區（Ka)上方及鄰接於接觸 Ε(Κ〇處產生記憶元件以作爲記憶體單胞之一部份 * -在記憶元件上方產生此種垂直於寫入線< SLa)而延伸 -43- 本紙張尺度適用中圃國家揉準（CNS ) A#规格（210X297公釐) ---------^------訂------0 (請先閲讀背面之注$項再填窝本頁) 439062 88 88 ABCD 經濟部智慧財產局員工消費合作社印製 七、申請專利範圍 之位元線（Ba)且此位元線（Ba)在電性上與記憶元件 相連接。 la如申請専利範圍第15或第16項之方法，其中 -在產生電晶髖之後產生一種隔離層（la)，隔離餍中產 生上述之接觸區（Ka)， -藉助於條形之遮軍（M2a)(其一部份重叠於接觸區（Ka)) 而對隔離餍（la)進行蝕刻，然後沈積導電性材料且進 行回蝕刻或整平，這樣即可產生上述之寫入線（SLa) 〇 19L如申請専利範園第17項之方法，其中 -在產生電晶《之後產生一種隔離層Ua)，隔離層中產 生上述之接觸區（Ka>， -藉助於條形之遮軍（M2a)(其一部份重曼於接觸區（Ka>) 而對隔離層（la)進行蝕刻，然後沈積導電性材料且進 行回蝕刻或整平，這樣即可產生上述之寫入線（SLa) 〇 20,如申請専利範困第18項之方法，其中須切割上述之隔離 層（If)直至閘極線（GLf)裸霣爲止。 -44- 本紙張尺度逍用中國國家橾準（CNS ) A4规格（210X297公釐) (請先閲面之注意事項再填寫本頁) -訂
TW088111773A 1998-07-15 1999-07-12 Memory-cells arrangement, in which the resistance of a memory-element represents an information and can be affected by a magnetic field, and its production method TW439062B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19831820 1998-07-15

Publications (1)

Publication Number Publication Date
TW439062B true TW439062B (en) 2001-06-07

Family

ID=7874161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088111773A TW439062B (en) 1998-07-15 1999-07-12 Memory-cells arrangement, in which the resistance of a memory-element represents an information and can be affected by a magnetic field, and its production method

Country Status (7)

Country Link
US (1) US6379978B2 (zh)
EP (1) EP1097457B1 (zh)
JP (1) JP2002520874A (zh)
KR (1) KR100620155B1 (zh)
DE (1) DE59904972D1 (zh)
TW (1) TW439062B (zh)
WO (1) WO2000004555A2 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
US6365419B1 (en) * 2000-08-28 2002-04-02 Motorola, Inc. High density MRAM cell array
DE10058047A1 (de) * 2000-11-23 2002-06-13 Infineon Technologies Ag Integrierter Speicher mit einer Anordnung von nicht-flüchtigen Speicherzellen und Verfahren zur Herstellung und zum Betrieb des integrierten Speichers
JP2002208682A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
US20020098705A1 (en) * 2001-01-24 2002-07-25 Infineon Technologies North America Corp. Single step chemical mechanical polish process to improve the surface roughness in MRAM technology
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
DE10124366A1 (de) * 2001-05-18 2002-11-28 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
US6633497B2 (en) * 2001-06-22 2003-10-14 Hewlett-Packard Development Company, L.P. Resistive cross point array of short-tolerant memory cells
US6576480B2 (en) * 2001-07-26 2003-06-10 Micron Technology, Inc. Structure and method for transverse field enhancement
US6485989B1 (en) 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
DE10144268B4 (de) * 2001-09-08 2015-03-05 Robert Bosch Gmbh Vorrichtung zur Messung der Stärke einer Vektorkomponente eines Magnetfeldes
US6627913B2 (en) * 2001-09-10 2003-09-30 Micron Technology, Inc. Insulation of an MRAM device through a self-aligned spacer
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
EP1321944B1 (en) * 2001-12-21 2008-07-30 Kabushiki Kaisha Toshiba Magnetic random access memory
KR20030060327A (ko) * 2002-01-08 2003-07-16 삼성전자주식회사 고집적 자성체 메모리 소자 및 그 구동 방법
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US6744663B2 (en) 2002-06-28 2004-06-01 Motorola, Inc. Circuit and method for reading a toggle memory cell
US6760266B2 (en) * 2002-06-28 2004-07-06 Freescale Semiconductor, Inc. Sense amplifier and method for performing a read operation in a MRAM
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6946882B2 (en) * 2002-12-20 2005-09-20 Infineon Technologies Ag Current sense amplifier
US7251178B2 (en) * 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
US7433253B2 (en) * 2002-12-20 2008-10-07 Qimonda Ag Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module
KR100500450B1 (ko) * 2003-05-13 2005-07-12 삼성전자주식회사 분할된 서브 디지트 라인들을 갖는 자기 램 셀들
US6784091B1 (en) 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US7245506B2 (en) * 2004-01-08 2007-07-17 Dell Products L.P. System for reducing noise induced from reference plane currents
WO2005088745A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency 磁気抵抗素子及びその製造方法
US7212432B2 (en) * 2004-09-30 2007-05-01 Infineon Technologies Ag Resistive memory cell random access memory device and method of fabrication
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7391226B2 (en) * 2006-05-31 2008-06-24 Advanced Micro Devices, Inc. Contact resistance test structure and methods of using same
DE102006040238A1 (de) * 2006-08-28 2008-03-13 Qimonda Ag Transistor, Speicherzellenanordnung und Verfahren zum Herstellen und Betreiben eines Speicherelements mit mindestens einer Speicherzelle, insbesondere einer resistiv schaltenden Speicherzelle und Speicherelement
US7359226B2 (en) 2006-08-28 2008-04-15 Qimonda Ag Transistor, memory cell array and method for forming and operating a memory device
JP2007019559A (ja) * 2006-10-23 2007-01-25 Hitachi Ltd 半導体記憶装置及びその製造方法
DE102006051137A1 (de) * 2006-10-30 2008-05-08 Qimonda Ag Anordnung vertikaler Transistoren in einem Substrat und Verfahren zur Herstellung
DE102007009876A1 (de) * 2007-02-28 2008-09-11 Qimonda Ag Anordnung von Speicherzellen umfassend Doppel-Gate-Transistoren mit gebogenem Stromfluss, sowie Verfahren zum Betrieb und zur Herstellung derselben
KR100944330B1 (ko) * 2007-03-16 2010-03-03 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7738279B2 (en) * 2008-06-02 2010-06-15 Qimonda Ag Integrated circuit and method of operating an integrated circuit
DE102008026432A1 (de) * 2008-06-02 2009-12-10 Qimonda Ag Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
US7876603B2 (en) * 2008-09-30 2011-01-25 Micron Technology, Inc. Spin current generator for STT-MRAM or other spintronics applications
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
US8467220B2 (en) * 2010-01-14 2013-06-18 Jai Hoon Sim DRAM device and manufacturing method thereof
US20120080725A1 (en) * 2010-09-30 2012-04-05 Seagate Technology Llc Vertical transistor memory array
JP5138056B2 (ja) * 2011-03-03 2013-02-06 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US8553451B2 (en) * 2011-06-24 2013-10-08 Micron Technology, Inc. Spin-torque transfer memory cell structures with symmetric switching and single direction programming
JP5558425B2 (ja) * 2011-07-04 2014-07-23 株式会社東芝 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
US9397008B1 (en) * 2015-04-21 2016-07-19 United Microelectronics Corp. Semiconductor device and manufacturing method of conductive structure in semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2911312B2 (ja) * 1992-09-02 1999-06-23 三菱電機株式会社 磁性薄膜メモリおよびその記録方法
US5343422A (en) * 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
SE503715C2 (sv) * 1995-03-27 1996-08-12 Ericsson Telefon Ab L M Optisk nod i ett optiskt bussnät
DE19653107C2 (de) * 1996-12-19 1998-10-08 Siemens Ag Verfahren zur Herstellung einer Speicherzellenanordnung
US6111784A (en) * 1997-09-18 2000-08-29 Canon Kabushiki Kaisha Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element

Also Published As

Publication number Publication date
WO2000004555A3 (de) 2000-04-20
DE59904972D1 (de) 2003-05-15
JP2002520874A (ja) 2002-07-09
KR100620155B1 (ko) 2006-09-04
US20010024380A1 (en) 2001-09-27
US6379978B2 (en) 2002-04-30
EP1097457A2 (de) 2001-05-09
EP1097457B1 (de) 2003-04-09
WO2000004555A2 (de) 2000-01-27
KR20010053525A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
TW439062B (en) Memory-cells arrangement, in which the resistance of a memory-element represents an information and can be affected by a magnetic field, and its production method
US11362268B2 (en) Semiconductor structure and associated operating and fabricating method
KR100610710B1 (ko) 자기 랜덤 액세스 메모리
CN1345091B (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
US7045368B2 (en) MRAM cell structure and method of fabrication
US7605417B2 (en) Assemblies comprising magnetic elements and magnetic barrier or shielding at least partially around the magnetic elements
US7247506B2 (en) Method for producing magnetic memory device
US6627913B2 (en) Insulation of an MRAM device through a self-aligned spacer
US20070230242A1 (en) Methods of Forming Magnetic Random Access Memory Devices Including Contact Plugs Between Magnetic Tunnel Junction Structures and Substrates
US6630703B2 (en) Magnetoresistive memory cell configuration and method for its production
US11950514B2 (en) Confined cell structures and methods of forming confined cell structures
US11387408B2 (en) Magnetoresistive random access memory and method of manufacturing the same
US11114612B2 (en) Magnetoresistive random access memory and method for fabricating the same
JP2002538614A5 (zh)
KR102367625B1 (ko) 자기 액세스 선택기 장치를 갖는 메모리 셀
KR20030009107A (ko) 반도체 기억 장치 및 그 제조 방법
CN117413627A (zh) 具有低电阻率自旋霍尔效应（she）写入线的自旋轨道扭矩（sot）磁阻随机存取存储器（mram）
US12058940B2 (en) Method for forming MTJS with lithography-variation independent critical dimension
CN102610742B (zh) 磁性随机存取存储器及其制造方法
CN112750947A (zh) 半导体装置的形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees