CN112750947A - 半导体装置的形成方法 - Google Patents
半导体装置的形成方法 Download PDFInfo
- Publication number
- CN112750947A CN112750947A CN202011176938.0A CN202011176938A CN112750947A CN 112750947 A CN112750947 A CN 112750947A CN 202011176938 A CN202011176938 A CN 202011176938A CN 112750947 A CN112750947 A CN 112750947A
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetic
- opening
- mtj
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
一些实例涉及一种用于形成半导体装置的方法。所述方法包括在衬底上方形成图案界定堆叠,图案界定堆叠包括转移层、布置在转移层上方的中间层以及布置在中间层上方的图案化层。所述方法更包括在图案化层中形成第一开口以暴露出中间层的上部表面,以及穿过第一开口用至少部分各向同性刻蚀剂来刻蚀中间层以形成凹进空腔。所述方法更包括在中间层和图案化层上方形成保形层以填充第一开口,以及利用各向异性刻蚀来刻蚀保形层和转移层以在转移层中形成第二开口。所述方法还包括在第二开口中沉积硬掩模材料。
Description
技术领域
本发明实施例涉及一种半导体装置的形成方法。
背景技术
电子存储器普遍存在于现代电子装置中。一般来说,电子存储器允许利用电子控制来存储和读出信息且可划分成易失性存储器和非易失性存储器。非易失性存储器能够在不通电的情况下保留其所存储数据,而易失性存储器在断电时丢失其所存储数据。磁阻式随机存取存储器(Magnetoresistive random-access memory;MRAM)是用于下一代非易失性电子存储器的一个有前景的候选,这是由于其具有优于当前电子存储器的关于功耗、耐久性或可扩展性(scalability)的优点。
用于存储信息的MRAM单元包含磁性隧道结(magnetic tunnel junction;MTJ)结构,且MTJ结构的电阻可调整以表示逻辑“0”或逻辑“1”。MTJ结构包含通常被称为“隧道结”的由穿隧绝缘层分离的一个磁性参考层和一个铁磁性自由层。MTJ元件的电阻通过改变铁磁性自由层相对于参考层的磁化的方向而调整。取决于自由层和参考层中的磁化的相对指向,传输通过隧道结的电子增加或减少。所得低电阻和高电阻用以指示数字信号“0”或“1”,借此允许MRAM单元中的数据存储和读出。由于信息以磁化形式进行编码,因此其可在不耗尽电能的情况下长时间地存储,从而允许装置具有较低功率消耗。
发明内容
本发明实施例提供一种用于形成半导体装置的方法,其包括:在衬底上方形成图案界定堆叠,图案界定堆叠包括转移层、布置在转移层上方的中间层以及布置在中间层上方的图案化层;在图案化层中形成第一开口,以暴露出中间层的上部表面;穿过第一开口用至少部分各向同性刻蚀剂来刻蚀中间层,其中至少部分各向同性刻蚀剂的对中间层的刻蚀速率高于对转移层和图案化层的刻蚀速率;在中间层和图案化层上方形成保形层以填充第一开口;利用各向异性刻蚀来刻蚀保形层和转移层,以在转移层中形成第二开口;以及在第二开口中沉积硬掩模材料。
本发明实施例提供一种用于形成磁阻式随机存取存储器(MRAM)单元的方法,其包括:在衬底上方形成磁性隧道结(MTJ)堆叠,磁性隧道结(MTJ)堆叠包括第一磁性间层、位于第一磁性间层上方的隧道结阻挡层以及位于隧道结阻挡层上方的第二磁性间层;在磁性隧道结堆叠上方形成转移层;在转移层上方形成中间层;在中间层的上部表面上方形成图案化层;在图案化层中形成第一开口,以暴露出中间层的上部表面;穿过第一开口用至少部分各向同性刻蚀剂来刻蚀中间层,其中至少部分各向同性刻蚀剂对中间层的刻蚀速率高于对转移层和图案化层的刻蚀速率,以在中间层中形成凹进空腔;在中间层和图案化层上方形成保形层以填充第一开口并在凹进空腔中形成孔隙;利用各向异性刻蚀来刻蚀保形层和转移层,以将孔隙的横向尺寸转移到转移层上且在转移层中形成第二开口;在第二开口中沉积硬掩模材料。
本发明实施例提供一种集成电路,其包括半导体衬底、底部电极、圆形磁性隧道结以及圆形顶部电极。底部电极位于半导体衬底上方。圆形磁性隧道结设置于底部电极的上部表面上方。圆形顶部电极设置于圆形磁性隧道结的上部表面上方,圆形顶部电极与圆形磁性隧道结同心。圆形磁性隧道结的直径小于60纳米或小于30纳米。
附图说明
结合附图阅读以下详细描述会最好地理解本公开的各方面。应注意,根据业界中的标准惯例,各个特征未按比例绘制。实际上,为了论述清楚起见,可任意增大或减小各个特征的尺寸。
图1示出根据本公开的包含磁性隧道结(MTJ)的MRAM单元的磁性单元部分的一些实例的横截面图。
图2A、图2B示出包含与充当用于对单元进行寻址的选择器的一或多个晶体管组合的MRAM单元的磁性单元部分的集成电路的一些实例的示意图。
图3到图14将一系列循序渐进的(incremental)制造步骤示出为一系列横截面图。
图15到图17将一系列循序渐进的制造步骤示出为由图16B中的示意性透视图补充的一系列横截面图。
图18到图21将一系列循序渐进的制造步骤示出为一系列横截面图。
图22以流程图形式示出一种说明本概念的一些实例的方法。
具体实施方式
本公开提供用于实施本公开的不同特征的许多不同实例。下文描述组件和布置的具体实例以简化本公开。当然,这些组件和布置只是实例且并不意欲为限制性的。举例来说,在以下描述中,在第二特征上方或上形成第一特征可包含第一特征和第二特征直接接触地形成的实例,且还可包括额外特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实例。另外,本公开可在各种实例中重复参考标号和/或字母。这种重复是出于简化和清楚的目的,且本身并不指示所论述的各种实施例和/或配置之间的关系。
另外,为易于描述,可在本文中使用如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”以及类似术语的空间相对术语,以描述如图式中所说明的一个元件或特征与另一(一些)元件或特征的关系。除图中所描绘的定向以外,空间相对术语意欲涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向),且本文中所使用的空间相对描述词因此可同样地进行解释。
MRAM磁性单元一般包含磁性隧道结,所述磁性隧道结由特征在于自旋选择性穿隧(spin selective tunneling)的磁性隧道结阻挡层以及位于磁性隧道结阻挡层的相对侧上的铁磁性自由层和参考层形成。为将信息写入到MRAM磁性单元,铁磁性自由层的磁化的方向可通过重新定向铁磁性自由层的磁矩的方向来调整。举例来说,在自旋转移力矩(spintransfer torque;STT)MRAM单元中,写入过程可通过以下来执行:施加通过MTJ结构的隧道结的电流,使得穿隧通过隧道结或从隧道结反射的自旋偏振电子可将力矩赋予在铁磁性自由层的磁矩上且借此调整其相对于参考层的磁化方向。类似地,STT-MRAM的磁阻状态的读出过程可借由施加通过MTJ结构的隧道结的电流且监测MTJ结构上的所得电压来执行。
然而,在STT-MRAM的实例中,读出过程主要依据注入电流的值而不同于写入过程,使得故障读出过程可无意地影响所存储信息。同时,MRAM单元中的数字“1”和“0”状态一般相差不到一个数量级,使得快速和精确的测量通常与用于检测电流的下限相关联。因此,MRAM存储器中的多个MRAM单元的稳健和可靠操作通常取决于在制造期间对多个MRAM单元中的每一个的磁阻特性的精确控制以最小化在存取期间的无意信息读取误差。
具体地说,由于MTJ结构的磁阻特性很大程度上与隧道结的面积成正比,因此相应的制造方法需要对MTJ结构的横向尺寸进行准确的控制。用于精确地界定小型化磁阻元件的常用方法包含复杂的多图案化(multi-patterning)技术,其中具有可控制宽度的材料的线布置于MTJ材料堆叠上方的图案中以界定用于后续刻蚀步骤的遮蔽区域。然而,这些方法通常包含一连串大量步骤且对于制造MRAM存储器的制造工作是不利的。
本文中所描述的实例提供用于制造具有受控横向尺寸的半导体装置的方法以实现磁阻式存储器装置的稳健和可靠操作。所述方法提供用于与光刻无关临界尺寸变化(lithography-independent critical dimension variation)相关联的MTJ结构的精确界定的硬掩模横向形状。另外,本文中所描述的集成电路的实例包含具有与低隧道结面积偏差相关联的对应形状的MTJ结构。
图1示意性地示出形成于衬底100上的称为MRAM磁性单元102的MRAM单元的一部分。MRAM磁性单元102包含底部电气内连层106上方的MTJ结构104,且进一步包含MTJ结构104上方的顶部电气内连层108。顶部电气内连层108和底部电气内连层106提供与MRAM磁性单元102的电连接,如用于读取或写入MRAM磁性单元102的状态的位线存取(bit lineaccess)和源极线存取(source line access)。MTJ结构104包含位于底部电气内连层106上方的底部接触件110、底部接触件110上方的磁阻式MTJ堆叠112、MTJ堆叠112上方的顶部接触件114以及覆盖MTJ结构104的MTJ顶盖116。
磁阻式MTJ堆叠112包括被磁性隧道结(MTJ)阻挡层120分隔开的第一磁性间层118和第二磁性间层122。在一些实例中,第一磁性间层118可具有固定或“钉扎(pinned)”磁定向,而第二磁性间层122具有可变或“自由”磁定向,其可在各自表示不同数据状态(如不同二进制状态)的两个或多于两个的不同磁极性之间切换。在其它实施方案中,然而,MTJ结构104可竖直地“翻转”,使得第一磁性间层118具有“自由”磁定向,而第二磁性间层122具有“钉扎”磁定向。第一磁性间层118或第二磁性间层122包括铁磁层,所述铁磁层包括Fe、Co、Ni、FeCo、CoNi、CoFeB、FeB、FePt、FePd或类似物。磁性隧道结(MTJ)阻挡层120可包括例如氧化镁(MgO)、氧化铝(例如,Al2O3)、NiO、GdO、Ta2O5、MoO2、TiO2、WO2或类似物。为最大化MTJ结构104中的磁阻效应或电子或电洞的磁矩在磁性隧道结阻挡层120上的转移,磁性隧道结阻挡层120可与第一磁性间层118和第二磁性间层122直接接触。
第一磁性间层118、第二磁性间层122以及磁性隧道结阻挡层120可分别使用任何适合的工艺,例如通过物理气相沉积(Physical Vapor Deposition;PVD)、DC PVD、RF PVD、化学气相沉积(Chemical Vapor Deposition;CVD)、等离子体增强式化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition;PECVD)、原子层沉积(Atomic Layer Deposition;ALD)、脉冲DC、高密度等离子体CVD(High-Density Plasma CVD;HDPCVD)、低压CVD(lowpressure CVD;LPCVD)或类似工艺来形成且可形成于单个层或多个层中。举例来说,具有钉扎磁定向的磁性间层118、磁性间层122可包括由反铁磁耦合层(未绘示)(如钌(Ru)或铱(Ir))分隔开的第一钉扎磁性层和第二钉扎磁性层,例如构成第一钉扎磁性层堆叠或第二钉扎磁性层堆叠的连续或交替层的堆叠。具有钉扎磁定向的磁性间层118、磁性间层122可随后包括邻接于磁性隧道结阻挡层120且耦合到第一钉扎磁性层或第二钉扎磁性层的另一磁性“参考”层。
底部接触件110和顶部接触件114可包括导电层,如导电金属,例如包括Cu、Co、Ta、Pt、Ti、TiN、W、Ru、Mo、Cr或类似物的层。底部接触件110和顶部接触件114可分别经由顶部电气内连层108和底部电气内连层106来提供与MTJ结构104的电连接,以将MTJ结构连接到形成于衬底100中或衬底100上的有源或无源装置。
举例来说,如图2A中示意性地说明,MRAM单元101可包括晶体管124和MRAM磁性单元102。MRAM磁性单元102的底部接触件110可通过底部电极内连层106连接到晶体管124的漏极接触件D,且晶体管124的栅极电极G可经由衬底100中的导电内连层(层106下方的层,未明确绘示)连接到MRAM存储器的字线126。MRAM单元101的顶部接触件114可经由MRAM单元101的顶部电极130连接到MRAM存储器的位线128。晶体管124的源极电极S可连接到源极线132。然而,在一些实例中,晶体管124也可经由顶部接触件114连接到MTJ结构104,且底部接触件110可连接到位线128。MRAM单元101可随后通过经由由施加到字线126的电势控制的位线128和源极线132来发送通过MTJ结构104的电流来以STT-MRAM配置进行控制。
举例来说,示意性绘示的字线126、位线128或源极线132可以是嵌入于衬底100中或形成于衬底100上或嵌入于绝缘材料中的导电内连层的导电内连线。导电内连层可包含图案化导电层和垂直延伸穿过衬底且连接所述图案化导电层的导通孔。金属内连层可更包括可包含具有例如低于3.8、低于约3.0或低于约2.5的低介电常数(k值)的介电材料的金属间介电质(Inter-Metal Dielectric;IMD)或层间介电质(Inter-Layer Dielectric;ILD)。绝缘材料可由以下形成:磷硅酸盐玻璃(Phosphosilicate glass;PSG)、硼硅酸盐玻璃(Borosilicate glass;BSG)、硼磷硅酸盐玻璃(Borophosphosilicate glass;BPSG)、氟硅酸盐玻璃(Fluorosilicate glass;FSG)、原硅酸四乙酯(Tetraethyl orthosilicate;TEOS)、氢化碳氧化硅、含碳低k介电材料、氢倍半氧硅烷(Hydrogen silsesquioxane;HSQ)、甲基-倍半氧硅烷(Methyl-silsesquioxane;MSQ)或类似物。
虽然图2A中的实例以STT-MRAM配置加以说明,但根据本公开的实例的MTJ结构104可应用于不同MRAM配置,如基于磁场的MRAM、基于自旋霍耳效应(spin hall effect;SHE)或自旋轨道矩(spin orbit torque;SOT)的MRAM、电场辅助/电压控制磁各向异性(voltagecontrolled magnetic anisotropy;VCMA)MRAM、多层级存储MRAM或类似物。
举例来说,图2B示出SOT-MRAM配置中的MRAM单元101'的实例。SOT MRAM磁性单元102包括形成于SOT层134上的MTJ结构104,MTJ结构104具有形成于SOT层134上方的磁性间层118,且磁性间层118可配置为磁性自由层。隧道结阻挡层120形成于第一磁性间层118上方,且第二磁性间层122形成于隧道结阻挡层120上方且被配置为磁性参考层/磁性钉扎层。位线128经由顶部电极130、导电顶盖116以及顶部接触件114连接到第二磁性间层122。
SOT层134可连接到相对于MTJ堆叠112布置于SOT层134的相对侧上的第一晶体管124a的第一端子T1和第二晶体管124b的第一端子T1。第一晶体管124a的栅极G可连接到第一字线126a且第二晶体管124b的栅极G可连接到第二字线126b。第一晶体管124a的第二端子T2可连接到第一源极线132a且第二晶体管124b的第二端子T2可连接到第二源极线132b。
在SOT-MRAM配置中,写入过程可借由将通过SOT层134的写入电流从第一源极线132a发送到第二源极线132b来执行。在SOT层134中,自旋轨道耦合(spin-orbit coupling)可随后引起不同方向上的不同自旋的电子的偏转,使得可将磁矩方向改变赋予在第一磁性间层118上,这取决于通过SOT层134的电流的方向。作为实例,举例来说,SOT层134可包括形成为具有约3纳米到约20纳米的厚度(例如具有4纳米到6纳米之间的厚度)的薄层的钨(W)、钽(Ta)、铂(Pt)或合金或化合物组合物,如AuPt。在一些实例中,SOT层134与第一磁性间层118直接接触或通过薄的中间层(未绘示)与第一磁性间层118分隔开,所述薄的中间层并不阻止电子利用其自旋磁矩从SOT层134转移到第一磁性间层118。
MTJ结构的状态可随后通过使电流从位线128流过MTJ结构104到第一源极线132a或第二源极线132b来读取,如先前参考图2A中所说明的STT-MRAM配置所论述的那样。尽管写入电流路径很大程度上从MTJ结构104解耦,但SOT配置中的MRAM单元101'中的读出过程可由于读取电流而仍引起无意的磁化切换或存在可由于低读取信号裕量所引起的错误存储器状态的干扰,使得SOT-MRAM配置或其它MRAM配置中的MRAM单元101'的制造方法仍然需要对MTJ结构104的横向尺寸进行准确的控制。
如图1、图2A或图2B中所绘示的多个MRAM磁性单元102可以行和列方式布置于衬底100上方,例如布置于方形或六边形晶格上,所述行和列可与相应字线126和位线128相关联以形成MRAM存储器阵列。为选择性地读取或写入MRAM存储器中的MRAM单元101、MRAM单元101'的状态,可同时施加适当电势到源极线132和对应于某一MRAM磁性单元102的相应的一对字线126和位线128。这些电势可经过选择使得用于可靠地读取MRAM磁性单元102的状态的所得电流不会无意地切换铁磁性自由层的磁化。因此,MRAM单元101、MRAM单元101'的MTJ结构104的磁阻特性应在制造工艺期间准确地加以控制,以避免不可靠读取且同时限制由于错误地或不适当地选择的电势所致的磁化的无意切换。
为了这一目的,可一个接一个连续地形成MTJ结构104的层。随后,MTJ结构104的横向尺寸且特别是磁性隧道结阻挡层120处或接近磁性隧道结阻挡层120的MTJ堆叠112的横向面积可通过使用具有定义明确的(well-defined)横向尺寸的硬掩模来刻蚀一连串层而界定。具体地说,可形成掩模以界定MTJ结构104的预期临界尺寸(critical dimension),如MTJ结构104的直径或宽度。所得结构可随后是被硬掩模(所述硬掩模可充当MTJ顶盖116)覆盖的柱状MTJ结构104,且柱状MTJ结构104的轮廓对应于与临界尺寸相关联的硬掩模的轮廓。
图3到图14示出根据一些实例的MTJ结构104的形成的中间阶段。图3示出提供衬底100。
衬底100可由半导体或绝缘衬底形成,所述半导体或绝缘衬底如硅衬底、硅锗衬底或绝缘体上硅(silicon on insulator;SOI)衬底或类似物。在一些实例中,衬底100是结晶半导体衬底,如结晶硅衬底、结晶硅碳衬底、结晶硅锗衬底、III-V化合物半导体衬底或类似物。在一实例中,衬底100可包括掺杂或未掺杂的块状硅,或绝缘体上硅(SOI)衬底的有源层。一般来说,SOI衬底包括如硅、锗、硅锗或其组合(如绝缘体上硅锗(silicon germaniumon insulator;SGOI))的半导体材料层。可使用的其它衬底包含多层衬底、梯度衬底或混合定向衬底。
在一些实例中,衬底100可经过处理以包含导电特征(如有源和无源装置)和导电内连层。衬底100的导电内连层可包括底部电气内连层106且可提供与有源装置、无源装置或与先前说明的MRAM磁性单元102的底部接触件110或其组合的电连接。
在图4A中,在衬底100上方形成MTJ层堆叠200。MTJ层堆叠200包括用于隧道结阻挡层120的绝缘层和用以形成第一磁性间层118和第二磁性间层122的多个磁性层。另外,MTJ层堆叠200可包括用以控制MTJ层堆叠200的磁阻特性以及层的构造(texture)和各向异性(anisotropy)的额外层。
如图4B所示,形成MTJ层堆叠200可包括在衬底100上方形成底部接触层210,所述衬底100具有形成于其中的底部电气内连层106。MTJ层堆叠200的磁阻部分随后通过以下方式形成:在底部接触层210上方形成第一磁性间层218、在第一磁性间层218上方形成隧道结阻挡层220以及在隧道结阻挡层220上方形成第二磁性间层222。MTJ层堆叠200可随后由第二磁性间层222上方的顶部接触层214封盖。然而,应理解,实际上,图4B中说明的层中的每一层可细分成一个接一个形成的多个不同层。
举例来说,在图4C中,示出用于形成STT-MRAM单元101的MTJ层堆叠200的实例。MTJ层堆叠200包括可由导电材料(如金属)形成的底部接触层210,以将MTJ结构104电连接到底部电气内连层106。底部接触层210可进一步包括平滑层或晶种层,所述平滑层用于使下伏衬底100或底部电气内连层106的表面平滑化,所述晶种层用作上覆层的相应结晶定向的晶种。举例来说,底部接触层210可包括呈布置在钨层或钽层上方的结晶(111)定向的铂层,且所述铂层可由任何适当金属沉积工艺形成为具有约5纳米与约20纳米之间的厚度,但可使用其它厚度。
可在底部接触层210上方形成第一磁性间层218,且第一磁性间层218可包括磁性材料层的第一部分218a、第二部分218b以及第三部分218c。第一部分218a和第二部分218b可被反铁磁耦合层219分隔开且可形成合成反铁磁(synthetic antiferromagnet;SAF)。作为一实例,第一部分218a和第二部分218b可包括呈结晶(111)定向的包括铂和钴的一连串堆叠层,且可被包括钌或铱的反铁磁耦合层219分隔开,以形成具有垂直磁化方向的合成反铁磁,即其中与合成反铁磁的部分218a、部分218b相关联的磁化的方向相对于衬底100垂直定向。
可随后在第二部分218b上方布置第三部分218c,第三部分218c充当用于MTJ层堆叠200的钉扎磁性参考层。第三部分218c可包括铁磁性材料合金,如钴铁(CoFe)、镍铁(NiFe)、钴铁硼(CoFeB)、钴铁硼钨(CoFeBW)或类似物,且可含有与第一部分218a或第二部分218b相同或不同的磁性材料。另外,第三部分218c可具有与第一部分218a或第二部分218b相同或不同的结晶定向。举例来说,第三部分218c可包括具有结晶(100)定向的CoFeB层且可通过构造阻断层(未绘示)(如钽层、钼层或钨层)与第二部分218b分离。在一些实例中,第一部分218a、第二部分218以及第三部分218c的净磁化是零或接近零。
磁性隧道结阻挡层220可包括氧化镁(MgO)且可在第三部分218c上方形成为具有约0.5纳米至约3.5纳米厚(如约1.5纳米厚)的厚度,以在第一磁性间层218与第二磁性间层222之间形成绝缘隧道屏障。磁性隧道结阻挡层220应是足够薄的以使得当在MTJ结构104上施加偏压电压时电子能够穿隧通过磁性隧道结阻挡层220。
第二磁性间层222应形成于磁性隧道结阻挡层220上方且可包括可由构造或界面各向异性诱发层(texture or interface anisotropy inducing layer)223a分离的第一部分222a和第二部分222b。第一部分222a和第二部分222b可包括相同或不同层且可各自包括铁磁性材料合金,如钴铁(CoFe)、镍铁(NiFe)、钴铁硼(CoFeB)、钴铁硼钨(CoFeBW)或类似物。作为一实例,第一部分222a和第二部分222b中的每一个可由具有结晶(100)定向的CoFeB层形成且可形成为约1纳米到2纳米的厚度。第一部分222a和第二部分222b可由作为构造或界面各向异性诱发层223a的实例的钽层分离。第二磁性间层222可被界面各向异性诱发层223b(如氧化镁中间层)封盖。顶部接触件214可随后用如Ta、W、Ru、Mo或类似物的金属层来导电的封盖(cap)第二磁性间层222,且顶部接触件214可电连接到第二磁性间层222,其中顶部接触件214可通过界面各向异性诱发层223b连接到第二磁性间层222。
然而,应了解,图4C的实例是示例性的且不意欲暗示任何限制。举例来说,虽然在图4C中,第一磁性间层218包括钉扎磁性层且第二磁性间层222包括自由磁性层,但同样可翻转所述结构,且可选择用于接触件材料、磁性材料、绝缘屏障、耦合材料以及构造或各向异性诱发/阻断层和其相应布置的其它材料。由第一部分218a和第二部分218b形成的合成反铁磁的另一代替物(反铁磁层)可邻接于钉扎磁性参考层沉积,例如是包含锰(Mn)和另一(一些)金属的金属合金,所述另一(一些)金属如铂(Pt)、铱(Ir)、钌(Ru)、铑(Rh)、镍(Ni)、钯(Pd)、铁(Fe)、锇(Os)或类似物。
图5示出在具有MTJ层堆叠200(示意性地绘示为单层)的衬底100上方形成图案界定堆叠300。图案界定堆叠300包括转移层310、布置在转移层310上方的中间层320以及布置在中间层320上方的图案化层330。
图案化层330和中间层320应包括不同材料,使得可以高于图案化层330的刻蚀速率选择性地刻蚀中间层320。在一些实例中,图案化层330包括用于处理中间层320的硬掩模材料。图案化层330可包括氮化物,如氮化硅、氮化钛、氮化钽或类似物。在一些实例中,图案化层330可由组合物制成,所述组合物包含钽、钨、铬、钌、钼、硅、锗或其组合,以及这些材料的氮化物和/或氧化物。图案化层330可使用任何适合的工艺,例如通过物理气相沉积(PVD)、DC PVD、RF PVD、化学气相沉积(CVD)、等离子体增强式化学气相沉积(PECVD)、原子层沉积(ALD)、脉冲DC、高密度等离子体CVD(HDPCVD)、低压CVD(LPCVD)或类似方法而形成为约10纳米与50纳米之间的厚度,但可使用其它厚度。
因此,中间层320的材料可经过选择以均一地加以形成且通过良好控制的各向同性刻蚀剂来以高于图案化层330的材料的刻蚀速率选择性地加以刻蚀。举例来说,图案化层330可包括多晶硅(Si)且中间层320可包括氧化硅(SiOx),在这种情况下,缓冲HF溶液可用于提供所需选择性刻蚀。在一些实例中,图案化层330可包括氮化硅(SiN),在这种情况下,适合浓度的缓冲HF溶液可用于提供选择性刻蚀。中间层320可使用任何适合的工艺,例如通过PVD、RF PVD、CVD、PECVD、ALD、脉冲DC或类似方法而形成为可大于MTJ结构104的临界尺寸的厚度,如在约60纳米与300纳米之间,但可取决于MTJ结构104的预期尺度而使用其它厚度。
转移层310应不同于中间层320且可不同于图案化层330。在一些实例中,转移层310相对于中间层320充当刻蚀停止层。因此,转移层310可包含金属或半导体材料,如不同于中间层320且对中间层320的刻蚀剂具有耐性的金属或半导体材料的氧化物、氮化物或碳化物。此类材料可包含例如氮化硅、氮化铝、氧化铝、碳化硅、碳化硅以及类似物。转移层310可包含相同或不同材料的多个层。转移层310可通过任何适合的方法,如通过PECVD或其它方法(如HDPCVD、ALD、LPCVD、PVD以及类似方法)而形成为约20纳米与60纳米之间的厚度,但可使用其它厚度。
在一些实例中,转移层310包括与图案化层330相同的材料。举例来说,图案化层330和转移层310可包括氮化硅或多晶硅,而中间层320包括氧化硅。
图6示出在图案化层330中形成第一开口340以暴露中间层320的上部表面。第一开口340可由任何适合的方法形成。举例来说,第一开口340可使用图案化光刻胶(未绘示)由光图案化工艺形成。图案化层330可随后经过刻蚀以将图案化光刻胶的图案转移到图案化层330且暴露中间层320的上部表面。图案化光刻胶可在暴露中间层320的上部表面之后被去除或可保留在图案化层330的顶部上以用于处理中间层320。
第一开口340可具有大于MTJ结构104的预期临界尺寸的横向尺寸(宽度)。在一些实例中,第一开口340具有圆形形状,且第一开口340的直径大于预期临界尺寸,如MTJ结构104的直径。举例来说,第一开口340的横向尺寸可在约30纳米到约300纳米之间,或第一开口340的横向尺寸与预期临界尺寸的比率可在约1.5与约10之间。
图7示出通过第一开口340在中间层320中形成空腔350。在一些实例中,使用图案化光刻胶(未绘示)连续地形成第一开口340和空腔350。举例来说,刻蚀剂可用于根据图案化光刻胶中的图案来连续地刻蚀图案化层330且通过图案化光刻胶和第一开口340来刻蚀中间层320。然而,也可在形成第一开口340之后去除图案化光刻胶,且可通过穿过第一开口340刻蚀中间层来形成中间层320中的空腔350。
在一些实例中,刻蚀中间层320可包括穿过第一开口340各向异性地刻蚀中间层320以形成延伸到中间层320中的圆柱形空腔350。因此,第一开口340的形状(如上文所论述的圆形形状)可转移到中间层320中。圆柱形空腔350可竖直地延伸到中间层320中,即相对于衬底100大体上垂直。举例来说,可利用各向异性反应性离子刻蚀(RIE)工艺或类似干式刻蚀工艺来刻蚀中间层320,以在中间层320中形成高纵横比的孔或多个孔。取决于由各向异性刻蚀产生的纵横比,竖直地延伸到中间层320中的圆柱形空腔350也可略带圆锥形状,但根据本公开仍被视为圆柱形空腔350。
中间层320中的空腔350沿着竖直方向的深度可大于MTJ结构304沿着横向方向的预期临界尺寸。举例来说,中间层320可厚于预期临界尺寸(例如MTJ结构104的宽度),且空腔350可暴露转移层310的上部表面,如图7中所示。
图8示出在中间层320中形成相对于图案化层330凹进的凹进空腔350。在凹进空腔350中,空腔350中的中间层320的横向表面320s相对于第一开口340中的图案化层330的横向表面330s凹进到凹部深度d。换句话说,图案化层330的突出部分330o可悬垂于空腔350所述凹部深度d,使得空腔350的宽度W1可与第一开口340的宽度W2相差凹部深度d的两倍。
凹进空腔350可通过穿过第一开口340用至少部分各向同性刻蚀剂来刻蚀中间层320而获得,其中至少部分各向同性刻蚀剂对中间层320的刻蚀速率高于其对转移层310和图案化层330的刻蚀速率。可利用选择性各向同性刻蚀(如湿式刻蚀、蒸气刻蚀或各向同性等离子体刻蚀)对中间层320进行刻蚀。举例来说,中间层320可包括氧化物,例如氧化硅,且图案化层330可包括多晶硅。选择性各向同性刻蚀可包括氧化刻蚀(例如呈汽态、液体、缓冲或稀释形式的氢氟酸),所述氧化刻蚀经过选择以在用至少部分各向同性刻蚀剂来刻蚀中间层320期间相对于中间层320而言,对图案化层330的刻蚀可忽略不计。替代地,图案化层330可包括氮化硅层,而中间层320包括氧化硅,其中各向同性湿式刻蚀剂包括氢氟酸(HF)类溶液,所述氢氟酸类溶液的pH值被调整到对氧化硅的刻蚀比对氮化硅的刻蚀快得多。在一些实例中,穿过第一开口340用至少部分各向同性刻蚀剂来刻蚀中间层320以获得对应于MTJ结构104的预期临界尺寸的两倍的凹部深度d。
在图9中,形成保形层(conformal layer)360于中间层320和图案化层330上方以填充第一开口340。保形层360可利用适合的均质保形沉积工艺由任何材料形成,所述材料可以均一的沉积厚度保形地沉积在空腔350内。举例来说,均质保形沉积工艺可以是在中间层320和图案化层330的暴露表面上沉积具有均一厚度的材料层的ALD、CVD或类似工艺。在一些实例中,保形层包括保形地沉积在中间层320和图案化层330的暴露表面上方的硅,如多晶硅。
如图9中所说明,保形层360填充第一开口340并留下布置于图案化层330的上部表面与转移层310的上部表面之间的孔隙370。由于第一开口340被保形层360填充,因此沉积于图案化层330的相对侧向表面上的保形层360的部分合并且空腔350的内表面不再暴露,使得防止保形层360进一步沉积于由孔隙370所占据的空间中。孔隙370的宽度W3可随后对应于空腔350的宽度W1与第一开口340的宽度W2之间的差值。随着保形层360合并,穿过缩小的第一开口340的材料的输送将减少,使得表面的合并可在合并膜的顶部侧附近完成但更接近空腔350的底部侧处未完成,从而留下接近底部的小间隙。换句话说,夹断区段(pinched-off section)下方的合并中的间隙可形成有类似于倒圆锥形(inverted cone)(未示出)的形状。
在一些实例中,孔隙370包括圆柱形孔隙区段370c,其中孔隙370的宽度W3在圆柱形孔隙区段370c的竖直高度上恒定或基本恒定。保形沉积通常使边缘平滑化,使得孔隙370可具有对应于凹进空腔350的圆化轮廓(rounded contour)的轮廓。孔隙370的圆柱形区段370c可通过在各向同性地刻蚀中间层320并形成保形层360之前首先穿过第一开口340各向异性地刻蚀中间层以在中间层320中形成圆柱形空腔350而获得。各向同性地刻蚀中间层320并形成保形层360可保存圆柱形空腔350的形状,使得圆柱形空腔350的轮廓可转移到孔隙370的中心圆柱形区段370c中。为将圆柱形空腔350的形状转移到孔隙370,当形成保形层360时,中间层320可形成为具有大于凹部深度d两倍的厚度,使得当第一开口340填充有保形层360时,孔隙370呈现竖直细长形状。随后,与保形地生长在图案化层330或转移层310上相反,中心圆柱形区段370c可主要由保形地生长在中间层320上的保形层360的部分形成。
圆柱形孔隙区段370c可具有由第一开口340的形状诱发的圆形形状或可具有对应于第一开口340的形状的圆化形状,所述第一开口340具有由保形层360的保形沉积圆化的边缘。由于当形成孔隙370时保形层360的沉积圆化凹进空腔350的轮廓的边缘,因此孔隙370的轮廓可趋近无关于空腔350的轮廓的圆形形状,以增大保形层360的厚度。作为实例,当保形层360形成于具有方形轮廓的空腔350中时,初始方形轮廓的边缘可通过合并保形层360的部分而圆化,最终趋近圆形轮廓。因此,为在中间层320的各向同性刻蚀或形成保形层360期间最小化孔隙370的轮廓的形状的变化,第一开口340可形成有圆形形状。
在图10中,利用各向异性刻蚀来刻蚀保形层360,以形成穿过孔隙370的转移孔口380,从而暴露转移层310的上部表面。由于孔隙370不含材料,因此各向异性地刻蚀保形层360可将孔隙370的形状转移到转移层310上。换句话说,转移层310的上部表面的暴露部分的轮廓可对应于孔隙370的轮廓。因此,转移层310的上部表面的暴露部分的宽度W4可对应于孔隙370的宽度W3。
在图11中,使用孔隙370在转移层310中形成第二开口390。第二开口390可通过穿过转移孔口380各向异性地刻蚀转移层310而形成。在一些实例中,利用各向异性刻蚀连续地刻蚀保形层360和转移层310以将孔隙370的轮廓转移到转移层310上且在转移层310中形成具有与孔隙370的轮廓相对应的轮廓的第二开口390。
如图11中所示,刻蚀转移层310可部分或完全地去除图案化层330。然而,也可使用常用刻蚀剂来刻蚀保形层360、转移层310以及图案化层330,或者形成第二开口390时可存留图案化层330。
如图11中进一步所示,形成第二开口390可通过第二开口390暴露磁性隧道结(MTJ)层堆叠200。在一些实例中,连续地刻蚀保形层360和转移层310以将孔隙370的轮廓转移到MTJ层堆叠200的上部表面上。
在图12A到图12C中,在第二开口390中沉积硬掩模层400。在图12A中,在第二开口390中沉积硬掩模层400之前去除保形层360和中间层320的其余材料。图12B绘示替代实例,其中在沉积硬掩模层400之前不去除保形层360和中间层320,且替代地在第二开口390中和转移孔口380中沉积硬掩模层400。图12C绘示另一实例,其中在沉积硬掩模层400之前不去除图案化层330、保形层360以及中间层320,且替代地在第二开口390中、转移孔口380中以及图案化层330上方沉积硬掩模层400。
硬掩模层400可包括任何硬掩模材料,如氮化钛、氮化钽或类似物。在一些实例中,硬掩模层400可由组合物制成,所述组合物包含钽、钨、铬、钌、钼、硅、锗、其它MRAM相容金属或其组合,或包含这些材料的氮化物和/或氧化物。举例来说,硬掩模层400可包括以导电方式封盖下伏MTJ层堆叠200的MRAM相容金属的导电组合物,例如非磁性或耐火金属或金属化合物,如钨或钽。硬掩模层400的材料应不同于转移层310的材料。硬掩模层400可使用任何适合的工艺,例如通过PVD、DC PVD、RF PVD、CVD、ALD、脉冲DC或类似方法而形成以填充第二开口390。
在图13中,执行平坦化工艺以去除硬掩模层400的部分以暴露转移层310并形成具有对应于转移层310中的第二开口390的形状的硬掩模410。在沉积硬掩模层400之前不去除保形层360和中间层320的情况下,例如如图12B、图12C所绘示,平坦化工艺也可去除保形层360或中间层320的其余材料。
举例来说,可执行化学机械抛光工艺以去除上覆于转移层310的硬掩模层400、中间层320、图案化层330或保形层360的部分。然而,取决于用于沉积硬掩模层400的沉积工艺,各向同性或各向异性刻蚀还可用以暴露转移层310并形成具有对应于转移层310中的第二开口390的形状的硬掩模410。举例来说,当硬掩模层400大体上保形地沉积于转移层310上方时,各向异性刻蚀可在去除第二开口390中的所有硬掩模材料之前去除上覆于转移层310的硬掩模层400的任何部分。
在图13中,第二开口390和对应硬掩模410的特征在于相对于衬底100的大致垂直侧壁,使得通过孔隙370在转移层310的上部表面上界定的轮廓通过第二开口390转移到MTJ层堆叠200的上部表面上。然而,在一些实例中,硬掩模410的特征在于来源于转移孔口380的形状或通过用于在转移层310中形成第二开口390的刻蚀工艺引入的底切。举例来说,硬掩模410可包括界定硬掩模410的底切的锥形横向表面,其中横向表面的锥形部对应于转移孔口380的锥形部或由转移孔口380的锥形部导致。替代地或另外地,转移层310的刻蚀工艺可在第二开口390中引入底切,这也可向硬掩模410提供锥形横向表面。
在图14中,移除转移层310并使用硬掩模410来图案化MTJ层堆叠200。举例来说,可执行各向异性刻蚀工艺以移除转移层310和不被硬掩模410覆盖的MTJ层堆叠200的部分。然而,也可首先使用对转移层310具有选择性的刻蚀剂来移除转移层310,所述刻蚀剂对硬掩模410的刻蚀可忽略不计,且可利用连续各向异性刻蚀步骤使用硬掩模410来图案化MTJ层堆叠200。各向异性刻蚀步骤将硬掩模的轮廓转移到MTJ层堆叠200且允许形成具有由硬掩模410的形状界定的横向尺寸的柱状MTJ结构104。
由于硬掩模410的宽度W4可很大程度上无关于由用于获得第一开口340的初始光刻图案化界定的尺寸,因此图案化MTJ层堆叠200的横向尺寸是基本上与光刻变化无关的。替代地,硬掩模410的宽度W4可主要取决于通过中间层320的各向同性刻蚀引入的凹部深度d。硬掩模410的面积的变化可由此通过中间层320的刻蚀速率的变化来控制且可小于6%或小于5%,如小于3%,所述变化是通过用硬掩模410的面积的标准偏差(standarddeviation)除以在衬底100上方同时形成的多个硬掩模410的硬掩模410的面积的平均值所得。
在一些实例中,硬掩模410的宽度W4对应于孔隙370的宽度W3或者是源自孔隙370的宽度W3。举例来说,硬掩模410的宽度W4可由于转移孔口380或第二开口390的锥形侧壁而相对于孔隙370的宽度W3减小或增大,所述锥形侧壁可通过保形层360或转移层310的各向异性刻蚀来诱发。
图15到图17示出根据一实例的使用硬掩模410形成MTJ结构104的中间阶段。图18到图21示出根据另一实例的包含中间形成间隔件的使用硬掩模410形成MTJ结构104的中间阶段。
图15示出具有形成于其上的底部电气内连层106和形成于底部内连层106上方的MTJ层堆叠200的衬底100。在MTJ层堆叠200上方形成硬掩模410,所述硬掩模410利用如参考图3到图14所描述的光刻变化无关形成工艺来界定。
MTJ层堆叠200包括接触底部电气内连层106的底部接触层210、底部接触层210上方的第一磁性间层218、第一磁性间层218上方的磁性隧道结阻挡层220以及隧道结阻挡层220上方的顶部磁性间层222。顶部接触层214布置于第二磁性间层222与硬掩模410之间。
图16A示出使用硬掩模410来图案化MTJ层堆叠200。可使用各向异性刻蚀来图案化MTJ层堆叠200,以在被硬掩模410覆盖的MTJ层堆叠200的一部分中形成柱状MTJ结构104。因此,硬掩模410的轮廓转移到隧道结阻挡层(图15中的220)和磁性间层(图15中的218、222)以形成具有与硬掩模410的轮廓相对应的轮廓的图案化隧道结,且磁性隧道结的面积的变化,如由用MTJ堆叠112的面积的标准偏差除以在衬底100上方同时形成的多个柱状MTJ结构104的MTJ堆叠112的面积的平均值测量所得的值可因此小于6%或小于5%,如小于3%。
图16B绘示柱状MTJ结构104的示意性透视图,其中硬掩模410具有圆形轮廓,且MTJ结构104因此被形成为柱状(如圆锥状或圆形圆柱状),柱状MTJ结构104的轮廓呈圆形。在一些实例中,MTJ结构104被形成为具有隧道结阻挡层120的相对侧上的钉扎磁层118和自由磁层122的垂直(即,平面外)磁化特征。垂直磁化可不依赖于MTJ结构104的形状各向异性且可由此与圆形状MTJ结构104组合。
在图17中,将MTJ结构104用介电质420覆盖或嵌入于介电质420中,并形成接触硬掩模410的顶部电极130。在一些实例中,硬掩模410包括MRAM相容金属,如钨或钽,且硬掩模410可充当MTJ结构104的导电MTJ顶盖116。因此,MTJ结构104可经由如图17中所示的接触硬掩模410的顶部电极130与顶部电气互连层108、顶部电气互连层128直接连接。经由硬掩模410接触MTJ结构104会减少对MTJ结构104的干扰,且因此提供稳健和可靠工艺以形成柱状MTJ结构104,所述柱状MTJ结构104具有与光刻变化无关的临界尺寸。然而,在一些实例中,可在(例如在双镶嵌金属内连线制造工艺中)使顶部接触件114与顶部电极130电接触之前去除硬掩模410。
介电质420可以是金属间介电质(IMD)或层间介电质(ILD),其可包含具有例如低于3.8、低于约3.0或低于约2.5的低介电常数(k值)的介电材料。绝缘材料可由PSG、BSG、BPSG、FSG、TEOS、氢化碳氧化硅、含碳低k介电材料、HSQ、MSQ或类似物形成。顶部电极130可通过任何适合的光刻工艺以图案化介电质420并暴露硬掩模,并接着执行金属沉积工艺(如通过电镀、无电镀覆、PVD、DC PVD、RF PVD、CVD、ALD、脉冲DC以及类似工艺)而形成。
图18示出用以基于图15中所描绘的结构而形成MTJ结构104的工艺的中间阶段的另一实例。在图18中,硬掩模410用作掩模,所述掩模用于刻蚀隧道结阻挡层220上方的MTJ层堆叠200的上部部分,使得暴露出隧道结阻挡层220的上部表面。换句话说,图18示出刻蚀MTJ层堆叠200的上部部分以暴露出隧道结阻挡层220的结果。然而,在一些其它实例中,刻蚀MTJ层堆叠200以暴露邻接于隧道结阻挡层220的层(如磁性间层218)的上部表面。
在图19中,在MTJ层堆叠200的上部部分的侧壁上形成绝缘侧壁间隔件430。举例来说,绝缘材料可保形地沉积在MTJ层堆叠200的上部部分、硬掩模410以及隧道结阻挡层220上,且可利用各向异性刻蚀对所得结构进行刻蚀,以形成绝缘侧壁间隔件430。绝缘侧壁间隔件430可覆盖MTJ层堆叠200的上部部分的侧壁且可保护MTJ层堆叠200的上部部分或可防止在后续处理步骤期间隧道结阻挡层120短接(shorting)或分流(shunting)。应注意,在这种情况下,确定磁性隧道结的磁阻特性的磁性隧道结结构的有源隧道结面积将对应于MTJ层堆叠200的上部部分的面积,例如,第二磁性间层122的面积,且不对应于延伸阻挡层220的面积。
在图20中,硬掩模410和绝缘侧壁间隔件430用于刻蚀MTJ层堆叠200的下部部分,以在被硬掩模410和绝缘侧壁间隔件430覆盖的MTJ层堆叠200的一部分中形成柱状MTJ结构104。由于隧道结阻挡层120的有源面积很大程度上对应于被第二磁性间层122覆盖的面积,因此隧道结的面积的有效标准差(如用磁性隧道结的有源面积的标准偏差除以在衬底100上方同时形成的多个柱状MTJ结构104的磁性隧道结的有源面积的平均值所得的值)可随后又小于6%或小于5%,如小于3%,所述磁性隧道结的有源面积在图20的情况下是隧道结阻挡层120处的顶部磁性间层122的面积。所属领域的技术人员将了解,任何实际系统可仍具有隧道结的面积的有限有效标准偏差(如隧道结的有效标准偏差高于0.1%或高于1%)。
另外,圆形硬掩模410可具有对应于空腔350的凹部深度d(无关于制造工艺中使用的任何光刻掩模)的直径,且可由此还具有亚光刻(sub-lithographic)尺寸,如小于光刻分辨率限制(光刻临界尺寸),例如小于60纳米或小于30纳米。
在一些实例中,多个柱状MTJ结构104以光刻临界尺寸间隔开,且圆形硬掩模410的直径与相邻柱状MTJ结构104之间的距离的比率在1/1.5到1/10之间。
光刻临界尺寸也可实现于与所述柱状MTJ结构104的导电连接特征中,如与MTJ结构104的上部表面电连接的导通孔的横向通孔尺寸。举例来说,顶部内连层108或顶部电气内连层108的一部分的横向尺寸可处于或高于光刻临界尺寸,且圆形硬掩模410的直径可小于光刻临界尺寸。
在一些实例中,圆形硬掩模410的直径与顶部电气内连层108的横向尺寸之间的比率在1/1.5到1/10之间。
在图21中,MTJ结构104随后被介电质420覆盖或嵌入于介电质420中,且顶部电极130被形成为经由硬掩模410接触MTJ结构104的顶部部分。然而,在一些实例中,可在使顶部接触件114与顶部电极130电接触之前去除硬掩模410,或硬掩模410可用作顶部电极。
图22示出根据一些实例的形成用于MRAM磁性单元102的MTJ结构104的方法1000。虽然本文中说明和/或描述的这种方法和其它方法说明为一系列步骤、动作或事件,但应了解,本公开不限于所说明次序或动作。因此,在一些实例中,动作可以与所说明不同的次序进行,和/或可同时进行。另外,在一些实例中,所说明的动作或事件可细分成可与其它动作或子动作在不同时间进行或同时进行的多个动作或事件。在一些实例中,可省略一些所说明的动作或事件,且可包含其它未说明的动作或事件。
动作1002和动作1004可产生例如一些实例中的先前在图5中说明的结构,且包含在衬底100上的MTJ层堆叠200上方形成图案界定堆叠300。在1006处,在图案界定堆叠300的图案化层310中形成第一开口340,如图6或图7中所示。在1008处,通过穿过第一开口340用至少部分各向同性刻蚀剂各向异性地刻蚀中间层320,以在图案界定堆叠300的中间层320中形成凹进空腔350,其中至少部分各向同性刻蚀剂选择性地刻蚀中间层320,这可形成图8的实例。在1010处,在中间层320和图案化层310上方形成保形层360以填充第一开口340,这可形成在图9中示意性地描绘的实例。在1012处,各向异性地刻蚀保形层360以在转移层310中形成第二开口390,这可产生在图10、图11中所示的中间阶段。在1014处,在第二开口390中沉积硬掩模材料400以界定MTJ层堆叠200的临界尺寸,这可产生图12A到图12C的实例中的任一个,以形成如图13的实例中所示的硬掩模410。在1016处,使用第二开口390中沉积的硬掩模材料400来图案化MTJ堆叠200以形成MTJ结构104,这可产生在图14到图21中所说明的实例。
一些实例涉及一种用于形成半导体装置的方法。所述方法包括在衬底上方形成图案界定堆叠,图案界定堆叠包括转移层、布置在转移层上方的中间层以及布置在中间层上方的图案化层。所述方法更包括在图案化层中形成第一开口以暴露中间层的上部表面。所述方法更包括穿过第一开口用至少部分各向同性刻蚀剂来刻蚀中间层,其中至少部分各向同性刻蚀剂对中间层的刻蚀速率高于对转移层和图案化层的刻蚀速率。所述方法更包括在中间层和图案化层上方形成保形层以填充第一开口,以及利用各向异性刻蚀来刻蚀保形层和转移层以在转移层中形成第二开口。所述方法还包括在第二开口中沉积硬掩模材料。
在上述用于形成半导体装置的方法中,更包括:在用所述至少部分各向同性刻蚀剂来刻蚀所述中间层之前,穿过所述第一开口来各向异性地刻蚀所述中间层以形成延伸到所述中间层中的圆柱形空腔。
在上述用于形成半导体装置的方法中,形成所述圆柱形空腔暴露出所述转移层的上部表面。
在上述用于形成半导体装置的方法中,用所述至少部分各向同性刻蚀剂来刻蚀所述中间层使得所述圆柱形空腔中的所述中间层的横向表面相对于所述第一开口中的所述图案化层的横向表面后退一凹部深度,且其中利用各向异性刻蚀来刻蚀所述保形层和所述转移层在所述转移层中形成所述第二开口,所述第二开口具有对应于所述凹部深度的两倍的宽度。
在上述用于形成半导体装置的方法中,在所述中间层和所述图案化层上方形成所述保形层形成布置于所述图案化层的上部表面与所述转移层的上部表面之间的孔隙,所述孔隙包括圆柱形孔隙区段;且其中所述方法更包括:利用所述各向异性刻蚀来刻蚀所述转移层以在所述转移层中形成所述第二开口,所述第二开口的轮廓对应于所述圆柱形孔隙区段的轮廓。
在上述用于形成半导体装置的方法中,利用各向异性刻蚀来刻蚀所述保形层和所述转移层以形成所述第二开口包括:刻蚀所述保形层以暴露出对应于所述圆柱形孔隙区段的所述轮廓的所述转移层的上部表面。
在上述用于形成半导体装置的方法中,所述图案界定堆叠中的所述中间层的厚度大于所述第二开口的宽度。
在上述用于形成半导体装置的方法中,更包括:在所述衬底上方形成磁性隧道结(MTJ)堆叠,所述磁性隧道结堆叠包括磁性隧道结阻挡层;且其中所述图案界定堆叠形成于所述磁性隧道结堆叠上方。
在上述用于形成半导体装置的方法中,更包括:在沉积所述硬掩模材料之前通过所述第二开口来暴露所述磁性隧道结(MTJ)堆叠。
在上述用于形成半导体装置的方法中,所述硬掩模材料是金属材料。
在上述用于形成半导体装置的方法中,所述硬掩模材料包括钨(W)或钽(Ta)。
在上述用于形成半导体装置的方法中,更包括:在所述第二开口中沉积所述硬掩模材料之后执行平坦化工艺,以在所述第二开口中形成包括所述硬掩模材料的硬掩模。
一些实例涉及一种用于形成磁阻式随机存取存储器(MRAM)单元的方法。所述方法包括在衬底上方形成磁性隧道结(MTJ)堆叠,所述磁性隧道结(MTJ)堆叠包括第一磁性间层、第一磁性间层上方的隧道结阻挡层以及隧道结阻挡层上方的第二磁性间层。所述方法更包括在磁性隧道结堆叠上方形成转移层、在转移层上方形成中间层、在中间层的上部表面上方形成图案化层以及在图案化层中形成第一开口以暴露中间层的上部表面。所述方法更包括穿过第一开口用至少部分各向同性刻蚀剂来刻蚀中间层,其中至少部分各向同性刻蚀剂对中间层的刻蚀速率高于对转移层和图案化层的刻蚀速率,以在中间层中形成凹进空腔。所述方法更包括在中间层和图案化层上方形成保形层以填充第一开口并在空腔中形成孔隙,以及利用各向异性刻蚀来刻蚀保形层和转移层以将孔隙的横向尺寸转移到转移层上且在转移层中形成第二开口。所述方法更包括在第二开口中沉积硬掩模材料。
在上述用于形成磁阻式随机存取存储器单元的方法中,其中形成所述磁性隧道结堆叠包括:在所述衬底上方形成底部接触层;在所述底部接触层上方形成第一磁性间层;在所述第一磁性间层上方形成隧道结阻挡层;在所述隧道结阻挡层上方形成第二磁性间层;在所述第二磁性间层上方形成顶部接触层。
在上述用于形成磁阻式随机存取存储器单元的方法中,更包括:在所述衬底上方形成自旋轨道矩材料层;以及在所述自旋轨道矩材料层上方形成所述第一磁性间层。
在上述用于形成磁阻式随机存取存储器单元的方法中,更包括:刻蚀所述转移层以形成包括所述硬掩模材料的硬掩模;以及各向异性地刻蚀所述磁性隧道结堆叠以形成磁性隧道结结构。
在上述用于形成磁阻式随机存取存储器单元的方法中,各向异性地刻蚀所述磁性隧道结堆叠以形成磁性隧道结结构包括:各向异性地刻蚀所述第二磁性间层以暴露出所述隧道结阻挡层;在所述第二磁性间层的侧壁上形成保形间隔物层。
一些实例涉及一种集成电路。集成电路包括半导体衬底、衬底上方的底部电极、设置于底部电极的上部表面上方的圆形磁性隧道结(magnetic tunneling junction;MTJ)以及设置于磁性隧道结的上部表面上方的圆形顶部电极。圆形顶部电极与圆形磁性隧道结同心,且圆形磁性隧道结的直径小于60纳米或小于30纳米。
在上述集成电路中,其中所述圆形顶部电极的侧壁包括界定所述圆形顶部电极的底切的锥形横向表面。
在上述集成电路中,所述集成电路包括分布在所述半导体衬底上方且各自具有隧道结面积的多个圆形磁性隧道结(MTJ),其中所述磁性隧道结面积的标准偏差与所述多个圆形磁性隧道结(MTJ)的所述磁性隧道结面积的平均值的商(quotient)小于5%或小于3%。
应了解,在这一书面描述中,以及在随附权利要求书中,术语“第一”、“第二”、“第二”、“第三”等仅为用于易于描述以区分一个图或一系列图的不同元件的通用标识符。在上述情况中,这些术语不暗示这些元件的任何时间次序或结构接近度,且并不意图描述所说明的不同实例和/或未说明的实例中的对应元件。举例来说,结合第一图描述的“第一磁性层”可未必对应于结合另一图描述的“第一磁性层”,且可未必对应于未说明实例中的“第一磁性层”。
前文概述若干实例的特征以使所属领域的技术人员可更好地理解本公开的各方面。所属领域的技术人员应了解,他们可轻易地将本公开用作设计或修改用于实现本文中所引入的实施例的相同目的和/或达成相同优势的其它工艺和结构的基础。所属领域的技术人员还应认识到,此类等效构造并不脱离本公开的精神和范围,且其可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代和更改。
Claims (1)
1.一种用于形成半导体装置的方法,所述方法包括:
在衬底上方形成图案界定堆叠,所述图案界定堆叠包括转移层、布置在所述转移层上方的中间层以及布置在所述中间层上方的图案化层;
在所述图案化层中形成第一开口,以暴露出所述中间层的上部表面;
穿过所述第一开口用至少部分各向同性刻蚀剂来刻蚀所述中间层,其中所述至少部分各向同性刻蚀剂的对所述中间层的刻蚀速率高于对所述转移层和所述图案化层的刻蚀速率;
在所述中间层和所述图案化层上方形成保形层以填充所述第一开口;
利用各向异性刻蚀来刻蚀所述保形层和所述转移层,以在所述转移层中形成第二开口;以及
在所述第二开口中沉积硬掩模材料。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962927890P | 2019-10-30 | 2019-10-30 | |
US62/927,890 | 2019-10-30 | ||
US16/826,519 US11404633B2 (en) | 2019-10-30 | 2020-03-23 | Method for forming MTJS with lithography-variation independent critical dimension |
US16/826,519 | 2020-03-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112750947A true CN112750947A (zh) | 2021-05-04 |
Family
ID=75648792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011176938.0A Pending CN112750947A (zh) | 2019-10-30 | 2020-10-29 | 半导体装置的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112750947A (zh) |
-
2020
- 2020-10-29 CN CN202011176938.0A patent/CN112750947A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110875352B (zh) | 集成电路、mram单元和用于制造存储器件的方法 | |
CN112750856B (zh) | 半导体器件及其形成方法 | |
US8822237B2 (en) | Hole first hardmask definition | |
EP3772117B1 (en) | Method for forming a semiconductor structure | |
US9412935B1 (en) | Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array | |
CN112054115A (zh) | 磁性存储器装置及其制作方法 | |
US20210013396A1 (en) | Semiconductor structure and method for forming the same | |
TWI798772B (zh) | 半導體結構及其形成方法 | |
JP2024518876A (ja) | 低抵抗率スピンホール効果(she)書き込みラインを有するスピン軌道トルク(sot)磁気抵抗ランダムアクセスメモリ(mram) | |
US10593865B2 (en) | Magnetoresistive random access memory with particular conductive plug and method of manufacturing the same | |
US20220359820A1 (en) | Method for forming mtjs with lithography-variation independent critical dimension | |
US20210167282A1 (en) | Semiconductor structure and method for forming the same | |
CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
KR102650778B1 (ko) | Mram 디바이스들을 위한 구조물 및 방법 | |
US20220093684A1 (en) | Techniques for mram mtj top electrode to via interface | |
CN113594086B (zh) | 半导体元件及其制作方法 | |
CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
CN112750947A (zh) | 半导体装置的形成方法 | |
CN111816763B (zh) | 一种磁性隧道结存储阵列单元及其外围电路的制备方法 | |
US11257861B2 (en) | Semiconductor structure and method of forming the same | |
US20230397501A1 (en) | Memory device and formation method thereof | |
CN112086555B (zh) | 一种制备磁性隧道结单元阵列的方法 | |
US20230263069A1 (en) | Memory device and manufacturing method thereof | |
CN113594087A (zh) | 半导体元件及其制作方法 | |
CN116249429A (zh) | 存储器、存储器器件和制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210504 |
|
WD01 | Invention patent application deemed withdrawn after publication |