TW434694B - Method for decreasing stress of blanket tungsten film formed by chemical vapor deposition - Google Patents

Method for decreasing stress of blanket tungsten film formed by chemical vapor deposition Download PDF

Info

Publication number
TW434694B
TW434694B TW088105559A TW88105559A TW434694B TW 434694 B TW434694 B TW 434694B TW 088105559 A TW088105559 A TW 088105559A TW 88105559 A TW88105559 A TW 88105559A TW 434694 B TW434694 B TW 434694B
Authority
TW
Taiwan
Prior art keywords
gas
blanket
film
forming
tungsten film
Prior art date
Application number
TW088105559A
Other languages
English (en)
Inventor
Masaki Kitazaki
Keiichi Tanaka
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW434694B publication Critical patent/TW434694B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals

Description

434694 A7 B7 五、發明説明（ 發明領 (請先閱讀背面之;:!意事項#4¾本貧 本發明係有關於-種減低於半導體製程中所形成之 竭薄膜之應力的方法，特別係指—種減低由化學氣相沉積 法（CVD)所形成之毯穠式鎢薄膜之應力的方法。 發明背ϋ 近年來’於半導體製程上’由於利用cvd法所形成 鶴膜係具有良好的階梯復蓋、且富有遷移耐性、以及容易 钱刻等特性，因此利用CVD法來長鎢膜的技術乃被廣為 採用》由誤（VD法所形成之鎢膜（以下簡稱「w膜丨）係用 以埋入接觸孔或穿透孔中，俾使多層配線間相互連結。 訂 線- 習知的一種利用CVD所形成之毯覆式w膜的長膜方 法係先以六氟化鎢（WF6)、矽坑（SiH<j)、氩（ih)來進行核形 成’接著再以WF0、與Ηζ來進行毯復式双的成長。此外’ 為防止氣相反皰’該核形成的條件係WF&/SiH4的流量比 必須在1以上。 經濟部%Μ?3Γ產·%Β:工消费会忭社印製 然而，一般在W膜的下一層係為一絕綠層，而該絕 緣層大多係由有機材料或易脫氣的無機材料所構成。就 CVD所形成之毯覆式W膜的長膜而言一般係在45〇度c 左右下進行，但由於在此一溫度下會引起基板本身或絕緣 層的脫氣現象，因此，長膜處理大多會在400度c左右的 較低溫度下進行。但疋’當毯覆式W膜的長膜在4 〇 〇度c 左右的低溫下進行時’則會有拉引膜的應力增高的問題。 在半導體製程中’若長成的薄膜應力係比基準值(該 私紙張尺度琦用中國_家標卒（) Λ4规格（210X297公寿） A7 經鴻部智总^是场肖工洌^合作社印製 B7五、發明说明（） 基準值係依對象之前後製程而變動）還高時，則會因晶圆 的彎曲而使部份電晶體或配線部產生微小龜裂，以致於在 後續製程的曝光製程中產生無法對焦等的問題》 發明目的及概述： 有鑑於上述問題，本發明之主要目的係提供一種可以 控制毯覆式W膜之應力的方法，以期即使在低溫下進行長 膜處理時亦不會使膜應力增加，進而可獲致與高溫成膜的 膜特性者15 為達上述目的，本案本發明人經種種研討發現，當在 低溫下進行成膜處理時，膜應力的增高乃是源由於結晶粒 邊界的合併而產生體積縮收所引起。 承上所述，本發明主要係提供一種毯覆式W膜的成 膜方法，其係為一利用 CVD法而於一基板上形成一毯覆 式W膜的方法，其特徵在於：該方法係包含有一將收納有 基板之真空室内減壓到規定之真空度的步驟；一將含有一 定比列之WF6氣體及SiH4氣體的第1混合氣體於一定時 間内導入於上述真空室中，以對上述基板進行前處理的步 郷，其中，WF6氣體/ SiH4氣體的流量比係被調節在1以 下；一將含有一定比列之WF6氣體及SiH4氣體的第2混 合氣體導入於上述真空室中，以對上述基板進行毯覆式鎢 膜之核成形的步驟；及一將含有一定比列之 WF6氣體及 H2氣體的第3混合氣體導入於上述真空室中，據以在已進 行上述核形成處理的基板之上形成一鎢膜的步驟。 _第5育___ 本紙張尺度適用中國阀家標隼{ CNS ) Λ4規格（210X297公趦） (請先I讀背而之注意事項存填寫本育)
4 3 4^94 Λ7 經濟部智¾則走均的工泊赀合作社印製 B7五、發明説明（） 由於本發明係於進行毯覆式鎢膜之核形成之前，使用 含有一定比例之WF6氣體及SiH4氣體的第1混合氣體來 進行一定時間的前處理，且該第1混合氣體t，該等氣體 的流量係在一定的範圍内，因此，經由該種前處理會使之 後所形成之钨的核變大，而使結晶粒邊界之面積變小，因 而可減低長成後之W膜的應力。所以，毯覆式W膜係即 使在低溫下進行亦不會增大其膜應力，且能維持相同於高 溫處理的膜應力 為獲致減低其應力的效果，該第丨混合氣體中的六氟 化鎢氣體/矽烷氣體之流量比係可在0 · 1 5〜0.3 5的範圍之 間。最佳者係在0.2〜0.3的範圍之間。 此外，利用該第1混合氣體之前處理的處理時間係可 在2秒〜1 0秒的範圍之間》最佳者係係在3秒〜8秒的範 圍之間。 再者，該第1混合氣體係更包含有氫氣。又，該第2 混合氣體係亦可包含有氫氣.。 另外，本說明書中所述之「基板」一詞並非單指其基 板本身，而是包含意指在其基板上形成有一其他膜層（例 如絕緣層）者。 以下，將依據圖示來詳細說明有關本發明之目的、特 徵及其功故。 圖式簡單說明： _ 笫 _ (請先閱讀背而之注意事項?h填寫本K } >·" 線- 本紙張尺度適用中國國家標隼（CNS ) Λ4规格（2IOX2W公楚） 4346 y4 A7 Ϊ37 五、發明説明（
第丨圖為一可用以實施減低毯覆式鎢膜應力之方法的本發 明之實施例的CVD裝置的概略剖面說明圖= 第2圖為本發明之實施例中，前處理之WF6氣體/Si H4氣 體之流量比與毯覆式W膜之膜應力的關係說明 圖。 第3圖為本發明之實施例中，前處理之處理時間與毯覆式 W膜之暎應力的關係說明圖D 1號對照說明： 1 0 CVD裝置10 12 真空室 14 矽晶圓 16 基座 U 氣體分配盤 20 氣體出口 22 整合器 24 高頻電源 2 6 配管 28 氣體混合室 3 0 ，氣體供給源 32 Si H4氣體供給源 34 〖h氣體供給源 36,3 8,40 氣體流量調 42 閥控制機構 發明 詳細説明： 以下將依據圖示來說明有關本發明之較佳實施例。第 1圖所示者係為一可依據本發明所述減低毯覆式鎢膜應力 的方法’而於一基板（亦即晶圓上）形成一毯覆式鎢膜的 C V D裝置的概略說明圖。圖中之c v D裝置1 〇係包含有一 真空室12、及一位於該真空室12内，用以支撐—矽晶圓 本紙悵尺度適用中國闼家標嗥（CNS ) Λ4規格（210X 297公藉 ---------妓------訂--ί--...---線— I (請先閱讀背而之注意寧項再填』"本莨) 434694 A7
經濟部智^射產局員工消費合作社印W B7五、發明说明（） 1 4的基板支撐體，亦即基座1 6。於該基座1 6的上方係配 置有一與該基座1 6之上部面平行相對的氣體分配盤1 8。 該氣體分配盤1 8係為一中空平盤，其下方係形成有多數 個氣體出口 2 0，而位於該真空室之外的氣體混合室2 8係 經由一配管2 6而將規定的處理氣體供給到該氣體分配盤 1 8中。該氣體混合室2 8係為一用以將處理氣體均勻混合 的裝置，該氣體混合室28係介由氣體流量調節間36,3 8，40 而分別與氣體供給源30、Sil-丨4氣體供給源32、及1-12 氣體供給源3 4連接。 該氣體流量調節閥36,3 8,40係由一以微電腦等構成 的閥控制機構42所控制，由於其係可調節各閥的流量， 因此，可將處理氣體之混合比設定為規定的值。上述氣體 分配盤1 8係可由鋁等金屬製成，其係經由一可提供高頻 電力（例如〗3.5 6 MHz)的整合器22及高頻電源24接地。此 外，該基座丨6亦可由鋁等金屬製成，並且同樣被接地。 以下係說明有關利用上述CVD裝置I 0而在矽晶圓i 4 上形成一毯覆式W膜的成膜方法之步驟。首先，該矽晶圓 1 4於被搬入該CVD裝置1 0之前的階段係先行利用CVD 法在其上形成有一 BPSG(Boro n- doped Phosp h or- Silicate Glass)膜或他種絕緣膜。之後，再利用濺鍍法而在該絕緣 膜上順次地形成作為埋層的Ti膜及TiN膜。有關該等膜 層之成膜方式係為周知技術，其係於一與上述C V D裝置 1 0不同的處理真空室中進行。據此，最上層形成有Ti/TiN 膜的矽晶圓丨4係藉由一搬送手臂而經一真空搬送室（未示 ___igfl-r______ 本紙張尺度適用中阀阈家標苹（) Λ4规格（2I0X 2们公綾） (請先閱讀背而之注意事項孙瑣寫本頁) 4346 9 4 A7 經濟部智慧財是局Μ工合作社印贤 B7五、發明说明（） 於圖中）而被適當地安置在上述真空室1 2的基座1 6上。 本發明之減低毯覆式 W膜之應力的方法係於核形 成，亦即在 W晶膜形成之前，使用含有一定比例之WF6 氣體及S i Η 4氣體的第1混合氣體來進行一定時間的前處 理，其中該第1混合氣體中，SiH4氣體的流量係超過WF6 氣體。在完成前處理後，再以含有一定比例之W F 6氣體及 S i H4氣體的第2混合氣體來進行核成形。接著，再以含有 一定比例之WF6氣體及H2氣體的第3混合氣體來進行毯 覆式W膜的成膜處理。 再者，為避免因氣相反應而產生微粒，第1混合氣體 亦可包含有不會在基板上產生反應的 H2氣體或其他氣 體。此外，該第2混合氣體亦可包含有H2氣體或其他氣 體。以下所述係為第1混合氣體及第2混合氣體包含有112 氣體的情況。又，在此並未特別敘述的是，作為第1、第 2及第3混合氣體之載氣者係為氬氣。 首先，當該真空室1 2被減壓到規定的真空度後，則 經由WF6氣體供給源30、SiH4氣體供給源32、及H2氣體 供給源34而分別將WF6氣體、Si氣體、及H2氣體供應 到氣體混合室28中。該等氣體則在該氣體混合室2 8中加 以混合，而成為第1處理氣體（或是第丨混合氣體），進而 從該氣體分配盤1 8而被導入到該真空室1 2中《更詳而言 之，被供給到該氣體分配盤1 8中的第1混合氣體係由上 述多數個氣體出口 20而噴出，進而被送出到該氣體分配 盤〗8與基座1 6之間的空間中。又，在氣體被導入的同時， _____—第9·頁--- 本紙诙尺度適用中國國家標準（CNS ) Λ4規格（2丨0'〆297公t ) (請先閱讀背面之注意事項#填离本頁) 線- 434694 經濟部智慧財產M工消"合作社印製 A7 B7 _五、發明説明（） 將高頻電源24打開，以使其在氣體分配盤1 8與基座1 6 之間產生電漿。此時，藉由氣體流量調節閥36,3 8,40因應 氣體流量，而使SiH4氣體的流量超過WF6氣體流量，亦 即將SiH4氣體/ WF6氣體的流量比調節成為1以下，俾利 於進行數秒左右的前處理。 SiH4氣體/WF6氣體的流量比係可設在0.15〜0.35之 間，但當其流量比係設在此一範圍之内時，其所形成的W 膜之應力仍會有增大的情況。因此，該流量比的範圍最佳 係為0.2〜0.3。 此外，前處理時間係可為2〜1 0秒，但最佳係為3〜8 秒。當前處理時間係在2秒以下時，則其降低W膜之應力 的效果就不十分明顯，而當前處理時間係超過1 0秒以上 時，則因SiH4氣體之氣相反應而產生微粒的可能性將會 增高，因此，最好不要超過10秒。由於經由該種前處理 會使之後所形成之鎢的核變大，而使結晶粒邊界之面積變 小，因此，可減低長成後之W膜的應力。 其次，再經由各氣體供給源而分別將WF6氣體、SiH4 氣體、及Η；；氣體供應到氣體混合室2 8中，並在該氣體混 合室2 8中加以混合，而成為第2混合氣體，進而供給到 真空室1 2中。在此一步驟中，亦須將高頻電源24打開， 並經電漿CVD處理，進而由該第2混合氣體來形成用以 形成W膜的核。在該核形成處理中，該SiH4氣體/ WF6氣 體的流量比係須為1以上，最好係設為2左右，以避免SiH4 氣體之氣相反應。 _ -_H-liXE_ 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨〇X2W公纬） (請先閲讀背而之注意事項洱填寫本頁) A7 B7 五、 經濟部智慧ST/1局工消t合作社印製 4346s4 發明説明（ 接著，再使用含有一定比例之WF6氣體及I.I2氣體第 3混合氣體來進行鎢成長’並利用熱化學反應而在矽晶圓 0-J ΓιΝ膜上形成一毯覆式鎢膜。.此一處理亦在產生電浆之 狀態下進行。 此外’第3混合氣體與第2混合氣體之氣體混合比係 與第1混合氣體之情況一樣，均同樣地利用閥控制機構42 來控制該氣體流量調節閥36,3 8,40 ,據以調節氣體液量。 由於利用上述方法所形成之毯覆式W膜係即使在40〇 度C左右的低溫下進行亦不會增大其膜應力，且能維持相 同於450度C以上之高溫處理的膜應力，因此，可避免因 晶圓的彎曲而使部份電晶體或配線部產生微小龜裂，以及 在後績製程的曝光製程中產生無法對焦等的問題，所以^ 提高半導體裝置製造的良率。 【具體實施】 以下係舉一具體實施例來進一步說明本發明。於本具 體實施例中，用以作為圖1所示之C V D裝置1 0的是美國 加州之應用材料公司所生產製造，稱之為「Centura」的枚 葉式多真空室CVD裝置。一形成有TiN膜的晶圓係被栽 置在該CVD裝置中的基座上，同時其中的真空室係被域 壓到規定的真空度。基座的溫度係保持在3 90度C。接著， WFe氣體、SiH4氣體、及&氣體的混合氣體係被導入到 真空室内，以進行前處理此時’各種氣體的供給源所供 給的氣體係藉由對應的氣體流量調節閥來調節’以將 本紙浪尺度逋用中國阈家橾準（CNS ) Λ4規格（2!0X 297公婕） (請先閱讀背而之ii意事項S-填《巧本頁〕 訂 線-! -$44S- 4 34 6 9 4 Λ7 經濟部智U?財產历肖工消f合作社印製 B7五、發明説明（） 氣體/SiH4氣體的流量比調節在〇.丨〜0.5之間，據以獲致 不種的取樣=此外，處理時間係在0秒〜8秒之間變化， 以獲致多數個樣本。 其次，將含有一定比例之WF6氣體、SiH4氣體、及 112氣體的第2混合氣體導入於上述真空室中，以對已進行 前處理的晶圓施行W膜的核形成。此時，WF6氣體/SiH4 氣體的流量比在1以上。 接著，再利用含有一定比例之wf6氣體及h2氣體的 第3混合氣體來使鎢成長，並藉由熱化學反應而在晶圓的 ΊΊΝ膜上形成一毯覆式鎢膜。 第2圖所示係為前處理之WF6氣體/SiH4氣體之流量 比與毯覆式W膜之膜應力的關係說明圖。而第3圖為處理 時間與毯覆式W膜之膜應力的關係說明圓。又，於本具體 實施例中係使用兩種晶圓，該等晶圓之不同點係其上之 T i N膜成膜條件不同。於第2圖及第3圖中係以「·」來 表示第1種晶圓，而第2種.晶圓係以「▲」來表示。 由第2圖可知，當WF6氣體/SiH4氣體之流量比係在 0.15〜0.35之間，甚者在0.2〜0,3之間時，該毯覆式鎢膜 的拉引應力係為 1 4X 1 09〜1 5 X ] 09dy n/cm2。習知成膜方 法，亦即對應於第3圖中前處時間為0秒時的情況，其膜 應力係為1 6X ί 09〜1 7X 1 09dyn/cni2。據此可知，本發明確 實可大幅減低膜應力。此外，由第3圖可知，當處理時間 係在2〜1 0秒之間，甚者在3〜8秒之間時，該毯覆式鎢 膜的拉引應力係為減低到1 3.5 X 1 09〜1 4.5 X 1 09dy n/cm2'。 第 1 本紙張尺度適历中國國家標準（CNS ) Λ4规格（2丨0Χ 297公难) (請先間讀背而之注意事項再填寫本頁) 434694 A7 B7五、發明説明（） 综上所述，由於在形成用以形成毯覆式鎢膜的核之 前，係使用含有WF6氣體、SiH4氣體之第1混合氣體，且 其流量比係設在一定範圍下進行一定時間的前處理，因 此，可使之後所形成的鶴核變大，進而使其結晶粒邊界面 積變小，此一結果將會使利用c V D法所形成的毯覆式鎢 膜的應力減低。由於如此，即使成膜處理係在低溫下進行 時，其膜應力亦不會變大，而約可維持在高溫處理下的膜 應力，據此，則可避免因晶圓的彎曲而使部份電晶體或配 線部產生微小龜裂，以致於在後續製程的曝光製程中產生 無法對焦等的問題，所以可以提高半導體裝置的製造良 率。 (請先間讀背而之注意事項洱填寫本I)
r5T 線 茶1播— 本紙汴尺度適用中國國家標苹（CHS ) Λ4規格（2丨0X297公筇）

Claims (1)

  1. 434694 _1 ΠΗ5 5 AS BS C8 D8 經濟部中央標"-局員工消費合作社印裝 六、申請專利範圍 1. 一種毯覆式鎢膜之成膜方法，其係為一利用化學氣相沉 積法而於一基板上形成一毯覆式鎢膜的方法，其特徵在 於： 該方法係包含有一將收納有基板之真空室內減壓到 規定之真空度的第1步驟；一將含有一定比列之六氟化 鎢氣體及矽烷氣體的第丨混合氣體於一定時間內導入於 上述真空室中，以對上述基板進行前處理的第2步驟， 其中，六氟化鎢氣體/矽烷氣體的流量比係被調節在1 以下；一於第2步驟完成後，將含有一定比列之六氟化 鎢氣體及矽烷氣體的第2混合氣體導入於上述真空室 中，以對上述基板進行毯覆式鎢膜之核成形的第3步 驟；及一於第3步驟完成後，將含有一定比列之六氟化 鎢氣體及氫氣體的第3混合氣體導入於上述真空室中， 據以在已進行上述核形成處理的基板之上形成一鎢膜 的第4步驟。 2. 如申請專利範圍第1項所述之毯覆式鎢膜之成膜方法， 其中，該第1混合氣體中的六氟化鎢氣體/矽烷氣體之 流量比係在〇. 1 5〜0.3 5的範圍之間》 3. 如申請專利範圍第丨項所述之毯覆式鎢膜之成膜方法’ 其中，該第1混合氣體中的六氟化鎢氣體/矽烷氣體之 流量比係在〇 .2〜0 · 3的範園之間。 第u頁 本紙張尺度適用中國國家標唪（CNS ) Λ4规格（210Χ297公釐） (請先閱讀背而之注意事項再填寫本S ) 線 4 6 4 3 4 Λ H CD 六、申請專利範圍 4.如申請專利範圍第1項所述之毯覆式鎢膜之成膜方法， 其中，於第2步驟中，該基板之前處理的處理時間係在 2秒〜1 0秒的範圍之間。 5 .如申請專利範圍第1項所述之毯覆式鎢膜之成膜方法， 其中，於第2步驟中，該基板之前處理的處理時間係在 3秒〜8秒的範圍之間。 6 .如申請專利範圍第1項所述之毯覆式鎢膜之成膜方法， 其中，該第1混合氣體係更包含有氫氣。 7. 如申請專利範圍第1項所述之毯覆式鎢膜之成膜方法， 其中，該第2混合氣體係更包含有氫氣。 8. 如申請專利範園第1項所述之毯覆式鎢膜之成膜方法， 其中，該基板係為矽晶圓.。 經濟部中央標準局負工消費合作社印製 (請先閱讀背而之注意事項再填』巧本頁) 線！ 9. 如申請專利範圍第8項所述之毯覆式鎢膜之成膜方法， 其中，該矽晶圓上係形成有一絕緣層，且上述的毯覆式 鎢膜係形成於該絕緣層之上。 第15頁 本纸张尺度墻用中國國家標乎-(CNS ) Λ4規格（2]0X297公釐）
TW088105559A 1998-04-10 1999-04-07 Method for decreasing stress of blanket tungsten film formed by chemical vapor deposition TW434694B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10099478A JPH11307480A (ja) 1998-04-10 1998-04-10 化学気相堆積法によるブランケットタングステン膜の応力を低減する方法

Publications (1)

Publication Number Publication Date
TW434694B true TW434694B (en) 2001-05-16

Family

ID=14248428

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088105559A TW434694B (en) 1998-04-10 1999-04-07 Method for decreasing stress of blanket tungsten film formed by chemical vapor deposition

Country Status (6)

Country Link
US (1) US6339023B1 (zh)
EP (1) EP1100116A4 (zh)
JP (1) JPH11307480A (zh)
KR (1) KR100396063B1 (zh)
TW (1) TW434694B (zh)
WO (1) WO1999053537A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485454B1 (en) 2000-03-10 2009-02-03 Bioprocessors Corp. Microreactor
JP2004514289A (ja) * 2000-11-17 2004-05-13 東京エレクトロン株式会社 金属配線の形成方法および金属配線形成用半導体製造装置
US20040058407A1 (en) * 2001-04-10 2004-03-25 Miller Scott E. Reactor systems having a light-interacting component
US20040132166A1 (en) * 2001-04-10 2004-07-08 Bioprocessors Corp. Determination and/or control of reactor environmental conditions
US20050032204A1 (en) * 2001-04-10 2005-02-10 Bioprocessors Corp. Microreactor architecture and methods
JP2004527247A (ja) * 2001-04-10 2004-09-09 バイオプロセッサーズ コーポレイション 微小発酵器デバイスおよび細胞ベースのスクリーニング法
JP2005518088A (ja) * 2001-07-16 2005-06-16 アプライド　マテリアルズ　インコーポレイテッド タングステン複合膜の形成
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
CN113166929A (zh) * 2018-12-05 2021-07-23 朗姆研究公司 无空隙低应力填充
JP2023105411A (ja) 2022-01-19 2023-07-31 東京エレクトロン株式会社 成膜方法およびタングステン膜
JP2023105407A (ja) 2022-01-19 2023-07-31 東京エレクトロン株式会社 応力低減方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280545A (ja) 1990-03-29 1991-12-11 Nec Corp 半導体装置の配線形成方法
JPH0529259A (ja) 1991-07-22 1993-02-05 Hitachi Ltd 高融点金属もしくは高融点金属シリサイド膜の形成方法
JPH05102082A (ja) 1991-10-04 1993-04-23 Nippon Steel Corp 金属薄膜の選択成長方法
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US5328722A (en) * 1992-11-06 1994-07-12 Applied Materials, Inc. Metal chemical vapor deposition process using a shadow ring
JPH06208967A (ja) 1993-01-08 1994-07-26 Hitachi Ltd 半導体製造方法およびこれに用いる半導体製造装置
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
US5795824A (en) * 1997-08-28 1998-08-18 Novellus Systems, Inc. Method for nucleation of CVD tungsten films
US6271129B1 (en) * 1997-12-03 2001-08-07 Applied Materials, Inc. Method for forming a gap filling refractory metal layer having reduced stress

Also Published As

Publication number Publication date
JPH11307480A (ja) 1999-11-05
WO1999053537A1 (fr) 1999-10-21
US6339023B1 (en) 2002-01-15
KR20010042598A (ko) 2001-05-25
EP1100116A1 (en) 2001-05-16
EP1100116A4 (en) 2003-03-05
KR100396063B1 (ko) 2003-08-27

Similar Documents

Publication Publication Date Title
TW434694B (en) Method for decreasing stress of blanket tungsten film formed by chemical vapor deposition
US6331483B1 (en) Method of film-forming of tungsten
JP4864368B2 (ja) 気相堆積方法
US5407698A (en) Deposition of tungsten
US5804249A (en) Multistep tungsten CVD process with amorphization step
WO2007018003A1 (ja) 金属系膜形成方法及びプログラムを記録した記録媒体
JP3580159B2 (ja) タングステン膜の成膜方法
JPH03111571A (ja) 堆積膜形成法
US5653810A (en) Apparatus for forming metal film and process for forming metal film
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
KR102388169B1 (ko) RuSi막의 형성 방법 및 성막 장치
JP2599560B2 (ja) ケイ化タングステン膜形成方法
US6544889B2 (en) Method for tungsten chemical vapor deposition on a semiconductor substrate
JP2001110747A (ja) 半導体装置の製造方法
JP3213032B2 (ja) アモルファス層を用いた集積回路製作
KR100634651B1 (ko) 할로겐화 티탄 전구 물질로부터의 ＣＶＤ ＴｉＮ 플러그의 형성 방법
JP3194256B2 (ja) 膜成長方法と膜成長装置
TW452959B (en) A novel hole-filling technique using CVD aluminium and PVD aluminum integration
US20050042863A1 (en) Sputtering apparatus and manufacturing method of metal layer/metal compound layer by using thereof
TW567240B (en) Method of film-forming of metal tungsten film
KR100521702B1 (ko) 텅스텐막의 성막방법
JPS63282274A (ja) 化学的気相成長装置およびその使用方法
JPH06275624A (ja) 導電層の形成方法
JP3231914B2 (ja) 成膜方法及び成膜装置
JP3078101B2 (ja) 大面積ポリシリコン薄膜およびその低温形成法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees